CN114402436A - 用于制造具有改进的检测参数的背照式光学传感器的方法 - Google Patents
用于制造具有改进的检测参数的背照式光学传感器的方法 Download PDFInfo
- Publication number
- CN114402436A CN114402436A CN202080065330.2A CN202080065330A CN114402436A CN 114402436 A CN114402436 A CN 114402436A CN 202080065330 A CN202080065330 A CN 202080065330A CN 114402436 A CN114402436 A CN 114402436A
- Authority
- CN
- China
- Prior art keywords
- sensing elements
- semiconductor substrate
- trench
- isolation
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 57
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 22
- 238000001514 detection method Methods 0.000 title claims abstract description 14
- 238000002955 isolation Methods 0.000 claims abstract description 75
- 238000000034 method Methods 0.000 claims abstract description 43
- 239000004065 semiconductor Substances 0.000 claims description 42
- 239000000758 substrate Substances 0.000 claims description 38
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 11
- 230000008569 process Effects 0.000 claims description 11
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims description 6
- 238000011049 filling Methods 0.000 claims description 6
- 239000011810 insulating material Substances 0.000 claims description 6
- 229910052782 aluminium Inorganic materials 0.000 claims description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 4
- 238000000137 annealing Methods 0.000 claims description 4
- 238000012545 processing Methods 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- 239000010937 tungsten Substances 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 238000002513 implantation Methods 0.000 claims description 2
- 238000005224 laser annealing Methods 0.000 claims description 2
- 239000010936 titanium Substances 0.000 claims description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims 1
- 229910052719 titanium Inorganic materials 0.000 claims 1
- 230000002708 enhancing effect Effects 0.000 abstract 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 15
- 229910052710 silicon Inorganic materials 0.000 description 15
- 239000010703 silicon Substances 0.000 description 15
- 238000003491 array Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000002441 reversible effect Effects 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 230000000670 limiting effect Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000010791 quenching Methods 0.000 description 2
- 230000000171 quenching effect Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 230000002829 reductive effect Effects 0.000 description 2
- 238000010561 standard procedure Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000004060 metabolic process Effects 0.000 description 1
- 239000012811 non-conductive material Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000002600 positron emission tomography Methods 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1464—Back illuminated imager structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1462—Coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/1463—Pixel isolation structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14685—Process for coatings or optical elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
本发明涉及制造背照式(BSI)CMOS光学传感器的方法，并且更具体地涉及在背照式(BSI)CMOS光学传感器中降低串扰和增强光子检测效率(PDE)的方法。特别地，要求保护的方法包括以下步骤：在所述BSI CMOS光学传感器的像素阵列的相邻感测元件之间形成隔离结构，从而将所有的相邻感测元件彼此隔离；以及形成施加至所述像素阵列的所有感测元件的共用电压背侧施加结构，从而将所有的感测元件连接至共用偏压。
Description
技术领域
本发明总体上涉及用于制造背照式(BSI)光学传感器的方法，并且更具体地涉及用于制造具有改进的检测参数、例如减少的串扰和增强的光子检测效率(PDE)的BSI光学传感器的方法。特别地，本发明提供了用于将BSI光学传感器的感测元件隔离并且可以向传感元件施加共用偏压的方法。
背景技术
光学传感器已经达到了微型化和检测精度的水平，使得光学传感器被用在许多领域中。
例如，目前在自动驾驶系统、例如ADAS(高级驾驶员辅助系统)中使用光学传感器来提供距离测量。在这种类型的光学传感器中存在所谓的飞行时间(TOF)装置，该飞行时间(TOF)装置设计成通过对电磁波(例如激光脉冲)从目标物体返回所需的时间进行测量来检测目标物体的距离。TOF装置采用灵敏度非常高的感测元件，这是因为该感测元件是单光子雪崩二极管(SPAD)。SPAD的主要部件是：在击穿电压以上运行的雪崩光电二极管(盖革模式)；淬灭电阻；第一电极(阴极)和第二电极(阳极)。因为由光电二极管的空间电荷区域的碰撞电离导致的倍增过程，由入射光子在光电二极管区域(例如反向偏压的p-n结)中产生的偏压高于击穿电压(倍增区域)的电子空穴对可以触发雪崩。通过这种方式，响应于入射光子流而产生了宏观电流。
SPAD的使用不限于汽车市场，而是广泛地应用于其他市场、例如医疗市场中。已经采用SPAD阵列(经常被称为硅光电倍增器或SiPM)来取代光子计数应用、例如正电子发射断层扫描(PET)技术中的光电倍增管(PMT)技术，以观察体内的代谢过程。SPAD技术在CMOS技术中的实施进一步增强了SiPM技术的优势，从而提供了在皮秒时间内的高动态范围光子计数。
再次参考汽车市场，LIDAR(光检测和测距)技术例如采用近红外(NIR)光检测来对发射的激光脉冲的飞行时间进行测量。为了对NIR波长范围敏感，SPAD阵列光学传感器在850nm至910nm范围内的电磁波谱中必须具有大于10％的光检测效率(PDE)。使用传统的前照式(FSI)CMOS光学传感器很难实现这一点，这是因为NIR光子的穿透距离很深，NIR光子在半导体基板(例如硅基板)中被吸收地很深，结果是产生的电子/空穴对有很少的机会被收集在雪崩光电二极管区域中。相反地，通过配置成使所有的感测元件接近背侧表面布置的背照式(BSI)CMOS光学传感器可以实现上述要求，入射光子从该背侧表面撞击，并且因为这个原因，产生的电子/空穴对中的大部分电子/空穴对有更多的机会被收集在雪崩光电二极管区域中。
在SPAD阵列中产生的主要缺点是在相邻的感测元件之间的串扰。串扰可能由于一个感测元件中的寄生(spurious)雪崩而产生，该寄生雪崩由另一个感测元件中的雪崩导致，从而在没有光的情况下也产生寄生输出电流脉冲(暗电流)。为了对从一个SPAD传播至相邻的SPAD的光子的存在进行限制，从而限制触发第二雪崩的可能性、(串扰)以及因此限制暗计数率(DCR)，必须将单独的感测元件彼此隔离。可以使用不同的隔离结构。通常，隔离结构可以以从前面刻蚀到邻近于感测元件区域的基板中的沟槽形式形成。沟槽形成时，通常用介电材料来填充该沟槽。例如，根据美国专利9,741,759，沟槽隔离结构具有从半导体基板的背侧朝向前侧形成的深沟槽隔离(DTI)结构的形式。根据同一美国专利，沟槽隔离结构填充有共形地(conformally)形成在沟槽内壁上的第一隔离材料和共形地形成为填充沟槽隔离结构的第二传导材料。此外，根据同一美国专利，沟槽隔离结构可以通过将电压施加装置连接至沟槽隔离结构来施加电压。通常，使用这种隔离方式会产生问题，因为沟槽隔离结构将感测元件彼此隔离，却使得不可能将所有感测元件连接至共用偏压。例如，在SiPM的情况下，每个感测元件(SPAD)的阳极电极被连接至某个电位(例如地电位)以便在结上被反向偏压。当SPAD被彼此隔离时，不可能将SPAD的阳极电极连接至共用电位。克服这个问题的唯一方式是单独地对每个SPAD进行偏压，例如通过增加单个接触部将每个SPAD连接至同一电位来对每个SPAD进行偏压，但这将导致使用阵列布局的额外空间，从而降低填充因子，该填充因子限定为感测元件的感测面积与总面积的比率，并且因此降低光子检测效率(PDE)。
因此，需要提供在不影响填充因子的情况下具有改进的特征参数、例如减少的串扰和改进的光子检测效率(PDE)的BSI光学传感器。
发明内容
因此，本发明的总目的是克服当试图通过实施光学隔离结构来减少串扰时产生的上述技术问题，该光学隔离结构将光学传感器的感测元件彼此隔离，从而禁止每个敏感元件被连接至共用的偏压。
此外，本发明的具体目的是提供用于制造具有改进的检测参数的背照式(BSI)CMOS光学传感器的方法，所述方法包括在保持所有的感测元件连接至共用偏压时在相邻的感测元件之间形成隔离结构的步骤。
通过本发明实现了这些和其他目的，因为本发明涉及如在所附权利要求中限定的制造光学传感器的方法。
根据本发明的第一实施方式，制造背照式(BSI)CMOS光学传感器的方法包括以下步骤：围绕像素阵列的每个感测元件以沟槽网格结构的形式形成隔离结构，该隔离结构包括从光学传感器的前侧表面形成的第一隔离结构(例如浅沟槽隔离(STI)结构或LOCOS隔离结构或注入区域)和深沟槽隔离(DTI)结构，该深沟槽隔离(DTI)结构在已从背侧将硅基板减薄之后从光学传感器背侧表面刻蚀并且到达前侧第一隔离结构的相应的底部表面；使用第一绝缘材料和适于减少串扰的第二不透明材料(例如金属)来填充背侧DTI结构；从背侧对光学传感器的背侧表面进行平面化，从而将与每个感测元件相对应的硅表面暴露；在背侧表面上沉积附加的低电阻率层，从而将暴露的硅表面连接并且提供施加至像素阵列的所有感测元件的共用的电压施加结构。优选地，附加的低电阻率层包括非晶体硅材料，该非晶体硅材料具有对UV和可见光进行过滤的优点，从而允许仅NIR光被检测到。根据本发明的第二实施方式，制造背照式(BSI)CMOS光学传感器的方法包括以下步骤：围绕像素阵列的每个感测元件以交错的沟槽排的形式形成隔离结构，每个沟槽排包括被填充有硅基板的间隙间隔开的沟槽部分，该沟槽部分相对于属于平行的沟槽排中的沟槽部分是交错布置的；所述隔离结构包括从光学传感器的前侧表面形成的第一隔离结构(例如浅沟槽隔离(STI)结构或LOCOS隔离结构或注入区域)和第二深沟槽隔离(DTI)结构，该深沟槽隔离(DTI)结构从光学传感器被减薄的背侧表面刻蚀并且到达前侧第一隔离结构的相应的底部表面；用适于减少串扰的不透明材料来填充背侧DTI结构；对光学传感器的背侧表面进行平面化，从而将与每个感测元件相对应的以及与硅间隙相对应的硅背侧表面暴露，所述暴露的硅背侧表面提供施加至像素阵列的所有感测元件的共用的电压施加结构。
附图说明
为更好地理解本发明，现在将参考附图(未按比例)对优选实施方式进行描述，优选实施方式仅以示例的方式示出而不应被理解为限制性的，在附图中：
·图1示出了已知半导体光学传感器的像素阵列的示意图，其中，感测元件以并联的方式连接至共用偏压；
·图2示出了已知半导体光学传感器的像素阵列的示意图，其中，感测元件由隔离结构(实心条)分开；
·图3示出了已知半导体光学传感器的像素阵列的示意图，其中，感测元件由隔离结构(实心条)分开并且通过包括在每个感测元件中的单个接触部而连接至共用偏压；
·图4示出了根据第一实施方式的使用要求保护的方法获得的半导体BSI光学传感器的横截面视图；
·图5示出了对根据第一实施方式制造半导体BSI光学传感器的方法进行说明的流程图；
·图6示出了根据第二实施方式的使用要求保护的方法获得的半导体BSI光学传感器的俯视图和横截面视图；
·图7示出了对根据第二实施方式制造半导体BSI光学传感器的方法进行说明的流程图。
具体实施方式
提出以下讨论以使本领域技术人员能够制造和使用本发明。在不脱离本发明所要求保护的范围的情况下，对各实施方式的各种修改对于本领域技术人员来说是明显的。因此，本发明并非意在被限制于所示和所描述的实施方式，而是被给予与本文中公开的和所附权利要求中限定的原理和特征一致的最宽范围。
如将在下文中详细讨论的，本发明的方面提供制造BSI光学传感器的方法，该BSI光学传感器构造成使像素阵列(例如SiPM)的所有感测元件(例如SPAD)通过隔离结构而被间隔开从而减少串扰，所述单个元件以不影响填充因子的方式连接至从光学传感器背侧提供的共用电压施加结构。
图1至图3示意性地示出了光学传感器的3种不同的像素阵列，所述3种不同的像素阵列包括根据已知的布局而设计的多个感测元件。
例如，图1中所描绘的示意图示出了在CMOS技术中实现的光学传感器的像素阵列100，该像素阵列100包括多个感测元件110(例如SPAD)，所述多个感测元件110以二维矩阵的方式布置并且具有连接至电位V1的第一电极(110a)以及连接至共用的电位节点V2(115)的第二电极(110b)。特别地，每个感测元件构造成包括光电二极管有源区(110C)，该光电二极管有源区(110C)以其最简单的形式在p-n(或n-p)反向偏压结中实施成使得n(或p)区域消耗电荷载体(例如电子/空穴对)，并且因此，入射光子产生了由光电二极管的消耗区域收集的电子/空穴对。p-n结被反向偏压成高于击穿电压，使得电子(以及空穴)在被收集前获得足够的能量以形成其他的对并启动雪崩过程，因此使由入射单光子所产生的信号被放大。使用淬灭电阻(quenching resistor)120来停止雪崩过程。通过这种方式，每个入射光子都可以被检测到，从而产生持续时间为几纳秒的强电流脉冲。在标准方法中，电位V1连续施加至每个第一电极，而电位V2(例如地电位)同时施加至所有的第二电极。因此，像素阵列的所有感测元件以并联的方式连接至共用的偏压V1-V2。
为了将SPAD彼此隔离以期减少串扰，标准方法是采用填充有传导材料(例如金属)或其他不传导材料的沟槽隔离结构(图2中的实心条)。如图2中所示，沟槽隔离结构的形成提供了光学隔离结构，但同时，沟槽隔离结构也将感测元件彼此电隔离，从而使得不可能将所有感测元件连接至共用电位V2。
图3中示出了用于克服该问题的标准方法。通过这种方法，附加的接触部310被添加至每个感测元件，从而将电位V2(例如地电位)持续施加至每个感测元件的每个第二电极。向每个感测元件添加接触部310需要使用像素阵列布局更多的硅空间，从而降低了填充因子并且因此降低了PDE。
为克服上述问题，所提出的解决方案提供了制造根据第一实施方式和第二实施方式的BSI光学传感器的方法。
为更好地理解本发明，图4示出了根据所提出的方法的第一优选实施方式所获得的光学传感器的示例。特别地，图4是处于制造处理的特定步骤中的BSI光学传感器400的横截面视图，BSI光学传感器400包括：
·前侧FS表面410和背侧BS表面411；
·半导体基板(例如硅基板)401，该半导体基板401具有面向彼此的第一表面401a和第二表面401b；
·至少第一感测元件402a和第二感测元件402b，所述至少第一感测元件402a和第二感测元件402b形成在所述半导体基板401中并由前侧隔离结构(例如浅沟槽隔离(STI)结构)403间隔开；
·前侧电压施加装置404，该前侧电压施加装置404从所述半导体基板的FS表面401a电连接至所述至少第一感测元件或第二感测元件；
·形成为多层的绝缘层406，该绝缘层406包括至少第一互连层407和金属接触部408；
·载体半导体基板409，该载体半导体基板409附接至所述光学传感器的前侧表面410；
·背侧深沟槽隔离(DTI)结构405，该背侧深沟槽隔离(DTI)结构405围绕至少第一感测元件和第二感测元件、从所述BS表面401b刻蚀并到达FS隔离结构403的底侧，所述BSDTI结构填充有将沟槽侧壁和底部覆盖的第一绝缘材料405a(例如氧化硅)和将所述BS DTI结构内部填充的第二传导材料405b(例如钨)；
·附加的低电阻率层412(例如非晶硅层)，该低电阻率层412沉积在BS表面401b上并且从半导体第二表面将至少第一感测元件402a和第二感测元件402b连接。
根据本发明的第一优选实施方式，BSI光学传感器400是根据在图5的流程图A中所示的制作处理步骤来制造的。根据该优选的实施方式，制作处理包括以下制造步骤：501)执行标准CMOS前侧制造处理，该标准CMOS前侧制造处理包括形成以多层隔离结构的形式布置的FS隔离结构(例如浅沟槽隔离结构(STI))、多个互连层和多个接触部/过孔结构的步骤；502)将载体晶片附接至所述多层隔离结构的前侧表面；503)从背侧表面将半导体基板部分地减薄；504)通过光刻/刻蚀处理步骤从背侧形成BSI深沟槽隔离(DTI)结构，该BSI深沟槽隔离(DTI)结构到达FS隔离结构的底侧处并且具有网格形式、围绕每个感测元件区域；505)沉积第一隔离层以将DTI结构的沟槽侧壁和底壁覆盖，并沉积诸如钨、钨钛(Ti/W)或铝之类的第二传导材料以将BSI DTI结构的内部填充；506)对背侧表面进行平面化(例如通过化学机械抛光、CMP)以将背侧表面上的所有多余传导材料移除，并且通过沉积非晶硅层、对所述非晶硅层进行掺杂(例如通过注入)以及对所述非晶硅层进行退火(例如通过热激光退火、LTA或微波退火或不影响下层的其他方法)以将非晶硅层转化为低电阻率层来形成低电阻率层。最终，在低电阻率层的顶部上可以施加适当的ARC层，以改进近红外(NIR)辐射的传输。
本发明的优点通过上述内容是清楚的。特别地，需要强调的是，通过上述方法，光学传感器像素阵列(例如SPAD阵列)的所有的所述至少第一感测元件和第二感测元件通过将低电阻率层与置于光学传感器的前侧(图4中未示出)中的一个或非常少的接触部进行接触而被连接至同一背侧电位(例如地电位)。使用非晶硅层作为附加的低电阻率材料也是有利的，因为非晶硅层在近红外(NIR)检测的情况下有助于过滤UV/可见辐射。
根据本发明的第二实施方式，BSI深沟槽隔离(DTI)结构以交错的沟槽排的形式制造，从而确保像素阵列的相邻感测元件之间的光学隔离，同时保持所述感测元件之间的电气连续性。为更好的理解，图6示出了根据所提出的方法的第二实施方式获得的BSI光学传感器的示例。特别地，图6的顶部部分表示BSI光学传感器600的俯视图，并且底部部分表示BSI光学传感器600的沿着图6的顶部部分中所显示的方向BB’截取的横截面视图。根据该第二实施方式获得的光学传感器包括：
·前侧FS表面610和背侧BS表面611；
·半导体基板601，该半导体基板601具有面向彼此的第一表面601a和第二表面601b；
·至少第一感测元件602a和第二感测元件602b，所述至少第一感测元件602a和第二感测元件602b形成在所述半导体基板中并且由FS隔离结构(例如浅沟槽隔离(STI)结构)603间隔开；
·前侧电压施加装置604，该前侧电压施加装置604从所述半导体基板的FS表面601a电连接至所述至少第一感测元件或第二感测元件；
·形成为多层的绝缘层606，该绝缘层606包括至少第一互连层607和金属接触部608；
·载体半导体基板609，该载体半导体基板609附接至所述光学传感器的前侧表面610；
·背侧BS深沟槽隔离(DTI)结构，该背侧BS深沟槽隔离(DTI)结构围绕所述至少第一感测元件和第二感测元件、以交错的沟槽排605的形式形成、从所述背侧表面601b刻蚀并到达FS隔离结构603的底侧，所述BS DTI结构填充有第一绝缘材料605a(例如氧化硅)和第二传导材料605b(例如钨、钨钛或铝)，第一绝缘材料605a将沟槽的侧壁和底部覆盖，第二传导材料605b将所述BS DTI结构的内部填充。
根据本发明的第二实施方式，BSI光学传感器600是根据由图7中的流程图B所示的制造处理步骤来制造的。根据该方法，制造处理包括以下制造步骤：701)执行标准前侧制造处理，该标准前侧制造处理包括形成以多层隔离结构的形式布置的FS隔离结构(例如浅沟槽隔离结构(STI))、多个互连层和多个接触部/过孔结构的步骤；702)将载体晶片附接至所述多层隔离结构的前侧表面；703)从背侧硅表面将硅基板部分地移除；704)通过光刻/刻蚀处理步骤从背侧形成BSI深沟槽隔离(DTI)结构，该BSI深沟槽隔离(DTI)结构到达FS隔离结构的底侧处、具有被间隙间隔开的交错的沟槽排的形式、并且围绕每个感测元件区域；705)沉积第一隔离层以将DTI结构的沟槽侧壁和底壁覆盖并且沉积诸如钨、钨钛或铝之类的第二传导材料以将BSI DTI结构的内部填充；706)对背侧表面进行平面化(例如通过化学机械抛光，CMP)从而将背侧表面上的所有多余导电层移除。
本发明的优点通过上述内容是清楚的。特别地，需要强调的是，所提出的解决方案包括：以彼此平行延伸并围绕相邻感测元件的交错的沟槽排的形式构造背侧深沟槽隔离结构，所述交错的沟槽排包括被填充有硅基板的间隙间隔开的沟槽部分，从而通过这些硅间隙确保像素阵列(例如SPAD)的感测元件之间的电气连续性，并同时形成阻碍串扰的光学屏障。根据上述的方法，光电二极管区域中暴露的硅基板充当感测元件的第二电极，并且可以向每个第二电极(图7)施加共用电位。
最后，明显的是，可以对本发明进行多种修改和改变，所有这些修改和改变都落入如所附权利要求中限定的本发明的范围内。
Claims (14)
1.一种对具有改进的串扰和增强的光子检测效率(PDE)的背照式(BSI)CMOS光学传感器进行制造的方法，所述方法包括以下操作：
提供半导体晶片，所述半导体晶片具有半导体基板(401)、面向彼此的第一表面(401a)和第二表面(401b)；
执行标准CMOS前侧制造处理，所述标准CMOS前侧制造处理包括下述步骤：在所述基板中于所述第一半导体表面与所述第二半导体表面之间形成至少第一感测元件(402a)和第二感测元件(402b)，
在所述半导体基板的第一表面上形成至少一个绝缘层(406)，形成至少第一互连层(407)和至少一个金属接触部(408)，所述至少第一互连层和所述至少一个金属接触部被嵌置在所述至少一个绝缘层中；
提供载体半导体基板(409)，并将所述载体半导体基板附接至所述至少一个绝缘层；
通过从所述半导体基板的第二表面(401b)移除材料来将所述半导体晶片减薄；
在所述基板中围绕所述至少第一感测元件和第二感测元件形成背侧深沟槽隔离(DTI)结构(405)，所述DTI结构从被减薄的所述第二表面延伸；
使用第一绝缘材料(405a)并使用第二传导材料(405b)对所述DIT结构进行填充，所述第一绝缘材料(405a)将所述沟槽的侧壁和底部覆盖，所述第二传导材料(405b)将所述深沟槽隔离(DTI)结构的内部填充；
从被减薄的所述第二表面对所述半导体晶片进行平面化，从而将所述至少第一感测元件和第二感测元件的区域中的所述半导体基板(401)暴露，所述至少第一感测元件和第二感测元件被所述DIT结构围绕；
从被减薄的所述第二表面形成与所述深沟隔离(DTI)结构和所述至少第一感测元件和第二感测元件中的所述半导体基板接触的共用电压施加结构。
2.根据权利要求1所述的方法，其中，所述深沟槽隔离(DTI)结构(405)具有围绕所述至少第一感测元件和第二感测元件的沟槽网格结构的形式。
3.根据权利要求2所述的方法，其中，从被减薄的所述第二表面形成与所有的所述第一感测元件和第二感测元件接触的共用电压施加结构的步骤包括下述步骤：在被减薄的所述第二表面上形成与所述沟槽网格结构和在所述至少第一感测元件和第二感测元件中的所述半导体基板连接的低电阻率层(412)。
4.根据权利要求3所述的方法，其中，在被减薄的所述第二表面上形成所述低电阻率层(412)的所述步骤包括以下处理步骤：
沉积非晶体硅层；
通过注入处理对所述非晶体硅层进行掺杂；
以及通过不对下层产生影响的热激光退火(LTA)、或微波退火、或其他方法对所述非晶体硅层进行退火。
5.根据权利要求1所述的方法，其中，所述深沟槽隔离(DTI)结构(405)具有交错的沟槽排的形式，每个沟槽排包括被填充有半导体基板的间隙间隔开的沟槽部分，属于一个沟槽排的所述沟槽部分相对于属于平行的沟槽排的所述沟槽部分是交错布置的。
6.根据权利要求5所述的方法，其中，在所述沟槽部分之间的所述间隙构造成提供从被减薄的所述第二表面施加至所述至少第一感测元件和第二感测元件的共用电压施加结构。
7.根据前述权利要求中的任一项所述的方法，其中，所述第一绝缘材料(405a)是氧化硅。
8.根据前述权利要求中的任一项所述的方法，其中，所述第二传导材料(405b)是不透明材料。
9.根据权利要求8所述的方法，其中，所述不透明材料(405b)由金属制成。
10.根据权利要求9所述的方法，其中，所述金属选自钛、氮化钛、钨、铝。
11.根据权利要求1所述的方法，其中，所述标准CMOS前侧制造处理还包括下述步骤：在所述半导体基板中围绕所述至少第一感测元件和第二感测元件形成第一隔离结构，所述第一隔离结构从所述第一半导体表面延伸。
12.根据权利要求11所述的方法，其中，在所述半导体基板中围绕所述至少第一感测元件和第二感测元件形成的所述第一隔离结构是浅沟槽隔离(STI)结构。
13.根据权利要求11所述的方法，其中，在所述半导体基板中围绕所述至少第一感测元件和第二感测元件形成的所述第一隔离结构是LOCOS结构。
14.根据权利要求11所述的方法，其中，在所述半导体基板中围绕所述至少第一感测元件和第二感测元件形成的所述第一隔离结构是注入区域。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| IT102019000016523 | 2019-09-18 | ||
| IT201900016523 | 2019-09-18 | ||
| PCT/EP2020/075657 WO2021052912A1 (en) | 2019-09-18 | 2020-09-14 | Method for manufacturing a backside illumination optical sensor with improved detection parameters |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114402436A true CN114402436A (zh) | 2022-04-26 |
Family
ID=69191163
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202080065330.2A Pending CN114402436A (zh) | 2019-09-18 | 2020-09-14 | 用于制造具有改进的检测参数的背照式光学传感器的方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20220344387A1 (zh) |
| EP (1) | EP4032124B1 (zh) |
| JP (1) | JP2022549602A (zh) |
| KR (1) | KR20220062014A (zh) |
| CN (1) | CN114402436A (zh) |
| WO (1) | WO2021052912A1 (zh) |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102237380A (zh) * | 2010-04-28 | 2011-11-09 | 台湾积体电路制造股份有限公司 | 带有背面像素衬底偏置的背面照射型图像传感器 |
| US20120025199A1 (en) * | 2010-07-27 | 2012-02-02 | Taiwan Semiconductor Manufacturing Company, Ltd | Image Sensor with Deep Trench Isolation Structure |
| US20120261732A1 (en) * | 2011-04-12 | 2012-10-18 | Stmicroelectronics (Crolles 2) Sas | Method for forming a back-side illuminated image sensor |
| US20150061062A1 (en) * | 2013-09-03 | 2015-03-05 | Taiwan Semiconductor Manufacturing Co., Ltd | Mechanisms for forming image-sensor device with deep-trench isolation structure |
| US20150255495A1 (en) * | 2014-03-07 | 2015-09-10 | Samsung Electronics Co., Ltd. | Image sensor and method of manufacturing the same |
| US9443899B1 (en) * | 2015-11-04 | 2016-09-13 | Omnivision Technologies, Inc. | BSI CMOS image sensor with improved phase detecting pixel |
| US20170229494A1 (en) * | 2016-02-05 | 2017-08-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Voltage biased metal shielding and deep trench isolation for backside illuminated (bsi) image sensors |
| US20180090526A1 (en) * | 2016-09-23 | 2018-03-29 | Apple Inc. | Stacked Backside Illuminated SPAD Array |
| CN109585466A (zh) * | 2017-09-28 | 2019-04-05 | 台湾积体电路制造股份有限公司 | 互补式金属－氧化物－半导体影像传感器及影像传感器的形成方法 |
-
2020
- 2020-09-14 JP JP2022517453A patent/JP2022549602A/ja active Pending
- 2020-09-14 US US17/642,511 patent/US20220344387A1/en active Pending
- 2020-09-14 CN CN202080065330.2A patent/CN114402436A/zh active Pending
- 2020-09-14 KR KR1020227011050A patent/KR20220062014A/ko unknown
- 2020-09-14 WO PCT/EP2020/075657 patent/WO2021052912A1/en active Search and Examination
- 2020-09-14 EP EP20771852.9A patent/EP4032124B1/en active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102237380A (zh) * | 2010-04-28 | 2011-11-09 | 台湾积体电路制造股份有限公司 | 带有背面像素衬底偏置的背面照射型图像传感器 |
| US20120025199A1 (en) * | 2010-07-27 | 2012-02-02 | Taiwan Semiconductor Manufacturing Company, Ltd | Image Sensor with Deep Trench Isolation Structure |
| US20120261732A1 (en) * | 2011-04-12 | 2012-10-18 | Stmicroelectronics (Crolles 2) Sas | Method for forming a back-side illuminated image sensor |
| US20150061062A1 (en) * | 2013-09-03 | 2015-03-05 | Taiwan Semiconductor Manufacturing Co., Ltd | Mechanisms for forming image-sensor device with deep-trench isolation structure |
| US20150255495A1 (en) * | 2014-03-07 | 2015-09-10 | Samsung Electronics Co., Ltd. | Image sensor and method of manufacturing the same |
| US9443899B1 (en) * | 2015-11-04 | 2016-09-13 | Omnivision Technologies, Inc. | BSI CMOS image sensor with improved phase detecting pixel |
| US20170229494A1 (en) * | 2016-02-05 | 2017-08-10 | Taiwan Semiconductor Manufacturing Co., Ltd. | Voltage biased metal shielding and deep trench isolation for backside illuminated (bsi) image sensors |
| US20180090526A1 (en) * | 2016-09-23 | 2018-03-29 | Apple Inc. | Stacked Backside Illuminated SPAD Array |
| CN109585466A (zh) * | 2017-09-28 | 2019-04-05 | 台湾积体电路制造股份有限公司 | 互补式金属－氧化物－半导体影像传感器及影像传感器的形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP4032124C0 (en) | 2023-11-01 |
| EP4032124B1 (en) | 2023-11-01 |
| EP4032124A1 (en) | 2022-07-27 |
| WO2021052912A1 (en) | 2021-03-25 |
| US20220344387A1 (en) | 2022-10-27 |
| KR20220062014A (ko) | 2022-05-13 |
| JP2022549602A (ja) | 2022-11-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10353057B2 (en) | Photodetector and LIDAR system including the photodetector | |
| US8723100B2 (en) | Method of detecting impinging position of photons on a geiger-mode avalanche photodiode, related geiger-mode avalanche photodiode and fabrication process | |
| US9748428B2 (en) | Light detection device including a semiconductor light detection element with a through-hole electrode connection, a mounting substrate and a light-transmissive substrate | |
| US7667400B1 (en) | Back-illuminated Si photomultipliers: structure and fabrication methods | |
| EP2013916B1 (en) | Implementation of avalanche photo diodes in (bi) cmos processes | |
| EP2592661B1 (en) | Lateral avalanche photodiode device and method of production | |
| WO2020202880A1 (ja) | アバランシェフォトダイオードセンサおよびセンサ装置 | |
| WO2010074252A1 (ja) | 半導体素子及び固体撮像装置 | |
| KR101127982B1 (ko) | 배면 입사 구조를 갖는 실리콘 광전자증배관, 그 제조방법 및 이를 이용한 방사선 검출기 | |
| US11764314B2 (en) | Scattering structures for single-photon avalanche diodes | |
| US8729654B2 (en) | Back-side readout semiconductor photomultiplier | |
| JP2020532133A (ja) | 動作電圧範囲が改善された半導体光電子増倍管 | |
| Liu et al. | A wide spectral response single photon avalanche diode for backside-illumination in 55-nm CMOS process | |
| EP4032124B1 (en) | Method for manufacturing a backside illumination optical sensor with improved detection parameters | |
| CN115332384A (zh) | 单光子探测器及其制作方法 | |
| EP2793273B1 (en) | Silicon photomultiplier with very low optical cross-talk and improved readout | |
| US20230387332A1 (en) | Scattering structures for single-photon avalanche diodes | |
| WO2011071483A1 (en) | Back-illuminated si photomultipliers: structure and fabrication methods | |
| US20220367534A1 (en) | Semiconductor devices with single-photon avalanche diodes and isolation structures | |
| US20240055537A1 (en) | Semiconductor Devices with Single-Photon Avalanche Diodes, Light Scattering Structures, and Multiple Isolation Structures | |
| CN117855316A (zh) | 光电探测器及其形成方法 | |
| CN117855317A (zh) | 光电探测器及其形成方法 | |
| CN114551631A (zh) | 一种背照式硅基单光子雪崩二极管结构及光电探测器 | |
| CN117954511A (zh) | 沟槽电极单光子雪崩阵列、传感器及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |