CN114400887A - 一种bcm交错式并联pfc电路、控制设备及控制方法 - Google Patents

Abstract

本申请提供一种BCM交错式并联PFC电路、控制设备及控制方法。该BCM交错式并联PFC电路包括采样电路、波谷检测电路、数字处理器、驱动电路和主电路。主电路包括第一二极管、第二二极管以及并联的第一升压电路和第二升压电路，通过采用数字处理器来实现此方案，具有简易操作，能够直接通过寄存器设置准确采集相位差，通过调节值控制开通周期来实现交错移相，同时也方便修改、在程序中无需查询输入信号或多个中断处理然后再控制输出驱动信号、相移值的计算也简便、准确，并且不易收到外界干扰和附加其他数字技术方面的功能。

Description

一种BCM交错式并联PFC电路、控制设备及控制方法

技术领域

本申请涉及开关电源技术领域，尤其涉及一种BCM交错式并联PFC电路、控制设备及控制方法。

背景技术

由于交错式并联临界功率因数校正(Power Factor Correction，简称PFC)既具有连续导通模式(Continuous Conduction Mode，简称CCM)模式PFC输入输出电流纹波电流低，又具有临界导通模式(Boundary Conduction Mode，简称BCM)模式PFC零电流开关可选用低成本器件的优点，广泛应用于低成本、体积小的PFC级场合。传统临界交错式并联PFC大多数通过模拟芯片构建，但是这种方法具有不易于修改，容易受到干扰、不可通讯等缺点，采用单片机等处理器程序配置和处理计算方法具有占用内存高、相移偏差大、不能达到很好的临界交错效果等缺点。

发明内容

为了解决上述计数问题，本申请提供了一种BCM交错式并联PFC电路、控制设备及控制方法，具体方案如下：

第一方面，本申请实施例提供了一种BCM交错式并联PFC电路，所述电路包括采样电路、波谷检测电路、数字处理器、驱动电路和主电路，所述主电路包括第一二极管、第二二极管以及并联的第一升压电路和第二升压电路；

所述第一升压电路包括经由第一节点连接的第一电感和第一开关管，所述第二升压电路包括经由第二节点连接的第二电感和第二开关管，所述第一二极管的阳极连接于所述第一节点，所述第一二极管的阴极通过第三节点连接于所述主电路的电源电压，所述第二二极管的阳极连接于所述第二节点，所述第二二极管的阴极通过所述第三节点连接于所述主电路的电源电压；

所述采样电路的输入端分别与所述主电路的输入端和所述第三节点连接，所述采样电路的输出端连接所述数字处理器的输入端，所述采样电路用于采样所述主电路的输入电压与输出电压；

所述波谷检测电路与所述主电路的电压输入端和所述第一节点、所述第二节点以及所述数字处理器的输入端相连接，所述数字处理器分别与所述波谷检测电路的输出端、所述采样电路的输出端和所述驱动电路的输入端相连接，所述波谷检测电路在检测到所述第一电感或所述第二电感的电压小于所述主电路的输入电压时，输出一个第一高电平或第二高电平，所述数字处理器接收到的所述第一高电平或第二高电平时触发第一零电流检测信号或第二零电流检测信号，所述数字处理器根据第一零电流检测信号或第二零电流检测信号计算所述第一升压电路与第二升压电路的相位差，所述数字处理器根据相位差进行相位调整并输出第一高电平或第二高电平以及第一低电平或第二低电平信号；

所述驱动电路分别与所述第一开关管、所述第二开关管的控制端和所述数字处理器的信号输出端相连接，所述驱动电路将接收到的第一高电平或第一低电平转化为第一开关管的驱动信号，第二高电平或第二低电平转化为第二开关管的驱动信号。

根据本申请公开的一种具体实施方式，所述数字处理器包括EPWM1A模块、EPWM2模块和EPWM3A模块，所述EPWM1A模块、EPWM2模块和EPWM3A模块均内设计数器且时钟同步均采用向上计数方式；

所述EPWM1A模块通过所述驱动电路与所述第一开关管连接，所述EPWM3A通过所述驱动电路与所述第二开关管连接，将所述EPWM2模块配置为所述数字处理器内部计数器，并配置内部捕捉功能寄存器。

第二方面，本申请实施例提供了一种开关控制设备，所述控制设备包括第一方面中实施例中所述的BCM交错式并联PFC电路。

第三方面，本申请实施例提供了一种BCM交错式并联PFC电路的控制方法，所述控制方法应用于第二方面中所述的控制设备，所述方法包括：

所述采样电路采样所述主电路的输入电压与输出电压；

所述波谷检测电路在检测到所述第一电感或所述第二电感的电压小于所述主电路的输入电压时，输出第一高电平或第二高电平；

所述数字处理器接收到所述第一高电平或第二高电平时触发第一零电流检测信号或第二零电流检测信号，所述数字处理器根据第一零电流检测信号或第二零电流检测信号计算所述第一升压电路与第二升压电路的相位差，所述数字处理器根据相位差进行相位调整并输出第一高电平或第二高电平以及第一低电平或第二低电平；

所述驱动电路将接收到的第一高电平或第一低电平转化为第一开关管的驱动信号，第二高电平或第二低电平转化为第二开关管的驱动信号。

根据本申请公开的一种具体实施方式，所述数字处理器接收到的所述第一高电平或第二高电平时触发第一零电流检测信号或第二零电流检测信号，所述数字处理器根据第一零电流检测信号或第二零电流检测信号计算所述第一升压电路与第二升压电路的相位差，所述数字处理器根据相位差进行相位调整并输出第一高电平或第二高电平以及第一低电平或第二低电平信号的步骤，包括：

所述数字处理器采集到所述第一零电流检测信号或第二零电流检测信号时，复位所述EPWM1A模块或EPWM3A模块内部计数器为零，输出第一高电平或第二高电平，当EPWM1A模块或EPWM3A模块内部计数器与第一调节值相等时，输出第一低电平或第二低电平。

根据本申请公开的一种具体实施方式，所述数字处理器包括EPWM1A模块、EPWM2模块和EPWM3A模块；

所述数字处理器根据检测到的所述第一零电流检测信号和第二零电流检测信号进行相位调整的步骤，包括：

所述EPWM1A模块接收到所述第一零电流检测信号后复位计数器为零；

所述EPWM2模块接收到所述第一零电流检测信号后中断第一升压电路，并读取计数器值为所述第一升压电路周期值，接收到所述第二零电流检测信号后产生捕捉功能，并读取计数器值为DCCAP值；

所述EPWM3A模块接收到所述第二零电流检测信号后，复位计数器为零；

所述数字处理器将所述第一升压电路周期值的一半与所述DCCAP值进行比较，确定第一升压电路与第二升压电路的相位差；

将所述EPWM3A模块的第一调节值调整为第二调节值，而所述EPWM1A模块的第一调节值不变。

根据本申请公开的一种具体实施方式，所述第一升压电路与所述第二升压电路的相位差的值为所述第一升压电路周期值的一半减去所述DCCAP值。

根据本申请公开的一种具体实施方式，所述通过所述相位差将所述EPWM3A模块的第一调节值调整为第二调节值的步骤之前，所述方法还包括：

通过所述主电路的输出电压的PID电压环计算所述EPWM1A模块的第一调节值和所述EPWM3A模块的第一调节值。

根据本申请公开的一种具体实施方式，所述EPWM3A模块的第二调节值的计算步骤包括：

通过公式CMP1＝CMP±K△T计算所述EPWM3A模块的第二调节值，其中CMP1为所述EPWM3A模块的第二调节值，CMP为所述EPWM3A模块的第一调节值，K为预设值，△T为所述相位差。

根据本申请公开的一种具体实施方式，所述通过公式CMP1＝CMP±K△T计算所述EPWM3A模块的第二调节值的步骤，包括：

若所述第一升压电路周期值的一半大于所述DCCAP值，则通过CMP1＝CMP+K△T来计算所述EPWM3A模块的第二调节值；

若所述第一升压电路周期值的一半小于所述DCCAP值，则通过CMP1＝CMP-K△T来计算所述EPWM3A模块的第二调节值。

相对于现有技术而言，本申请具有以下有益效果：

本申请提供的BCM交错式并联PFC电路包括采样电路、波谷检测电路、数字处理器、驱动电路和主电路。其中，主电路包括第一二极管、第二二极管以及并联的第一升压电路和第二升压电路。采样电路用于采样所述主电路的输入电压与输出电压，波谷检测电路在检测到第一电感电流或第二电感电流小于输入电压时，输出一个第一高电平或第二高电平，所述数字处理器接收到的所述第一高电平或第二高电平时触发第一零电流检测信号或第二零电流检测信号，所述数字处理器根据第一零电流检测信号或第二零电流检测信号计算所述第一升压电路与第二升压电路的相位差，所述数字处理器根据相位差进行相位调整并输出第一高电平或第二高电平以及第一低电平或第二低电平信号，所述驱动电路将接收到的第一高电平或第一低电平转化为第一开关管的驱动信号，第二高电平或第二低电平转化为第二开关管的驱动信号。通过调整所述DSP来控制第二升压电路的开通时间以使所述两个升压电路的开关器件以180°相移交错开关。通过采用数字处理器来实现此方案，具有简易操作能够直接通过寄存器设置调节值控制开通周期同时也方便修改、在程序中无需查询输入信号或多个中断处理然后再控制输出驱动信号、相移值的计算也简便并且准确并且不易收到外界干扰和附加其他数字技术方面的功能。

附图说明

为了更清楚地说明本发明的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本发明的某些实施例，因此不应被看作是对本发明保护范围的限定。在各个附图中，类似的构成部分采用类似的编号。

图1为本申请实施例提供的一种BCM交错式并联PFC电路的结构示意图；

图2为本申请实施例提供的一种BCM交错式并联PFC电路的控制方法的流程示意图；

图3为本申请实施例提供的BCM交错式并联PFC电路所涉及的驱动发波方式示意图；

图4为本申请实施列提供的BCM交错式并联PFC电路所包含的第二升压电路的相移原理示意图。

具体实施方式

下面将结合本发明实施例中附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。

通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明的实施例，本领域技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。

在下文中，可在本发明的各种实施例中使用的术语“包括”、“具有”及其同源词仅意在表示特定特征、数字、步骤、操作、元件、组件或前述项的组合，并且不应被理解为首先排除一个或更多个其它特征、数字、步骤、操作、元件、组件或前述项的组合的存在或增加一个或更多个特征、数字、步骤、操作、元件、组件或前述项的组合的可能性。

此外，术语“第一”、“第二”、“第三”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

除非另有限定，否则在这里使用的所有术语(包括技术术语和科学术语)具有与本发明的各种实施例所属领域普通技术人员通常理解的含义相同的含义。所述术语(诸如在一般使用的词典中限定的术语)将被解释为具有与在相关技术领域中的语境含义相同的含义并且将不被解释为具有理想化的含义或过于正式的含义，除非在本发明的各种实施例中被清楚地限定。

下面结合附图，对本申请的一些实施方式作详细说明。在不冲突的情况下，下述的实施例及实施例中的特征可以相互结合。

参见图1，图1为本申请实施例所提供的一种BCM交错式并联PFC电路的结构示意图。在本申请实施例中，BCM交错式并联PFC电路包括采样电路、波谷检测电路、DSP、驱动电路和主电路，主电路包括第一二极管D1、第二二极管D2以及并联的第一升压电路和第二升压电路。

第一升压电路包括经由第一节点A连接的第一电感L1和第一开关管G1，第二升压电路包括经由第二节点B连接的第二电感L2和第二开关管G2，第一二极管D1的阳极连接于第一节点A，第一二极管D1的阴极通过第三节点C连接于主电路的电源电压，第二二极管D2的阳极连接于第二节点B，第二二极管D2的阴极通过第三节点C连接于主电路的电源电压。

采样电路采样主电路的输入电压Vin和输出电压Vo，进入DSP进行AD变换计算出实际值。

波谷检测电路中的Vds1、Vds2检测到第一电感或第二电感的电压小于Vin时，输出一个第一高电平或第二高电平，所述DSP接收到的所述第一高电平或第二高电平时触发第一零电流检测信号ZCD1或第二零电流检测信号ZCD2，所述DSP根据ZCD1或ZCD2计算所述第一升压电路与第二升压电路的相位差，所述DSP根据相位差进行相位调整并输出第一高电平或第二高电平以及第一低电平或第二低电平信号；

所述驱动电路将接收到的第一高电平或第一低电平转化为第一开关管G1的驱动信号，第二高电平或第二低电平转化为第二开关管G2的驱动信号。

所述波谷检测电路的输出端与所述DSP的TZ引脚相连接，所述波谷检测电路输出的第一高电平或第二高电平进入DSP的TZ引脚后，由TZ引脚触发ZCD1或ZCD2；

所述ZCD1或ZCD2经过处理后经由DSP的PWM引脚输出第一高电平或第二高电平以及第一低电平或第二低电平；

所述零电流检测信号为电感电压小于主电路输入电压时，由DSP触发的信号，代表输入的电感电流下降到零值。

具体的，参见图1，为本申请实施例提供的一种BCM交错式并联PFC电路的结构示意图。DSP包括EPWM1A模块、EPWM2模块和EPWM3A模块，所述EPWM1A模块、EPWM2模块和EPWM3A模块均内设计数器且时钟同步均采用向上计数方式；

EPWM1A模块通过驱动电路与第一开关管G1控制端相连接，EPWM3A模块通过驱动电路与第二开关管G2控制端相连接，EPWM2模块配置为所述DSP内部计数器和内部捕捉功能寄存器；

所述EPWM1A模块、EPWM2模块、EPWM3A模块的内设计数器设置为接收到ZCD1或ZDC2后都会复位为零；

所述EPWM1A模块、EPWM2模块、EPWM3A模块内部均存在寄存器用于存储EPWM1A模块的第一调整值，EPWM2模块的计数器值以及EPWM3A模块的第一调整值；

所述EPWM2内部捕捉功能寄存器在捕捉数值后会存储在寄存器中，以供后续使用且无需软件干预。

本申请提供的BCM交错式并联PFC电路中的DSP根据计算出来的相位差调整EPWM3A模块的第二调节值来调节第二升压电路的通断时间以使所述两个升压电路的开关器件以180°相移交错开关。通过采用DSP来实现此方案，计数器准确计时，无软件中断或查询方式去捕捉，采用EPWM2模块的内部计数器，设置ZCD1，ZCD2为触发信号准确捕捉第一升压电路的周期值和相位差，一次性配置后无需软件干涉具有简易操作能够直接通过寄存器设置调节值控制开通周期同时也方便修改、相移值的计算也简便并且准确并且不易收到外界干扰和附加其他数字技术方面的功能。

本申请还提供一种开关控制设备，所述开关控制设备包括上述实施方式中任一项所述的BCM交错式并联PFC电路。

参见图2，为本申请实施例提供的一种BCM交错式并联PFC电路的控制方法的流程示意图，所述方法包括：

步骤S201，所述采样电路采样所述主电路的输入电压与输出电压。

步骤S202，所述波谷检测电路在检测到所述第一电感L1或所述第二电感L2的电压小于所述主电路的输入电压时，输出第一高电平或第二高电平。

步骤S203，所述DSP接收到的所述第一高电平或第二高电平时触发ZCD1或ZCD2，所述DSP根据ZCD1或ZCD2计算所述第一升压电路与第二升压电路的相位差，所述DSP根据相位差进行相位调整并输出第一高电平或第二高电平以及第一低电平或第二低电平信号。

所述DSP检测到第二高电平未在第一升压电路整个周期的一半时刻时，通过相位差的计算来判断第二升压电路是提前还是滞后。

根据步骤S203所述的方法，所述DSP接收到的所述第一高电平或第二高电平时触发ZCD1或ZCD2，所述DSP根据ZCD1或ZCD2计算所述第一升压电路与第二升压电路的相位差。参见图3，图3为本申请实施例提供的BCM交错式并联PFC电路所涉及的驱动发波方式示意图所述DSP根据相位差进行相位调整并输出第一高电平或第二高电平以及第一低电平或第二低电平信号的步骤，包括：

所述DSP采集到所述ZCD1或ZCD2时，复位所述EPWM1A模块或EPWM3A模块内部计数器为零，输出第一高电平或第二高电平，当EPWM1A模块或EPWM3A模块内部计数器与第一调节值相等时，输出第一低电平或第二低电平。

具体的，所述数字处理器包括EPWM1A模块、EPWM2模块和EPWM3A模块；

所述DSP根据检测到的ZCD1和ZCD2进行相位调整的步骤，包括：

所述EPWM1A模块接收到所述第一零电流检测信号后复位计数器为零,输出高电平；

所述EPWM2模块接收到所述ZCD1后中断第一升压电路，并读取计数器值为第一升压电路周期值，接收到所述ZCD2后产生捕捉功能，并读取计数器值为DCCAP值；

所述EPWM3A模块接收到所述ZCD2后，复位计数器为零,输出高电平；

所述EPWM2模块将所述第一升压电路周期值的一半与所述DCCAP值进行比较，确定第一升压电路与第二升压电路的相位差；

将所述EPWM3A模块的第一调节值调整为第二调节值，而所述EPWM1A模块的第一调节值不变。

具体实施时，所述第一升压电路与所述第二升压电路的相位差的值为所述第一升压电路周期值的一半减去所述DCCAP值。

具体的，所述通过所述相位差将所述EPWM3A模块的第一调节值调整为第二调节值的步骤之前，所述方法还包括：

通过所述主电路的输出电压的PID电压环计算所述EPWM1A模块的第一调节值和所述EPWM3A模块的第一调节值。

具体实施过程中，所述EPWM3A模块的第二调节值的计算步骤包括：

通过公式CMP1＝CMP±K△T计算所述EPWM3A模块的第二调节值，其中CMP1为所述EPWM3A模块的第二调节值，CMP为所述EPWM3A模块的第一调节值，K为预设值，△T为所述相位差。

其中预设值K系数根据实际情况合理取值，取值范围为1/8到1/32。

所述通过公式CMP1＝CMP±K△T计算所述EPWM3A模块的第二调节值的步骤，包括：

若所述第一升压电路周期值的一半大于所述DCCAP值，则通过CMP1＝CMP+K△T来计算所述EPWM3A模块的第二调节值；

若所述第一升压电路周期值的一半小于所述DCCAP值，则通过CMP1＝CMP-K△T来计算所述EPWM3A模块的第二调节值。

参见图4，图4为本申请实施例提供的BCM交错式并联PFC电路所包含的第二升压电路的相移原理示意图。通过减小EPWM3A模块的第二调节值，减小了第二升压电路的占空比，以此来控制第二开关管的开通时间，则输入电流峰值就会下降，下降到零时的时间也会提前，而第一升压电路不进行调整，再次开通时相对第一升压电路就能达到相移180°的效果。

步骤S204，所述驱动电路将接收到的第一高电平或第一低电平转化为第一开关管的驱动信号，第二高电平或第二低电平转化为第二开关管的驱动信号。

本申请提供的BCM交错式并联PFC电路中的DSP根据计算出来的相位差调整EPWM3A模块的第二调节值来调节第二升压电路的通断时间以使所述两个升压电路的开关器件以180°相移交错开关。通过采用DSP来实现此方案，计数器准确计时，无软件中断或查询方式去捕捉，采用EPWM2模块的内部计数器，设置ZCD1为触发信号准确捕捉第一升压电路的周期值和相位差，一次性配置后无需软件干涉具有简易操作能够直接通过寄存器设置调节值控制开通周期同时也方便修改、方法简便，软件开销小，具体实施时占用DSP的内存小，可使控制器处理更多其他的任务，易于实现更大的系统。

在本申请所提供的几个实施例中，应该理解到，所揭露的电路和方法，也可以通过其它的方式实现。以上所描述的电路实施例仅仅是示意性的，例如，附图中的流程图和电路示意图显示了根据本申请的多个实施例的电路和方法的可能实现的体系架构、功能和操作。在这点上，流程图或框图中的每个方框可以代表一个模块、程序段或代码的一部分，所述模块、程序段或代码的一部分包含一个或多个用于实现规定的逻辑功能的可执行指令。也应当注意，在作为替换的实现方式中，方框中所标注的功能也可以以不同于附图中所标注的顺序发生。例如，两个连续的方框实际上可以基本并行地执行，它们有时也可以按相反的顺序执行，这依所涉及的功能而定。也要注意的是，结构图和/或流程图中的每个方框、以及结构图和/或流程图中的方框的组合，可以用执行规定的功能或动作的专用的基于硬件的系统来实现，或者可以用专用硬件与计算机指令的组合来实现。

另外，在本申请各个实施例中的各功能模块或单元可以集成在一起形成一个独立的部分，也可以是各个模块单独存在，也可以两个或更多个模块集成形成一个独立的部分。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。

Claims (10)

1.一种BCM交错式并联PFC电路，其特征在于，所述BCM交错式并联PFC电路包括采样电路、波谷检测电路、数字处理器、驱动电路和主电路，所述主电路包括第一二极管、第二二极管以及并联的第一升压电路和第二升压电路；

所述第一升压电路包括经由第一节点连接的第一电感和第一开关管，所述第二升压电路包括经由第二节点连接的第二电感和第二开关管，所述第一二极管的阳极连接于所述第一节点，所述第一二极管的阴极通过第三节点连接于所述主电路的电源电压，所述第二二极管的阳极连接于所述第二节点，所述第二二极管的阴极通过所述第三节点连接于所述主电路的电源电压；

所述采样电路的输入端分别与所述主电路的输入端和所述第三节点连接，所述采样电路的输出端连接所述数字处理器的输入端，所述采样电路用于采样所述主电路的输入电压与输出电压；

所述波谷检测电路与所述主电路的电压输入端和所述第一节点、所述第二节点以及所述数字处理器的输入端相连接，所述数字处理器分别与所述波谷检测电路的输出端、所述采样电路的输出端和所述驱动电路的输入端相连接，所述波谷检测电路在检测到所述第一电感或所述第二电感的电压小于所述主电路的输入电压时，输出一个第一高电平或第二高电平，所述数字处理器接收到的所述第一高电平或第二高电平时触发第一零电流检测信号或第二零电流检测信号，所述数字处理器根据第一零电流检测信号或第二零电流检测信号计算所述第一升压电路与第二升压电路的相位差，所述数字处理器根据相位差进行相位调整并输出第一高电平或第二高电平以及第一低电平或第二低电平信号；

所述驱动电路分别与所述第一开关管、所述第二开关管的控制端和所述数字处理器的信号输出端相连接，所述驱动电路将接收到的第一高电平或第一低电平转化为第一开关管的驱动信号，第二高电平或第二低电平转化为第二开关管的驱动信号。

2.根据权利要求1所述的BCM交错式并联PFC电路，其特征在于，所述数字处理器包括EPWM1A模块、EPWM2模块和EPWM3A模块，所述EPWM1A模块、EPWM2模块和EPWM3A模块均内设计数器且时钟同步均采用向上计数方式；

所述EPWM1A模块通过所述驱动电路与所述第一开关管连接，所述EPWM3A通过所述驱动电路与所述第二开关管连接，将所述EPWM2模块配置为所述数字处理器内部计数器，并配置内部捕捉功能寄存器。

3.一种开关控制设备，其特征在于，包括权利要求2中所述的BCM交错式并联PFC电路。

4.一种BCM交错式并联PFC电路的控制方法，其特征在于，应用于权利要求3所述的开关控制设备，所述方法包括：

所述采样电路采样所述主电路的输入电压与输出电压；

所述波谷检测电路在检测到所述第一电感或所述第二电感的电压小于所述主电路的输入电压时，输出第一高电平或第二高电平；

所述数字处理器接收到所述第一高电平或第二高电平时触发第一零电流检测信号或第二零电流检测信号，所述数字处理器根据第一零电流检测信号或第二零电流检测信号计算所述第一升压电路与第二升压电路的相位差，所述数字处理器根据相位差进行相位调整并输出第一高电平或第二高电平以及第一低电平或第二低电平；

所述驱动电路将接收到的第一高电平或第一低电平转化为第一开关管的驱动信号，第二高电平或第二低电平转化为第二开关管的驱动信号。

5.根据权利要求4所述的方法，其特征在于，所述数字处理器接收到的所述第一高电平或第二高电平时触发第一零电流检测信号或第二零电流检测信号，所述数字处理器根据第一零电流检测信号或第二零电流检测信号计算所述第一升压电路与第二升压电路的相位差，所述数字处理器根据相位差进行相位调整并输出第一高电平或第二高电平以及第一低电平或第二低电平信号的步骤，包括：

所述数字处理器采集到所述第一零电流检测信号或第二零电流检测信号时，复位所述EPWM1A模块或所述EPWM3A模块内部计数器为零，输出第一高电平或第二高电平，当所述EPWM1A模块或所述EPWM3A模块内部计数器与第一调节值相等时，输出第一低电平或第二低电平。

6.根据权利要求4所述的方法，其特征在于，所述数字处理器包括EPWM1A模块、EPWM2模块和EPWM3A模块；

所述数字处理器根据检测到的第一零电流检测信号和第二零电流检测信号进行相位调整的步骤，包括：

所述EPWM1A模块接收到所述第一零电流检测信号后复位计数器为零；

所述EPWM2模块接收到所述第一零电流检测信号后中断第一升压电路，并读取计数器值为第一升压电路周期值，接收到所述第二零电流检测信号后产生捕捉功能，并读取计数器值为DCCAP值；

所述EPWM3A模块接收到所述第二零电流检测信号后，复位计数器为零；

所述EPWM2模块将所述第一升压电路周期值的一半与所述DCCAP值进行比较，确定第一升压电路与第二升压电路的相位差；

将所述EPWM3A模块的第一调节值调整为第二调节值，而所述EPWM1A模块的第一调节值不变。

7.根据权利要求6所述的方法，其特征在于，所述第一升压电路与所述第二升压电路的相位差的值为所述第一升压电路周期值的一半减去所述DCCAP值。

8.根据权利要求6所述的方法，其特征在于，所述通过所述相位差将所述EPWM3A模块的第一调节值调整为第二调节值的步骤之前，所述方法还包括：

通过所述主电路的输出电压的PID电压环计算所述EPWM1A模块的第一调节值和所述EPWM3A模块的第一调节值。

9.根据权利要求6所述的方法，其特征在于，所述EPWM3A模块的第二调节值的计算步骤包括：

通过公式CMP1＝CMP±K△T计算所述EPWM3A模块的第二调节值，其中CMP1为所述EPWM3A模块的第二调节值，CMP为所述EPWM3A模块的第一调节值，K为预设值，△T为所述相位差。

10.根据权利要求9所述的方法，其特征在于，所述通过公式CMP1＝CMP±K△T计算所述EPWM3A模块的第二调节值的步骤，包括：

若所述第一升压电路周期值的一半大于所述DCCAP值，则通过CMP1＝CMP+K△T来计算所述EPWM3A模块的第二调节值；

若所述第一升压电路周期值的一半小于所述DCCAP值，则通过CMP1＝CMP-K△T来计算所述EPWM3A模块的第二调节值。

Images