CN1143867A - 伪随机噪声序列码发生器和码分多址无线通信终端 - Google Patents

Abstract

一种伪随机噪声发生电路包括，一个序列发生装置(11)，用于以N片周期连续地产生最大长度线性码序列；和第一至第(N-1)矢量倍增装置(12-14)，用于根据构成该序列发生装置的寄存器的状态值(S1)获得在序列发生装置中通过矢量乘已略过的部分的值，和根据该序列发生装置的输出和第一至第(N-1)矢量倍增装置的输出产生一连续伪随机噪声序列码。由此，与现有技术相比，其工作速率可被减小至1/N。

Description

伪随机噪声序列码发生器和码分多址无线通信终端

本发明涉及一种伪随机噪声序列码发生电路和码分多址无线通信终端，并且例如适于一种在码分多址方法的蜂窝系统中使用的PN码发生电路和通信终端。

乞今为止，在CDMA蜂窝系统中，都是通过扩频技术实现通信，所以，在扩频中使用的伪随机噪声序列码(PN码)由如由图1所示的PN发生器产生。为了简化说明，这里示出了一个四级PN发生器。

该PN发生器1产生四级(具有15个周期)的最大长度线性移位电阻序列码(M序列码)。每次当一个时钟信号CK被输入时，该M序列码的一个值就从最终级的延迟型触发器(DFF)5输出。注意，一个初始化信号S＂INT＂从外部设备输入到该PN发生器1，以便每个延迟型触发器2-5被初始化，由此，被整个PN发生器1被初始化。

顺便说说，在CDMA蜂窝系统中，在扩频中使用的PN码的速率是大约9.8MHz。因此，当使用图1所示的结构时，该PN发生器必须以9.8MHz的速率工作。鉴于这一原因，作为终端设备硬件的工作速度不能被降低，这样在减少电功率消耗的过程中就产生了问题。

为了减少硬件的电功率消耗，通常，人们考虑减少以高速工作的部分的电路规模的方法，减少工作电压的方法，和减少电路的额外容量的方法，等等。在这些方法中，减少工作电压的方法产生了特别大的效果：它能够以与电压的平方成比例减少电功率消耗。

在诸如CDMA蜂窝系统的扩频通信中，高速PN码被进一步与一个已调信息信号相乘，以扩展频率带宽，结果，该PN发生器的工作速率非常高。因而，在扩频通信中，硬件的工作速率高于其它的方法，并且减小工作电压是困难的；与其它方法相比，减少电功率消耗变得十分困难。

虽然，人们认为，如果该PN发生器的工作速率(在硬件中具有最大的工作速率)能被减小，工作电压也将被减小，但结果，该终端装置的电功率消耗能被减小。

按照上述的观点，本发明的一个目的是提供一种能够减小工作速率的伪随机噪声序列码发生器。

事实上，通过下面的详细描述并当参考了附图后，本发明的原理和使用将变得更清楚，在附图中相同的部件将采用相同的参考数字或字母标注。

在下列附图中：

图1是表示通常PN发生器的结构的框图；

图2是表示按照本发明的第一实施例的PN发生器的总体结构的框图；

图3A至3G是说明所述PN发生器的定时图；

图4是表示在四级情况下序列发生器的结构的框图；

图5是表示控制电路的结构的框图；

图6是表示在四级情况下矢量倍增延迟电路的框图；

图7是表示按照本发明的第二实施例的PN发生器的总体结构的框图；

图8A至8H是说明PN发生器的第二实施例的定时图；

图9是表示按照第二实施例的控制电路的结构的框图；

图10是表示按照本发明的另一实施例的PN发生器的结构的框图；

图11是表示本发明的CDMA接收机/发射机的一个实施例的框图；和

图12是表示图11的瑞克接收机的一个实施例的框图。

下面将结合附图对本发明的优选实施例进行描述：(1)概要

通常，在CDMA蜂窝系统中使用的PN发生器基本上由一个产生M序列码的序列发生器构成。在本实施例中，每N片的M序列码对应于每个时钟由该序列发生器输出，并且在该序列发生器中已被略过的(N-1)片的值根据该序列发生器的寄存器的状态值通过矢量倍增产生。因而，在本实施例中，该PN发生器的工作速率被减小至1/N，以减小该电路的工作电压，结果，人们看到电功率消耗被减小了。

此外，在CDMA蜂窝系统中使用的PN码通过额外地将＂0＂插入到15级M序列码的循环的末尾(具体地，在第14个＂0＂被完成之后)而被调整以具有2＂15＂循环。以一种简单的矢量乘，不能产生PN码的循环的末尾部分，然而，本实施例利用一种简单的结构，通过增加一个选择电路，一个具有初始化输入的序列发生器，和一个控制上述装置的控制电路可以容易地产生这一部分。(2)第一实施例(2-1)总结构

在图2中，参考数字10总体表示一个在CDMA蜂窝系统中使用的PN发生器。该PN发生器10以现有技术的1/4工作速率产生PN码。在这种情况下，PN序列发生器10产生一个2＂15＂循环序列(该序列已被额外地将＂0＂插入到15级M序列码的末尾)，作为按照该CDMA蜂窝系统的PN码。

序列发生器11是一个用于根据时钟信号CK以4片周期连续产生15级M序列码的电路。该序列发生器11以每个寄存器的状态值S1的方式输出最终级的寄存器的状态值作为第一PN输出PN1，还输出相应寄存器的状态值S1到矢量倍增延迟电路12至14和控制电路15。

该序列发生器11由自外部设备输入的一个初始化信号S2或从控制电路输出的序列结束信号S3初始化。

矢量倍增延迟电路12至14是用于使从状态值S1获得的状态矢量与由一内部延迟矢量发生器产生的延迟矢量相乘的电路，用以根据已由该序列发生器11产生的4片周期产生该M序列码中的略过部分。矢量倍增延迟电路12获得作为紧跟由序列发生器11产生的M序列码的片的值，并输出上述获得的值作为第二PN输出PN2。矢量倍增延迟电路13获得位于由序列发生器11产生的两个M序列码之后的片的值，并输出上述获得的值作为第三PN输出PN3。

类似地，矢量倍增延迟电路14获得位于由序列发生器11产生的三个M序列码之后的片的值，然而，输出该所获得的值连同第三PN输出PN3一起到一个选择电路16。

选择电路16根据从控制电路输出的序列结束信号S3在序列发生器11的循环的最后状态选择第三PN输出PN3，另一方面，选择由矢量倍增延迟电路14在其它部分中获得的值，和输出所选的值作为第四PN输出PN4。

如上所述，所以在最终状态选择第三PN输出PN3是因为由于如上所述的所生成的PN码已被额外地插入＂0＂到15级M序列码的循环的末尾，因而最后的＂0＂部分不能简单地通过矢量乘获得。然而，在本实施例中，由于该最后＂0＂部分与前一部分(即，第三PN输出PN3)相等，所以为简化结构，该第三PN输出PN3被输出作为第四PN输出PN4。

控制电路15根据序列发生器11的周期地变化状态通过监视自序列发生器11输出的状态值S1检测最终的状态。如果检测到最终的状态，控制电路15输出序列结束信号S3到选择电路16，以通知是最终的状态，并且还输出序列结束信号S3到序列发生器11，以对该序列发生器11进行初始化。在这种情况中，序列发生器11按照该最终的状态被初始化，因为如果不执行初始化，则该序列发生器11的状态被连续地位移，从而造成了不方便。

下面将参考图3A至3G中所示的定时图对PN发生器10的工作进行描述。如图3A，3B和3C所示，序列发生器11根据时钟信号CK以4片周期产生M序列码[M(1)，M(5)，...]，并输出它们作为第一PN输出PN1。然后，如果控制电路15检测到如图3B和3C所示的最终状态，则序列发生器11被初始化和返回到初始状态，并再次连续产生M序列码[M(1)，M(5)，...]。

另一方面，矢量倍增延迟电路12至14根据从序列发生器11输出的状态值S1通过矢量乘分别输出该第一PN输出PN1被延迟一片，被延迟两片，和被延迟三片的值。特别地是，如图3E中所示，矢量倍增延迟电路12产生作为紧跟由序列发生器11产生的M序列码的片的值[M(2)，M(6)，...]，并输出它们作为第二PN输出PN2。矢量倍增延迟电路13产生得位于由序列发生器11产生的两个M序列码之后的片的值[M(3)，M(7)，...]，并输出它们作为第三PN输出PN3，如图3G中所示。

然而，在最终状态，第三PN输出PN3的值[M(4N-1)]已被输出作为第四PN输出PN4。因为所生成的PN码已被额外地插入＂0＂到15级M序列码的循环的末尾，且该序列具有2＂15＂循环，这样该添加部分不能通过矢量乘容易地获得。由此，在本实施例中，刚好之前的输出(即，第三PN输出PN3)已被输出作为第四PN输出PN4，以便该序列发生器能够使用简单的结构实现。

如上所述，通过将产生的第一至第四PN输出PN1至PN4组合，能够获得连续的PN码。具体地，该连续的PN码能通过按顺序，例如按照四倍的时钟信号CK交换第一PN输出PN1至第四PN输出PN4来获得。(2-2)序列发生器的结构

在这一项中，上述序列发生器的结构将通过参考图4进行描述。然而，为了简化描述，假设序列发生器11产生四级M序列码。

如图4所示，在四级的情况下，该序列发生器11由4个作为寄存器的延迟型触发器(DFF)17-20和4个异或门21-24组成。在该序列发生器11中，在最终级的延迟型触发器20的状态值被输出作为第一PN输出PN1，而相应延迟型触发器17-20的状态值被分别输出到矢量倍增延迟电路12至14和控制电路15，作为状态值S1。

在这种情况中，将对每个延迟型触发器17-20的连续变化方式进行确定，以确定该延迟型触发器(17-20)的哪个输出被连接到在输入级上提供的异或门21-24的输入侧。在图4中，该序列发生器11被这样构造，即每4片产生一个值。然而，在周期从4片变为8片的情况下，改变与异或门21-24的输入侧连接的延迟型触发器(17-20)的输出是不错的方案。

注意，在该序列发生器11中，时钟信号CK被直接输入给每个延迟型触发器17-20；每个延迟型触发器17-20根据该时钟信号CK工作。另一方面，在该序列发生器11中，初始信号S2和序列结束信号S3经或门25被分别输入到延迟型触发器17-20。如果延迟型触发器17-20已接收到初始信号S2或序列结束信号S3之一，则其被初始化，以便该整个序列发生器11被初始化。(2-3)控制电路的结构

在这一项中，上述控制电路15的结构将通过参考图5进行描述。如图5所示，控制电路15由一个比较器26构成，在比较器26中，上述序列发生器11中的每个寄存器的状态值S1具有输入，并且上述序列发生器11中的每个寄存器的最终状态值S4具有作为固定值的输入用于比较。

比较器26通过检查输入状态值S1是否与最终状态值S4相一致检测该序列发生器11的最终状态。结果，如果由状态值S1和最终值S4相一致检测到序列发生器11的最终状态，则该比较器26输出该序列结束信号S3。该序列结束信号S3被输入到选择电路16，用于与第四PN输出PN4平衡的目的，和还输入到序列发生器11用于初始化。(2-4)矢量倍增延迟电路的结构

在这一项中，上述矢量倍增延迟电路12至14的结构将通过参考图6进行描述。然而，由于矢量倍增延迟电路12至14具有相同的结构，相应于该序列发生器11是四级的情况(见图4)，将仅就矢量倍增延迟电路12进行描述。

如图6所示，矢量倍增延迟电路12由一个延迟矢量发生器27，与门28-31，和一个异或门32组成。

该延迟矢量发生器27是一个用于产生延迟矢量的电路，当以4片周期由序列发生器11产生的M序列码之间的部分通过矢量乘获得时使用该延迟矢量，和将上述产生的延迟矢量S5的每一部分一个个地输出到与门28至31。

在与门28至31中，从序列发生器11输出的状态值S1的每一部分被分别输入作为一个矢量。

与门28至31中的每一个获得输入的延迟矢量S5的每一部分与输入的状态值S1的每一部分的组合，和分别输出该获得的组合到异或门32。

在异或门32中，得到从与门28至31输出的组合的异或，并输出根据由序列发生器11产生的M序列码被延迟了一片的值(即，第二PN输出PN2)。

注意，在序列发生器11为4级的情况下，如图4所示，该状态值S1由四部分组成，而与之相对应，在延迟矢量发生器27中产生的延迟矢量S5也由四部分组成。因此，在序列发生器11为n级的情况下，该状态值S1和延迟矢量S5也由n部分组成。

按照延迟量，由延迟矢量发生器27产生的延迟矢量S5是不同的。总而言之，矢量倍增延迟电路12至14在基本结构上是相同的，但在延迟量上是不同的，因而，延迟矢量S5的值是不同的。(2-5)工作和效果

根据上述的结构，在本实施例的PN发生器10中，该M序列码由序列发生器11以4片周期产生。对于在该序列发生器11中略过的三片的值，在矢量倍增延迟电路12至14中根据该序列发生器11的状态值S1通过矢量乘被连续地产生。上述被产生的第一PN输出PN1至第四PN输出PN4在PN发生器10中被组合；从而获得该连续的PN码。由此，可将该PN发生器10的工作速率减小至现有技术的四分之一；工作电压被减小，并且降低了电功率消耗。

在被额外插入＂0＂到该M序列码的循环的末尾的序列被产生作为一PN码的情况下，该循环的末尾部分不能通过矢量乘而被简单地获得，然而，在本实施例的PN发生器10中，通过利用该末尾部分与前一部分相同，该第三PN输出PN3被输出作为在该末尾部分的第四PN输出PN4。由此，不能通过矢量乘简单获得的该循环的末尾部分能够利用一个简单的结构获得。

根据上述的结构，该M序列码由序列发生器11以4片周期产生，在该序列发生器11中的略过部分通过矢量乘由矢量倍增延迟电路12至14获得，从而，该PN发生器10的工作速率被减小到现有技术的四分之一；工作电压可以被减小，并且降低了整体的电功率消耗。(3)第二实施例(3-1)总的结构

在图7中，其中于图2对应的部分被添加与图2相同的参考数字，参考数字40总体表示按照第二实施例的PN发生器。该PN发生器40以四分之一的现有技术速率产生PN码。

还是在本实施例中，序列发生器11根据时钟信号CK以4片周期连续地产生一15级M序列码。在该序列发生器11中，在最终级的寄存器的状态值以每个寄存器的状态值S1的方式被输出作为第一PN输出PN1，并且每个寄存器的状态值S1被输出到矢量倍增延迟电路12至14。

矢量倍增延迟电路12至14将从状态值S1获得的状态矢量与由一内部延迟矢量发生器产生的延迟矢量相乘，以便在序列发生器11中产生略过部分。具体地说，矢量倍增延迟电路12获得作为紧跟由序列发生器11产生的M序列码的片的值，并输出其作为第二PN输出PN2。矢量倍增延迟电路13获得位于由序列发生器11产生的两个M序列码之后的片的值，并输出其作为第三PN输出PN3。矢量倍增延迟电路14获得位于由序列发生器11产生的三个M序列码之后的片的值，并输出其作为第四PN输出PN4。

然而，还是在本实施例中，该第三PN输出PN3由序列发生器11的最终级中的选择电路16输出作为第四PN输出PN4。如上所述第一实施例中所描述的，因为所生成的PN码已被额外地插人＂0＂到15级M序列码的循环的末尾，所以该部分不能简单地通过矢量乘获得。

在第一实施例中，控制电路15根据序列发生器11的周期地变化状态通过监视自序列发生器11输出的状态值S1检测最终的状态。如果检测到最终的状态，控制电路15输出序列结束信号S3到选择电路16，以通知是最终的状态，并且输出序列结束信号S3到序列发生器11，以对该序列发生器11进行初始化。

然而，在该第二实施例中，控制电路41通过计数施加到该序列发生器11的时钟信号CK检测该最终状态。如果检测到最终的状态，控制电路41输出序列结束信号S3到选择电路16，以通知是该最终状态，并且还输出该序列结束信号S3到序列发生器11用于初始化。

这就是说，控制电路41具有一个计数器，该计数器与序列发生器11一起同时由初始化信号S2初始化，并通过该计数器对时钟信号进行计数，以检测该最终状态。当检测到最终的状态时，控制电路41输出序列结束信号S3到选择电路16，以通知是最终的状态，并对该序列发生器11进行初始化。

下面将参考图8A至8H中所示的定时图对PN发生器40的工作进行描述。如图8A，8B和8E所示，序列发生器11根据时钟信号CK以4片周期产生M序列码[M(1)，M(5)，...]，并输出它们作为第一PN输出PN1。然后，如果该最终状态由控制电路41的计数器检测到，如图8B，8C和8D所示，则序列发生器11被初始化并返回到初始状态，并再次连续产生M序列码[M(1)，M(5)，...]。

另一方面，矢量倍增延迟电路12至14根据从序列发生器11输出的状态值S1通过矢量乘分别输出相应于该第一PN输出PN1被延迟一片，被延迟两片，和被延迟三片的值.特别地是，如图8E中所示，矢量倍增延迟电路12产生作为紧跟由序列发生器11产生的M序列码的片的值[M(1)，M(6)，....]，并输出它们作为第二PN输出PN2。矢量倍增延迟电路13产生位于由序列发生器11产生的两个M序列码之后的片的值[M(1)，M(7)，...]，并输出它们作为第三PN输出PN3，如图8G中所示。矢量倍增延迟电路13产生位于由序列发生器11产生的三个M序列码之后的片的值[M(4)，M(8)，...]，并输出它们作为第四PN输出PN4，如图8H中所示。

然而，在最终状态，第三PN输出PN3的值[M(4N-1)]被输出作为第四PN输出PN4。因为所生成的PN码已被额外地插入＂0＂到15级M序列码的循环的末尾，且该序列具有2＂15＂循环，这样该添加部分不能通过矢量乘容易地获得。由此，在本实施例中，刚好之前的输出(即，第三PN输出PN3)被输出作为第四PN输出PN4，以便该序列发生器能够使用简单的结构实现。

通过将产生的第一至第四PN输出PN1至PN4组合，能够获得连续的PN码。具体地，该连续的PN码能通过按顺序，例如按照四倍的时钟信号CK交换第一PN输出PN1至第四PN输出PN4来获得。(3-2)控制电路的结构

在这一项中，将相应于图9对上述的控制电路41进行描述。如图9所示，该控制电路41由计数器42和载波发生器43组成。计数器42与序列发生器11一起同时由初始化信号S2初始化，并开始计数。在这种情况下，该计数器42的周期被设定为这样一个值，即所产生的PN码的周期减去N(N＝4，因为在本实施例中其为4片周期)。

当计数器42的值已变为最终值时(即，最大值)，载波发生器43检测到它并输出作为序列结束信号S3。在这种情况下，在计数器42中改变最终值意味着序列发生器11处于最终状态。

上述序列结束信号S3被输出到选择电路16用于与第四PN输出PN4平衡的目的，也还被输出到序列发生器11用于初始化。

就此而论，在本项中已对控制电路41进行了描述，然而，其它部分例如，序列发生器11，矢量倍增延迟电路12至14，或类似装置的描述被删除，因为它们与第一实施例相同。(3-3)操作和效果

根据上述的结构，在本实施例的PN发生器40中，由序列发生器11以4周期产生最初的一个M序列码。对于在该序列发生器11中略过的三片的值，在矢量倍增延迟电路12至14中根据该序列发生器11的状态值S1通过矢量乘被连续地产生。在该PN序列发生器40中，上述被产生的第一PN输出PN1至第四PN输出PN4被组合，从而获得连续的PN码。由此，在该PN序列发生器40中工作速率可被减小至现有技术的四分之一；电路的工作电压被减小，并且降低了电功率消耗。

还是在本实施例的PN序列发生器40中，改变了序列发生器11的工作时钟的时钟信号CK被计数，以检测该序列发生器11的最终状态。也是在这种情况下，序列发生器11的最终状态可以被检测，其进一步使得处于最终状态的第四PN输出PN4能够平衡。

根据上述的结构，由序列发生器11以4周期产生一M序列码。在该序列发生器11中已被略过的三片的值，由矢量倍增延迟电路12至14通过矢量乘获得，以便与现有技术相比该PN序列发生器40的工作速率能被减小；电路的工作电压被减小，并且降低了整体的电功率消耗。(4)其它实施例

在上述的实施例中，已就如下情况，即在最终状态，第三PN输出PN3被输出作为第四PN输出PN4，以平衡该第四PN输出PN4的情况进行了描述，然而，本发明并不仅限于这种情况，也可以利用一个门或类似电路强迫输出＂0＂，以平衡该第四PN输出PN4。例如，在第一实施例中，如图10所示，当序列结束信号S3已被输出时，通过与门44而不是选择电路16强迫输出＂0＂作为第四PN输出PN4。由此，使得其结构被进一步简化。

还是在上述的实施例中，已就其中被额外插入＂0＂到M序列码的末尾周期作为PN码的序列的产生情况作了描述，然而，本发明并不仅限于这种情况，M序列码也可被简单地产生作为PN码，其中序列被额外插入＂1＂到该M序列码的末尾周期，如同上面的情况，工作速率能被降低。

此外，在上述的实施例中，对序列发生器11以4片周期产生M序列码的情况进行了描述，然而，本发明并不仅限于这种情况，该序列发生器11也可以其它周期产生M序列码。例如，序列发生器11可以N-片周期产生M序列码，工作速率能被减少1/N。

如上所述，本发明包括：一个序列发生装置，用于以N片周期连续地产生最大长度线性码序列；和第一至第(N-1)矢量倍增装置，用于根据构成该序列发生装置的寄存器的状态值获得在序列发生装置中通过矢量乘已略过的部分的值，和根据该序列发

生装置的输出和第一至第(N-1)矢量倍增装置的输出产生一连续伪随机噪声序列码。由此，与现有技术相比，其工作速率可被减小至1/N；工作电压被减小，并且降低了整体的电功率消耗。(5)其它实施例

图11示出了应用在本发明中的CDMA接收机/发射机50的框图。

天线51发送和捕获电波。模拟前端52将信号分离成发送信号和接收信号，以便彼此不相互干扰。

发送单元50A包括一个数据调整单元53，一个内插编码器54，一个交错电路55，一个频谱扩散电路56，一个数字滤波器57，一个数-模(D/A)转换器58。在发送中，数据调整单元53首先对应被发送准备用于编码的数字数据进行信号处理。然后，该内插编码器54产生一个内插码。该内插码由交错电路55进行交错。数字滤波器57从被扩散的信号中除去不需要的频带成分。这样，该被扩散和滤波的信号由D/A转换器58被转换成适合于发送的模拟信号。

接收单元50B包括模-数(A/D)转换器59，瑞克接收机60，乘法器61，PN发生器62，码元合成器63，AGC电路64，信号恢复电路65，去交错电路66，维特比解码器67，和差错校正电路68。A/D转换器59首先将接收的模拟信号转换成数字信号。该数字信号被提供到瑞克接收机60。

另一方面，从PN发生器62获得的PN码通过乘法器61与一个载波相乘，并被提供到瑞克接收机60。这里，本发明的PN发生器被用作PN发生器62。注意，在本实施例中假设该瑞克接收机62具有4个指电路70-73，如图12所示。每个指电路由一个乘法器和一个FIR滤波器(有限脉冲响应滤波器)组成。指电路70-73用从PN发生器62提供的PN码乘以该输入的数字信号，和对其解调，然后将该被解调数据连同定时信息一起分别输出到码元合成器63。如上所述，多个指电路其每一个都具有彼此不同的在瑞克接收机60中提供的定时，以便能够克服多径效应。

于是，码元合成器63按照定时信息根据相互地匹配定时合成自瑞克接收机60输出的被解调信号。AGC电路64产生用于接收电路的增益和发送功率控制的信号。信号恢复电路65被用于控制发送功率。去交错电路66对接收的在发送前已被交错的信号进行恢复。维特比解码器67对在信号中的内插码进行解码。然后，差错校正电路68根据一差错校正码对发送差错进行校正。微处理器69控制整个接收机的工作和执行被接收数字数据和发送数字数据的转换处理。一个声码器70执行声音信号的编码和译码。一个数-模/模-数转换器71将发送的声音信号转换成数字信号，和将接收的声音信号转换成模拟信号。一个键盘显示器72被用作由用户操作或显示，以提供用户信息。麦克风扬声器73执行在空间中传播的电信号与声音信号间的转换。

在CDMA的发射机/接收机的方法中，可以使用上述的PN发生器62。

根据本发明，该PN发生器的电功率消耗可被减少，从而整个设备的电功率消耗能被减少，由此能够实现设备重量的减小和最小化。由于提供了这样一种非常由价值的产品，必将在工业的发展中产生巨大的影响。

虽然结合本发明的优选实施例进行了描述，但本领域的技术人员将很清楚，可以有目的地进行各种改变和改进，以在所附的权利要求中覆盖落在本发明的真正精神和范围内的所有改变和改进。

Claims (11)

1.一种伪随机噪声发生器包括：

一个序列发生装置，用于以N片周期产生最大长度线性序列码；和

多个(1至N-1)矢量倍增装置，用于分别产生还没有被所述序列发生装置产生的码。

2.根据权利要求1的伪随机序列发生器，进一步包括：

一个控制装置，用于检测所述序列的结束和产生一控制信号；和

一个码插入装置，用于将一个预定码插入到所述序列码的末尾。

3.根据权利要求2的伪随机噪声发生器，其中所述控制装置包括一个比较器。

4.根据权利要求2的伪随机序列发生器，其中所述控制装置包括一个计数器。

5.根据权利要求2的伪随机噪声发生器，其中所述码插人装置包括一个选择装置，用于选择所述多个(1至N-1)矢量倍增装置之一的输出信号。

6.根据权利要求2的伪随机噪声发生器，其中所述码插入装置包括一个门装置，用于选择所述多个(1至N-1)矢量倍增装置之一的输出信号和所述控制装置的输出信号。

7.一种伪随机噪声发生方法，包括：

一个序列发生步骤，用于以N片周期产生最大长度线性序列码；和

多个(1至N-1)矢量倍增步骤，用于分别产生还没有被所述序列发生装置产生的码。

8.一种接收CDMA信号的接收机包括：

一个RF信号处理装置，用于处理被接收的RF信号；

一个解扩装置，用于对接收的CDM.A信号进行解扩；

一个用于产生PN码的伪随机噪声发生器包括，

一个序列发生装置，用于以N片周期产生最大长度线性序列码；和

多个(1至N-1)矢量倍增装置，用于分别产生还没有被所述序列发生装置产生的码，

一个解码装置，用于对卷积码解码；和

一个基带信号处理装置，用于处理由所述解码装置解码的解码信号。

9.根据权利要求8的接收机，其中所述伪随机噪声发生器进一步包括：

一个控制装置，用于检测所述序列的结束和产生一控制信号；和

一个码插人装置，用于将一个预定码插入到所述序列码的末尾。

10.用于接收和发送CDMA信号的通信装置，包括：

一个天线；

一个RF信号处理装置，用于处理被接收的RF信号；

一个解扩装置，用于对接收的CDMA信号进行解扩；

一个用于产生PN码的伪随机噪声发生器包括，

一个序列发生装置，用于以N片周期产生最大长度线性序列码；和

多个(1至N-1)矢量倍增装置，用于分别产生还没有被所述序列发生装置产生的码，

一个解码装置，用于对卷积码解码；和

一个基带信号处理装置，用于处理由所述解码装置解码的解码信号；

一个编码装置，用于对卷积码编码；和

一个扩展装置，用于对所述编码装置的输出信号进行扩展，以产生CDMA信号。

11.根据权利要求10的通信装置，其中

所述伪随机噪声发生器进一步包括：

一个控制装置，用于检测所述序列的结束和产生一控制信号；和

一个码插入装置，用于将一个预定码插入到所述序列码的末尾。

Images