CN114374837B - 一种链路速率和分辨率自适应的多路arinc818测试系统 - Google Patents
一种链路速率和分辨率自适应的多路arinc818测试系统 Download PDFInfo
- Publication number
- CN114374837B CN114374837B CN202111633816.4A CN202111633816A CN114374837B CN 114374837 B CN114374837 B CN 114374837B CN 202111633816 A CN202111633816 A CN 202111633816A CN 114374837 B CN114374837 B CN 114374837B
- Authority
- CN
- China
- Prior art keywords
- axi
- arinc818
- module
- stream
- video
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 42
- 230000005540 biological transmission Effects 0.000 claims abstract description 25
- 238000006243 chemical reaction Methods 0.000 claims abstract description 14
- 238000013507 mapping Methods 0.000 claims abstract description 12
- 230000003044 adaptive effect Effects 0.000 claims description 9
- 238000004891 communication Methods 0.000 claims description 3
- 238000013461 design Methods 0.000 claims description 2
- 230000003139 buffering effect Effects 0.000 claims 2
- 230000003287 optical effect Effects 0.000 description 14
- 230000006870 function Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 5
- 230000006978 adaptation Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000013307 optical fiber Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 238000009472 formulation Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N17/00—Diagnosis, testing or measuring for television systems or their details
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/01—Conversion of standards, e.g. involving analogue television standards or digital television standards processed at pixel level
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Health & Medical Sciences (AREA)
- Biomedical Technology (AREA)
- General Health & Medical Sciences (AREA)
- Information Transfer Systems (AREA)
Abstract
本申请提供了一种链路速率和分辨率自适应的多路ARINC818测试系统，具体包括：GPIF接口模块，用于实现USB 3.0传输，以及判断输入的视频时序是否稳定且正确，计算输入视频的分辨率；RGB转AXI‑Sream模块，用于将输入的并行RGB数据转换成AXI‑Stream数据，以及判断输入的视频时序是否稳定且正确，计算输入视频的分辨率；AXI‑Stream转DVI模块，用于将AXI‑Stream数据转换成DVI数据并进行输出；视频DMA模块，用于通过帧缓存完成输入输出视频帧率的变换；ARINC818 IP模块，用于ARINC818数据和AXI‑Stream视频数据的互相转换，ARINC818数据的8B/10B编解码、串并转化，以及发送链路速率和接收速率自适应；AXI‑Stream互联模块，用于实现不同的AXI‑Stream输入到不同的AXI‑Stream输出的映射。通过本申请的处理方案，提高了测试的实用性。
Description
技术领域
本申请涉及机载视频传输测试技术领域，尤其涉及一种链路速率和分辨率自适应的多路ARINC818测试系统。
背景技术
随着航空电子技术的进步，ARINC和航空电子委员会(AEEC)联合发布 ARINC818航空视频传输总线协议标准，满足高带宽、低延迟、无压缩数字视频传输。基于FC-AV协议制定开发，该协议参考光纤通道(FC)协议0～4层架构标准，简化FC-AV协议，采用点对点的单向数据传输方式，取消链路初始化，不需要执行网络和节点注册，解决了网络传输延迟不确定性问题。
目前，ARINC818航空视频传输总线协议已经广泛应用于机载视频传输领域。应用场景种类较多，涉及不同的链路速率和视频分辨率，还存在一路 ARINC818转两路视频及两路视频转一路ARINC818等特殊场景，缺少有一种能够覆盖多种链路速率和多种分辨率的ARINC818测试设备，且传统的测试设备往往需要使用DVI信号源和监视器，给测试带来了不便。
发明内容
有鉴于此，本申请实施例提供一种链路速率和分辨率自适应的多路 ARINC818测试系统，支持多种链路速率和多种分辨率、支持DVI及USB传输视频、支持一路ARINC818转两路视频及两路视频转一路ARINC818，以满足不同的测试场景需求。
本申请实施例提供一种链路速率和分辨率自适应的多路ARINC818测试系统，所述系统基于FPGA设计，所述FPGA内部包括：
GPIF接口模块，用于实现USB 3.0传输，以及判断输入的视频时序是否稳定且正确，计算输入视频的分辨率；
RGB转AXI-Sream模块，用于将输入的并行RGB数据转换成AXI-Stream 数据，以及判断输入的视频时序是否稳定且正确，计算输入视频的分辨率；
AXI-Stream转DVI模块，用于将AXI-Stream数据转换成DVI数据并进行输出；
视频DMA模块，用于通过帧缓存完成输入输出视频帧率的变换；
ARINC818 IP模块，用于ARINC818数据和AXI-Stream视频数据的互相转换，ARINC818数据的8B/10B编解码、串并转化，以及发送链路速率和接收速率自适应；
AXI-Stream互联模块，用于实现不同的AXI-Stream输入到不同的 AXI-Stream输出的映射。
根据本申请实施例的一种具体实现方式，所述FPGA内部还包括：彩条生成模块，用于生成测试彩条画面，通过一路AXI-Stream输出，通过一路 AXI-Lite Slave接口对彩条生成模块生成彩条画面的分辨率、类型进行配置。
根据本申请实施例的一种具体实现方式，所述FPGA内部还包括：
DDR3控制器，与DDR3芯片通信连接，通过一路AXI-Slave接口提供对DDR3 芯片的读写；
Micro Blaze软核，用于运行软件代码，对外提供一路AXI-Master可进行寄存器读写；
AXI互连模块，用于实现不同AXI-Master接口到不同的AXI-Slave接口的映射。
根据本申请实施例的一种具体实现方式，所述GPIF接口模块负责通过 GPIF II通用可编程接口与CYUSB3014芯片通信。
根据本申请实施例的一种具体实现方式，所述GPIF接口模块采用bulk out和bulkin事务，所述bulk out事务分为寄存器写操作和视频数据写操作，所述bulk in事务分为寄存器读操作和视频数据读操作；寄存器读写通过一路AXI-Master接口实现，视频数据读写通过两路AXI-Stream接口实现。
根据本申请实施例的一种具体实现方式，所述AXI-Stream转DVI模块通过一路AXI-Lite Slave接口对AXI-Stream转DVI的视频时序、内部PLL进行配置。
根据本申请实施例的一种具体实现方式，所述视频DMA模块的视频输入输出通过两路AXI-Stream接口实现，对帧缓存的读写通过一路AXI-Master接口实现，通过一路AXI-Lite Slave接口对VDMA模块的输入输出视频分辨率、帧缓存地址进行配置。
根据本申请实施例的一种具体实现方式，所述ARINC818 IP模块用于两路视频和一路ARINC818数据的互相转换，两路视频通过ARINC818的FC帧头中的SRC_ID字段区分。
根据本申请实施例的一种具体实现方式，所述ARINC818 IP模块的链路速率通过设置FPGA的GTX硬件模块不同的txrate和rxrate进行切换。
根据本申请实施例的一种具体实现方式，所述链路速率分别为1.0625 Gbps、2.125Gbps和4.25Gbps。
有益效果
本申请实施例中的链路速率和分辨率自适应的多路ARINC818测试系统，通过设置GPIF接口模块实现了USB3.0接口传输视频，通过设置AXI-Stream 转DVI模块实现DVI接口传输视频，通过设置ARINC818 IP模块实现ARINC818 接收链路速率自适应、发送链路速率可在线调节，ARINC818发送分辨率自适应和接收分辨率自适应，以及两路视频转一路ARINC818和一路ARINC818转两路视频。可支持多种链路速率和多种分辨率、支持DVI及USB传输视频、支持一路ARINC818转两路视频及两路视频转一路ARINC818，以满足不同的测试场景需求，提高了测试的实用性。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为根据本发明一实施例的链路速率和分辨率自适应的多路ARINC818 测试系统的框架图；
图2为根据本发明一实施例的链路速率和分辨率自适应的多路ARINC818 测试系统的FPGA内部模块框图；
图3为根据本发明一实施例的链路速率和分辨率自适应的多路ARINC818 测试系统的发送链路在线配置速率流程图；
图4为根据本发明一实施例的链路速率和分辨率自适应的多路ARINC818 测试系统的接收链路速率自适应流程图；
图5为根据本发明一实施例的txrate及rxrate与链路速率的关系表。
具体实施方式
下面结合附图对本申请实施例进行详细描述。
以下通过特定的具体实例说明本申请的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本申请的其他优点与功效。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。本申请还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本申请的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
要说明的是，下文描述在所附权利要求书的范围内的实施例的各种方面。应显而易见，本文中所描述的方面可体现于广泛多种形式中，且本文中所描述的任何特定结构及/或功能仅为说明性的。基于本申请，所属领域的技术人员应了解，本文中所描述的一个方面可与任何其它方面独立地实施，且可以各种方式组合这些方面中的两者或两者以上。举例来说，可使用本文中所阐述的任何数目个方面来实施设备及/或实践方法。另外，可使用除了本文中所阐述的方面中的一或多者之外的其它结构及/或功能性实施此设备及/或实践此方法。
还需要说明的是，以下实施例中所提供的图示仅以示意方式说明本申请的基本构想，图式中仅显示与本申请中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
另外，在以下描述中，提供具体细节是为了便于透彻理解实例。然而，所属领域的技术人员将理解，可在没有这些特定细节的情况下实践所述方面。
本发明阐述的多路ARINC818测试系统框图如图1所示，采用Xilinx公司的XC7K325T系列FPGA作为主要芯片，实现测试系统的主要功能，采用Cpress 公司的CYUSB3014实现USB3.0传输，Ti公司的TFP401实现DVI解码，SFP+ 光纤模块实现光电转换，镁光公司的DDR3内存MT41J128M16作为帧缓存。FPGA 内部模块框图如图2所示，下面对FPGA内部的各个模块进行详细描述。
GPIF接口模块，用于通过GPIF II通用可编程接口与CYUSB3014芯片通信，实现USB3.0传输。使用bulk out和bulk in事务，通过自定义协议的方式将bulk out事务分为寄存器写操作和视频数据写操作，bulk in事务分为寄存器读操作和视频数据读操作，其中寄存器读写通过一路AXI-Master接口实现，视频数据读写通过两路AXI-Stream接口实现。GPIF接口模块用于判断输入的视频时序是否稳定且正确，计算输入视频的分辨率,通过一路AXI-Lite Slave接口上报。
RGB转AXI-Sream模块，将TFP401芯片输入的并行RGB数据转换成 AXI-Stream数据。判断输入的视频时序是否稳定且正确，计算输入视频的分辨率，通过一路AXI-LiteSlave接口上报。RGB转AXI-Sream模块包括RGB to AXI-S_0和RGB to AXI-S_1，RGB toAXI-S_0实现DVI输入0的上述功能， RGB to AXI-S_1实现DVI输入1的上述功能。
彩条生成模块(TPG)，用于生成测试彩条画面，通过一路AXI-Stream 输出，可通过一路AXI-Lite Slave接口对TPG模块生成彩条画面的分辨率、类型进行配置。彩条生成模块包括TPG_0和TPG_1，TPG_0和TPG_1分别生成两路独立的彩条画面。
AXI-Stream转DVI模块，实现AXI-Stream数据转换成DVI数据，按照DVI 协议要求完成数据8B/10B转换、并串转换等功能。可通过一路AXI-Lite Slave 接口对AXI-Stream转DVI的视频时序、内部PLL进行配置。AXI-Stream转DVI 模块设有两个，分别为AXI-S toDVI_0和AXI-S to DVI_1。
视频DMA模块(VDMA模块)，通过帧缓存完成输入输出视频帧率的变换。视频的输入输出通过两路AXI-Stream接口实现，对帧缓存的读写通过一路 AXI-Master接口实现。可通过一路AXI-Lite Slave接口对VDMA模块的输入输出视频分辨率、帧缓存地址进行配置，具体如下：
1)VDMA_0模块完成USB输入视频的缓存与读取；
2)VDMA_1模块完成USB输出视频的缓存与读取；
3)VDMA_2模块完成DVI输入0视频的缓存与读取；
4)VDMA_3模块完成DVI输入1视频的缓存与读取；
5)VDMA_4模块完成TPG_0视频的缓存与读取；
6)VDMA_5模块完成TPG_1视频的缓存与读取；
7)VDMA_6模块完成DVI输出0视频的缓存与读取；
8)VDMA_7模块完成DVI输出1视频的缓存与读取。
ARINC818 IP模块，用于实现ARINC818数据和AXI-Stream视频数据的互相转换。可最多实现两路视频和一路ARINC818数据的互相转换，两路视频通过ARINC818的FC帧头中的SRC_ID字段区分。两路输入视频分别通过 AXI-Stream_0和AXI-Stream_1输入，两路输出视频分别通过AXI-Stream_2 和AXI-Stream_3输出。
ARINC818数据的8B/10B编解码、串并转化等功能通过Xilinx FPGA的GTX 硬件模块实现。串行数据所使用的时钟通过GTX内部CPLL产生，CPLL输出的时钟设置为2.125Ghz，通过设置GTX不同的txrate和rxrate可实现1.0625 Gbps、2.125Gbps和4.25Gbps链路速率，txrate及rxrate与链路速率的关系如图5所示。
发送速率切换的流程图如图3所示。当需要更改发送链路速率时，更改txrate值，并发起GTX的txreset。具体过程为：(1)速率切换请求；(2) 改变txrate；(3)等待TXRATEDONE；(4)发起txreset；(5)等待TXRESETDONE； (6)发送速率切换完成。
接收速率切换自适应当前接收的链路速率，ARINC818会定期发送IDLE字符，按照协议规定，ARINC818所使用的FC帧数据载荷最多2112个字节，因此最多537个时钟周期会接收到有效的IDLE字符，同时GTX还会通过 notintable接口上报8B/10B的解码错误，若没有定期接收IDLE字符或链路上notintable错误累积到一定的数量表示当前接收链路速率选择有误，切换到下一个速率做判断。接收链路速率不同需要设置不同的CDR_CFG数值，流程如图4所示。
通过一路AXI-Lite Slave接口可以设置ARINC818 IP发送的ICD、发送链路速率，也可以读取ARINC818 IP接收链路速率、接收视频是否稳定、接收视频分辨率等信息。
ARINC818 IP_0、ARINC818 IP_1、ARINC818 IP_2、ARINC818 IP_3分别实现4路ARINC818收发数据和16路收发视频的转换。
DDR3控制器，用于实现和DDR3芯片的通信，通过一路AXI-Slave接口提供对DDR3芯片的读写。
Micro Blaze软核，可运行软件代码，对外提供一路AXI-Master可进行寄存器读写。
AXI-Stream互联模块，可以完成不同的AXI-Stream输入到不同的 AXI-Stream输出的映射，通过一路AXI-Lite Slave接口配置映射关系。 AXI-Stream互联模块实现VDMA_0、VDMA_2、VDMA_3、VDMA_4、VDMA_5的输出接口到ARINC818_0、ARINC818_1、ARINC818_2、ARINC818_3的AXI-Stream_0 和AXI-Stream_1输入接口的映射。AXI-Stream互联模块实现ARINC818_0、 ARINC818_1、ARINC818_2、ARINC818_3的AXI-Stream_2和AXI-Stream_3输出接口到VDMA_1、VDMA_6、VDMA_7的输入接口的映射。
AXI互联模块，实现不同AXI-Master接口到不同的AXI-Slave接口的映射。
AXI互联_0实现DMA_0、DMA_1、VDMA_2、VDMA_3、VDMA_4、VDMA_5、DMA_6、 DMA_7的AXI-Maseter接口到DDR3控制器的AXI-Slave接口映射。
AXI互联_1实现Micro Blaze软核的AXI-Master及GPIF接口模块的 AXI-Master到GPIF模块、RGB to AXI-S_0、RGB to AXI-S_1、TPG_0、TPG_1、 AXI-S to DVI_0、AXI-S toDVI_1、VDMA_0、VDMA_1、VDMA_2、VDMA_3、VDMA_4、 VDMA_5、VDMA_6、VDMA_7、AXI-Stream互联、ARINC818 IP_0、ARINC818 IP_1、 ARINC818 IP_2、ARINC818 IP_3的AXI-Lite Slave接口的映射。
所述的通用ARINC818测试设备的原理及工作顺序如下所示：
S1、上位机通过USB 3.0配置AXI-Stream互联模块。
S2、上位机通过USB 3.0配置ARINC818 IP_0、ARINC818 IP_1、ARINC818 IP_2、ARINC818 IP_3发送的链路速率、是否将两路视频转成一路ARINC818 传输。
S3、上位机通过USB 3.0配置TPG_0和TPG_1产生彩条的分辨率和样式。
S4、上位机通过USB 3.0循环读取DVI输入0和DVI输入1的视频分辨率信息，并显示。
S5、上位机通过USB 3.0循环读取ARINC818 IP_0、ARINC818 IP_1、 ARINC818 IP_2、ARINC818 IP_3的接收链路信息和视频分辨率信息，并显示。
S6、Micro Blaze软核循环读取USB输入视频的分辨率并配置VDMA_0，若输入分辨率改变重新配置VDMA_0。
S7、Micro Blaze软核循环读取DVI输入0的分辨率并配置VDMA_2，若输入分辨率改变重新配置VDMA_2。
S8、Micro Blaze软核循环读取DVI输入1的分辨率并配置VDMA_3，若输入分辨率改变重新配置VDMA_3。
S9、Micro Blaze软核循环读取TPG_0的分辨率并配置VDMA_4，若输入分辨率改变重新配置VDMA_4。
S10、Micro Blaze软核循环读取TPG_1的分辨率并配置VDMA_5，若输入分辨率改变重新配置VDMA_5。
S11、Micro Blaze软核循环读取映射到ARINC818 IP_0的AXI-Stream_0 和AXI-Stream_1的VDMA的分辨率，配置ARINC818 IP_0的发送ICD，若分辨率改变，重新配置ARINC818 IP_0的发送ICD。
S12、Micro Blaze软核循环读取映射到ARINC818 IP_1的AXI-Stream_0 和AXI-Stream_1的VDMA的分辨率，配置ARINC818 IP_1的发送ICD，若分辨率改变，重新配置ARINC818 IP_1的发送ICD。
S13、Micro Blaze软核循环读取映射到ARINC818 IP_2的AXI-Stream_0 和AXI-Stream_1的VDMA的分辨率，配置ARINC818 IP_2的发送ICD，若分辨率改变，重新配置ARINC818 IP_2的发送ICD。
S14、Micro Blaze软核循环读取映射到ARINC818 IP_3的AXI-Stream_0 和AXI-Stream_1的VDMA的分辨率，配置ARINC818 IP_3的发送ICD，若分辨率改变，重新配置ARINC818 IP_3的发送ICD。
S15、Micro Blaze软核循环读取映射到VDMA_0输入AXI-Stream的 ARINC818 IP的分辨率并配置，若分辨率改变重新配置VDMA_0。
S16、Micro Blaze软核循环读取映射到VDMA_6输入AXI-Stream的 ARINC818 IP的分辨率，配置VDMA_6、AXIS to DVI_0的视频时序和内部PLL。若分辨率改变重新配置VDMA_6和AXIS to DVI_0。
S17、Micro Blaze软核循环读取映射到VDMA_7输入AXI-Stream的 ARINC818 IP的分辨率，配置VDMA_7、AXIS to DVI_1的视频时序和内部PLL。若分辨率改变重新配置VDMA_7和AXIS to DVI_1。
在一个实施例中，为便于理解，下面通过具体的设置步骤对本方案进行详细的阐述。
S101、上位机设置AXI-Stream互联模块，VDMA_0的输出映射到ARINC818_0 的AXI-Stream_0、VDMA_4的输出映射到ARINC818_1的AXI-Stream_0、VDMA_5 的输出映射到ARINC818_2的AXI-Stream_0、VDMA_2的输出映射到ARINC818_3 的AXI-Stream_0、VDMA_3的输出映射到ARINC818_3的AXI-Stream_1；
S102、上位机设置AXI-Stream互联模块，ARINC818_0的AXI-Stream_2 映射到VDMA_1的输入、ARINC818_1的AXI-Stream_2映射到VDMA_6的输入、 ARINC818_1的AXI-Stream_3映射到VDMA_7的输入；
S103、上位机配置TPG_0输出分辨率为800x600，彩条样式为黑白彩条、上位机配置TPG_1输出分辨率为1280x1024，彩条样式为纯绿画面；
S104、上位机通过USB3.0发送1024x768分辨率的视频；
S105、上位机设置ARINC818_0的发送链路速率为2.125Gbps，一路视频转一路ARINC818；
S106、上位机设置ARINC818_1的发送链路速率为4.25Gbps，一路视频转一路ARINC818；
S107、上位机设置ARINC818_2的发送链路速率为4.25Gbps，一路视频转一路ARINC818；
S108、上位机设置ARINC818_3的发送链路速率为4.25Gbps，两路视频转一路ARINC818；
S109、将DVI输入0和DVI输入1分别接至不同的1920x1080视频源；
S1010、将ARINC818_3的输出光路通过光纤接至ARINC818_1的输入光路、将ARINC818_0的输出光路通过光纤接至ARINC818_0的输入光路；
S1011、将DVI输出0和DVI输出1分别接至两台监视器。
则通用ARINC818测试设备的4路光路输出为：
1)ARINC818_0光路输出的为一路通过上位机发送的1024x768分辨率的视频，链路速率2.125Gbps；
2)ARINC818_1光路输出的为一路通过TPG_0产生的800x600分辨率的黑白彩条，链路速率4.25Gbps；
3)ARINC818_2光路输出的为一路通过TPG_1产生的1280x1024分辨率的纯绿色画面，链路速率4.25Gbps；
4)ARINC818_3光路输出的为两路1920x1080分辨率的视频，视频源为DVI 输入0和DVI输入1，链路速率4.25Gbps。
则通用ARINC818测试设备的4路光路输入为：
1)ARINC818_0光路输入的链路速率2.125Gbps，含有一路1024x768分辨率的视频；
2)ARINC818_1光路输入的链路速率4.25Gbps，含有两路1920x1080分辨率的视频；
3)ARINC818_2光路无输入；
4)ARINC818_3光路无输入。
则通用ARINC818测试设备的USB视频输出为：
1)ARINC818_0接收的1024x768分辨率视频。
则通用ARINC818测试设备的DVI视频输出为：
1)DVI输出0输出为ARINC818_0接收的第一路1920x1080分辨率视频；
2)DVI输出1输出为ARINC818_0接收的第二路1920x1080分辨率视频。
本发明提供的实施例，实现了通过USB3.0接口传输视频，通过DVI接口传输视频，ARINC818接收链路速率自适应、发送链路速率可在线调节， ARINC818发送分辨率自适应和接收分辨率自适应，以及两路视频转一路 ARINC818和一路ARINC818转两路视频，可以满足不同的测试场景需求，提高了测试的便利性。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以权利要求的保护范围为准。
Claims (8)
1.一种链路速率和分辨率自适应的多路ARINC818测试系统，其特征在于，所述系统基于FPGA设计，所述FPGA内部包括：
GPIF接口模块，用于实现USB 3.0传输，以及判断输入的视频时序是否稳定且正确，计算输入视频的分辨率；
RGB转AXI-Sream模块，用于将输入的并行RGB数据转换成AXI-Stream数据，以及判断输入的视频时序是否稳定且正确，计算输入视频的分辨率；
AXI-Stream转DVI模块，用于将AXI-Stream数据转换成DVI数据并进行输出；
视频DMA模块，用于通过帧缓存完成输入输出视频帧率的变换；
ARINC818 IP模块，用于ARINC818数据和AXI-Stream视频数据的互相转换，ARINC818数据的8B/10B编解码、串并转化，以及发送链路速率和接收速率自适应；所述ARINC818 IP模块用于两路视频和一路ARINC818数据的互相转换，两路视频通过ARINC818的FC帧头中的SRC_ID字段区分，所述ARINC818 IP模块的链路速率通过设置FPGA的GTX硬件模块不同的txrate和rxrate进行切换；
AXI-Stream互联模块，用于实现不同的AXI-Stream输入到不同的AXI-Stream输出的映射。
2.根据权利要求1所述的链路速率和分辨率自适应的多路ARINC818测试系统，其特征在于，所述FPGA内部还包括：彩条生成模块，用于生成测试彩条画面，通过一路AXI-Stream输出，通过一路AXI-Lite Slave接口对彩条生成模块生成彩条画面的分辨率、类型进行配置。
3.根据权利要求1所述的链路速率和分辨率自适应的多路ARINC818测试系统，其特征在于，所述FPGA内部还包括：
DDR3控制器，与DDR3芯片通信连接，通过一路AXI-Slave接口提供对DDR3芯片的读写；
Micro Blaze软核，用于运行软件代码，对外提供一路AXI-Master可进行寄存器读写；
AXI互连模块，用于实现不同AXI-Master接口到不同的AXI-Slave接口的映射。
4.根据权利要求1所述的链路速率和分辨率自适应的多路ARINC818测试系统，其特征在于，所述GPIF接口模块负责通过GPIF II通用可编程接口与CYUSB3014芯片通信。
5.根据权利要求4所述的链路速率和分辨率自适应的多路ARINC818测试系统，其特征在于，所述GPIF接口模块采用bulk out和bulk in事务，所述bulk out事务分为寄存器写操作和视频数据写操作，所述bulk in事务分为寄存器读操作和视频数据读操作；寄存器读写通过一路AXI-Master接口实现，视频数据读写通过两路AXI-Stream接口实现。
6.根据权利要求1所述的链路速率和分辨率自适应的多路ARINC818测试系统，其特征在于，所述AXI-Stream转DVI模块通过一路AXI-Lite Slave接口对AXI-Stream转DVI的视频时序、内部PLL进行配置。
7.根据权利要求1所述的链路速率和分辨率自适应的多路ARINC818测试系统，其特征在于，所述视频DMA模块的视频输入输出通过两路AXI-Stream接口实现，对帧缓存的读写通过一路AXI-Master接口实现，通过一路AXI-Lite Slave接口对VDMA模块的输入输出视频分辨率、帧缓存地址进行配置。
8.根据权利要求1所述的链路速率和分辨率自适应的多路ARINC818测试系统，其特征在于，所述链路速率分别为1.0625 Gbps、2.125 Gbps和4.25Gbps。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111633816.4A CN114374837B (zh) | 2021-12-29 | 2021-12-29 | 一种链路速率和分辨率自适应的多路arinc818测试系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111633816.4A CN114374837B (zh) | 2021-12-29 | 2021-12-29 | 一种链路速率和分辨率自适应的多路arinc818测试系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114374837A CN114374837A (zh) | 2022-04-19 |
| CN114374837B true CN114374837B (zh) | 2024-08-06 |
Family
ID=81141398
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111633816.4A Active CN114374837B (zh) | 2021-12-29 | 2021-12-29 | 一种链路速率和分辨率自适应的多路arinc818测试系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114374837B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107277462A (zh) * | 2017-07-31 | 2017-10-20 | 西安中飞航空测试技术发展有限公司 | 高分辨率机载视频采集结构 |
| CN111601104A (zh) * | 2020-05-28 | 2020-08-28 | 湖南安元信息科技有限公司 | 自适应分辨率的arinc818总线仿真测试设备及分辨率自适应方法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104836965B (zh) * | 2015-06-16 | 2018-02-23 | 邦彦技术股份有限公司 | 一种基于fpga的视频同步切换系统及方法 |
| CN112468757B (zh) * | 2020-11-26 | 2023-04-07 | 中国航空工业集团公司洛阳电光设备研究所 | 一种基于fpga的自适应分辨率arinc818视频转换电路 |
| CN112564864B (zh) * | 2020-12-31 | 2023-04-25 | 洛阳伟信电子科技有限公司 | 一种arinc818总线链路速率自动适配的方法 |
-
2021
- 2021-12-29 CN CN202111633816.4A patent/CN114374837B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107277462A (zh) * | 2017-07-31 | 2017-10-20 | 西安中飞航空测试技术发展有限公司 | 高分辨率机载视频采集结构 |
| CN111601104A (zh) * | 2020-05-28 | 2020-08-28 | 湖南安元信息科技有限公司 | 自适应分辨率的arinc818总线仿真测试设备及分辨率自适应方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114374837A (zh) | 2022-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10114790B2 (en) | Port mirroring for peripheral component interconnect express devices | |
| KR20030084974A (ko) | 코어 및 직렬-병렬 아키텍쳐 | |
| CN102917213B (zh) | 光纤视频图像传输系统及传输方法 | |
| CN108780430B (zh) | 通过交替模式连接发送通用串行总线(usb)数据 | |
| CN103814367A (zh) | 具有通过用于串行芯片间数据传输的物理传输路径的逻辑多通道通信的通信装置 | |
| CN108462620B (zh) | 一种吉比特级SpaceWire总线系统 | |
| JP3989376B2 (ja) | 通信システム | |
| CN114374837B (zh) | 一种链路速率和分辨率自适应的多路arinc818测试系统 | |
| US20080181242A1 (en) | Communications gateway between two entities | |
| WO2016000376A1 (zh) | 一种基于pci-e接口的信号处理方法及信号处理装置 | |
| US10049067B2 (en) | Controller-PHY connection using intra-chip SerDes | |
| CN110362433A (zh) | 能够进行多接口测试的系统 | |
| CN107197188B (zh) | 多设备级联系统和具有视频接口的设备 | |
| CN113965702B (zh) | 一种基于国产化平台的多通道视频无缝切换电路及其方法 | |
| CN111277726A (zh) | 视频处理装置 | |
| Malviya et al. | Tiny I2C protocol for camera command exchange in CSI-2: a review | |
| CN108199784A (zh) | 多功能综合航电测试系统 | |
| US20030065869A1 (en) | PCI/LVDS half bridge | |
| JP2022553402A (ja) | 直列チェーン接続されるデバイスのための共通バスデータフロー | |
| CN111104353B (zh) | 基于fpga的多功能航空总线接口卡 | |
| CN114003543B (zh) | 一种高速串行总线时钟补偿方法及系统 | |
| CN213025335U (zh) | 显示控制设备以及显示系统 | |
| TWI789106B (zh) | 鏡像數位訊號的隔離裝置 | |
| CN219555014U (zh) | 摄像头数据传输装置、车载摄像头系统及车辆 | |
| AU2021102694A4 (en) | System and method for ip’s for ethernet and hdmi using xilinx vivado for iot applications |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |