CN114374405B - 静电防护电路、射频模组和无线通信设备 - Google Patents

Abstract

本申请公开一种具有较佳静电防护能力以及成本较低的静电防护电路，包括并联于射频信号端与接地端之间的第一通路和第二通路，第一通路用于将射频信号端的负向静电流导通至接地端，第二通路用于将射频信号端的正向静电导通至接地端。其中，第一通路包括第一MOS管，第一MOS管的衬底浮接。进一步提供包括前述静电防护电路的射频模组与无线通信设备。

Description

静电防护电路、射频模组和无线通信设备

技术领域

本申请涉及电路领域，尤其涉及静电防护电路、射频模组和设备。

背景技术

在射频电路中，射频端口的后端电路中一般包括多种元器件，其中一些元器件自身的静电释放(Electro-Static discharge，ESD)防护等级比较低，导致静电会对这些ESD防护等级低的器件造成一定的负面影响，严重时甚至会导致器件不能正常工作，所以必须在信号收发端口增加额外的ESD防护措施对这些元器件进行静电防护保护。

目前常用的方法是使用，瞬变电压抑制二极管(Transient Voltage Suppressor，TVS)，但是此类TVS管存在寄生器件，由于寄生器件的影响，导致TVS管无法达到正常的保护需求，为了消除寄生参数，通常的方法是在该结构中附加深N型注入衬底(Deep N Well，DNW)物理层达到隔离寄生器件的目的，但会增加器件结构体积与制造成本。由此如何在降低生产成本、消除寄生参数的同时实现较高对地电压钳位，从而提升ESD防护能力是目前急需解决的问题。

发明内容

鉴于上述问题，本申请实施例提出一种用于有效提高射频端口静电防护能力且成本较低的静电防护电路，以及包括前述静电防护电路的射频模组和无线通信设备。

在本申请一实施例中，提供一种静电防护电路，包括并联于射频信号端与接地端之间的第一通路和第二通路，第一通路用于将射频信号端的负向静电流导通至接地端，第二通路用于将射频信号端的正向静电导通至接地端。其中，第一通路包括第一MOS管，第一MOS管的衬底浮接。通过第一通路与第二通路的设置，可以有效将电路中产生的正向、负向静电迅速导通至接地端，并且第一MOS管衬底浮接，能够有效的隔离静电防护电路中寄生二极管的产生。

可选地，第一通路还包括第一二极管，第一二极管与第一MOS管相互串联连接于射频信号端与接地端之间，所述第一MOS管为P型MOS管，所述衬底为N型衬底。第一二极管的电容较小，与第一MOS管串联之后，能够限制第一MOS管的高电容，使得第一通路的整体电容降低，从而消除了第一MOS管的高电容对射频信号的不利影响。

可选地，第一二极管的阳极连接接地端，第一二极管的阴极连接第一MOS管的源极，第一MOS管的栅极与漏极一并连接于射频信号端。

可选地，第一通路还包括第二MOS管，第一二极管的阳极连接接地端，第一二极管的阴极连接第一MOS管的源极，第一MOS管的栅极与漏极一并连接于第二MOS管的源极，第二MOS管的栅极与漏极一并连接于射频信号端，其中，第一MOS管与第二MOS管共用一个衬底且衬底为浮接。

可选地，第二通路包括串联连接的第二二极管和第三二极管，第二二极管的阳极连接于射频信号端，第二二极管的阴极连接于第三二极管的阳极，第三二极管的阴极连接接地端。通过第二通路的设置，可以将电路出现的正向静电导通至接地端，并且通过两个二级管串联，能够达到一定的钳位。

本申请实施例还提供一种射频模组，包括静电防护电路和射频电路。其中，所述射频电路通过射频端口接收或者发送无线射频信号。所述静电防护电路包括并联于射频信号端与接地端之间的第一通路和第二通路，所述第一通路用于将所述射频信号端的负向静电流导通至所述接地端，所述第二通路用于将所述射频信号端的正向静电导通至所述接地端，其中，所述第一通路包括第一MOS管，所述第一MOS管的衬底浮接。

可选地，所述第一通路还包括第一二极管，所述第一二极管与所述第一MOS管相互串联连接于所述射频信号端与所述接地端之间。

可选地，所述第一二极管的阳极连接所述接地端，所述第一二极管的阴极连接所述第一MOS管的源极，所述第一MOS管的栅极与漏极一并连接于所述射频信号端。

可选地，所述第一通路还包括第二MOS管，所述第一二极管的阳极连接所述接地端，所述第一二极管的阴极连接所述第一MOS管的源极，所述第一MOS管的栅极与漏极一并连接于所述第二MOS管的源极，所述第二MOS管的栅极与漏极一并连接于所述射频信号端，其中，所述第一MOS管与所述第二MOS管共用一个衬底且衬底为浮接。

可选地，所述第二通路包括串联连接的第二二极管和第三二极管，所述第二二极管的阳极连接于所述射频信号端，所述第二二极管的阴极连接于所述第三二极管的阳极，所述第三二极管的阴极连接所述接地端。

本申请还提供一种包括前述射频模组的无线通信设备。

相较于现有技术，静电防护电路中第一通路中的第一MOS管的衬底浮接，那么第一MOS管中的寄生二极管未接入射频端口与接地端之间的导电通路中，那么第一通道中仅能够通过第一二极管与第一MOS管中的电极形成一个的导电通路形成对接地端的准确负向电压钳位，并进行负向静电电流的传输，从而保证对静电电流的准确释放形成较佳的静电防护能力，另外第一MOS管中并不需要另外设置其他层结构来隔离寄生器件，有效简化了工艺流程并降低了生产成本。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施例，对于本领普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例中无线通信设备的功能结构示意图；

图2为图1所示静电防护电路的等效电路图；

图3为本申请第一相关实施例提供的一种静电防护电路的等效电路图；

图4为图3所示静电防护电路中MOS管的制作过程中的剖面示意图；

图5为本申请第二相关实施例中第一通路的等效电路图；

图6为图5所示第一通路中其中一个二极管的俯视图；

图7为图5所示静电防护电路中第一通路的侧面示意图；

图8为图7中第一通路附加DNW物理层的侧面示意图；

图9为本申请第一实施例提供的一种静电防护电路的等效电路图；

图10为图9所示静电防护电路中第一通路的侧面示意图；

图11为图10中第一MOS管未施加电压时的剖面结构示意图；

图12为图11中第一MOS管施加电压后的剖面结构示意图；

图13图9中第一通路的等效寄生电容连接示意图；

图14为本申请第二实施例提供的一种静电防护电路的等效电路图；

图15为图14中静电防护电路中第一通路的侧面示意图；

图16为图14中第一通路的等效寄生电容示意图。

具体实施方式

为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳实施方式。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施方式。相反地，提供这些实施方式的目的是使对本申请的公开内容理解的更加透彻全面。

以下各实施例的说明是参考附加的图示，用以例示本申请可用以实施的特定实施例。本文中为部件所编序号本身，例如“第一”、“第二”等，仅用于区分所描述的对象，不具有任何顺序或技术含义。而本申请所说“连接”、“联接”，如无特别说明，均包括直接和间接连接(联接)。本申请中所提到的方向用语，例如，“上”、“下”、“前”、“后”、“左”、“右”、“内”、“外”、“侧面”等，仅是参考附加图式的方向，因此，使用的方向用语是为了更好、更清楚地说明及理解本申请，而不是指示或暗指所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。

在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸地连接，或者一体地连接；可以是机械连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。需要说明的是，本申请的说明书和权利要求书及附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。

此外，本申请中使用的术语“包括”、“可以包括”、“包含”、或“可以包含”表示公开的相应功能、操作、元件等的存在，并不限制其他的一个或多个更多功能、操作、元件等。此外，术语“包括”或“包含”表示存在说明书中公开的相应特征、数目、步骤、操作、元素、部件或其组合，而并不排除存在或添加一个或多个其他特征、数目、步骤、操作、元素、部件或其组合，意图在于覆盖不排他的包含。此外，当描述本申请的实施方式时，使用“可”表示“本申请的一个或多个实施方式”。并且，用语“示例性的”旨在指代示例或举例说明。

除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本申请。

请参阅图1，其为本申请实施例中无线通信设备的功能结构示意图。如图1所示，无线通信设备1包括射频模组1000，射频模组1000用于实现无线通信设备1的无线信号传输功能。射频模组1000包括静电防护电路100和射频电路200。其中，射频电路200用于接收、发送无线射频信号，静电防护电路100用于为射频电路200执行静电防护。本实施例中，无线通信设备1例如可以为移动电话、基站、路由器等。

更具体地，射频电路200包括用于传输无线射频信号的射频端口30，其中，射频端口30连接用于收、发无线射频信号的天线结构。

静电防护电路100连接于射频端口30，用于在射频电路200运行工作时，也即是在射频电路200通过天线收发无线射频信号时，对射频端口30的静电电荷进行疏导，防止静电信号对射频电路200通过天线收发的无线射频信号产生干扰，从而实现对信号传输的射频端口30进行的静电保护，防止静电电荷传输至射频端口30。

请参阅图2，其为图1所示静电防护电路100的等效电路图。如图2所示，静电防护电路100包括并联连接于射频端口30与接地端VSS之间第一通路10与第二通路20，其中第一通路10为传输负向静电电流的负向导通电路，第二通路20为传输正向静电电流的正向导通电路。

通过对正、负向导通电路10、20的设置，可以将正向、负向的静电电流中的静电电荷均有效的导通至接地端VSS，防止静电电荷传输至射频端口30对无线射频信号产生干扰，从而保护射频电路200的工作不受静电的影响。

请参阅图3，图3为本申请第一相关实施例提供的一种静电防护电路100的等效电路图。如图3所示，静电防护电路100包括一个N型MOS管M1和一个电阻R，电阻R电连接于MOS管M1的栅极123(图4)与漏极122(图4)之间。所述静电防护电路100通过N型MOS管M1所在的导通电路将正向静电导通至接地端VSS，通过MOS管M1本身具有的寄生二极管(未标示)所在的寄生通路将负向静电导通至接地端VSS。

请参阅图4，其为图3所示静电防护电路100中MOS管的制作过程中的剖面示意图，为了使静电防护电路100能够通过寄生三极管将正向静电导通至接地端VSS，在N型MOS管M1制作时，需要将漏极122的制作材料硅化物122A在沉积时留出一段间隙K，使N型MOS管漏极122，P型衬底和源极121再形成一个寄生三极管(未标示)，进而通过寄生三极管形成正向导通电路，用于将正向静电导通至接地端VSS。

但是，该制作过程需要另外设置一光罩/掩膜板(Mask，未标示)对空隙K进行遮挡，显然，光罩/掩膜板的设置就势必容易导致上述静电防护电路100在制作过程中工艺步骤增加的同时需要更多的辅助设备和材料，进而使静电防护电路100的制作流程较为复杂和成本较高。

请参阅图5～图6，图5为本申请第二相关实施例中第一通路10的等效电路图。图6为图5所示第一通路10中其中一个二极管的俯视图。

如图5所示，静电防护电路100中第一通路10包括两个串联于射频端口30与接地端VSS之间的二极管。其中，相互串联的二极管可以为两个N型二极管。本实施例中，相互串联的二极可以为一个N型二极管D1和一个N型二极管D2。本实施例中，N型二极管D1可为在被隔离的P型半导体衬底渗透五价元素(如磷元素)形成N+区域和隔离的衬底相连的P+区域得到PN结，从而得到N型二极管D1。

请参阅图7，图7为图5所示静电防护电路100中第一通路10的侧面示意图，如图7所示，静电防护电路100中用于传输负向静电电流的第一通路10包括两个串联于射频端口30与接地端VSS之间的N型二极管。

其中，第一二极管D1在P型半导体衬底渗透五价元素(如磷元素)形成N+区域和衬底相连的P+区域得到PN结，从而得到N型二极管D1。第二二极管D2则是为在共用的P型半导体衬底P+和渗透三价元素(如硼元素)N+间得到PN结。

由于串联的第一二极管D1与第二二极管D2之间存在寄生二极管D3，并且由于寄生二极管D3与第一二极管D1与第二二极管D2相互并联，使寄生二极管D3所在的寄生通路与串联二极管所在的第一通路10的电压相同，从而导致第一通路10相对接地端VSS的钳位电压仅能够达到寄生二极管D3的-0.6V的钳位电压，而完全无法达到-(0.6+0.6)V的钳位电压，也就无法达到期望预设的较高钳位电压，导致静电电流无法准确地释放至接地端VSS。由此可见，射频端口30相对接地端VSS仅能够实现-(0.6)V的负向对地钳位电压，0.6V的负向对地钳位电压则显然不能达到射频电路的性能需求。

请参阅图8，其为图7中第一通路10附加DNW物理层的侧面示意图。如图8所示，第一二极管D1在被隔离的P型半导体衬底渗透五价元素(如磷元素)形成N+区域和隔离的衬底相连的P+区域得到PN结，从而得到N型二极管D1。第二二极管D2则是为在共用的P型半导体衬底P+和渗透三价元素(如硼元素)N+间得到PN结。D1，D2两个P型衬底之间设置隔离材料，从而得到串联的两个N型二极管。

其中，为了解决图7中第一通路10寄生二极管导致负向钳位电压较低的问题，在第二二极管D2的衬底中加入DNW物理层50’，从而屏蔽寄生二极管，防止寄生二极管连接到射频端口30与接地端VSS之间而影响负向钳位电压。虽然通过附加的DNW物理层50’隔离屏蔽了寄生二极管D3的产生，但附加DNW物理层50’的制作也需要额外增加光罩/掩膜版(Mask)。显然，光罩/掩膜板的设置就势必容易导致上述静电防护电路100在制作过程中工艺步骤增加的同时需要更多的辅助设备和材料，进而使静电防护电路100的制作流程较为复杂和成本较高。

通过对第一相关实施例～第二相关实施例中对于静电防护电路100的研究发现，静电防护电路100第一通路10中由于存在寄生二极管分压，容易导致射频端口30相对于接地端VSS的负向对地钳位不足，从而无法准确可靠地释放静电电荷。而为了屏蔽隔离寄生二极管，又容易导致耗费辅助材料(掩模版)较多且工艺流程较复杂等问题。为解决射频端口30与接地端VSS负向对地钳位电压较低以及成本较高、工艺较复杂的问题，本申请进一步公开以下静电防护电路，以提高射频端口静电防护能力且成本较低。

请参阅图9，图9为本申请第一实施例提供的一种静电防护电路的等效电路图。

如图9所示，静电防护电路100包括并联连接于射频端口30与接地端VSS之间第一通路10与第二通路20，其中第一通路10为传输负向静电电流的负向导通电路，第二通路20为传输正向静电电流的正向导通电路。通过对正、负向导通电路10、20的设置，可以将正向、负向的静电电流中的静电电荷均有效的导通至接地端VSS，防止静电电荷传输至射频端口30对无线射频信号产生干扰，从而保护射频电路200的工作不受静电的影响。

进一步，如图9所示，第一通路10包括相互串联于射频端口30与接地端VSS之间的第一二极管11和第一MOS管12，第二通路20包括相互串联于射频端口30与接地端VSS之间的第二二极管21和第三二极管22。

其中，需要说明的是，第一通路10中第一二极管11和第一MOS管12的数量可以依据实际需求进行设定，例如可以设置2个或2个以上的第一二极管11，设置2个或2个以上的第一MOS管12，并不以此实施例为限。换言之，第一通路10包括N个二极管与M个MOS管，N、M为大于或等于1的整数，其中N个二极管和M个MOS管以逐个串联的方式电性连接于第一通路中，串联顺序可根据具体需要而定，本申请不做限定。N和M的具体数值可依据射频电路200中射频端口30对地负向钳位电压来确定。在本实施例中，如图2所示，N为1，M为1，即第一通路10中包括一个第一二极管11和一个第一MOS管12。另外，第一二极管11与第一MOS管12的导通电压可以根据需要设置为完全相同或者存在一定差异，本申请不做限制。另外，本实施例中，第一MOS管为P型MOS管。

进一步，第一二极管11包括阳极111和阴极112，第一MOS管12包括源极121、漏极122、栅极123和衬底124，其中，第一二极管11的阳极111连接接地端VSS，阴极112与第一MOS管12的源极121电连接，第一MOS管12的漏极122与栅极123相互电连接且一并连接于射频端口30，第一MOS管12的衬底124浮接(Floating)。

更具体地，请一并参阅图9和图10，图10为图9所示静电防护电路100中第一通路10的侧面示意图，如图10所示，第一二极管11的阳极111和阴极112分别对应P掺杂区P+和N掺杂区N+，也即是P掺杂区P+与N掺杂区N+分别通过连接层(未标示)连接阳极111和阴极112。本实施例中，第一MOS管12为P型MOS管，包括两个P掺杂区P+、导电电极(未标示)和一个N型的衬底124，导电电极与两个P掺杂区P+设置有形成沟道的半导体材料区域。其中，两个P+区分别形成第一MOS管12的源极121和漏极122，导电电极连接栅极123，同时栅极123直接连接于漏极122。

N型的衬底124为浮接，也即是N型衬底124并未连接至其他导电电极，例如衬底124并未连接至源极121、接地端VSS或者其他电极端。

本实施例中，第一MOS管12中栅极123直接连接于漏极122，从而使得第一MOS管12构成等效二极管。第二通路20包括第二二极管21和第三二极管22，其中，第二二极管21的阳极211连接射频端口30，阴极212与第三二极管22的阳极221电连接，第三二极管的阴极接地端VSS。

本实施例中，第一二极管11可以实现对接地端VSS具有-0.6V的钳位电压，第一MOS管12可以实现对接地端VSS至少-0.6V的钳位电压，则第一通路10可以实现对接地端VSS至少-(0.6+0.6)V的负向的钳位电压。第二二极管21和第三二极管22分别可具有0.6V的钳位电压，则第二通路20可以实现对接地端VSS具有(0.6+0.6)V的正向钳位电压。

本实施例中，静电防护电路100对射频电路200执行静电防护的具体工作原理为：当射频电路200正常工作时，通过射频端口30传输无线射频信号，静电防护电路100中的二极管与MOS管由于未达到导通电压而处于截止状态(高阻态)。其中，截止状态为第一通路10中的第一二极管11、第一MOS管12以及第二通路20中的第二二极管21、第三二极管22未反向导通击穿，例如第一MOS管12的源极121和漏极122之间堆积的静电电荷未达到其导通电压，从而第一MOS管12处于未导通状态，静电防护电路100处于截至状态，从而不会对射频电路200的正常信号传输工作产生影响。

当射频电路200中出现静电电流，并引起射频电路200异常过压，使第一通路10中的第一二极管11、第一MOS管12以及第二通路20中的第二二极管21、第三二极管22均达到导通电压，此时静电防护电路100迅速由高阻态变为低阻态，为静电电流提供低阻抗的导通路径。其中，射频模组1000中射频端口30中负向静电电流由第一通路10导通传输至接地端VSS。同理，正向静电电流由第二通路20导通传输至接地端VSS。同时射频电路200把由静电引起的异常高压钳制在一个安全水平，从而保护射频电路200的正常运行，当异常高压消失时，第一MOS管12又恢复为未导通状态，静电防护电路100又恢复至高阻态。

进一步，在第一通路10中，第一二极管11是由P掺杂区P+和N掺杂区N+构成的二极管，第一MOS管12中两个P掺杂区P+构成一个二极管，在第一通路10通过第一二极管11与第一MOS管12中的两个P掺杂区P+能够形成一个导电通路。由于衬底124浮接，第一二极管管11中任意一个掺杂区P+均无法与衬底124之间的寄生二极管形成导电通路。可见，第一二级管11中掺杂区P+均无法与衬底124之间的寄生二极管形成导电通路，那么在第一通道10中仅能够通过第一二极管11与第一MOS管12中的两个P掺杂区P+形成一个导电通路进行负向电压钳位，有效保证第一通路10提供较高的负向钳位电压。

请参阅图11，其为图10中第一MOS管12未施加电压时的剖面结构示意图。

如图11所示，在将单晶硅切片、研磨、抛光前期制作处理后获得N型衬底，然后利用扩散工艺在N型的衬底124上制作出两个高掺杂的P型掺杂区P+，通过两个高掺杂的P型掺杂区P+引出两个电极，即可分别为源极121和漏极122。进一步，在两个高掺杂的P型掺杂区P+外制作一层SiO2的绝缘层123-1，接着在SiO2的绝缘层123-1上制作一层金属层123-2，金属层123-2引出电极形成栅极123。

请参阅图12，其为图11中第一MOS管12施加电压后的剖面结构示意图。

如图12所示，当源极121与漏极122之间的电压为零时，在栅极123与源极121之间加负电压，由于绝缘层123-1的存在，栅极123的电流为零，但是栅极金属层123-2将聚集负电荷，它们排斥N型衬底靠近绝缘层123-1一侧的电子，其余不能移动的正离子区形成耗尽层126，随着源极121与栅极123之间的电压增加，耗尽层126增宽，当电压增加到一定值时，也即是达到阈值电压Vth时，衬底124中的空穴被栅极123中的负电荷吸引到表面，在耗尽层与绝缘层形成一个P型的反型层127，反型层127构成了漏极与源极之间的导电沟道，从而在源极121与漏极之间122形成类似导通的二极管的导通通路。

请参阅图13，图13为图9中第一通路10的等效寄生电容连接示意图。

如图13所示，第一二极管11和第一MOS管12分别包括第一寄生电容C1和第二寄生电容C2，其中，第一MOS管12的第二寄生电容C2大于第一二极管11的第一寄生电容C1。第一二级管11与第一MOS管12串联之后形成第一通路10的串联电容。第一通路10的串联电容C可以根据串联电容公式表示为C＝C1*C2/(C1+C2)。可见，将一个较大电容值的第二寄生电容C2与一个较小值电容的第一寄生电容C1串联之后，串联电容C会减小。所以第一二极管11与第一MOS管12串联之后，第一通路10的总电容C会降低，并且接近于第一二极管11的第一寄生电容C1，从而通过该串联结构，有效的消除了第一MOS管12的第二寄生电容C2对射频电路200进行无线信号传输时的影响，同时还能够控制第一MOS管的整体体积。

在示例性实施例中，第一二极管11的选择根据电容大小可分为三种：标准电容(大于100nf)，低电容(50～100nf)，超低电容(小于50nf)，在具体实施例中可以根据电路需要选择其中一种，这三类二极管均可用于高速信号电路的保护。

请参阅图14，其为本申请第二实施例提供的一种静电防护电路100的等效电路图。如图14所示，静电防护电路100包括并联连接于射频端口30与接地端VSS之间第一通路10与第二通路20，其中第一通路10为传输负向静电电流的负向导通电路，第二通路20为传输正向静电电流的正向导通电路。通过对正、负向导通电路10、20的设置，可以将正向、负向的静电电流中的静电电荷均有效的导通至接地端VSS，防止静电电荷传输至射频端口30对无线射频信号产生干扰，从而保护射频电路200的工作不受静电的影响。

在本实施例中，静电防护电路100与图9所示第一实施例中静电防护电路100区别在于，第一通路10包括N个二极管与M个MOS管中，N为1，M为2，也即是第一通路10包括一个第一二极管11和两个MOS管，两个MOS管分别定义为第一MOS管12和第二MOS管13。其中第一二极管11、第一MOS管12和第二MOS管13电性串联连接。

进一步，在第一二极管11中包括阳极111和阴极112，第一MOS管12包括源极121、漏极122、栅极123和衬底124，第二MOS管13包括源极131、漏极122、栅极133和衬底124，由于制作工艺，第一MOS管12与第二MOS管13制作于同一个N型衬底124上。并且第一MOS管12与第二MOS管13共用同一个漏极122。

具体地，第一二极管11的阳极111连接接地端VSS，阴极112与第一MOS管12的源极121电连接，第一MOS管12的漏极122与栅极123相互电连接，同时，第一MOS管12的漏极122同时作为第二MOS管13的漏极(未标示)，也即是第一MOS管12与第二MOS管13共用同一个漏极，第二MOS管13的源极131与栅极133相互电连接且一并接入到射频端口30，衬底124为浮接(Floating)。

第二通路20包括第二二极管21和第三二极管22，其中，第二二极管21和第三二极管22串联连接，第二二极管21的阳极211接入射频端口30所在的电路，阴极212与第三二极管22的阳极221电连接，第三二极管的阴极222与接地端VSS连接。其中，第二通路20的二极管可根据需要设置具体数量，可设置X个二极管，X大于等于1，本申请不做限制。第二二极管21和第三二极管22均分别具有+0.6V的电压钳位，第一二极管11、第一MOS管12与第二MOS管13均可以分别具有至少-0.6V的对地钳位，则第一通路10可以相对接地端VSS实现-(0.6+0.6+0.6)V的对地钳位电压，第二通路20可以相对接地端VSS实现(0.6+0.6)V的对地钳位电压。

请一并参阅图14～图15，图15为图14中静电防护电路中第一通路10的侧面示意图，如图15所示，第一二极管11的阳极111和阴极112分别对应P掺杂区P+和N掺杂区N+，也即是P掺杂区P+与N掺杂区N+分别连接阳极111和阴极112。

第一MOS管12为P型MOS管，包括两个P掺杂区P+、栅极123和一个N型衬底124，栅极123之下与两个P掺杂区P+之间有形成沟道的半导体材料区域。其中，两个P+区分别形成第一MOS管12的源极121和漏极122，栅极123直接连接于漏极122，N型衬底124为浮接，也即是N型衬底124并未连接至其他导电电极，例如并未连接至源极121或者接地端。本实施例中，第一MOS管12中栅极123直接连接于漏极122，从而使得第一MOS管12形成等效二极管。

第二MOS管13为P型MOS管，包括两个P掺杂区P+、栅极133和一个N型衬底124，其中，两个P掺杂区P+包括共用第一MOS管12中的一个P掺杂区P+122。栅极下方与两个P掺杂区P+之间设置有形成沟道的半导体材料区域。其中，两个P+区分别形成第二MOS管13的源极131和漏极122，栅极133与源极131电连接并接入到射频端口30。第一MOS管和第二MOS管共用一个N型衬底，可以缩小物理面积。

本实施例中，由于第二MOS管13为P型MOS管，其中衬底124为N型衬底，从而使得第二MOS管13整体跨导较小且工作过程中不容易产生漂移，稳定性较佳。

请参阅图16，其为图14中第一通路10的等效寄生电容示意图。

如图16所示，第一二极管11、第一MOS管12和第二MOS管13分别包括寄生的第一寄生电容C1、第二寄生电容C2和第三寄生电容C3。其中，第一MOS管12的第二寄生电容C2与第二MOS管13的第三寄生电容C3相同，均大于第一二极管11的第一寄生电容C1。第一二级管11、第一MOS管12和第二MOS管13串联之后形成第一通路10的串联电容C。根据三个电容的串联电容公式C＝C1*C2*C3/(C1C2+C1C3+C2C3)可知，三个电容串联之后，串联总电容会减小并且接近于串联电容中最小的一个。所以第一二极管11、第一MOS管12和第二MOS管13串联之后，第一通路10的总电容C会降低并且接近于第一二极管11的第一寄生电容C1，从而通过该串联结构，有效的消除了第一MOS管12第二寄生电容C2与第二MOS管13第三寄生电容C3对射频电路200进行无线信号传输时的影响。

通过第一通路10的设置，可以使静电防护电路100具有相对于接地端VSS具有至少-1.8V的对地钳位电压，达到射频电路200的静电防护要求，并且可以有效的将射频电路200中出现的负向静电电流通过第一通路10迅速的导通至接地端VSS，将射频电路200中出现的正向静电电流通过第二通路20迅速导通至接地端VSS，通过第一通路10与第二通路20的配合，使静电防护电路100可以有效的应对射频电路中正、负向的静电电流，从而有效的保护射频电路200的正常运行。本实施例静电防护电路工作原理与第一实施例相同，故不再赘述。

在本申请第一实施例～第二实施例提供的射频电路100的电路结构中，对于负向静电电流的释放通路中，通过P型的第一MOS管12中衬底浮接，代替其中一个二极管来配合进行相对接地端VSS的较高负向钳位。从当射频电路200中出现负向静电电流时，静电电流可以通过第一MOS管12的沟道完成放电，并且第一MOS管12制作过程不需要额外使用掩模版，也不需要使用DNW物理层，从而大大的降低了生产成本，简化了工艺流程。

进一步，由于第一MOS管12的衬底124为浮接，可以有效的消除寄生二极管40，使得第一通路10能够达到所需的钳位电压。将第一二极管11与第一MOS管12串联，由于第一二极管11的低电容性质以及串联电容特性，可以有效的降低静电防护电路100的整体寄生电容，从而消除了寄生电容对射频信号的影响。

应当理解的是，本发明的应用不限于上述的举例，对本领域普通技术人员来说，可以根据上述说明加以改进或变换，所有这些改进和变换都应属于本发明所附权利要求的保护范围。

Claims (11)

1.一种静电防护电路，其特征在于，包括并联于射频信号端与接地端之间的第一通路和第二通路，所述第一通路用于将所述射频信号端的负向静电流导通至所述接地端，所述第二通路用于将所述射频信号端的正向静电导通至所述接地端，其中，所述第一通路包括第一MOS管和第一二极管，所述第一二极管与所述第一MOS管相互串联连接于所述射频信号端与所述接地端之间，其中，第一MOS管包括两个P掺杂区、导电电极和一个N型的衬底，导电电极与两个P掺杂区P+设置有形成沟道的半导体区域，所述两个P掺杂区分别连接所述第一MOS管的源极和漏极，所述导电电极连接栅极，且所述栅极直接连接于所述漏极，所述N型的衬底未连接导电端而呈浮接状态。

2.如权利要求1所述的静电防护电路，其特征在于，所述第一MOS管为P型MOS管。

3.如权利要求2所述的静电防护电路，其特征在于，所述第一二极管的阳极连接所述接地端，所述第一二极管的阴极连接所述第一MOS管的源极，所述第一MOS管 的栅极与漏极一并连接于所述射频信号端。

4.如权利要求2所述的静电防护电路，其特征在于，所述第一通路还包括第二MOS管，所述第一二极管的阳极连接所述接地端，所述第一二极管的阴极连接所述第一MOS管的源极，所述第一MOS管的栅极与漏极一并连接于所述第二MOS管的源极，所述第二MOS管的栅极与漏极一并连接于所述射频信号端，其中，所述第一MOS管与所述第二MOS管共用一个衬底且衬底为浮接。

5.如权利要求1～4中任意一项所述的静电防护电路，其特征在于，所述第二通路包括串联连接的第二二极管和第三二极管，所述第二二极管的阳极连接于所述射频信号端，所述第二二极管的阴极连接于所述第三二极管的阳极，所述第三二极管的阴极连接所述接地端。

6.一种射频模组，其特征在于，所述射频模组包括静电防护电路和射频电路，其中，

所述射频电路通过射频端口接收或者发送无线射频信号；

所述静电防护电路包括并联于射频信号端与接地端之间的第一通路和第二通路，所述第一通路用于将所述射频信号端的负向静电流导通至所述接地端，所述第二通路用于将所述射频信号端的正向静电导通至所述接地端，其中，所述第一通路包括第一MOS管与第一二极管，所述第一二极管与所述第一MOS管相互串联连接于所述射频信号端与所述接地端之间，第一MOS管包括两个P掺杂区、导电电极和一个N型的衬底，导电电极与两个P掺杂区P+设置有形成沟道的半导体区域，所述两个P掺杂区分别连接所述第一MOS管的源极和漏极，所述导电电极连接栅极，且所述栅极直接连接于所述漏极，所述N型的衬底未连接导电端而呈浮接状态。

7.如权利要求6所述的射频模组，其特征在于，所述第一MOS管为P型MOS管。

8.如权利要求7所述的射频模组，其特征在于，所述第一二极管的阳极连接所述接地端，所述第一二极管的阴极连接所述第一MOS管的源极，所述第一MOS管的栅极与漏极一并连接于所述射频信号端。

9.如权利要求7所述的射频模组，其特征在于，所述第一通路还包括第二MOS管，所述第一二极管的阳极连接所述接地端，所述第一二极管的阴极连接所述第一MOS管的源极，所述第一MOS管的栅极与漏极一并连接于所述第二MOS管的源极，所述第二MOS管的栅极与漏极一并连接于所述射频信号端，其中，所述第一MOS管与所述第二MOS管共用一个衬底且衬底为浮接。

10.如权利要求6～9中任意一项所述的射频模组，其特征在于，所述第二通路包括串联连接的第二二极管和第三二极管，所述第二二极管的阳极连接于所述射频信号端，所述第二二极管的阴极连接于所述第三二极管的阳极，所述第三二极管的阴极连接所述接地端。

11.一种无线通信设备，其特征在于，包括有权利要求6～10中任意一项所述的射频模组。

Images