CN114365225A - 具有系统ecc的存储器 - Google Patents

具有系统ecc的存储器 Download PDF

Info

Publication number
CN114365225A
CN114365225A CN202080060019.9A CN202080060019A CN114365225A CN 114365225 A CN114365225 A CN 114365225A CN 202080060019 A CN202080060019 A CN 202080060019A CN 114365225 A CN114365225 A CN 114365225A
Authority
CN
China
Prior art keywords
ecc
memory
data
host
array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080060019.9A
Other languages
English (en)
Inventor
J·徐
M·H·罗
D·T·丘
X·L·勒鲁普
L·R·摩尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qualcomm Inc
Original Assignee
Qualcomm Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qualcomm Inc filed Critical Qualcomm Inc
Publication of CN114365225A publication Critical patent/CN114365225A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1068—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices in sector programmable memories, e.g. flash disk
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1008—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices
    • G06F11/1048—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's in individual solid state devices using arrangements adapted for a specific error detection or correction feature
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

提出了一种用于系统纠错码功能的方法和装置。该装置包括被配置为与主机通信的存储器。存储器包括被配置为存储数据的存储器阵列。存储器被配置为在执行计算功能时向主机提供被存储在存储器阵列中的数据，并且被配置为向主机提供与数据相关联的纠错码(ECC)。ECC在存储器的第一配置中不被存储在存储器阵列中并且在存储器的第二配置中被存储在存储器阵列中。

Description

具有系统ECC的存储器
根据美国法典第35章第119条要求优先权
本专利申请要求于2020年7月30日提交的题为“MEMORY WITH SYSTEM ECC”的非临时申请号16/944,110的优先权，本申请要求于2019年8月30日提交的题为“MEMORY WITHSYSTEM ECC”的美国临时申请序列号62/894,625的优先权，其全文通过引用明确并入本文。
技术领域
本公开总体上涉及具有增强错误检测和/或纠正方案的存储器的方法和装置，并且更具体地涉及使用系统错误检测码(ECC)的存储器。
背景技术
计算设备(例如，膝上型电脑、移动电话等)可以包括一个或多个处理器以执行各种计算功能，诸如电话、无线数据访问和相机/视频功能等。存储器是计算设备的重要组件。处理器可以耦合到存储器以执行上述计算功能。例如，处理器可以从存储器提取指令以执行计算功能和/或将临时数据存储在存储器内以用于处理这些计算功能等。
发明内容
本发明内容标识了一些示例方面的特征并且不是对所公开主题的排他或详尽描述。在阅读以下详细描述并查看形成其一部分的附图时，附加特征和方面被描述并且对本领域技术人员将变得显而易见。
根据至少一个实施例的装置包括被配置为与主机通信的存储器。存储器包括被配置为存储数据的存储器阵列。存储器被配置为：在执行计算功能时，向主机提供被存储在存储器阵列中的数据，并且被配置为：向主机提供与数据相关联的纠错码(ECC)。ECC在存储器的第一配置中不被存储在存储器阵列中并且在存储器的第二配置中被存储在存储器阵列中。
根据至少一个实施例的另一装置包括被配置为与主机通信的存储器。存储器包括被配置为存储数据的存储器阵列。存储器被配置为：在执行计算功能时从主机接收数据，将数据存储到存储器阵列中，以及从主机接收与数据相关联的ECC。ECC在存储器的第一配置中不被存储在存储器阵列中并且在存储器的第二配置中被存储在存储器阵列中。
根据至少一个实施例的另一装置包括被配置为与主机通信的存储器。存储器包括被配置为存储数据和与数据相关联的ECC的存储器阵列。存储器被配置为：在执行计算功能时，提供数据，并且经由读取ECC信号连接，向主机提供被存储在存储器阵列中的ECC。读取ECC信号连接被配置为：在写入操作中，从主机向存储器提供数据掩码。
根据至少一个实施例的另一装置包括被配置为与主机通信的存储器。存储器包括被配置为存储数据的存储器阵列。存储器被配置为：在执行计算功能时从主机接收数据，经由写入ECC信号连接从主机接收与数据相关联的ECC，以及将数据和ECC存储到存储器阵列中。写入ECC信号连接被配置为：在读取操作中，向主机提供数据选通。
根据至少一个实施例的另一装置包括被配置为与存储器通信的主机。主机还被配置为：在执行计算功能时从存储器接收数据，并且经由读取ECC信号连接从存储器接收与数据相关联的ECC。数据和ECC被存储在存储器的存储器阵列中。读取ECC信号连接被配置为：在写入操作中，从主机向存储器提供数据掩码。
根据至少一个实施例的另一装置包括被配置为与存储器通信的主机。主机还被配置为：在执行计算功能时，向存储器提供数据，并且经由写入ECC信号连接，向存储器的存储器阵列提供与数据相关联的ECC。写入ECC信号连接被配置为：在读取操作中，向主机提供数据选通。
提出了一种用于操作系统ECC功能的方法。该方法包括：在执行计算功能时，由存储器向主机提供被存储在存储器的存储器阵列中的数据。该方法还包括：由存储器向主机提供与数据相关联的纠错码(ECC)。ECC在存储器的第一配置中不被存储在存储器阵列中并且在存储器的第二配置中被存储在存储器阵列中。
提出了另一种用于操作系统ECC功能的方法。该方法包括：在执行计算功能时，由存储器从主机接收数据。该方法还包括：由存储器将数据存储到存储器的存储器阵列中。该方法还包括：由存储器从主机接收与数据相关联的ECC。ECC在存储器的第一配置中不被存储在存储器阵列中并且在存储器的第二配置中被存储在存储器阵列中。
提出了另一种用于操作系统ECC功能的方法。该方法包括：在执行计算功能时，由存储器向主机提供被存储在存储器的存储器阵列中的数据。该方法还包括：在执行计算功能时，由存储器经由读取ECC信号连接向主机提供与数据相关联并被存储在存储器阵列中的ECC。读取ECC信号连接被配置为：在写入操作中，从主机向存储器提供数据掩码。
提出了另一种用于操作系统ECC功能的方法。该方法包括：在执行计算功能时，由主机从存储器接收数据。该方法还包括：由主机经由读取ECC信号连接从存储器接收与数据相关联的ECC。数据和ECC被存储在存储器的存储器阵列中。读取ECC信号连接被配置为：在写入操作中，从主机向存储器提供数据掩码。
提出了另一种用于操作系统ECC功能的方法。该方法包括：在执行计算功能时，由主机向存储器提供数据。该方法还包括：由主机经由写入ECC信号连接向存储器的存储器阵列提供与数据相关联的ECC。写入ECC信号连接被配置为：在读取操作中，向主机提供数据选通。
附图说明
现在将参考附图以示例而非限制的方式在详细描述中呈现装置和方法的各个方面，其中：
图1图示了包含主机、存储器以及对主机和存储器进行耦合的通道的装置。
图2图示了具有图1的主机、存储器和通道的装置的另一个表示。
图3图示了根据本公开的某些方面的图1的装置的另一个实施例。
图4图示了根据本公开的某些方面的处于写入操作中的图3的装置的系统ECC功能的波形。
图5图示了根据本公开的某些方面的处于写入操作中的图3的装置的另一个系统ECC功能的波形。
图6图示了根据本公开的某些方面的处于读取操作中的图3的装置的系统ECC功能的波形。
图7图示了根据本公开的某些方面的处于读取操作中的图3的装置的另一个系统ECC功能的波形。
图8图示了根据本公开的某些方面的图3的装置的另一个实施例的数据结构。
图9图示了根据本公开的某些方面的图3的装置的模式寄存器的实施例。
图10图示了根据本公开的某些方面的用于操作图3的装置的系统ECC功能的方法。
图11图示了根据本公开的某些方面的用于操作图3的装置的系统ECC功能的另一种方法。
图12图示了根据本公开的某些方面的用于操作图3的装置的系统ECC功能的另一种方法。
图13图示了根据本公开的某些方面的用于操作图3的装置的系统ECC功能的另一种方法。
图14图示了根据本公开的某些方面的用于操作图3的装置的系统ECC功能的另一种方法。
图15图示了根据本公开的某些方面的用于操作图3的装置的系统ECC功能的另一种方法。
具体实施方式
下面结合附图阐述的详细描述旨在作为对各种配置的描述，而不旨在表示可以实践本文所描述的概念的唯一配置。详细描述包括用于提供对各种概念的透彻理解的具体细节。然而，对于本领域的技术人员来说显而易见的是，可以在没有这些具体细节的情况下实践这些概念。在一些实例中，众所周知的结构和组件以框图的形式被示出以避免混淆这些概念。
如本文中所使用的，动词“耦合”为各种时态的术语“耦合到”可能意指元件A直接连接到元件B，或者其他元件可以连接在元件A和B之间(即，元件A与元件B间接连接)，以操作某些预期功能。在电气组件的情况下，术语“耦合到”在本文中也可以被用来意指使用导线、迹线或其他导电材料被用来电连接元件A和B(以及在它们之间电连接的任何组件)。在一些示例中，术语“耦合到”意指在元件A和B之间的电能的传送，以操作某些预期功能。
在一些示例中，术语“电连接”意指具有电流或可以被配置为在元件A和B之间具有电流流动。例如，除了导线、迹线或其他导电材料和组件之外，元件A和B还可以经由电阻器、晶体管或电感器来连接。此外，对于射频功能，元件A和B可以经由电容器“电连接”。
术语“第一”、“第二”、“第三”等是为了便于参考而被采用的，可能不具有实质性含义。同样，为了便于参考，可以采用组件/模块的名称，并且可能不会限制组件/模块。例如，这样的非限制性名称可以包括“读取ECC”信号连接和“写入ECC”信号连接。本公开中呈现的模块和组件可以以硬件、软件或者硬件和软件的组合来实现。在一些示例中，本公开中呈现的模块和组件可以仅以硬件实现。
术语“总线系统”可以规定耦合到“总线系统”的元件可以在它们之间直接或间接地交换信息。以这种方式，“总线系统”可以涵盖多个物理连接以及诸如缓冲器、锁存器、寄存器等的中间级。模块可以以硬件、软件或者硬件和软件的组合来实现。
本公开中的术语纠错码(ECC或ECCs)可以是指错误检测、纠错或错误检测和纠正码。ECC不限于特定类型的编码。在一些示例中，ECC可以包括汉明码和/或奇偶校验码。
本公开中的存储器可以被嵌入在半导体管芯上的处理器内或者是不同半导体管芯的一部分。存储器可以是各种类型的。例如，存储器可以是静态随机存取存储器(SRAM)、动态随机存取存储器(DRAM)、磁性随机存取存储器(MRAM)、NAND闪存或NOR闪存等。
在本公开中通过低功率双倍数据速率(LPDDR)同步动态随机存取存储器(SDRAM)的非限制性示例来呈现方法和装置。例如，根据联合电子设备工程委员会(JEDEC)颁布的LPDDR规范操作的LPDDR存储器。一种这样的LPDDR规范可以是LPDDR5。
随着对计算设备以增加的速度执行更多功能的需求增加，存储在存储器中的数据的错误也可能增加。随着被存储在存储器中以及在块之间传送的数据的增加，错误可能会增加。在美国专利号10,331,517中提供了用于主机和存储器之间的链路的纠错码(ECC)的一个示例，该专利已被转让给本申请的受让人，并且通过引用将其全部内容明确并入本文。在不使主机或存储器负担过重的情况下改进访问存储器时的错误检测/纠正的方案有利于提高系统性能。
除了在美国专利号10,331,517中提供的链路ECC之外，还可以利用其他ECC方案。例如，在存储器内，存储器可以利用阵列ECC，该阵列ECC检测和/或纠正存储器内的错误。耦合到存储器的主机可以针对系统级上的ECC(系统ECC)单独利用不同的存储器。在一些示例中，端到端系统ECC可以通过如下操作而在主机中被实现：添加大密度片上SRAM来存储用于某数据的在线ECC奇偶校验位以增强整体数据可靠性。然而，就整体系统成本而言，这种高密度片上SRAM非常昂贵，并且高密度SRAM容易受到与SRAM单元相关联的软错误的影响。
在本公开中，系统ECC奇偶校验位在主机内部生成并且在主机和存储器设备之间通过RDQS_t(在写入操作中)和DM(在读取操作中)来传送。系统奇偶校验位可以与给定数据一起被存储到DRAM单元阵列中，因此ECC保护提供了一种统一且一致的方式以通过去除片上SRAM来降低整体系统成本，并在不需要单独的存储器链路ECC的情况下实现了更好的性能。
本公开因此提供了一种简化且有效的ECC方案以通过共享链路ECC的某些资源来实现系统ECC。以这种方式，可以降低整体系统成本并提高性能。
图1图示了包含主机110、存储器150和对主机110和存储器150进行耦合的通道190的装置100。装置100可以是例如以下之中的设备：计算系统(例如，服务器、数据中心、台式计算机)、移动计算设备(例如膝上型电脑、手机、车辆等)、物联网设备、虚拟现实(VR)系统或增强现实(AR)系统等。主机110可以包括至少一个处理器，诸如中央处理单元(CPU)、图形处理单元(GPU)、数字信号处理器(DSP)、多媒体引擎和/或神经处理单元(NPU)。主机110可以被配置为：在执行计算功能时，经由通道190(例如，通道190-1至190-4)耦合到存储器150(例如，存储器150-1到150-4)并且与之通信，计算功能诸如是数据处理、数据通信、图形显示、相机、AR或VR渲染、图像处理、神经处理等之一。例如，存储器150可以存储指令或数据以供主机执行上述计算功能。
主机110可以包括存储器控制器130，存储器控制器130可以包括控制器PHY模块134-1至134-4。控制器PHY模块134-1至134-4中的每个控制器PHY模块可以经由相应的通道190-1而耦合到存储器150-1至150-4中的相应存储器。为了便于参考，从主机110的角度来参考读取和写入。例如，在读取操作中，主机110可以经由通道190从存储器150接收被存储的数据。在写入操作中，主机110可以经由通道190提供要被写入到存储器150中的数据以供存储。存储器控制器130可以被配置为控制去往和来自存储器150的通信的各个方面，诸如逻辑层。控制器PHY模块134可以被配置为控制在通道190上提供或接收的信号的电特性(例如，电压电平、相位、延迟、频率等)。
在一些示例中，存储器150可以是LPDDR DRAM(例如，LPDDR5)。主机110、存储器150和/或通道190可以根据LPDDR(例如，LPDDR5)规范进行操作。在一些示例中，通道190中的每个通道可以包括16位的数据(例如，16个DQ)。在一些示例中，通道190中的每个通道可以在32位的数据上进行操作。在图1中，示出了四个通道。在一些示例中，装置100可以包括8个或16个通道。
通道190在图2中以更大的特异性示出。图2图示了具有图1的主机110、存储器150和通道190的装置的另一表示。通道190可以包括在向相应的存储器150提供数据时使用的数据时钟(例如，WCK)和在从相应的存储器150接收数据时使用的读取数据选通(例如，RDQS)，以每字节为基础。通道190还可以包括数据掩码(例如，DM，有时被称为DMI以指示由信号连接执行的多种功能)信令，该信令被用来在写入操作中掩蔽数据的某部分。通道190还可以包括命令和地址(例如CA)以及关联的CA时钟以向相应的存储器150提供命令(例如读取或写入命令)。
主机110可以包括至少一个处理器120，至少一个处理器120可以包括CPU 122、GPU123和/或NPU 124。主机110还可以包括具有控制器PHY模块134的存储器控制器130。在执行各种计算功能时，存储器控制器130可以经由总线系统115耦合到至少一个处理器120。主机110可以被配置为执行多个ECC功能。为了支持系统ECC功能，主机110可以包括系统ECC存储器137。存储器控制器130可以经由总线系统116耦合到系统ECC存储器137。存储器控制器130还可以包括系统ECC解码器131和系统ECC编码器132。控制器PHY模块134可以包括链路ECC解码器135和链路ECC编码器136。
装置100可以实现系统ECC功能以检测/纠正在执行计算功能中出现的错误(例如，利用至少一个处理器120来操作)。系统ECC功能可以适用于具有低容错性的应用，诸如汽车应用。在一些示例中，系统ECC编码器132可以向数据块生成系统ECC。存储器控制器130可以将数据块连同系统ECC一起发送到其他模块，诸如至少一个处理器120和/或存储器150。例如，系统ECC可以被发送到存储器150，存储器150可以以与数据相同的方式存储系统ECC并且不基于系统ECC来执行ECC功能。在一些示例中，存储器控制器130可以从例如至少一个处理器120和/或存储器150接收数据块和关联的系统ECC。然后存储器控制器130可以使用系统ECC来检测/纠正数据块中的错误。
主机110经由通道190耦合到存储器150，通道190针对数据字节DQ[0:7]而被图示。主机110和存储器150之间的通道190和信令可以根据JEDEC DRAM规范(例如，LPDDR5)来实现。如所图示，通道190包括DQ的信号连接、读取数据选通(RDQS)、数据掩码(DM)、数据时钟(WCK)、命令和地址(CA)、以及命令和地址时钟(CK)。主机110可以使用读取数据选通RDQS来在读取操作中选通(例如，计录(clock))数据以接收DQ上的数据。存储器150可以使用数据掩码DM来掩蔽数据的某部分以防止在写入操作中写入。存储器150可以使用数据时钟WCK来对DQ上的数据进行采样以用于写入操作。存储器150可以使用命令和地址时钟CK来计录(例如，接收)CA。用于每个信令的信号连接可以包括主机110处的引脚、存储器150处的引脚以及对引脚进行电连接的一个或多个导电迹线。
存储器150可以包括存储器I/O模块160(例如，PHY层)，存储器I/O模块160被配置为控制电特性(例如，电压电平、相位、延迟、频率等)以在存储器上提供或接收信号。例如，存储器I/O模块160可以被配置为经由通道190从主机110捕获(例如，采样)数据、命令和地址，并经由通道190向主机110输出数据。存储器I/O模块160可以包括存储器链路ECC解码器161和存储器链路ECC编码器162。
存储器150还可以包括存储器阵列175，存储器阵列175可以包括存储数据(例如，一般来说是信息)的多个存储器单元(例如，DRAM存储器单元)。主机110可以经由通道190读取被存储在存储器阵列175中的数据并且将数据写入到存储器阵列175中。此外，存储器阵列175可以被配置为存储ECC，诸如阵列ECC，该ECC与所存储的数据相关联。例如，数据块(例如，字)可以经由共享地址来与阵列ECC相关联。例如，读取(或写入)存储器阵列175处的共享地址可以读出(或写入)该地址处的数据块和与该数据块相关联的阵列ECC。
存储器150还可以包括阵列ECC解码器171和阵列ECC编码器172以支持阵列ECC功能。阵列ECC解码器171可以经由节点163耦合到存储器I/O模块160并且经由节点173耦合到存储器阵列175。阵列ECC编码器172可以经由节点164耦合到存储器I/O模块160并且经由节点174耦合到存储器阵列175。在一些示例中，阵列ECC功能可以检测/纠正被存储在存储器阵列175中的数据所发生的错误。随着半导体工艺的进步，存储器单元被推到物理极限，并且即使数据未被访问，也可能出现存储数据的错误。因此，可以实现阵列ECC功能以检测和/或纠正存储中的那些错误。在一些示例中，主机110可能不访问或者甚至不知道阵列功能。
在一些示例中，阵列ECC函数可以在存储器150内被编码(由阵列ECC编码器172)和解码(由阵列ECC解码器171)。在写入操作中，(例如，经由通道190从主机110接收的)写入数据可以经由节点163而被提供给阵列ECC编码器172。阵列ECC编码器172可以根据写入数据来生成阵列ECC。写入数据和关联的阵列ECC可以经由节点173而被写入到存储器阵列175中。写入数据和关联的阵列ECC可以被存储在存储器阵列175中并且共享公共地址。因此，写入数据和关联的阵列ECC可以经由共享的公共地址来访问(读取或写入)。
在读取操作中，存储在存储器阵列175中的数据和关联的阵列ECC可以经由节点174而被提供给阵列ECC解码器171。阵列ECC解码器171可以使用阵列ECC来检测/纠正数据。经纠正的数据可以作为读取数据经由节点164而被提供给存储器I/O模块160。存储器I/O模块160可以经由通道190将读取数据提供给主机110。因此，阵列功能可以对主机110是透明的。
此外，装置100可以包括链路ECC功能以检测/纠正由通道190中的数据传输而引起的错误。例如，在写入操作中，链路ECC编码器136可以生成与要被写入到存储器150中的数据块(例如，写入数据)相关联的链路ECC。主机110可以经由DQ信号连接将写入数据提供给存储器150，并且经由读取数据选通RDQS的信号连接将链路ECC提供给存储器150。在存储器150处，存储器链路ECC解码器161可以使用链路ECC来检测/纠正写入数据中的错误。当链路ECC功能在存储器I/O模块160处被解析时，链路ECC可以不被存储在存储器阵列175中。
在读取操作中，存储器链路ECC编码器162可以(例如，经由节点174、阵列ECC解码器171和节点164)接收被存储在存储器阵列175中的数据(例如，读取数据)并且生成与读取数据相关联的链路ECC。存储器I/O模块160可以经由DQ的信号连接将读取数据提供给主机110，并且经由数据掩码DM的信号连接将链路ECC提供给主机110。在主机110处，链路ECC解码器135可以使用链路ECC来检测/纠正读取数据中的错误。
如上所述，装置100可以操作多层ECC功能，每个方案可以独立于其他方案来进行操作。这种多层方案造成效率低下。本公开的某些方面提供了与链路ECC功能共享信号连接的系统ECC功能。以这种方式，降低了系统复杂性并因此降低了系统成本。
图3图示了根据本公开的某些方面的图1的装置100的另一实施例。在图3中，装置100_s被示出具有各种功能块并且被配置为支持新颖的系统ECC功能。装置100_s可以包括主机110_s，主机110_s被配置为：在执行各种计算功能时，经由通道190_s，耦合到存储器150_s并与之通信，计算功能诸如是数据处理、数据通信、图形显示、相机、AR或VR渲染、图像处理、神经处理等之一。例如，存储器150_s可以存储指令或数据以供主机执行上述计算功能。
主机110_s可以包括至少一个处理器120，至少一个处理器120可以包括CPU 122、GPU 123和/或NPU 124(参见图2)。主机110_s还可以包括具有控制器PHY模块134_s的存储器控制器130_s。在执行各种计算功能时，存储器控制器130_s可以经由总线系统115耦合到至少一个处理器120。控制器PHY模块134_s可以被配置为控制在通道190_s上提供或接收的信号的电特性(例如，电压电平、相位、延迟、频率等)。
主机110_s可以被配置为：经由通道190_s，利用存储器150_s来实现系统ECC功能。例如，经由通道190_s的数据掩码DM和/或读取数据选通RDQS的信号连接。对于系统ECC功能，存储器控制器130_s可以包括系统ECC解码器131和系统ECC编码器132。在执行计算功能时，存储器控制器130_s的系统ECC编码器132可以生成用于数据块的系统ECC代码并且经由总线系统115将数据块和系统ECC代码提供给至少一个处理器120。存储器控制器130_s可以经由总线系统115从至少一个处理器120接收数据块和关联的系统ECC代码。系统ECC解码器131可以利用系统ECC码来检测和/或纠正数据块中的一个或多个错误。
存储器150_s可以被配置为支持系统ECC功能。由于装置100_s利用存储器150_s以用于系统ECC功能，因此不需要系统ECC存储器137(图2)。存储器150_s可以包括被配置为存储数据、阵列ECC和系统ECC的存储器阵列175_s。例如，数据块可以与阵列ECC和/或系统ECC共享相同的地址。可以使用相同的地址访问(读取或写入)数据块和阵列ECC或系统ECC。存储器150_s还可以包括模式寄存器179，模式寄存器179被配置为(例如，向主机110_s)指示存储器150_s被配置为支持系统ECC功能。
装置100_s还被配置为利用存储器150_s来实现系统ECC功能。在一些示例中，系统ECC功能可以支持端到端ECC功能。例如，可以针对从至少一个处理器120到存储器150_s的数据和/或从存储器150_s到至少一个处理器120的数据来实现系统ECC功能。在一些示例中，主机110_s可以经由通道190_s的信号连接(与链路ECC功能共享的信号连接)来提供或接收来自存储器150_s的系统ECC代码。
装置100_s可以支持ECC功能和链路ECC功能(例如，在不同时间或不同操作)。存储器I/O模块160可以可选地包括存储器链路ECC解码器161和存储器链路ECC编码器162(参见图2)。控制器PHY模块134_s可以可选地包括链路ECC解码器135和链路ECC编码器136。链路ECC功能可以利用数据掩码DM信号连接来在读取操作中将链路ECC从存储器150_s传送到主机110_s，并且利用读取选通RDQS_t信号连接来在读取操作中将链路ECC从主机110_s传送到存储器150_s。
图4图示了根据本公开的某些方面的图3的装置100_s的系统ECC功能处于写入操作中的波形。命令和地址时钟CK可以是具有CK_t和CK_c信号连接的差分信号。数据时钟WCK可以是具有WCK0_t和WCK0_c信号连接的差分信号。读取数据选通RDQS可以是具有RDQS_t和RDQS_c信号连接的差分信号。数据掩码被标记为DM0，以指示DM0对应于DQ的低字节(DQ[0:7)。在T0处(CK_c的上升沿和CK_t的下降沿)，CAS命令可以由主机110_s提供以用于对存储器150_s的写入操作。在T1处，可以由主机110_s向存储器150_s提供写入命令。
在时间段写入时延(WL)之后，主机110_s可以在DQ信号连接上切换数据时钟WCK0_t和WCK0_c以向存储器150_s提供计时以用于接收用于写入的数据。在Tc0-Tc2处，存储器150_s可以在DQ[0:7]信号连接中的每个信号连接上串行接收16位数据，并由数据时钟WCK0_t和WCK0_c计时。存储器150_s可以串行接收16位的数据掩码DM0(例如，基于数据时钟WCK0_t和WCK0_c)以掩蔽从写入操作接收的数据的某些部分。在一些示例中，16字节的数据和16位的数据掩码DM0可以由存储器150_s接收，其中数据掩码DM0的每一位掩蔽接收数据的对应字节。
在Tc0-Tc2处，存储器150_s可以基于数据时钟WCK0_t和WCK0_c来在RDQS_t信号连接上接收例如16位的ECC。在读取操作中，RDQS_t信号连接可以被配置为从存储器150_s向主机110_s提供读取数据选通(RDQS)。在一些示例中，由存储器150_s接收的ECC可以是链路ECC。参考图3，存储器链路ECC解码器161可以利用接收到的16位的ECC来检测和/或纠正接收到的16字节的数据中的错误。作为链路ECC，接收到的16位的ECC可能不被存储在存储器阵列175_s中(参见图3)。
在一些示例中，接收到的ECC可以是系统ECC。装置100_s可以被配置为经由共享的信号连接(例如，数据掩码DM和/或读取数据选通RDQS)在不同时间/配置下操作链路ECC功能和系统ECC功能。此外，装置100_s还可以被配置为执行阵列ECC功能。参考图3，存储器150_s可以被配置为经由节点163向阵列ECC编码器172提供16字节的数据和16位的系统ECC。阵列ECC编码器172可以被配置为：基于16字节的数据和/或16位的系统ECC来生成阵列ECC，并且将数据、系统ECC和阵列ECC提供给存储器阵列175_s以用于存储(经由节点173)。存储器阵列175_s可以被配置为存储(例如，写入)接收到的数据、接收到的系统ECC和来自阵列ECC编码器172的阵列ECC。
图5图示了根据本公开的某些方面的图3的装置100_s的另一系统ECC功能处于写入操作中的波形。在一些示例中，不同的ECC编码/解码协议在写入操作中可能需要较少位的ECC以用于16字节的数据。在这个示例中，12位ECC经由读取数据选通RDQS_t的信号连接而被提供给存储器150_s。此外，主机110_s可以被配置为在读取数据选通RDQS_t的信号连接上在写入操作中提供数据的4位附加数据信息。例如，附加数据信息可以指示用于写入或使用信息的数据类型(例如，数据属性、可缓存或不可缓存等)。
图6图示了根据本公开的某些方面的图3的装置100_s的系统ECC功能处于读取操作中的波形。命令和地址时钟CK可以是具有CK_t和CK_c信号连接的差分信号。数据时钟WCK可以是具有WCK0_t和WCK0_c信号连接的差分信号。读取数据选通RDQS可以是具有RDQS_t和RDQS_c信号连接的差分信号。数据掩码被标记为DM0，以指示DM0对应于DQ的低字节(DQ[0:7)。在T0处(CK_c的上升沿和CK_t的下降沿)，CAS命令可以由主机110_s提供以用于对存储器150_s的读取操作。在T1处，可以由主机110_s向存储器150_s提供读取命令。
在时间段读取时延(RL)之后，存储器150_s可以在DQ信号连接上切换读取数据选通RDQS以向主机110_s提供计时来接收用于读取操作的数据。在Tc0-Tc2处，主机110_s可以在DQ[0:7]信号连接中的每个信号连接上串行接收16位的数据，并且由读取数据选通信号RDQS_t和RDQS_c计时。因此，在该示例中，16字节的数据由host_110接收。
在Tc0-Tc2处，主机110_s可以基于读取数据选通RDQS_t和RDQS_c(例如，由其计时)在数据掩码DM0信号连接上接收例如16位的ECC。在写入操作中，DM信号连接可以被配置为从主机110_s向存储器150_s提供数据掩码。在一些示例中，由主机110_s接收到的ECC可以是链路ECC。参考图3，存储器链路ECC编码器162可以基于被存储在存储器阵列175_s中(并在读取操作中提供给主机110_s)的16字节的数据来生成16位链路ECC。作为链路ECC，16位ECC可以不被存储在存储器阵列175_s中(参见图3)。
在一些示例中，由主机110_s接收到的ECC可以是系统ECC。装置100可以被配置为经由共享的信号连接(例如，数据掩码DM和/或读取数据选通RDQS)在不同时间/配置下操作链路ECC和系统ECC。参考图3，存储器150_s可以被配置为经由节点174向阵列ECC解码器171提供16字节的数据、关联的阵列ECC和关联的系统ECC(全部被存储在存储器阵列175_s中)。阵列ECC解码器171可以被配置为基于阵列ECC来检测/纠正16字节的数据和/或系统ECC中的错误。阵列ECC解码器171可以被配置为在读取操作中将纠正的16字节的数据和/或系统ECC输出到存储器I/O模块160和主机110_s。
图7图示了根据本公开的某些方面的图3的装置100_s的另一系统ECC功能处于读取操作中的波形。在一些示例中，不同的ECC编码/解码协议在读取操作中可能需要更少的位以用于由存储器150_s输出的16字节的数据。在这个示例中，12位的ECC经由数据掩码DM的信号连接而被提供给主机110_s。此外，存储器150_s可以被配置为在数据掩码DM0的信号连接上提供4位的附加数据信息。例如，附加数据信息可以指示用于写入或使用信息的数据类型(例如，可缓存或不可缓存)。例如，附加信息可以由主机110_s提供并且在读取操作中与数据相关联并且在读取操作之前被存储在存储器150_s中。
在一些示例中，附加信息可以包括附加ECC信息。附加ECC信息可以基于例如阵列ECC或关于阵列ECC的信息。例如，附加ECC信息可以指示在读取操作中的数据已经被阵列ECC纠正的次数或者包括未被阵列ECC纠正的错误。在一些示例中，主机_110可以利用附加ECC信息和系统ECC来进一步检测/纠正在读取操作中接收到的数据中的错误，而不是单独使用系统ECC。
图8图示了根据本公开的某些方面的图3的装置100_s的另一实施例的数据读取或写入。在一些示例中，通道190_s可以是x16(两个字节的DQ；为了清楚起见，图3仅图示了DQ的较低字节)。图8图示了突发长度16的读取/写入。因此，在图中总共32字节的数据被读取或写入。可以为DQ的每个字节提供对应的数据掩码DM(DM0和DM1)和读取数据选通RDQS_t(RDQS0_t和RDQS1_t)。例如，可以为DQ[0:7]提供数据掩码DM0，并且可以为DQ[8:15]提供数据掩码DM1，以在写入操作中掩蔽写入数据的某些部分。可以为DQ[0:7]提供读取数据选通RDQS0_t，并且可以为DQ[8:15]提供读取数据选通RDQS1_t，以在读取操作中提供读取数据的计时。
在一些示例中，可以在字节边界上实现和/或分布系统ECC功能，以便改进存储器150_s中的布局规划。例如，在某些ECC函数中，12位ECC可能足以读取或写入32字节的数据。12位ECC可以在读取操作中由数据掩码DM0和DM1传送(由存储器150_s提供给主机110_s)，并且在写入操作中由读取数据选通RDQS0_t和RDQS1_t传送(由主机110_s提供给存储器150_s)。如图8中所图示，对于读取或写入的每个字节的数据，可以在突发的前6个周期中传送6位ECC。对于剩余的10个周期，数据掩码DM0和DM1和/或读取数据选通信号RDQS0_t和RDQS1_t可以被利用来传送附加信息，诸如附加ECC信息和/或附加数据信息(参见图5和图7)。
图9图示了根据本公开的某些方面的图3的装置100_s的模式寄存器179的实施例。如在910处所图示，模式寄存器179可以包括8位操作数OP[7:0]，其中OP[7:4]可以被保留。OP[3:0]可以指示系统ECC支持和配置(SESC)。如在920处所图示，模式寄存器179可以是只读的。例如，存储器150_s(例如，由其制造商)可以独立于主机110_s来设置关于SESC的模式寄存器179。主机110_s可以被配置为读取模式寄存器179以获知例如存储器150_s是否支持系统ECC、系统ECC的大小和/或在系统ECC中传送的附加信息(参见图5和图7)。然而，主机110_s可能不会写入模式寄存器179。
例如，模式寄存器179可以指示是否支持系统ECC。例如，在0000处的OP[3:0]可以指示不支持系统ECC。OP[3:0]还可以指示系统ECC的大小和附加信息的大小(例如，基于每个DQ的数目和/或每个突发长度的数目)。例如，在0010处的OP[3:0]可以指示每个x16通道和16的突发长度(BL)的24位ECC和8位附加信息。附加信息可以是附加数据信息和/或附加ECC信息。例如，附加ECC信息可以是阵列ECC解码信息(AED)。例如，AED可以是读取或写入数据的阵列ECC和/或其系统ECC。在一些示例中，AED可以是与阵列ECC功能相关的信息，诸如读取或写入数据已被阵列ECC功能纠正的次数或者读取或正确数据是否包括未被阵列ECC功能纠正的错误。
图10图示了根据本公开的某些方面的用于操作图3的装置100_s的系统ECC功能的方法。例如，图10的操作可以由图1和图3-图9所呈现的装置100或100_s来实现。箭头指示操作之间的某些关系，但不一定是顺序关系。在1010处，在执行计算功能时，存储在存储器的存储器阵列中的数据由存储器提供给主机。在1020处，与数据相关联的纠错码(ECC)由存储器提供给主机，ECC在存储器的第一配置中不被存储在存储器阵列中并且在存储器的第二配置中被存储在存储器阵列中。
例如，装置100_s可以包括被配置为与主机110_s通信的存储器150_s。存储器150_s可以包括存储器阵列175_s，存储器阵列175_s被配置为存储数据(例如，被提供给主机110_s的读取数据或从主机110_s接收的写入数据)。存储器150_s可以被配置为：在执行各种计算功能时，向主机110_s提供被存储在存储器阵列175_s中的数据，并且被配置为：向主机110_s提供与数据相关联的纠错码(ECC)。ECC可以在存储器150_s的第一配置中不被存储在存储器阵列中(例如，存储器150_s被配置用于链路ECC功能)并且可以在存储器的第二配置中被存储在存储器阵列175_s中(例如，存储器150_s被配置用于系统ECC功能)。
存储器150_s的第一配置和第二配置可以基于存储器150_s的至少一个模式寄存器179，该至少一个模式寄存器与存储器阵列175_s能够被分开访问。例如，至少一个模式寄存器179可以指示存储器150_s支持或启用第二配置(例如，系统ECC功能)。此外，至少一个模式寄存器179可以与存储器阵列175_s能够被分开访问。例如，至少一个模式寄存器179可以通过不与用于读取或写入存储器阵列175_s的命令共享的模式寄存器读取(或模式寄存器写入)命令来进行读取(或写入)。
存储器150_s还可以被配置为：针对第一配置和第二配置，经由读取ECC信号连接，向主机110_s提供ECC(例如，链路ECC或系统ECC)。例如，读取ECC信号连接可以包括数据掩码DM，该数据掩码DM被配置为在写入操作中从主机110_s向存储器150_s提供数据掩码。在一些示例中，第一配置可以包括链路ECC功能，并且第二配置包括系统ECC功能。
至少一个模式寄存器179可以能够被配置为：指示第二配置被启用(参见图9)。例如，存储器150_s可以配置至少一个模式寄存器179以指示系统ECC被启用/支持。至少一个模式寄存器179还可以(例如，由存储器150_s)被配置为指示ECC在第二配置中的大小。至少一个模式寄存器179还可以能够被配置为：指示存储器150_s经由读取ECC信号连接来提供与数据(读取数据或写入数据)相关联的附加数据信息或附加ECC信息。
附加ECC信息可以基于阵列ECC(阵列ECC可以被存储在存储器阵列175_s中；参见图3)。存储器150_s还可以被配置为在将数据存储在存储器阵列175_s中(例如，通过阵列ECC编码器172)之前基于数据(例如，读取数据)来生成阵列ECC。存储器150_s还可以被配置为基于阵列ECC(例如，通过阵列ECC解码器171)来检测或纠正被存储在存储器阵列175_s中的数据(例如，读取数据)中的错误。在一些示例中，至少一个模式寄存器179可以能够由主机110_s读取但不能够由主机110_s写入(参见图9)。
图11图示了根据本公开的某些方面的用于操作图3的装置100_s的系统ECC功能的另一种方法。例如，图11的装置100可以由图1和图3-图9所呈现的装置100或100_s来实现。箭头指示操作之间的某些关系，但不一定是顺序关系。在1110处，在执行计算功能时由存储器从主机接收数据。在1120处，数据由存储器存储到存储器阵列中。在1130处，与来自主机的数据相关联的ECC由存储器接收，ECC在存储器的第一配置中不被存储在存储器阵列中并且在存储器的第二配置中被存储在存储器阵列中。
例如，存储器150_s可以被配置为：在执行计算功能时，从主机110_s接收数据(例如，写入数据)，将数据存储或写入到存储器阵列中，并且从主机110_s接收ECC(例如，链路ECC或系统ECC)。存储器还可以被配置为：针对第一配置(例如，用于支持或实现链路ECC功能的配置)和第二配置(例如，用于支持或实现系统ECC功能的配置)，经由写入ECC信号连接(例如，读取数据选通RDQS)，从主机110_s接收ECC。写入ECC信号连接还可以被配置为：在读取操作中，从存储器150_s向主机110_s提供数据选通。
如权利要求14所述的装置，至少一个模式寄存器179还可以能够被配置为：指示ECC在所述第二配置中的大小。至少一个模式寄存器179还可以能够被配置为：指示存储器150_s在读取操作中经由读取ECC信号连接(例如，数据掩码DM)提供与数据(例如，读取数据)相关联的附加ECC信息或在写入操作中经由写入ECC信号连接(例如，读取数据选通RDQS)接收与数据(例如，写入数据)相关联的附加数据信息。
由存储器150_s提供的附加ECC信息可以基于阵列ECC。阵列ECC可以被存储在存储器阵列175_s中。存储器150_s还可以被配置为在将数据存储在存储器阵列175_s中之前基于数据(例如，接收到的写入数据)生成阵列ECC，并且基于阵列ECC来检测或纠正被存储在存储器阵列中的数据(例如，读取数据)中的错误。在一些示例中，至少一个模式寄存器179可以能够由主机110_s读取但不能够由主机110_s写入。
例如，存储器150_s可以被配置为与主机110_s通信。存储器150_s可以包括被配置为存储数据的存储器阵列175_s。存储器150还可以被配置为：在执行计算功能时从主机110_s接收数据(例如，写入数据)，将数据写入到存储器阵列175_s中，并且从主机110_s接收与数据相关联的ECC(例如，链路ECC或系统ECC)。ECC在存储器150_s的第一配置(例如，用于支持或实现链路ECC功能的配置)中可以不被存储在存储器阵列175_s中，并且在存储器150_s的第二配置(例如，用于支持或实现系统ECC功能的配置)中可以被存储在存储器阵列175_s中。第一配置和第二配置可以基于存储器150_s的至少一个模式寄存器179，该至少一个模式寄存器179可以与存储器阵列175_s能够被分开访问。
存储器150_s还可以被配置为：针对第一配置和第二配置，经由写入ECC信号连接(例如，读取数据选通RDQS)，从主机110_s接收ECC。写入ECC信号连接可以被配置为：在读取操作中，从存储器150_s向主机110_s提供数据选通。第一配置可以包括链路ECC。第二配置可以包括系统ECC。
至少一个模式寄存器179可以被可配置为：指示第二配置被启用(参见图9)。至少一个模式寄存器可以被可配置为：指示ECC的大小。至少一个模式寄存器179可以能够由主机110_s读取但不能够由主机110_s写入。至少一个模式寄存器还可以被可配置为：指示存储器150_s经由写入ECC信号连接接收与数据相关联的附加数据信息。
图12图示了根据本公开的某些方面的用于操作图3的装置100_s的系统ECC功能的另一种方法。例如，图12的操作可以由图1和图3-图9所呈现的装置100或100_s来实现。箭头指示操作之间的某些关系，但不一定是顺序关系。在1210处，在执行计算功能时，存储在存储器的存储器阵列中的数据由存储器提供给主机。在1220处，在执行计算功能时，与数据相关联并被存储在存储器阵列中的ECC由存储器经由读取ECC信号连接提供给主机。读取ECC信号连接被配置为在写入操作中从主机向存储器提供数据掩码。
例如，存储器150_s可以包括被配置为存储数据和与数据相关联的ECC的存储器阵列175_s。在执行计算功能时，存储器150_s可以被配置为经由读取ECC信号连接(例如，数据掩码DM)将被存储在存储器阵列175_s中的数据(例如，读取数据)和ECC提供给主机110_s。读取ECC信号连接可以被配置为在写入操作中从主机110_s向存储器150_s提供数据掩码。至少一个模式寄存器179可以被可配置为：指示启用经由读取ECC信号连接将被存储在存储器150_s中的ECC提供给主机110_s。至少一个模式寄存器179还可以被可配置为：指示存储器150_s经由读取ECC信号连接提供附加ECC信息。
图13图示了根据本公开的某些方面的用于操作图3的装置100_s的系统ECC功能的另一种方法。例如，图13的操作可以由图1和图3-图9所呈现的装置100或100_s来实现。箭头指示操作之间的某些关系，但不一定是顺序关系。在1310处，在执行计算功能时由存储器从主机接收数据。在1320处，经由写入ECC信号连接从主机接收与数据相关联的ECC。在1330处，数据和ECC被存储到存储器的存储器阵列中，写入ECC信号连接被配置为在读取操作中向主机提供数据选通。
例如，在执行计算功能时，存储器150_s还可以被配置为经由写入ECC信号连接(例如，读取数据选通RDQS)从主机110_s接收数据(例如，写入数据)和ECC，并且将数据和ECC存储到存储器阵列175_s中。写入ECC信号连接可以被配置为在读取操作中从存储器150_s向主机110_s提供数据选通。至少一个模式寄存器还可以被可配置为：指示存储器150_s在读取操作中经由读取ECC信号连接提供与数据相关联的附加ECC或数据信息或在写入操作中经由写入ECC信号连接接收与数据相关联的附加ECC或数据信息。
图14图示了根据本公开的某些方面的用于操作图3的装置100_s的系统ECC功能的另一种方法。例如，图14的操作可以由图1和图3-图9所呈现的装置100或100_s来实现。箭头指示操作之间的某些关系，但不一定是顺序关系。在1410处，在执行计算功能时，来自存储器的数据由主机接收。在1420处，由主机经由读取ECC信号连接从存储器接收与数据相关联的ECC，数据和ECC被存储在存储器的存储器阵列中，读取ECC信号连接被配置为在写入操作中从主机向存储器提供数据掩码。
例如，主机110_s可以被配置为与存储器150_s通信。主机110_s还可以被配置为：在执行计算功能时从存储器150_s接收数据，并经由读取ECC信号连接(数据掩码DM)从存储器150_s接收与数据相关联的ECC。例如，在系统ECC功能中，与数据相关联的ECC可以预先由主机110_s连同数据一起提供并且被存储在存储器阵列175_s中。数据和关联的ECC可以共享存储器阵列175_s中的公共地址。在链路ECC功能中，与数据相关联的ECC可以由存储器链路ECC编码器162(图3)基于被存储在存储器阵列175_s中的数据来生成。数据和ECC被存储在存储器150_s的存储器阵列175_s中。读取ECC信号连接可以被配置为在写入操作中从主机110_s向存储器150_s提供数据掩码。
主机110_s还可以被配置为从存储器150_s中的至少一个模式寄存器179读取。至少一个模式寄存器179可以与存储器阵列175_s能够被分开访问，并且可以能够被配置为指示存储器150_s被启用以经由读取ECC信号连接来提供被存储在存储器阵列175_s中的ECC。至少一个模式寄存器179还可以能够被配置为指示ECC的大小。主机110还可以被配置为：在执行计算功能时经由写入ECC信号连接(例如，读取数据选通RDQS)向存储器150_s提供数据并提供ECC。写入ECC信号连接可以被配置为：在读取操作中从存储器150_s向主机110_s提供数据选通。
图15图示了根据本公开的某些方面的用于操作图3的装置100_s运行系统ECC功能的另一种方法。例如，图15的操作可以由图1和图3-图9所呈现的装置100或100_s来实现。箭头指示操作之间的某些关系，但不一定是顺序关系。在1510处，在执行计算功能时，数据由主机提供给存储器。在1520处，与数据相关联的ECC由主机经由写入ECC信号连接提供给存储器的存储器阵列，写入ECC信号连接被配置为：在读取操作中向主机提供数据选通。
例如，主机110_s还可以被配置为：经由写入ECC信号连接(例如，读取数据选通RDQS)，在执行计算功能时提供数据(例如，写入数据)并且提供与数据相关联的ECC给存储器150_s的存储器阵列175_s。例如，在链路ECC功能中，ECC可以由链路ECC编码器136(图3)基于数据来生成。在系统ECC功能中，ECC可以由系统ECC编码器132(图3)基于数据来生成。写入ECC信号连接可以被配置为：在读取操作中向主机提供数据选通。
提供前面的描述是为了使本领域的任何技术人员能够实践本文描述的各个方面。对这些方面的各种修改对于本领域技术人员来说将是显而易见的，并且本文所定义的一般原理可以被应用于其他方面。因此，权利要求不旨在局限于本文所示的各方面，而是符合与语言权利要求一致的全部范围，其中除非特别如此说明，否则以单数形式提及的元件不旨在意指“一个且只有一个”，而是意指“一个或多个”。词语“示例性”在本文中被用来意指“作为示例、实例或说明”。本文中描述为“示例性”的任何方面不一定被解释为好于或优于其他方面。除非另有明确说明，否则术语“一些”是指一个或多个。诸如“A、B或C中的至少一个”、“A、B或C中的一个或多个”、“A、B和C中的至少一个”、“A、B、和C中的一个或多个”和“A、B、C或其任何组合”之类的组合包括A、B和/或C的任何组合，并且可以包括A的倍数、B的倍数或C的倍数。具体地，诸如“A、B或C中的至少一个”、“A、B或C中的一个或多个”、“A、B和C中的至少一个”、“A、B或C中的至少一个”和“A、B、C或其任何组合”之类的组合可以是仅A、仅B、仅C、A和B、A和C、B和C、或者A和B和C，其中任何此类组合可以包含A、B或C中的一个或多个成员。本领域普通技术人员已知的或以后将知道的本公开中描述的各个方面的元件的所有结构和功能等价物以引用的方式明确并入本文，并且旨在被权利要求所涵盖。此外，本文所公开的任何内容均不旨在献给公众，无论此类公开内容是否在权利要求中被明确记载。词语“模块”、“机制”、“元件”、“设备”等不能代替词语“部件”(means)。如此，任何权利要求元素均不被解释为部件加功能，除非该元素使用短语“部件，用于”来明确引用。

Claims (72)

1.一种装置，包括：
存储器，被配置为与主机通信，
所述存储器包括被配置为存储数据的存储器阵列，
所述存储器被配置为：在执行计算功能时，向所述主机提供被存储在所述存储器阵列中的所述数据，并且被配置为：向所述主机提供与所述数据相关联的纠错码(ECC)，
所述ECC在所述存储器的第一配置中不被存储在所述存储器阵列中，并且在所述存储器的第二配置中被存储在所述存储器阵列中。
2.根据权利要求1所述的装置，所述第一配置和所述第二配置基于所述存储器的至少一个模式寄存器，所述至少一个模式寄存器与所述存储器阵列能够被分开访问。
3.根据权利要求2所述的装置，所述存储器还被配置为：针对所述第一配置和所述第二配置，经由读取ECC信号连接向所述主机提供所述ECC。
4.根据权利要求3所述的装置，所述第一配置包括链路ECC功能。
5.根据权利要求4所述的装置，所述读取ECC信号连接还被配置为：在写入操作中，从所述主机向所述存储器提供数据掩码。
6.根据权利要求5所述的装置，所述至少一个模式寄存器能够被配置为：指示所述第二配置被启用。
7.根据权利要求6所述的装置，所述至少一个模式寄存器能够被配置为：指示所述ECC在所述第二配置中的大小。
8.根据权利要求7所述的装置，所述至少一个模式寄存器还能够被配置为：指示所述存储器经由所述读取ECC信号连接来提供与所述数据相关联的附加ECC信息。
9.根据权利要求8所述的装置，
所述附加ECC信息基于阵列ECC，
所述阵列ECC被存储在所述存储器阵列中，
所述存储器还被配置为：在将所述数据存储在所述存储器阵列中之前基于所述数据来生成所述阵列ECC，并且基于所述阵列ECC来检测或纠正被存储在所述存储器阵列中的所述数据中的错误。
10.根据权利要求6所述的装置，所述至少一个模式寄存器能够由所述主机读取，但不能够由所述主机写入。
11.根据权利要求6所述的装置，还包括从以下项之一中选择的设备：计算系统、移动计算系统、物联网设备、虚拟现实系统或增强现实系统，
所述设备包含所述存储器、所述主机和所述读取ECC信号连接。
12.根据权利要求6所述的装置，
所述存储器还被配置为：
在执行计算功能时从所述主机接收所述数据，
将所述数据存储到所述存储器阵列中，以及
从所述主机接收所述ECC。
13.根据权利要求12所述的装置，所述存储器还被配置为：针对所述第一配置和所述第二配置，经由写入ECC信号连接从所述主机接收所述ECC。
14.根据权利要求13所述的装置，所述写入ECC信号连接还被配置为：在读取操作中，从所述存储器向所述主机提供数据选通。
15.根据权利要求14所述的装置，所述至少一个模式寄存器能够被配置为：指示所述ECC在所述第二配置中的大小。
16.根据权利要求15所述的装置，所述至少一个模式寄存器还能够被配置为：指示所述存储器在所述读取操作中经由所述读取ECC信号连接提供与所述数据相关联的附加ECC信息、或在所述写入操作中经由所述写入ECC信号连接接收与所述数据相关联的附加数据信息。
17.根据权利要求16所述的装置，
由所述存储器提供的所述附加ECC信息基于阵列ECC，
所述阵列ECC被存储在所述存储器阵列中，
所述存储器还被配置为：在将所述数据存储在所述存储器阵列中之前基于所述数据来生成所述阵列ECC，并且基于所述阵列ECC来检测或纠正被存储在所述存储器阵列中的所述数据中的错误。
18.根据权利要求15所述的装置，所述至少一个模式寄存器能够由所述主机读取，但不能够由所述主机写入。
19.根据权利要求15所述的装置，还包括从以下项之一中选择的设备：计算系统、移动计算系统、物联网设备、虚拟现实系统或增强现实系统，所述设备包含所述存储器、所述主机、所述读取ECC信号连接和所述写入ECC信号连接。
20.根据权利要求19所述的装置，所述ECC是系统ECC功能。
21.一种装置，包括：
存储器，被配置为与主机通信，
所述存储器包括被配置为存储数据的存储器阵列，
所述存储器被配置为：
在执行计算功能时从所述主机接收数据，
将所述数据存储到所述存储器阵列中，以及
从所述主机接收与所述数据相关联的ECC，
所述ECC在所述存储器的第一配置中不被存储在所述存储器阵列中，并且在所述存储器的第二配置中被存储在所述存储器阵列中。
22.根据权利要求21所述的装置，所述第一配置和所述第二配置基于所述存储器的至少一个模式寄存器，所述至少一个模式寄存器与所述存储器阵列能够被分开访问。
23.根据权利要求22所述的装置，所述存储器还被配置为：针对所述第一配置和所述第二配置，经由写入ECC信号连接从所述主机接收所述ECC。
24.根据权利要求23所述的装置，所述第一配置包括链路ECC。
25.根据权利要求23所述的装置，所述写入ECC信号连接还被配置为：在读取操作中从所述存储器向所述主机提供数据选通。
26.根据权利要求25所述的装置，所述至少一个模式寄存器能够被配置为：指示所述第二配置被启用。
27.根据权利要求26所述的装置，所述至少一个模式寄存器能够被配置为：指示所述ECC的大小。
28.根据权利要求26所述的装置，所述至少一个模式寄存器能够由所述主机读取，但不能够由所述主机写入。
29.根据权利要求26所述的装置，所述至少一个模式寄存器还能够被配置为：指示所述存储器经由所述写入ECC信号连接来接收与所述数据相关联的附加数据信息。
30.根据权利要求26所述的装置，还包括从以下项之一中选择的设备：计算系统、移动计算系统、物联网设备、虚拟现实系统或增强现实系统，
所述设备包含所述存储器、所述主机和所述写入ECC信号连接。
31.一种装置，包括：
存储器，被配置为与主机通信，
所述存储器包括被配置为存储数据和与所述数据相关联的ECC的存储器阵列，
所述存储器被配置为：在执行计算功能时，提供所述数据，并且经由读取ECC信号连接，向所述主机提供被存储在所述存储器阵列中的所述ECC，
所述读取ECC信号连接被配置为：在写入操作中，从所述主机向所述存储器提供数据掩码。
32.根据权利要求31所述的装置，
所述存储器还包括至少一个模式寄存器，
所述至少一个模式寄存器与所述存储器阵列能够被分开访问，并且所述至少一个模式寄存器能够被配置为：指示启用经由所述读取ECC信号连接来将被存储在所述存储器中的所述ECC提供给所述主机。
33.根据权利要求32所述的装置，所述至少一个模式寄存器还能够被配置为：指示所述ECC的大小。
34.根据权利要求32所述的装置，所述至少一个模式寄存器还能够被配置为：指示所述存储器经由所述读取ECC信号连接来提供附加ECC信息。
35.根据权利要求34所述的装置，
由所述存储器提供的所述附加ECC信息基于阵列ECC，
所述阵列ECC被存储在所述存储器阵列中，
所述存储器还被配置为：在将所述数据存储在所述存储器阵列中之前基于所述数据来生成所述阵列ECC，并且基于所述阵列ECC来检测或纠正被存储在所述存储器阵列中的所述数据中的错误。
36.根据权利要求32所述的装置，所述至少一个模式寄存器能够由所述主机读取，但不能够由所述主机写入。
37.根据权利要求32所述的装置，还包括从以下项之一中选择的设备：计算系统、移动计算系统、物联网设备、虚拟现实系统或增强现实系统，
所述设备包含所述存储器、所述主机和所述读取ECC信号连接。
38.根据权利要求32所述的装置，
所述存储器还被配置为：在执行计算功能时经由写入ECC信号连接从所述主机接收所述数据和所述ECC，并且将所述数据和所述ECC存储到所述存储器阵列中，
所述写入ECC信号连接被配置为：在读取操作中，从所述存储器向所述主机提供数据选通。
39.根据权利要求38所述的装置，所述至少一个模式寄存器还能够被配置为：指示所述存储器在所述读取操作中经由所述读取ECC信号连接提供与所述数据相关联的附加ECC信息，或在所述写入操作中经由写入ECC信号连接接收与所述数据相关联的附加数据信息。
40.根据权利要求39所述的装置，
由所述存储器提供的所述附加ECC信息基于阵列ECC，
所述阵列ECC被存储在所述存储器阵列中，
所述存储器还被配置为：在将所述数据存储在所述存储器阵列中之前基于所述数据来生成所述阵列ECC，并且基于所述阵列ECC来检测或纠正被存储在所述存储器阵列中的所述数据中的错误。
41.根据权利要求38所述的装置，所述至少一个模式寄存器能够由所述主机读取，但不能够由所述主机写入。
42.根据权利要求38所述的装置，还包括从以下项之一中选择的设备：计算系统、移动计算系统、物联网设备、虚拟现实系统或增强现实系统，
所述设备包含所述存储器、所述主机、所述读取ECC信号连接和所述写入ECC信号连接。
43.一种装置，包括：
存储器，被配置为与主机通信，
所述存储器包括被配置为存储数据的存储器阵列，
所述存储器被配置为：
在执行计算功能时，从所述主机接收数据，
经由写入ECC信号连接，从所述主机接收与所述数据相关联的ECC，以及
将所述数据和所述ECC存储到所述存储器阵列中，
所述写入ECC信号连接被配置为：在读取操作中，向所述主机提供数据选通。
44.根据权利要求43所述的装置，
所述存储器还包括至少一个模式寄存器，
所述至少一个模式寄存器与所述存储器阵列能够被分开访问，并且所述至少一个模式寄存器能够被配置为指示启用经由所述写入ECC信号连接来接收所述ECC并将所述ECC写入到所述存储器阵列中。
45.根据权利要求44所述的装置，所述至少一个模式寄存器还能够被配置为指示所述ECC的大小。
46.根据权利要求44所述的装置，所述至少一个模式寄存器还能够被配置为：指示所述存储器经由所述写入ECC信号连接来接收与所述数据相关联的附加数据信息。
47.根据权利要求44所述的装置，还包括从以下项之一中选择的设备：计算系统、移动计算系统、物联网设备、虚拟现实系统或增强现实系统，
所述设备包含所述存储器、所述主机和所述写入ECC信号连接。
48.根据权利要求47所述的装置，所述ECC是系统ECC功能。
49.根据权利要求48所述的装置，所述存储器是LPDDR5存储器。
50.根据权利要求48所述的装置，其中所述ECC包括奇偶校验位。
51.一种装置，包括：
主机，被配置为与存储器通信，
所述主机还被配置为：在执行计算功能时从所述存储器接收数据，并且经由读取ECC信号连接从所述存储器接收与所述数据相关联的ECC，
所述数据和所述ECC被存储在所述存储器的存储器阵列中，
所述读取ECC信号连接被配置为：在写入操作中，从所述主机向所述存储器提供数据掩码。
52.根据权利要求51所述的装置，
所述主机还被配置为：从所述存储器中的至少一个模式寄存器中读取，
所述至少一个模式寄存器与所述存储器阵列能够被分开访问，并且所述至少一个模式寄存器能够被配置为：指示所述存储器被启用以经由所述读取ECC信号连接来提供被存储在所述存储器阵列中的所述ECC。
53.根据权利要求52所述的装置，所述至少一个模式寄存器还能够被配置为：指示所述ECC的大小。
54.根据权利要求52所述的装置，所述至少一个模式寄存器还能够被配置为：指示所述主机经由所述读取ECC信号连接从所述存储器接收附加ECC信息。
55.根据权利要求54所述的装置，
由所述存储器提供的所述附加ECC信息基于阵列ECC，
所述阵列ECC被存储在所述存储器阵列中，
所述存储器还被配置为：在将所述数据存储在所述存储器阵列中之前基于所述数据来生成所述阵列ECC，并且基于所述阵列ECC来检测或纠正被存储在所述存储器阵列中的所述数据中的错误。
56.根据权利要求52所述的装置，所述至少一个模式寄存器能够由所述主机读取，但不能够由所述主机写入。
57.根据权利要求52所述的装置，还包括从以下项之一中选择的设备：计算系统、移动计算系统、物联网设备、虚拟现实系统或增强现实系统，
所述设备包含所述主机、所述存储器和所述读取ECC信号连接。
58.根据权利要求52所述的装置，
所述主机还被配置为：在执行计算功能时经由写入ECC信号连接向所述存储器提供所述数据和所述ECC，
所述写入ECC信号连接被配置为：在读取操作中，从所述存储器向所述主机提供数据选通。
59.根据权利要求58所述的装置，所述至少一个模式寄存器能够被配置为：指示所述ECC的大小。
60.根据权利要求58所述的装置，所述至少一个模式寄存器还能够被配置为：指示所述主机在所述读取操作中经由所述读取ECC信号连接接收与所述数据相关联的附加ECC信息、或在所述写入操作中经由所述写入ECC信号连接提供与所述数据相关联的附加数据信息。
61.根据权利要求58所述的装置，还包括从以下项之一中选择的设备：计算系统、移动计算系统、物联网设备、虚拟现实系统或增强现实系统，
所述设备包含所述存储器、所述主机、所述读取ECC信号连接和所述写入ECC信号连接。
62.一种装置，包括：
主机，被配置为与存储器通信，
所述主机还被配置为：在执行计算功能时，向所述存储器提供数据，并且经由写入ECC信号连接，向所述存储器的存储器阵列提供与所述数据相关联的ECC，
所述写入ECC信号连接被配置为：在读取操作中，向所述主机提供数据选通。
63.根据权利要求62所述的装置，
所述主机还被配置为：从所述存储器中的至少一个模式寄存器中读取，
所述至少一个模式寄存器与所述存储器阵列能够被分开访问，并且所述至少一个模式寄存器能够被配置为：指示所述存储器被配置为经由用于所述存储器的所述存储器阵列的所述写入ECC信号连接来接收所述ECC。
64.根据权利要求62所述的装置，所述至少一个模式寄存器还能够被配置为：指示所述ECC的大小。
65.根据权利要求62所述的装置，所述至少一个模式寄存器还能够被配置为：指示所述主机经由所述写入ECC信号连接来提供与所述数据相关联的附加数据信息。
66.根据权利要求62所述的装置，还包括从以下之一项中选择的设备：计算系统、移动计算系统、物联网设备、虚拟现实系统或增强现实系统，
所述设备包含所述存储器、所述主机和所述写入ECC信号连接。
67.一种用于操作ECC功能的方法，包括：
在执行计算功能时，由存储器向主机提供被存储在所述存储器的存储器阵列中的数据；以及
由所述存储器向所述主机提供与所述数据相关联的纠错码(ECC)，所述ECC在所述存储器的第一配置中不被存储在所述存储器阵列中，并且在所述存储器的第二配置中被存储在所述存储器阵列中。
68.一种用于操作ECC功能的方法，包括：
在执行计算功能时，由存储器从主机接收数据；
由所述存储器将所述数据存储到所述存储器的存储器阵列中；以及
由所述存储器从所述主机接收与所述数据相关联的ECC，所述ECC在所述存储器的第一配置中不被存储在所述存储器阵列中，并且在所述存储器的第二配置中被存储在所述存储器阵列中。
69.一种用于操作ECC功能的方法，包括：
在执行计算功能时，由存储器向主机提供被存储在所述存储器的存储器阵列中的数据；
在执行计算功能时，由所述存储器经由读取ECC信号连接向所述主机提供与所述数据相关联并被存储在所述存储器阵列中的ECC，所述读取ECC信号连接被配置为：在写入操作中，从所述主机向所述存储器提供数据掩码。
70.一种用于操作ECC功能的方法，包括：
在执行计算功能时，由存储器从主机接收数据；
由所述存储器经由写入ECC信号连接从所述主机接收与所述数据相关联的ECC；
将所述数据和所述ECC存储到所述存储器的存储器阵列中，所述写入ECC信号连接被配置为：在读取操作中，向主机提供数据选通。
71.一种用于操作ECC功能的方法，包括：
在执行计算功能时，由主机从存储器接收数据；以及
由所述主机经由读取ECC信号连接从所述存储器接收与所述数据相关联的ECC，所述数据和所述ECC被存储在所述存储器的存储器阵列中，
所述读取ECC信号连接被配置为：在写入操作中，从所述主机向所述存储器提供数据掩码。
72.一种用于操作ECC功能的方法，包括：
在执行计算功能时，由主机向存储器提供数据；以及
由所述主机经由写入ECC信号连接向所述存储器的存储器阵列提供与所述数据相关联的ECC，所述写入ECC信号连接被配置为：在读取操作中，向所述主机提供数据选通。
CN202080060019.9A 2019-08-30 2020-08-11 具有系统ecc的存储器 Pending CN114365225A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962894625P 2019-08-30 2019-08-30
US62/894,625 2019-08-30
US16/944,110 US11372717B2 (en) 2019-08-30 2020-07-30 Memory with system ECC
US16/944,110 2020-07-30
PCT/US2020/045815 WO2021041023A1 (en) 2019-08-30 2020-08-11 Memory with system ecc

Publications (1)

Publication Number Publication Date
CN114365225A true CN114365225A (zh) 2022-04-15

Family

ID=74679876

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080060019.9A Pending CN114365225A (zh) 2019-08-30 2020-08-11 具有系统ecc的存储器

Country Status (5)

Country Link
US (1) US11372717B2 (zh)
EP (1) EP4022438A1 (zh)
CN (1) CN114365225A (zh)
TW (1) TW202113862A (zh)
WO (1) WO2021041023A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10992298B1 (en) * 2019-10-18 2021-04-27 Gowin Semiconductor Corporation Method and system for providing wireless FPGA programming download via a wireless communication block
US11728003B2 (en) * 2020-05-12 2023-08-15 Qualcomm Incorporated System and memory with configurable error-correction code (ECC) data protection and related methods
WO2023102310A1 (en) * 2021-11-30 2023-06-08 Qualcomm Incorporated Hybrid memory system with increased bandwidth
US20230395182A1 (en) * 2022-06-02 2023-12-07 Micron Technology, Inc. Differential strobe fault indication
US20240126438A1 (en) * 2022-10-18 2024-04-18 Qualcomm Incorporated Metadata registers for a memory device

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4059473B2 (ja) * 2001-08-09 2008-03-12 株式会社ルネサステクノロジ メモリカード及びメモリコントローラ
US7636262B2 (en) * 2007-10-25 2009-12-22 International Business Machines Corporation Synchronous memory having shared CRC and strobe pin
US8132074B2 (en) 2007-11-19 2012-03-06 Intel Corporation Reliability, availability, and serviceability solutions for memory technology
US20110088008A1 (en) * 2009-10-14 2011-04-14 International Business Machines Corporation Method for conversion of commercial microprocessor to radiation-hardened processor and resulting processor
US9274715B2 (en) * 2013-08-02 2016-03-01 Qualcomm Incorporated Methods and apparatuses for in-system field repair and recovery from memory failures
KR102127455B1 (ko) * 2013-12-11 2020-06-26 삼성전자주식회사 반도체 메모리 장치 및 그것의 테스트 방법
US9984768B2 (en) * 2014-10-20 2018-05-29 Sandisk Technologies Llc Distributing storage of ECC code words
US10061645B2 (en) 2015-06-30 2018-08-28 Qualcomm Incorporated Memory array and link error correction in a low power memory sub-system
US9965352B2 (en) 2015-11-20 2018-05-08 Qualcomm Incorporated Separate link and array error correction in a memory system
US10331517B2 (en) * 2016-08-26 2019-06-25 Qualcomm Incorporated Link error correction in memory system
US10387242B2 (en) 2017-08-21 2019-08-20 Qualcomm Incorporated Dynamic link error protection in memory systems
KR102629405B1 (ko) * 2018-11-09 2024-01-25 삼성전자주식회사 반도체 메모리 장치, 메모리 시스템 및 반도체 메모리 장치의 동작 방법
US11126498B2 (en) * 2019-02-19 2021-09-21 Micron Technology, Inc. Memory device with configurable error correction modes
US11210093B2 (en) * 2019-04-08 2021-12-28 Micron Technology, Inc. Large data read techniques
US11416333B2 (en) * 2019-08-22 2022-08-16 Micron Technology, Inc. Semiconductor device with power-saving mode and associated methods and systems
KR20210026201A (ko) * 2019-08-29 2021-03-10 삼성전자주식회사 반도체 메모리 장치, 이를 포함하는 메모리 시스템 및 이의 리페어 제어 방법
US11656673B2 (en) * 2019-12-30 2023-05-23 Micron Technology, Inc. Managing reduced power memory operations
US11728003B2 (en) * 2020-05-12 2023-08-15 Qualcomm Incorporated System and memory with configurable error-correction code (ECC) data protection and related methods

Also Published As

Publication number Publication date
WO2021041023A1 (en) 2021-03-04
EP4022438A1 (en) 2022-07-06
TW202113862A (zh) 2021-04-01
US11372717B2 (en) 2022-06-28
US20210064463A1 (en) 2021-03-04

Similar Documents

Publication Publication Date Title
CN107924698B (zh) Dram设备、错误校正管理的方法和存储器控制器
US11372717B2 (en) Memory with system ECC
US10496473B2 (en) Extracting selective information from on-die dynamic random access memory (DRAM) error correction code (ECC)
CN110148434B (zh) 半导体存储器件、存储系统和操作半导体存储器件的方法
KR102553704B1 (ko) 에러 타입에 기초하는 ecc의 동적 적용
JP5222099B2 (ja) トランスペアレントｅｃｃメモリシステム
CN115987299B (zh) 错误检测码生成电路以及包括其的存储器系统
US8392796B2 (en) Reliability, availability, and serviceability solution for memory technology
US9704563B2 (en) Apparatus, method and system for performing successive writes to a bank of a dynamic random access memory
US20110246857A1 (en) Memory system and method
US11728003B2 (en) System and memory with configurable error-correction code (ECC) data protection and related methods
CN116745849A (zh) 存储器装置保护
CN114556475A (zh) 用于将数据写入到存储器的设备及方法
JP2008192206A (ja) 半導体記憶装置
TW202329106A (zh) 記憶體系統及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination