CN114362274A - 放电控制电路、对应的系统、车辆和方法 - Google Patents

Abstract

本公开的实施例涉及放电控制电路、对应的系统、车辆和方法。在实施例中，电路包括驱动电路，该驱动电路被配置为被耦合到电子开关的控制端子并且被配置为将放电信号施加到控制端子，导致电子开关变为导电并且提供用于通电元件的电气放电路径；感测节点，被配置为被耦合到控制端子并且被配置为感测控制端子处的电压以及被耦合在感测节点与驱动电路之间的反馈网络，其中反馈网络包括比较器电路，该比较器电路被耦合到感测节点并且被配置为将在感测节点处感测的在控制端子处的电压与参考阈值进行比较，并且分别响应于控制端子处的电压高于或低于参考阈值来提供具有第一值和第二值的比较信号，其中驱动电路被配置为根据比较信号产生放电信号。

Description

放电控制电路、对应的系统、车辆和方法

相关申请的交叉引用

本申请要求于2020年9月29日提交的意大利专利申请No.102020000022966的权益，该申请通过引用并入本文。

技术领域

本说明书涉及放电电路。

背景技术

用于EV的牵引逆变器可以包括高压(HV)电容器，当前称为直流(DC)链路电容器，简称为DC链路。

这种电容器可以是相当“巨大”的部件，具有高电容值(1mF或甚至更大)，该电容器可以被充电到(例如，超过800V的)高电压。

各种情况，诸如：电机“点火”关断、电源丢失(例如，12V)，控制器(例如，MCU)“僵死”受益于电容器快速放电。

通常，在不充分放电可能导致危险状况(诸如，生成的不期望的电机扭矩或驾驶员、乘客或任何操作者暴露于电击)的所有状况下，期望对DC链路进行快速放电。

尽管不是强制性规范，但是在不到1秒内将DC链路电压放电到60V以下有助于避免电击危险，并且经常被选择作为基于丰富经验的有利选项。

通过在车辆电机的每一相“腿”上有意地执行直通来主动放电DC链路电压是可以被考虑用于该目的的选项。该行为可能有点类似于硬系统故障，否则由于可能存在火灾危险是不合乎需要的；事实上，如果控制不当，直通期间的电流可能很容易在数百纳秒内达到数kA。

在单次迭代中对DC链路放电几乎不可行，并且可以考虑PWM(脉宽调制)策略，其中高侧(HS)开关被保持永久ON(即，导电)，并且低侧(LS)驱动器利用施加PWM的信号被接通和关断，以便生成间歇性直通。

观察到这种PWM动作的定时可能是关键的。输出级中的电流可以以10A/ns的斜率增加，并且控制电流演变的准确度不够容易导致严重损坏。此外，很难以可靠的方式预测直通放电期间电流的斜率。

事实上，这种参数取决于许多因素，即：放电期间的DC链路电压，放电回路的寄生电感值、环境温度、HS/LS驱动器输出电流特性、和/或HS/LS驱动器输入栅极电荷特性。

所有这些实体是相互关联的并且可能在直通放电期间快速变化，这不利于实现实时估计和补偿策略。

理论上，能够施加具有在数十kHz范围内的频率和数个ns的分辨率的PWM信号的相关联的控制器(诸如，MCU)可能提供这种精确控制。

这种方法几乎不可行，因为各种因素会导致PWM信号持续时间(主要在“接通”时间，T_ON)中的不确定性，即：从MCU到栅极驱动器的输入的PCB迹线的传播延迟、栅极驱动器电路的传播延迟，这可以经由模拟和数字栅极、被连接在栅极驱动器的输出与HV开关(HS/LS)的输入之间的充电/放电中的变化、和/或HV开关输入特性(诸如，栅极电荷)中的变化的混合来实现。

上述所有量都受制于工艺和温度分布，并且由上述量的组合产生的不确定性通常太高而无法满足与精确方式控制放电电流相关的应用规范。

因此，由于从MCU输出到HV开关输出电流的传递函数引入的不确定性，即使是能够生成具有理论上无限准确度的信号的理想控制器也将以无效而告终。

此外，经由开环策略实现准确定时将涉及台架实验，并且将被暴露于温度和过程传播。

基于驱动器温度感测和过热保护的闭环策略将以其它方式导致缓慢且无效的机制，这是因为外部驱动器将不可避免地靠近或超出安全操作区域或SOA操作。附加地，基于温度感测的闭环策略可能涉及所谓的“估计观测器”，其中驱动器温度的增加表示指示过电流现象的强度的影响。

当调节“接通”电阻时限制温度升高，电子开关(诸如，场效应晶体管)中的Rdson可以涉及昂贵的冷却系统，这可以对系统的总成本有影响。

最后，旨在使用两级关断方法限制电流峰值的策略将导致HV驱动器过载，最终导致可靠性问题。

通过降低HV驱动器的栅极驱动电压来增加HV驱动器等效电阻是降低电流斜率和峰值的有效技术。

然而，在这样做时，传导损耗急剧增加，导致可能的SOA(SOA＝安全操作区域)违规。

能够在不使用附加的电路装置的情况下实现DC链路有源放电同样是合乎需要的，因为这可以导致最终物料清单(BoM)的节省。

诸如中国专利申请No.109713886 A、No.109245505 A或No.111244927 A的文件是该领域中现有技术的示例。

发明内容

实施例在解决上文概述的各种问题方面做出贡献。

实施例提供了用于电动车辆(EV)的牵引系统或利用用于过滤或稳定性目的的高压通电元件的功率转换系统。

进一步的实施例提供了任何类型的装置，其中出于功能和/或安全目的的快速断电是期望的特征。

其他实施例提供了对应的系统。用于电动车辆(EV)的牵引系统可以是这种系统的示例。

一个或多个实施例可以涉及对应的车辆，诸如电动车辆(EV)。

一个或多个实施例可以涉及对应的方法。

一个或多个实施例有助于基本上利用已经存在的功能驱动器级的HV转换器中的DC链路电容器的快速放电。

一个或多个实施例涉及基于快速闭环控制的放电策略，其有助于输出级电流的控制，这转而有助于在整个放电过程期间在安全操作区域(SOA)中的HV驱动器的操作。

一个或多个实施例采用基于对施加到外部驱动器的控制端子(栅极)的实际占空比的监测的控制策略，这种控制策略对传播延迟不敏感。

一个或多个实施例可以被嵌入到集成电路(IC)中，该集成电路具有在系统等级有助于DC链路放电功能的能力，与现有解决方案相比具有降低的复杂性和风险。

更一般地，一个或多个实施例可以在系统(例如DC/DC或AC/DC或DC/AC转换器)中被实现，在这些系统中，通电元件需要在与正常操作时间几乎不兼容的短时间内被放电。

与常规解决方案相比，一个或多个实施例可以导致更便宜的BoM：这可能与没有考虑(附加的)有源放电电路装置的事实有关。

为此，一个或多个实施例可以类似地导致PCB空间的减少，只要可以避免附加的有源放电电路装置(例如，数个电阻器和功率MOS晶体管)。

一个或多个实施例可以对应地导致在故障时间(FIT)方面的改善的性能：更少的部件涉及更少的FIT。

一个或多个实施例可以采用快速闭环策略，该策略可能对低电压(LV)域电路的传播延迟和过程扩展不敏感。

一个或多个实施例不涉及使用隔离的比较器向MCU“报告”温度或相电压，只要根据需要可以在HV域中实现对应的功能。

一个或多个实施例有助于监测(例如，采用MC引脚)被施加到外部驱动器的控制端子(栅极)的实际占空比。

一个或多个实施例可以包括(快速)模拟比较器，当感测栅极电压时，该模拟比较器有助于快速反应时间。

一个或多个实施例涉及包括可编程模拟延迟和离散逻辑门的简单混合信号电路。

如上所述，一个或多个实施例依赖于在HV域中实现的闭环策略，该闭环策略对所有LV域电路的过程和温度扩散不敏感。

在一个或多个实施例中，这种实现有助于在整个放电过程期间在安全操作区域(SOA)中操作外部开关。

再次回顾的是，虽然电动车辆(EV)中的牵引系统在下文中将主要通过实施例的可能的使用环境的示例的方式被提及，但实施例不限于该可能的使用环境。如上所述，例如，一个或多个实施例可以被施加在采用用于滤波或稳定性目的的高压通电元件的功率转换系统中，或者更一般地，在涉及用于功能和/或安全目的的快速断电的那些应用环境中。

附图说明

现在将参考附图仅通过示例的方式描述一个或多个实施例。

图1是用于电动车辆(EV)的牵引系统的功能框图，该框图是实施例的可能的使用环境的示例；

图2是实现如图1所示的解决方案的方法的示例电路图；

图3和图3A是实施例的示例性电路图；并且

图4和图5包括信号的可能的时间行为的各种时序图示例。

具体实施方式

在随后的描述中，说明了一个或多个具体细节，旨在提供对本描述的实施例的示例的深入理解。这些实施例可以在没有一个或多个具体细节的情况下被获得，或者通过其他方法、部件、材料等被获得。在其它情况下，未详细说明或描述已知的结构、材料或操作，以便将不模糊实施例的某些方面。

在本说明书的框架中对“实施例”或“一个实施例”的引用旨在指示关于该实施例描述的特定配置、结构或特征被包括在至少一个实施例中。因此，在本说明书的一个或多个点中可能呈现的短语(诸如，“在实施例中”或“在一个实施例中”)不一定指代一个相同的实施例。

此外，在一个或多个实施例中，可以以任何适当的方式组合特定的构象、结构或特性。

本文使用的标题/参考文献仅是为了方便而提供，因此不限定保护的范围或实施例的范围。

图1是用V表示的电动车辆(EV)的牵引系统的功能框图，其轮廓以虚线被示意性地再现。

在这方面，再次回顾的是，虽然在该示例性描述中将主要讨论电动车辆(EV)中的牵引系统，但是实施例不被限于该可能的使用环境。

如所指出的，例如，一个或多个实施例可以被施加在采用用于滤波或稳定目的的高压通电元件的功率转换系统中，或者更一般地，在涉及用于功能和/或安全目的的快速断电的环境中。

如本文所例示的系统的核心由(多相)电动机M表示，该电动机M由基于包括集成电路(半导体芯片或裸片)的电子电路装置的驱动链驱动。

如图1所示的这种驱动链可以包括，例如：

低压(LV)管芯安全机构的集合100，

第一高压(HV)管芯组102，被配置为提供诸如针对高电压的过电压监测(OV VH)/欠电压(UV)监测、针对低电压的欠电压监测(UV VL)、热关断、看门狗等功能，

制动控制104，

第二高压(HV)管芯组106，被配置为提供诸如去饱和(DES)、电流感测(过电流/短路-ISEN)、过温(TSEN OT)以及如下讨论的直通放电等功能，和/或

第三高压(HV)管芯组108，被配置为提供诸如有源VDS/VCE钳位(VCECLAMP)、针对低电压的过电压监测(OV VL)、栅极指令电压监测器(VGE)等功能。

VGE是检查接收到的栅极驱动逻辑命令与HV驱动器栅极的状态的一致性的安全机构。例如，如果HV驱动器从控制逻辑接收关断命令，则HV驱动器的栅极电压应在定义的(可能是可编程的)过滤时间内降至“关断”阈值以下。

将另外理解的是，除了下面详细讨论的直通放电功能(其可以有利地被包括在第二高压管芯组106中)之外，图1中所示的布置可以在本领域中被认为是常规的，因此无需在此提供更详细的描述。

用于驱动电动机M的电动车辆(EV)的牵引逆变器可以是这种传统布置的示例，该电动机包括三组(或“相”)绕组，这些绕组经由相应的电子开关(诸如，功率晶体管)通电。

为了呈现和解释的简单性，该描述将主要涉及单相(和单个开关)，另外应理解，本文讨论的相同原理可以被扩展到多个相/开关。

此外，应当理解，图1中所示的仅仅是实施例的多种可能的使用环境中的一个背景的示例：如所指出的，一个或多个实施例可以在系统(仅举数个例子，DC/DC或AC/DC或DC/AC转换器)中被实现，其中通电元件被期望在短时间内放电。

如图2所示(并且为了简单起见再次参考图1中举例说明的使用环境)，这种通电元件可以包括高压(HV)电容器，当前称为直流(DC)链路电容器，或简称为DC链路。如上所述，这种电容器可以是可以被充电至高电压(例如，超过800V)的具有高电容值(1mF或甚至更大)的相当“巨大”的部件。

一个或多个实施例提供直通放电功能，该功能可以结合隔离栅极驱动器10有利地被实现，隔离栅极驱动器10在低压侧LV与高压侧HV之间提供电流隔离，高压侧HV包括被布置在高压轨HV+与HV-之间的两个功率开关Q1和Q2，电容器LC被耦合在高压轨之间。

两个功率开关Q1、Q2可以包括功率晶体管，诸如(碳化硅或SIC)功率MOSFET或绝缘栅双极晶体管(IGBT)。

在图2所示的示例性情况下，被指定为Q1和Q2的两个功率开关是电机M的“相”开关的示例，电阻器R与电容器Qg的并联连接是Q2的栅极的示例。

应当注意，在如本文例示的布置中，晶体管Q1和Q2不表示用于实现直通放电功能的附加的开关：在如本文例示的布置中，晶体管Q1和Q2是用于驱动电气负载的“功能”开关。

例如，晶体管Q1和Q2可以是驱动电机M的“U”相的开关，其它开关对(当前被称为Q3/Q4和Q5/Q6，为简单起见不可见)被用于分别地驱动电机M的“V”相和“W”相。

如下所述，这些开关(晶体管)对还可以提供ASC(异步停止命令)特征。这是在存在妨碍电机扭矩的有效控制的情况下制动电机M的安全特征。

如本文所例示的直通放电技术可以在三相上被并联实现，因此该技术可以在直通期间协作对DC链路进行放电。

在图2中例示的电路中，直通命令IN+可以被生成为(由控制器C(诸如，被包括在图1中所示的系统中的MCU)作为备份产生的)功能信号，具有比任何其它安全机构更少的优先级。例如，低电压(LV)域中的备份MCU可以(以本领域技术人员本身已知的方式)生成IN+信号作为要被转换成直通脉冲的PWM信号。

在一个或多个实施例中，例如，直通功能可以经由冗余逻辑(诸如，安全MCU)在HV域中有利地被实现。

作为示例，一个或多个实施例可以利用BRAKE引脚(当前用于实现先前讨论的ASC功能)以便触发直通动作。这可以涉及利用能够区分ASC请求和直通请求的双阈值比较器(参见下面讨论的图3A)来实现“模糊”逻辑电路。

与常规解决方案相比，这种解决方案有利地使用单个引脚来实现两个功能，而在引脚数目方面没有损失。

一个或多个实施例有助于在HV侧上利用与ASC功能相同的信号路径来完全地实现直通功能，而不损害时间分辨率。

应当注意，在HV侧上的BRAKE引脚(专用于ASC)可以被视为常规特征。然而，使用该引脚进行直通会受到BRAKE比较器和相关联的预驱动器级的传播延迟(以及相关的不确定性)的影响。一个或多个实施例可以通过采用闭环布局来解决该问题，其中BRAKE引脚被用于触发直通动作，而经由闭环补偿延迟。

直通命令也可被视为安全路径信号，例如，高压(HV)域中的备份MCU施加的信号(诸如，PWM制动信号(参见图1中的框104))要被转换为直通脉冲。

如前所述的架构可以受益于被包括在功能路径中的直通信号，该功能路径具有由功能路径的实现所规定的优先级，直通信号不会将相关联的有限状态机(FSM)移动到安全LCKO状态(安全锁定，本质上是强制关断退出)并且在下一个PWM上升沿处自动发生重新接合。

应当注意，使用受控制的直通动作对DC链路进行放电在本领域中本身是常规的。

例如，该动作可以涉及，通过调制提供放电路径的晶体管的RDSon来控制峰值放电电流，利用2LTO(双电平关断)技术降低栅极电压。

一个或多个实施例有助于在SOA(“安全操作区域”)中维持放电开关。

有利地，一个或多个实施例可以避免“屏蔽”可能与直通功能相冲突的过电流/去饱和诊断功能。事实上，在一个或多个实施例中，只要峰值被系统视为“功能”值，峰值电流将不触发保护。

一个或多个实施例有助于维持诊断优先级不变，这导致更安全的系统操作。至少原则上在一个或多个实施例中，甚至可以通过外部开关的过电流或去饱和保护的介入来补救导致不期望的高放电电流的直通功能的错误配置。

实现如本文所讨论的DC链路放电功能的感兴趣的因素在于当避免2LTO(两级关断)技术的固有缺点时通过控制放电开关的开关接通时间(其可以被直接管理)来限制放电电流，其中可以通过低侧开关的RDSon(导电时开关的漏源电阻)限制电流。

如所讨论的，这种限制峰值电流的方式有许多缺点，鉴于当前趋向于更小的开关(SiC/IGBT/MOSFET)的趋势，这些缺点变得特别明显：对于相同的RDSon值，较小的开关表现出降低的抗短路能力。因此，非常需要维持开关的SOA操作。

为此，一个或多个实施例可以采用一种方法，其中：

高侧开关HS被强制进入稳定的“接通”(导电)状态；

PWM(脉宽调制)信号被施加到低侧开关LS，使得低侧开关LS的T_ON值(开关导电)高于所需的接通时间，只要可以经由如下面结合图4和图5讨论的内部钳位动作获得该“真实的”接通时间。

当然，一个或多个实施例可以采用互补方法，其中低侧开关LS被强制处于稳定的”接通”状态并且PWM信号被施加到高侧开关HS。

两种策略都可以被认为是可行的，以执行有效的直通放电。

在某些实施例中，系统软件可以根据开始程序之前的初始场景(例如HS/LS开关的状态、短时故障的存在以及影响放电策略的选择的其他因素)来选择任一的策略。

可以经由LV侧(举例来说，参见图2)和HV侧上的“安全”逻辑C利用如先前讨论的经由BRAKE信号保持的ASC能力管理相关的ON/OFF信号。

应当注意，LV域中的安全逻辑将在实现直通动作之前禁用相关的互锁。相反，利用HV域中的安全逻辑，在LV管芯中实现互锁并且因此被旁通。

还应当注意，在一个或多个实施例中，不需要管理关于VH UV的BRAKE优先级，只要一个或多个实施例不涉及调制电压VH。

如所讨论的，通过参考对牵引逆变器的示例性但非强制性应用，一个或多个实施例旨在解决响应于某些条件可能出现的问题(例如，电机“点火”中断或关断、IGN关断)，(例如，当车辆V未被供电时)期望对DC链路(本质上是电容器LC)放电以应对高压或HV域中不期望的高能量存储。

如反复提到的，这种电容器可以是相当“巨大”的部件，具有高电容值(1mF或更大)，该电容器可以被充电到(例如，超过800V的)高电压。

在图1中举例说明的布置中，可以(已经)为一般安全目的提供(例如，通过泄放电阻器实现的)被动放电功能。这有利于恒定但相当缓慢的放电路径。

例如在碰撞(汽车碰撞)的情况下或当电子控制单元(ECU)的高压保护罩出于维护目的而被移除时，还可以根据“使能”动作提供主动放电功能。例如，可以通过专用开关来实现这种主动放电功能，该专用开关的能量由串联电阻器限制。这种功能可以在不到1s的时间内将DC链路电压降到60V以下，以防止触电风险。

可以在(被安装为低侧的)基于HV NMOS的板上实现这种主动放电功能并且该主动放电功能被配置为通常不活动(关断)，这是因为互锁使栅源电压(VGS)短路。

响应于HV安全盒盖被打开，利用从DC链路电压自生成、并且通过利用NMOS晶体管维持导电(接通)的放电二极管钳位的VGS来释放互锁，直到DC链路被完全地放电为止。

一个或多个实施例利用牵引模块“相”开关来对DC链路(快速地)放电，同时避免由于不受控制的放电电流而导致(严重)损坏的风险。这种方法有利于降低成本，并且利用精确的直通定时控制，以便不会因重复的过电流事件而对相开关施加过大的压力。

如在先前讨论的主动放电的情况下，在图1中例示的环境中，因此可以使用电机M的“腿”中的三相开关代替LS NMOS晶体管。

在一个或多个实施例中，(相)互锁被暂时地禁用，其中高侧HS(分别地，低侧LS)保持永久导电(接通)并且低侧LS(分别地，高侧HS)在PWM模式下交替地接通/关断以根据需要生成直通。

如先前所讨论的，在如本文所例示的一个或多个实施例中，电流不经由电阻器被限制并且可以通过准确地调制直通时间间隔来控制。

这有助于考虑放电电流可以以10A/ns的斜率上升的事实，这相当于在400ns内达到高达4kA的值，这可能导致严重损坏。

此外，一个或多个实施例有助于提供放电开关的导电时间的闭环控制。

这使得可以避免意外情况，在该意外情况中向该开关发送的“接通”命令可能受到不准确估计的传播延迟，从而开关可能在接收到“接通”命令后立即被不期望地强制为“关断”状态的点，或者甚至阻止接收“接通”命令，从而保持在“关断”状态。

如所讨论的(并且通过参考图1和图2中总体上示出的应用场景)，可以在HS驱动器和LS驱动器两者上临时地禁用互锁功能。

有利地，一个或多个实施例可以与STMicroelectronics集团的公司(参见st.com)的商品名称L9502和L9502B下的当前可用类型的隔离栅极驱动器结合应用，例如使用指定的LV SPI reg映射的寄存器映射中的IN_M_DIS位(安全潜在寄存器——对安全功能有影响的配置，因此在“锁定”键下以便防止对这些寄存器的不期望的访问)。

在L9502/L9502B隔离式栅极驱动器中，HS FET可以被永久地接通，而DES/ISEN(用于过电流/短路的去饱和)保护将被激活并且根据需要被配置。可以利用低占空比的PWM(例如20kHz)信号驱动LS FET，这对应于T_ON与T_OFF相比的减少值。有利地，由相关联的控制器(MCU)生成的T_ON的值被选择为高于整个链的传播延迟。在依赖于L9502/L9502B平台的实施例的情况下，选择(至少)10μs的T_ON值有助于正确操作，避免不期望的“跳过”脉冲。

这可能导致具有如下所讨论调制的脉冲持续时间的高达50％的占空比。

可以提供在HV侧上的专用电路，该电路被配置为使用可编程的延迟来钳位(例如，LS)输出脉冲持续时间。

在一个或多个实施例中，可以选择延迟以将输出电流峰值限制为安全操作值。

有利地，除了在错误配置的情况下，DES/ISEN保护在直通放电期间不被触发，在这种情况下DES/ISEN保护可以被配置为被接管并且保护牵引模块免受不期望的损坏。

图3是放电电路20的实施例的电路图示例，该电路图示例可以被有利地包括在如图1和图2所示的布置中。

再次注意，对这种布置的引用不应被解释为对实施例的限制：一个或多个实施例可以在系统(只是为了举数个示例，DC/DC或AC/DC或DC/AC转换器)中被实现，其中通电元件被期望在短时间内放电，即为了功能和/或安全目的快速断电的系统是期望的特征。

为此，图3更一般地涉及放电电路(整体20)，该放电电路被配置为经由至少一个电子开关SP对通电元件(这里是DC链路电容器LC，以虚线示出)放电。

作为示例，在如图1(以示例性和非限制性方式)所示的操作环境中，电子开关SP可以是电动车辆V的电机M的“相”开关中的一个相开关，该电动车辆V被配置为根据本领域常规的空间矢量调制方案被操作。

这样的电子开关SP包括控制端子G_SP(在基于Si或SiC——或者如本文所示例的IGBT的场效应晶体管的情况下为栅极)。

简而言之，如图3所示的放电控制电路20包括电子开关对21、22(例如P型和N型的功率MOSFET晶体管)。

如图2所示，这种电路20可以被集成作为预驱动器级(例如，在如先前重复讨论的L9502/L9502B类型的器件中)并且被耦合到包括开关Q1和Q2的放电电路。例如，图3中例示的电路20可以被配置为(预)驱动牵引逆变器中的相应的开关Qx，从而可以在牵引逆变器中提供六个电路20用于驱动电动机中的U、V和W相，每个相包括两个开关(诸如，Q1和Q2)。

为了简单和易于解释，下面将讨论被耦合到单个(放电)开关SP的单个电路20的结构和操作。

如图3所示的电路20包括：

第一(高侧或HS)开关21，被耦合在第一(高侧)电压节点VH与第一输出节点VO+之间，以及

第二(低侧或LS)开关22，被耦合在第二输出节点VO-与第二(低侧)电压节点VL之间。

开关21、22具有其控制端子(在场效应晶体管(诸如，MOSFET)的情况下为栅极)被耦合到(经由电压节点VH和节点VON以及分别地经由电压节点VON和电压节点VL供应的)相应的驱动电路31、32的输出。

驱动电路31、32转而由栅极驱动逻辑电路40控制，(以本领域技术人员已知的方式生成的)命令信号i_gate_cmd被施加到该栅极驱动逻辑电路40。

开关驱动/类型(例如，p型和n型)被配置为使得开关21、22可以被接通和关断(被制成导电和不导电)以改变(经由电阻器RCHG和RDCHG)被施加到电子开关SP的控制端子G_SP(在场效应晶体管如功率MOSFET的情况下为栅极)的节点VO+、VO-处的电压。

也就是说，如本文所例示的预驱动器输出级包括推挽级，该推挽级包括形成“分离”输出(VO+/VO-)的开关21和22。可以经由VO+输出实现G_SP接通，并且可以通过改变RCHG电阻值来修整转换速度。类似地，可以经由VO-输出实现G_SP关断，并且可以通过改变RDCHG电阻值来调整转换速度。

虽然在本文例示为MOSFET，但是开关SP可以包括任何类型的压控功率元件(例如，常规MOSFET、碳化硅(SiC)MOSFET、绝缘栅双极晶体管(IGBT)或氮化镓(GaN)晶体管)。

如上所述，开关SP可以被包括在电动机(诸如，图1中的M)的“相”中的一个相(例如，称为接地GNDS)中。

另外要注意的是，开关SP和通电元件(在DC链路电容器的情况下是相当“巨大”的部件)两者都可以是与实施例不同的元件。

附图标记50表示比较器，该比较器被配置为将电子开关SP的控制端子(栅极)处的电压与以本领域技术人员本身已知的方式产生的参考值V2LTO进行比较：如先前重复讨论的，出于安全/诊断目的，这种比较器可能已经被包含在L9502/L9502B隔离栅极驱动器中作为2LTO比较器。

附图标记60总体上表示被耦合到比较器50的输出的(可编程的)延迟电路。

可编程延迟电路60可以以本领域技术人员已知的任何方式被实现，以便生成快速可编程延迟。

反相器链或电容器/电流电路是这种延迟的可能实现的示例。

在一个或多个实施例中，延迟电路60可以包括模拟延迟(RC低通电路)，可以经由信号i_shoot_dly来控制(复位)该模拟延迟。

信号i_shoot_dly可以(以本领域技术人员本身已知的方式)以延迟电路60施加受控制的延迟(例如，在0ns-70ns范围内选择的延迟)的方式产生，在5ns-10ns的选择的步数中)。

来自比较器50的(可能的)延迟输出(作为i_shoot_comp)被施加到包括与门70的栅极控制逻辑，该与门70在其输入处接收信号i_shoot_comp的逻辑补码、被施加到驱动逻辑电路40的命令信号i_gate_cmd，以及直通使能信号i_shoot_en，可以如下面结合图3A所讨论的那样生成直通使能信号i_shoot_en。

来自与门70的输出作为PRESET信号(低电平有效)被施加到由命令信号i_gate_cmd计时的触发器80。

数字延迟78被图示为作用于被施加到触发器80的时钟输入的i_gate_cmd信号。数字延迟78解决同步问题并且(仅)在栅极70已经将复位命令释放到预设输入(低电平有效)之后导致时钟脉冲到达触发器80。

触发器80的输入D被耦合到接地并且来自触发器80的输出Q被施加到驱动逻辑电路40作为o_gate_cmd信号，可以根据下面的真值表(以本身已知的方式)生成o_gate_cmd信号。

在触发器80被禁用的情况下，例如响应于i_shoot_en＝0，o_gate_cmd信号假设其非活动状态(在所示的示例性情况下，这是高电平：高电平意味着推/拉级在驱动器的栅极上强制低电压，只要所示的HS是PMOS)。

因此，如图3中例示的电路20的操作经由用于直通操作(混合模拟-数字类型)的栅极控制电路根据两个数字信号(例如，串行外围接口或SPI信号)被控制，即：

直通使能信号(SHOOT_EN)，诸如被施加到触发器80的i_shoot_en，以及

延迟控制信号(TSHOOT)，诸如被施加到延迟电路60的i_shoot_dly。

i_shoot_en使能信号可以是被存储在寄存器映射(shoot_en_spi，安全潜在寄存器)中的配置位。当直通动作由有权访问栅极预驱动器寄存器映射的安全控制器管理时，可能就是这种情况。

i_shoot_en使能信号还可以是由器件逻辑确定的数字信号。当直通动作由无法访问栅极预驱动器寄存器映射但可以访问栅极预驱动器的安全相关引脚(所谓的BRAKE引脚)的安全控制器管理时，可能会出现这种情况。该逻辑能够感测(如先前讨论的)BRAKE引脚断言并且使能直通，而不管shoot_en_spi。

可能的i_shoot_en实现可以涉及两种实现(通过对它们的效果进行或运算)。

例如，SHOOT_EN位可以是寄存器映射中的SLR位。当不采用SPI驱动(高压侧直通)时，这可以经由BRAKE引脚旁通。

类似地，延迟控制信号(TSHOOT)可以是L9502/L9502B隔离栅极驱动器中的3位SLR信号。

图3A示出了利用用于实现ASC(异步停止命令)功能的相同HV引脚(例如，“BRAKE”)生成直通触发信号i_shoot_en的可能方法。如这里所例示的，可以由在HV功率级(图1中的108)中实现的安全电路装置生成这种触发信号。

这种“安全”逻辑可以被配置为驱动HV栅极预驱动器的专用安全输入(例如，BRAKE)，以实现ASC功能。

这种安全功能在选择的系统场景中起作用，以便主动制动电机，导致强制停止。这是通过使转子BEMF(反电动势)短路从而快速停止电机旋转来实现的，以避免将过压现象注入电池线路并产生不需要的扭矩。

在三相系统中，例如，当强制三个LS导通时，可以实现ASC功能以强制三个HS开关关断。

BRAKE引脚被认为是这种功能的触发器。例如，三个HS预驱动器可以被编程为当BRAKE被断言时强制关断输出，而当BRAKE被断言时，三个LS开关可能被编程为强制接通输出。执行ASC功能强制三个HS接通，而三个LS被强制关断的双重或互补实现也是可能的。

在一个或多个实施例中，BRAKE引脚可以被用作用于直通脉冲的触发器，实现逻辑功能以便对应于两种不同的系统反应来区分永久接通条件(ASC功能)与短接通脉冲(直通)。

如图3A所示，可以经由双阈值比较器91、92来实现这种逻辑功能，其中输入电压对应于被施加到具有相应的“数字”和“功率”阈值(例如，被施加到反相输入)91A、92A的BRAKE输入电压。

如图3A所示，来自两个比较器91、92的输出(在来自比较器92的输出的情况下，以逻辑互补的形式)被施加到与门93的输入，与门93也接收SAFE_SEL信号(作为第三选通输入)。来自与门93的输出被施加到或门94的输入中的一个输入，该输入接收SPI使能信号shoot_en_spi作为第二输入，使得输出信号i_shoot_en是从与门93的输出与信号shoot_en_sp进行或运算得到的。

如果输入电压(BRAKE)高于“数字”阈值91A(例如，根据5V CMOS逻辑标准确定的3.5V)，但是低于“功率”阈值92A(例如，9V)，则栅极预驱动器20触发如下进一步讨论的直通脉冲的执行。

如果输入电压(BRAKE)高于“数字”阈值和“功率”阈值二者，则栅极预驱动器生成用于实现ASC功能的连续的ON条件。

这种功能本身在本领域中是常规的，这使得本文没有必要提供更详细的描述。否则将注意到，一个或多个实施例有助于利用单个HV侧引脚来实现直通和ASC功能两者，从而限制栅极预驱动器封装的HV侧上的引脚数目。

图4和图5包括各种时序图，该时序图描绘了(针对共同的横坐标时间标度)在根据本描述的实施例中可能发生的信号的可能的时间行为。

具体地，在指的是电路20的“正常”操作(未使能DC链路放电)的图4中，(从上到下)例示了以下信号：

被施加到高侧开关(此处为21)的阶梯状输入信号HS IN+，导致节点VO+处的输出信号HS VO，使得高侧开关21被设置为“接通”(导电)状态；

被施加到低侧开关(此处为22)的脉冲输入信号LS IN+：这可以被视为具有持续时间T_ON的“接通”时间(开关22导电)和频率f_PWM的PWM调制信号，

在节点VO-处同样生成的具有持续时间T_SHOOT的“接通”时间和频率f_PWM的PWM调制信号LS VO，LS IN+中的脉冲的上升时间与LS VO中的脉冲的上升时间对齐。

可以假定经由驱动电路31、32被施加到开关21和22的信号HS IN+和LS IN+是在栅极驱动逻辑40控制下响应于在正常电路操作期间被断言的信号i_gate_cmd(参见图3，左上)(以本领域技术人员本身已知的方式)产生的(直通使能信号SHOOT_EN(诸如，被施加到未被断言的触发器80的i_shoot_en))。

应当注意，在如图3所例示的电路中，不管其它因素如何，如果输入到触发器80的预设为“低”，则输出变为“1”(其对应于外部开关SP的“关断”状态)。相反，如果预设输入为“高”，则触发器的行为与传统的上升沿触发的触发器相同。

图3中例示的信号i_gate_cmd可以被认为是由两个信号的组合产生的：

来自LV域的接通/关断信号，用于组合预驱动器电路的输入IN+/IN-，

来自HV域的接通/关断信号，由感测BRAKE引脚产生。

举例来说，信号i_gate_cmd可以变为“高”是对来自LV侧的控制器或来自HV侧的“安全”逻辑的“接通”命令的响应。

这两个事件中的每个事件都可以生成对应的“接通”触发。

图4和图5是实施例的示例，其中电路操作(主要是DC链路放电操作)涉及强制高侧(HS)开关21进入稳定的”接通”(导电)状态并且施加某种被施加到低侧LS开关22的PWM信号。如前所述，一个或多个实施例可以采用互补方法，其中低侧开关LS被强制为稳定”接通”状态并且PWM信号被施加到高侧开关LS。

图5涉及直通DC链路放电操作(i_gate_cmd去断言和直通使能信号SHOOT_EN(诸如，被施加到与门70的i_shoot_en))。

为简单起见，图5从单个栅极驱动器的角度表示情况，每个栅极驱动器具有两个输入IN-和IN+来(以本领域技术人员本身已知的方式)实现互锁功能。

具体而言，为了简单起见，仅考虑执行受控制的直通动作的栅极驱动器(此处为LS栅极驱动器22)，假设互补开关(此处为HS栅极驱动器21)被控制为稳定地导通(即，导电)。

再次回顾，一个或多个实施例可以采用互补方法，其中低侧开关LS被强制为稳定的”接通”状态并且高侧开关HS执行受控制的直通动作。

在此处考虑的示例性情况下，如从低侧开关LS看到的，输入IN-表示高侧开关HS的状态(其不被直接地控制，而是被“观察”)；相反，输入IN+表示由预驱动器电路控制的低侧开关LS的状态。

通常，响应于IN-为高，如本文所示的预驱动器可以被配置为防止接通、屏蔽IN+(这当前被称为“互锁”)。如先前讨论的，一个或多个实施例可以考虑在存在直通的情况下禁用互锁。

以下信号是示例性(再次从上到下)参考直通DC链路放电操作(i_gate_cmd去断言和直通使能信号SHOOT_EN(诸如，被施加到触发器80的i_shoot_en))：

阶梯状输入信号IN-，

阶梯状输入信号IN+，

作为被施加到功率晶体管SP的控制端子的结果输出电压VO，

来自比较器50的输出电压2LTO COM，

由延迟电路60施加到与门70的输入中的一个输入的信号i_shoot_comp，

被施加到栅极驱动逻辑40的信号i_gate_cmd，

来自触发器80的Q输出的信号o_gate_cmd，以及

通过功率晶体管SP的放电电流ID。

应当注意，电压VO以相对于i_gate_cmd(和IN+)的上升沿的延迟T_{IN_OUT_DLY_LH}开始上升，这种延迟经由i_shoot_dly被设置，以达到并且保持大约等于晶体管SP的栅源电压的阈值V_GSTH的“平台”值以实现零电流切换，此后VO通过越过值V_2LTO(比较器50的参考输入)开始再次朝向电压V_H上升。

响应于此，来自比较器50的输出信号2LTO CMP利用相对于VO已经越过值V_2LTO的时刻的延迟T_{2LTO_FIL}切换(例如，从“0”到“1”)，这种延迟与(快速)比较器50的带宽有关(例如，数纳秒)。

同样，在时间T_SHOOT之后，信号i_shoot_cmp和o_gate_cmd两者都切换(例如，从“0”到“1”)，这导致VO开始从VH朝向值V_PLATEAU减小(这与V_GSTH不同，因为这是硬开关条件)，该信号保持一段时间，之后VO减小回零。

降到V2LTO以下的信号VO被来自比较器50切换回(例如，从“1”到“0”)的输出信号2LTO COMP镜像(再次延迟T_{2LTO_FIL})，随后在时间T_SHOOT之后由信号i_shoot_comp切换回(例如，从“1”到“0”)。

因此可以理解，确定放电开关SP的T_ON时间的主要因素是i_gate_cmd(图5的左侧上)和i_shoot_comp(大约在图5的中心)的两个上升沿，这导致在放电开关SP的控制端子(栅极)G_SP处的接通和关断。

在图3和图5中，可以假设HV驱动器21从GIA目的am状态开始(VO＝低，ID＝0，不传导任何电流)。

一致地，由延迟电路60延迟的快速模拟比较器50的输出(即，i_shoot_comp)假设其空闲状态(“低”)。

i_gate_cmd触发命令被认为与输出关断状态(“低”)对齐。如在此图示的，对应于触发器80的输出的信号o_gate_cmd处于OFF状态(“高”)。

本领域技术人员可以容易地设计导致相同效果的备选的实现。

在接收信号i_gate_cmd的节点处生成用于开关SP的“导通”转换的控制信号，这可以被认为是用于电路的触发输入。

以本领域技术人员已知的方式，可以由图1中的系统的任何实体生成这种触发事件。

例如，控制器(诸如，100)可以根据由其控制算法生成的PWM来触发导通。不同地，可以由栅极预驱动器(例如，通过内部定时器)中的LV/HV部分(诸如，102和104)触发导通事件。

此外，可以由在HV功率级中实现的控制逻辑(例如，框108中的安全MCU/逻辑)生成触发器件。

在这种情况下，可以将控制信号直接地馈送到框106中的栅极预驱动器的HV侧引脚。

不管触发注入点如何，如本文例示的电路20可以在其位于HV放电开关SP的控制端子(栅极)处的目的地节点处“观察”接通命令的效果。

快速比较器(诸如，50)(具有数纳秒的反应时间)能够提供由“2LTO COMP”信号报告的栅极电压状态的快速反馈。可以根据可编程电压阈值(例如“V2LTO”，其值可以被调整以适应不同类型的HV驱动器(SiC、IGBT、MOSFET等)的电路行为)进行比较。这种电压可以被明智地选择，以当HV驱动器被认为是接通时导致比较器50(仅)切换。

提供可编程延迟电路60(“T_SHOOT”)，在此被例示为RC电路(如所讨论的，备选的实现可以包括数字反相器链或电容器/电流电路)，以便进一步延迟比较器切换事件，这有助于微调HV驱动器的接通时间。

如所讨论的，信号i_shoot_comp是来自比较器50的信号2LTO COMP的(准确地)延迟版本。这提供了确定在直通期间达到(最大)电流峰值I_{SHOOT_PK}的灵活性。

因此可以通过以防止在最坏情况条件下违反SOA的方式作用于可编程延迟电路60来选择接通时间。这种可编程性有利于根据不同类型的HV驱动器(IGBT、SiC、MOSFET)微调闭环速度。

可选地，可以从闭环“排除”可编程延迟60(该量将延迟设置为零)，使得快速比较器50的输出被耦合到电路70、80而没有施加延迟。

如本文所示，由延迟电路60输出的信号i_shoot_comp驱动包括离散逻辑门/触发器/锁存器的混合信号电路70/80。

如本文所示，来自触发器80的信号o_gate_cmd在40处被耦合到功能栅极驱动路径，其目的在于以这种方式调节来自栅极驱动逻辑40的输出，以响应于经由i_gate_cmd信号生成的触发事件生成接通命令。

此外，当i_shoot_comp(来自比较器50的延迟输出)报告上升沿时，本文所示的电路生成关断命令。

注意到，在40处的功能栅极驱动路径可以被配置为在存在更高优先级信号(例如，过电流/短路/去饱和事件)的情况下忽略o_gate_cmd输入。尽管不是强制性的，但是这种策略可能是有利的，只要它有助于实现针对HV驱动器SOA违反的电路稳健性。

上述实现说明了能够在直通期间确定准确的HV驱动器导通时间的电路。电路的性能不受由图1中的系统框增加的不确定性的影响。

唯一剩余的不确定性与封闭反馈网络有关，其准确度可以在硬件设计阶段根据应用规范进行微调。

这种操作有助于响应于通过(在节点MC处)感测开关SP的栅极电压实现的反馈动作，准确控制通过开关SP的电流的强度，因此控制被施加到其上的PWM信号的实际占空比。

(在比较器50处)将这种栅极电压与参考值(V2LTO)进行比较。考虑到所涉及的电路/系统的特定特征，这有助于选择性地改变(即，编程)在60处被施加到信号的延迟，该信号被反馈到控制逻辑40以便管理开关21和22(主要是在直通操作期间的开关22)。结果，当开关SP对抗(主要由于图5中的VO的受控制的行为)放电电流ID的任何不期望的“飙升”时，开关SP可以有效地控制通电元件(例如，DC链路电容器LC)的放电。

如图5中的底部曲线所示，在一个或多个实施例中，可以利用从零上升到峰值I_{SHOOT_PK}的锯齿波近似放电电流ID，该峰值I_{SHOOT_PK}取决于由四个时间间隔之和产生的时间间隔至上的直通持续时间和寄生电感：

由VO上升到V_2LTO所花费的时间T_PLATEAU2LTO；

延迟T_{2LTO_FIL}；

时间T_SHOOT；

由VO从V_H减少到V_PLATEAU所花费的时间T_OFF加上维持V_PLATEAU的时间。

值T_{2LTO_FIL}+T_SHOOT可以被认为是PWM信号的占空比的例示，由于V_2LTO＝V_PLATEAU和关断处的类似的小误差(T_OFF可以被忽略)，因此可以在导通处设置小误差。

应当理解，时间T_PLATEAU2LTO可以被忽略，只要它在电流峰值估计中生成误差，可以通过在台架试验期间微调针对T_SHOOT和V_2LTO的值来考虑该误差。

这同样适用于周期T_{PWM_SHOOT}，即由“安全”逻辑生成的PWM信号的周期。这可以是固定的(例如，对应于20kHz)或可变的。

例如，可以考虑这样一个事实，即峰值电流I_{SHOOT_PK}将随着DC链路逐渐放电而减小，并且随着放电的进行而增加PWM频率。

事实上，假设I_{SHOOT_PK}在每个放电周期处都是恒定的，则在每个PWM周期处减去的QCycle可以被估计为：

Q_CYCLE＝(T_{2LTO_FIL+}T_SHOOT)*I_{SHOOT_PK}

假设在关断的开始处，电荷Q_{DC_LINK}＝C_{DC_LINK}*V_{DC_LINK}被存储在DC链路中(其中C_{DC_LINK}和V_{DC_LINK}是DC链路的电容和被施加到DC链路两端的电压)，导致DC链路完全放电的PWM周期N_CYCLES的数目可以被估计为：

N_CYCLES＝Q_{DC_LINK}/Q_CYCLE

作为参考，对于固定频率的PWM放电：

可以使用10kHz PWM和200ns总断开时间对600μF的DC链路放电(这可能对IGBT开关有利)；

可以使用20kHz PWM和200ns总断开时间对1mF的DC链路放电(这可能对SiC开关有利)。

事实上，DC链路电压随着DC链路放电的进行而逐渐减弱，并且电流的斜率相应地减小，使得I_{SHOOT_PK}变得越来越小。

放电电流(ID)在整个直通迭代过程中不是恒定的，只要在每个放电周期处，斜率(A/ns)和峰值(I_{SHOOT_PK})将由于DC链路两端电压的降低而降低。

为了补偿这种影响，“安全”逻辑可以实施两种策略(这些也可以被并行实现)：

增加PWM频率(减少T_{PWM_SHOOT})以便在更高的重复率下具有更小的峰值，和/或

随着DC链路电压的降低，编程更宽的直通时间(T_SHOOT)(这在访问SPI的情况下很容易)。

因此控制器逻辑可以实现可以基于DC链路电压降低T_{PWM_SHOOT}的策略。

可以通过编程更长的T_SHOOT来进一步减少放电时间，这可能涉及与DC链路电容器和牵引模块驱动器的不期望的过应力的明智权衡。

发现如本文所例示的直通放电解决方案提供了本领域中常规的主动放电的可行替代方案，具有满足实际应用场景中的放电定时规范的能力。

如本文所讨论的一个或多个实施例被发现具有成本效益，与有源放电电路相比具有提供BoM节省的能力。

即，这可能与禁用互锁的能力和/或利用现有的(2LTO)比较器(诸如，50)来生成小的导通脉冲的可能性有关。就小面积而言，经由一个或多个实施例实现的直通放电可以受益于现有的2LTO比较器的再使用。

经由一个或多个实施例实现的直通放电同样可以受益于如先前所讨论的SPI寄存器映射中的专用使能位的存在，并且由于(例如，DES/ISEN)诊断的保持存在而对安全性没有不利影响。为此，可以将消隐时间施加到EDS/ISEN诊断。例如，这种消隐时间可以高于或等于(例如，经由SPI编程的)T_SHOOT时间，使得这些诊断保持活动状态，而在直通期间被屏蔽。

通过利用现有的ADC_POL寄存器(如用于VGE监测器滤波器)可以有利地获取数字SPI寄存器。不涉及新的寄存器和/或现有通信协议的修改。

如本文所例示的电路(20)可以包括：

驱动电路装置(例如，21、22、31、32、40)，被配置为被耦合(例如，VO+、VO-、RCHG、RDCHG)到电子开关(例如，SP)的控制端子(例如，G_SP)，并且向所述控制端子施加放电信号(例如，参见图5中的VO和放电电流ID的对应的行为)导致所述电子开关变为导电并且提供用于通电元件(例如，LC)的电气放电路径，

感测节点(例如，MC)，被配置为被耦合到所述控制端子并且感测所述控制端子处的电压，

反馈网络(例如，50、60、70、80)，被耦合在所述感测节点与所述驱动电路装置之间，驱动电路装置被配置为根据在所述感测节点处感测到的所述控制端子处的电压与参考阈值(例如，V2LTO)(例如，在50处)进行比较的结果来产生所述放电信号。

在如本文所例示的电路中，所述反馈网络可以包括比较器电路(例如，50)，该比较电路被耦合到所述感测节点并且被配置为将在所述感测节点处感测的所述控制端子处的所述电压与所述参考阈值进行比较，其中比较器电路被配置为响应于在所述控制端子处的电压高于或低于所述参考阈值，分别地提供具有第一值和第二值的比较信号(例如，2LTOCOMP)。

在如本文所例示的电路中，所述反馈网络可以包括延迟电路(例如，60)，该延迟电路被耦合到比较器电路并且被配置为向所述驱动电路提供所述比较信号的延迟副本(例如，i_shoot_comp)。

这样，可以在电子开关(例如，SP)的控制端子(例如，G_SP)处准确地控制放电过程(例如，具有在0-70ns的范围内选择的延迟副本的延迟)对抗放电电流的不受控制的不期望的增加。

在如本文所例示的电路中，所述延迟电路(例如，60)可以包括可编程的(例如，i_shoot_dly)延迟电路，该延迟电路被配置为向来自比较器电路的所述比较信号施加延迟，该延迟具有从多个延迟值中选择的延迟值(例如，选择的5-10ns的延迟步数)。

在如本文所例示的电路中，所述延迟电路可以被配置为(例如，经由i_shoot_dly)被编程为向所述驱动电路装置提供来自比较器电路的具有零延迟值的所述比较信号。

在如本文所例示的电路中，所述延迟电路装置可以包括以下器件中的一种器件：

逻辑反相器链，

电容器/电流电路，和/或

RC低通网络。

在如本文所例示的电路中，所述驱动电路装置可以被配置为根据在所述通电元件的一系列放电周期中的所述比较信号(例如，参见图5中的VO响应于i_shoot_comp变为“高”而从VH开始减少)改变(即，增加和/或减少)所述放电信号(例如，参见图5中的VO)的持续时间和/或频率。

在如本文所例示的电路中，所述驱动电路装置可以被配置为响应于在放电周期的所述序列期间所述通电元件的电荷减少而改变所述放电周期的频率和持续时间中的至少一个参数。

在如本文所例示的电路中，所述驱动电路装置可以包括被配置为操作该电路的逻辑电路(例如，40)：

在功能(操作)状态中，其中驱动电路装置向所述控制端子施加PWM调制信号，导致所述电子开关交替地导电和不导电，或者

在放电状态中，其中驱动电路向所述控制端子施加所述放电信号，导致所述电子开关变为导电并且提供用于通电元件的电气放电路径。

如本文所例示的电路可以包括阈值比较器(例如，91、92)，该阈值比较器被耦合到所述驱动电路装置(例如，参见经由与门70和触发器80被施加到逻辑40的信号i_shoot_en)并且被配置为接收命令信号(例如，图3A中的BRAKE)，其中所述逻辑电路装置(40)被配置为操作：

在所述功能状态下，响应于在阈值比较器处接收到的具有第一值的所述命令信号，

在所述放电状态下，响应于在阈值比较器处接收到的具有第二值的所述命令信号。

在如本文所例示的电路中，驱动电路装置可以包括：

第一电子开关(例如，21)，被配置为(例如，VO+、RCHG)在导电状态下将所述控制端子(例如，G_SP)耦合到高侧电压节点(例如，VH)，

第二电子开关(例如，22)，被配置为(例如，VO-、RDCHG)在导电状态下将所述控制端子(例如，G_SP)耦合到低侧电压节点(VL)，

开关驱动电路装置(例如，31、32)，被配置为使所述第一电子开关和第二电子开关(两者)进入导电状态，以导致所述电子开关变为导电并且提供用于通电元件的电气放电路径。

在如本文所例示的电路中，所述第一电子开关和所述第二电子开关可以被配置为经由相应的耦合电阻器(例如，RCHG、RDCHG)被耦合到所述控制端子。

如本文所例示的系统(例如，10)可以包括：

具有控制端子(例如，G_SP)的电子开关(例如，SP)，该电子开关被配置为响应于被施加到所述控制端子的放电信号(例如，参见图5中的VO)为通电元件(例如，LC)提供电气放电路径，

如本文所例示的电路，具有被耦合(例如，参见VO+、VO-、RCHG、RDCHG)到所述电子开关的所述控制端子以向所述控制端子施加所述放电信号的所述驱动电路装置，该放电信号导致所述电子开关变为导电并且提供用于通电元件的电气放电路径。

如本文所例示的系统可以包括低压域(100，LV)和高压域(102、104、106、108，HV)，以及如本文所例示的与所述电子开关一起被包括在系统的高压域中的电路(例如，20)。

如本文所例示的系统可以包括具有被配置为经由与电动机耦合的至少一个相选择性地通电的至少一个绕组的电动机(例如，M)，其中所述电子开关(例如，SP)包括所述至少一个相开关(例如，Q1、Q2)。

配备有如本文所例示的系统的(由其供电的)机动车辆(例如，V)可以包括所述电动机(例如，M)以提供用于车辆的电力牵引功率，其中车辆包括DC链路电容器(例如，LC)，其中所述电子开关(例如，SP；Q1、Q2)被配置为提供用于所述DC链路电容器的电气放电路径。

如本文所例示的，操作电子开关(例如，SP)的方法为提供用于通电元件(例如，LC)的电气放电路径，具有控制端子(例如，G_SP)的电子开关可以包括：

向所述控制端子施加放电信号，导致所述电子开关变为导电并且提供用于通电元件(例如，参见图5中的VO和放电电流ID的对应的行为)所述电气放电路径，

(例如，在MC处)感测所述控制端子处的电压，

根据在所述控制端子(G_SP)处感测的电压，在闭环回路反馈布置中产生所述放电信号(例如，参见图5中的VO)，

其中所述方法包括：

将所述控制端子处的电压与参考阈值(例如，V2LTO)进行比较，并且分别地响应于在所述控制端子处的电压高于或低于所述参考阈值在闭环反馈布置中根据具有第一值和第二值的比较信号(例如，2LTO COMP)产生所述放电信号。

如本文所例示的方法可以包括根据所述比较信号的延迟副本(例如，i_shoot_comp)在闭环反馈布置中产生所述放电信号。

以这种方式，放电过程可以被准确地控制(例如，具有在0-70ns的范围内选择的延迟副本的延迟)对抗放电电流的不受控制的不期望的增加。

在不违背基本原理的情况下，在不脱离保护范围的情况下，可以相对于仅通过示例的方式描述的内容变化(甚至是显著变化)细节和实施例。

保护范围由所附权利要求确定。

Claims (17)

1.一种电路，包括：

驱动电路装置，被配置为被耦合到电子开关的控制端子，并且所述驱动电路装置被配置为将放电信号施加到所述控制端子，使得所述电子开关变为导电并且提供用于通电元件的电气放电路径；

感测节点，被配置为被耦合到所述控制端子，并且所述感测节点被配置为感测在所述控制端子处的电压；以及

反馈网络，被耦合在所述感测节点与所述驱动电路装置之间，

其中所述反馈网络包括被耦合到所述感测节点的比较器电路，并且所述比较器电路被配置为：

将在所述感测节点处感测的在所述控制端子处的所述电压与参考阈值进行比较，以及

响应于在所述控制端子处的所述电压高于所述参考阈值、或低于所述参考阈值，分别提供具有第一值和第二值的比较信号，以及

其中所述驱动电路装置被配置为根据所述比较信号产生所述放电信号。

2.根据权利要求1所述的电路，其中所述反馈网络还包括延迟电路，所述延迟电路被耦合到所述比较器电路，并且所述延迟电路被配置为向所述驱动电路装置提供所述比较信号的延迟副本。

3.根据权利要求2所述的电路，其中所述延迟电路包括可编程延迟电路，所述可编程延迟电路被配置为向所述比较信号施加具有从多个延迟值中选择的延迟值的延迟。

4.根据权利要求3所述的电路，其中所述延迟电路被配置为以零延迟值向所述驱动电路装置提供所述比较信号。

5.根据权利要求3所述的电路，其中所述延迟电路包括逻辑反相器链、电容器/电流电路、和/或RC低通网络。

6.根据权利要求1所述的电路，其中所述驱动电路装置被配置为根据在所述通电元件的放电周期的序列中的所述比较信号，来改变所述放电信号的持续时间和/或频率。

7.根据权利要求6所述的电路，其中所述驱动电路装置被配置为响应于在放电周期的所述序列期间所述通电元件的电荷减少，而改变所述频率或所述放电周期的所述持续时间中的至少一项。

8.根据权利要求1所述的电路，

其中，在功能状态下，所述驱动电路装置被配置为向所述控制端子施加PWM调制信号，使得所述电子开关交替地导电和不导电，或者

其中，在放电状态下，所述驱动电路装置被配置为将所述放电信号施加到所述控制端子，使得所述电子开关变为导电并且提供用于所述通电元件的所述电气放电路径。

9.根据权利要求8所述的电路，进一步包括：

阈值比较器，被耦合到所述驱动电路装置，并且所述阈值比较器被配置为接收命令信号，

其中所述驱动电路装置的逻辑电路装置被配置为：

响应于在所述阈值比较器处接收的所述命令信号具有第一值，在所述功能状态下操作所述电路，以及

响应于在所述阈值比较器处接收的所述命令信号具有第二值，在所述放电状态下操作所述电路。

10.根据权利要求1所述的电路，其中所述驱动电路装置包括：

第一电子开关，被配置为在导电状态下将所述控制端子耦合到高侧电压节点；

第二电子开关，被配置为在导电状态下将所述控制端子耦合到低侧电压节点；以及

开关驱动电路装置，被配置为使所述第一电子开关和所述第二电子开关进入所述导电状态，使得所述电子开关变为导电并且提供用于所述通电元件的所述电气放电路径。

11.根据权利要求10所述的电路，其中所述第一电子开关和所述第二电子开关被配置为经由相应的耦合电阻器被耦合到所述控制端子。

12.一种系统，包括：

根据权利要求1所述的电路，其中所述电路被耦合到包括控制端子的电子开关。

13.根据权利要求12所述的系统，

其中所述系统包括低电压域和高电压域，以及

其中所述电路与所述电子开关一起在所述高电压域中。

14.根据权利要求12所述的系统，还包括电动机，所述电动机具有被配置为经由与其耦合的至少一个相开关而被通电的至少一个绕组，其中所述电子开关包括所述至少一个相开关。

15.一种机动车辆，包括：

根据权利要求14所述的系统，

其中所述电动机被配置为提供用于所述车辆的电力牵引功率，

其中所述车辆包括在所述通电元件中的DC链路电容器，以及

其中所述电子开关被配置为提供用于所述DC链路电容器的电气放电路径。

16.一种用于操作电子开关的方法，所述方法包括：

向所述电子开关的控制端子施加放电信号，使得所述电子开关变为导电并且提供用于通电元件的电气放电路径；

感测在所述控制端子处的电压；以及

将在所述控制端子处的所感测的电压与参考阈值进行比较；以及

响应于在所述控制端子处的所述电压高于或低于所述参考阈值，分别根据具有第一值和第二值的比较信号来在闭环反馈布置中提供所述放电信号。

17.根据权利要求16所述的方法，还包括：根据所述比较信号的延迟副本来提供所述放电信号。

Images