CN114360429A - 驱动电路及显示装置 - Google Patents

Abstract

本申请公开了一种驱动电路及显示装置，其中，驱动电路包括驱动模块和单向导通模块；驱动模块包括多个时钟信号输出端；单向导通模块包括多个第一输入端和多个第一输出端，各时钟信号输出端与第一输入端一一对应连接，各第一输出端用于与GOA电路的对应时钟信号输入端连接。通过在时钟信号输出端与GOA电路输入端之间连接单向导通模块，通过该单向导通模块阻止显示面板内的电荷由GOA电路经各时钟信号输出端流入驱动模块，避免了显示面板内的电荷通过GOA电路倒灌给驱动模块，再次上电时，驱动模块为零状态响应，驱动模块在启动时工作在稳定状态，驱动模块可以正常启动。

Description

驱动电路及显示装置

技术领域

本发明一般涉及显示技术领域，具体涉及一种驱动电路及显示装置。

背景技术

显示装置一般包括显示面板以及用于驱动该显示面板的驱动电路。其中，驱动电路包括PMIC(Power Management IC；电源管理集成电路)、TCON(Timing Controller；时序控制器)、LS(Level Shift；电平转换器)等。

显示装置在生产过程中，需要经过多个项目的测试，其中一个测试为快速开关机。在测试过程中，随着开关机频率的提高，显示面板在关机后没有足够的时间，充分释放其内的电荷，导致显示面板内的电荷通过GOA电路倒灌给驱动电路的TCON、PMIC等硬件，再次上电(再次开机)时，驱动电路为非零状态响应，会影响TCON、PMIC 等硬件的相位裕度，导致驱动电路在启动时工作在不稳定状态，严重时会导致驱动电路无法正常启动。

发明内容

本申请期望提供一种驱动电路及显示装置，用于防止面板内的电流倒灌进驱动电路。

第一方面，本发明提供一种驱动电路，包括：驱动模块和单向导通模块；

所述驱动模块包括多个时钟信号输出端；

所述单向导通模块包括多个第一输入端和多个第一输出端，各所述时钟信号输出端与所述第一输入端一一对应连接，各所述第一输出端用于与GOA电路的时钟信号输入端连接。

作为可实现方式，所述驱动模块还包括VGH电压输出端、VGL 电压输出端；所述单向导通模块包括第二输入端、第三输入端、第二输出端和第三输出端；

所述VGH电压输出端与所述第二输入端连接，所述VGL电压输出端与所述第三输入端连接，所述第二输出端和所述第三输出端用于与GOA电路的对应输入端连接；所述单向导通模块用于阻止显示面板内的电荷由所述GOA电路的电流经所述VGH电压输出端和所述VGL电压输出端流入所述驱动模块。

作为可实现方式，所述驱动模块还包括VDDo电压输出端、VDDe 电压输出端；所述单向导通模块包括第四输入端、第五输入端、第四输出端和第五输出端；

所述VDDo电压输出端和所述VDDe电压输出端输出的电位相反；

所述VDDo电压输出端与所述第四输入端连接，所述VDDe电压输出端与所述第五输入端连接，所述第四输出端和所述第五输出端用于与GOA电路的对应输入端连接；所述单向导通模块用于阻止显示面板内的电荷由所述GOA电路的电流经所述VDDo电压输出端和所述VDDe电压输出端流入所述驱动模块。

作为可实现方式，所述单向导通模块包括第二二极管、第三二极管、第四二极管、第五二极管及多个第一二极管；

所述第一二极管的阳极为所述第一输入端，所述第一二极管的阴极为所述第一输出端；

所述第二二极管的阳极为所述第二输入端，所述第二二极管的阴极为所述第二输出端；

所述第三二极管的阴极为所述第三输入端，所述第三二极管的阳极为所述第三输出端；

所述第四二极管的阳极为所述第四输入端，所述第四二极管的阴极为所述第四输出端；

所述第五二极管的阳极为所述第五输入端，所述第五二极管的阴极为所述第五输出端。

作为可实现方式，还包括放电模块；所述放电模块包括开关元件，所述开关元件包括第六输入端和第六输出端，所述第六输入端分别与所述第一输出端、所述第二输出端、所述第三输出端、所述第四输出端、所述第五输出端连接，所述第六输出端接地。

作为可实现方式，所述驱动模块还包括复位信号输出端；所述开关元件还包括控制端；所述复位信号输出端分别与所述控制端及所述 GOA电路的对应输入端连接。

作为可实现方式，所述开关元件为三极管、薄膜晶体管和MOS 管中的任一种。

作为可实现方式，所述驱动模块包括时序控制器、电源管理集成电路及电平转换器；所述时序控制器及所述电源管理集成电路均与所述电平转换器连接；所述时钟信号输出端、所述VGH电压输出端、所述VGL电压输出端、所述VDDo电压输出端、所述VDDe电压输出端及所述复位信号输出端均为所述电平转换器的输出端。

作为可实现方式，所述时序控制器、所述电源管理集成电路、所述电平转换器及所述单向导通模块设置于同一电路板上。

第二方面，本发明提供一种显示装置，包括上述的驱动电路，以及显示面板，所述显示面板包括上述GOA电路。

一般地，显示面板内的电荷主要经时钟信号输出端，倒灌给驱动电路；本发明方案，通过在时钟信号输出端与GOA电路输入端之间连接单向导通模块，通过该单向导通模块阻止显示面板内的电荷由 GOA电路经各时钟信号输出端流入驱动模块，避免了显示面板内的电荷通过GOA电路倒灌给驱动模块，再次上电(再次开机)时，驱动模块为零状态响应，驱动模块在启动时工作在稳定状态，驱动模块可以正常启动。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：

图1为本发明第一实施例提供的驱动电路的示意图；

图2为本发明第二实施例提供的驱动电路的示意图；

图3为本发明第三实施例提供的驱动电路的示意图；

图4为本发明第四实施例提供的驱动电路的示意图；

图5为本发明第五实施例提供的驱动电路的示意图；

图6为本发明第六实施例提供的驱动电路的示意图；

图7为本发明实施例提供的驱动时序图；

图8为本发明实施例提供的GOA单元的示意图。

具体实施方式

下面结合附图和实施例对本申请作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与发明相关的部分。

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

如图1所示，本发明实施例示出的驱动电路4，包括：驱动模块1 和单向导通模块2；

所述驱动模块1包括多个时钟信号输出端；可以根据显示面板3 的分辨率设定时钟信号输出端的数量，例如但不限于可以设置8个时钟信号输出端，依次为CK1至CK8；或者可以设置16个时钟信号输出端，依次为CK1至CK16。

所述单向导通模块2包括多个第一输入端和多个第一输出端，各所述时钟信号输出端与所述第一输入端一一对应连接，各所述第一输出端用于与GOA电路31的对应输入端连接，例如当驱动模块1包括多个时钟信号输出端，时钟信号输出端和单向导通模块第一输入端连接，单向导通模块的第一输出端与GOA电路31的对应输入端连接，此时GOA电路31的对应输入端可以参考图8，指的是CK端；所述单向导通模块2用于阻止显示面板3内的电荷由所述GOA电路31经所述时钟信号输出端流入所述驱动模块1；也就是说，只能由驱动模块1向GOA电路31导通，而不能由GOA电路31向驱动模块1导通。

一般地，显示面板3内的电荷主要经时钟信号输出端，倒灌给驱动电路4；本发明方案，通过在时钟信号输出端与GOA电路31的输入端之间连接单向导通模块2，通过该单向导通模块2阻止显示面板3 内的电荷由GOA电路31经各时钟信号输出端流入驱动模块1，避免了显示面板3内的电荷通过GOA电路31倒灌给驱动模块1，再次上电(再次开机)时，驱动模块1为零状态响应，驱动模块1在启动时工作在稳定状态，驱动模块1可以正常启动。

作为可实现方式，如图2所示，所述驱动模块1还包括VGH电压输出端、VGL电压输出端；所述单向导通模块2包括第二输入端、第三输入端、第二输出端和第三输出端；

所述VGH电压输出端与所述第二输入端连接，所述VGL电压输出端与所述第三输入端连接，所述第二输出端和所述第三输出端用于与GOA电路31的对应输入端连接，此时GOA电路31的对应输入端可以参考图8，指的是VGL信号端和Out_C(n-1)；所述单向导通模块 2用于阻止显示面板3内的电荷由所述GOA电路31的电流经所述 VGH电压输出端和所述VGL电压输出端流入所述驱动模块1。

显示面板3内的电荷(也可称为面内电荷)除了主要经时钟信号输出端，倒灌给驱动电路4外，还有一小部分电荷存在经VGH电压输出端、VGL电压输出端倒灌给驱动电路4的可能，为了防止经VGH 电压输出端、VGL电压输出端倒灌给驱动电路4，上述方案，单向导通模块2还连接在VGH电压输出端、VGL电压输出端与GOA电路 31之间。

作为可实现方式，如图3所示，所述驱动模块1还包括VDDo电压输出端、VDDe电压输出端；所述单向导通模块2包括第四输入端、第五输入端、第四输出端和第五输出端；

所述VDDo电压输出端和所述VDDe电压输出端输出的电位相反；

所述VDDo电压输出端与所述第四输入端连接，所述VDDe电压输出端与所述第五输入端连接，所述第四输出端和所述第五输出端用于与GOA电路31的对应输入端连接；所述单向导通模块2用于阻止显示面板3内的电荷由所述GOA电路31的电流经所述VDDo电压输出端和所述VDDe电压输出端流入所述驱动模块1。

此外，还有一小部分电荷存在经所述VDDo电压输出端和所述 VDDe电压输出端倒灌给驱动电路4的可能，为了防止经所述VDDo 电压输出端和所述VDDe电压输出端倒灌给驱动电路4，上述方案，单向导通模块2还连接在所述VDDo电压输出端、所述VDDe电压输出端与GOA电路31之间。

作为可实现方式，如图4所示，所述单向导通模块2包括第二二极管22、第三二极管23、第四二极管24、第五二极管25及多个第一二极管21；通过二极管的单向导通，来实现各支路电流(电荷)的单向流动，例如，由时钟信号输出端流向GOA电路31。具体地：

所述第一二极管21的阳极为所述第一输入端，所述第一二极管 21的阴极为所述第一输出端；

所述第二二极管22的阳极为所述第二输入端，所述第二二极管 22的阴极为所述第二输出端；

所述第三二极管23的阴极为所述第三输入端，所述第三二极管 23的阳极为所述第三输出端；

所述第四二极管24的阳极为所述第四输入端，所述第四二极管 24的阴极为所述第四输出端；

所述第五二极管25的阳极为所述第五输入端，所述第五二极管 25的阴极为所述第五输出端。

在显示时，驱动模块1的各时钟信号输出端CK1至CK8、VDDo 电压输出端、所述VDDe电压输出端及VGH电压输出端均为正值电压，例如但不限于+3.3V、+5V、+15V等，VGL电压输出端为负值电压，例如但不限于-5V等；在关机时段，VGL电压输出端被置高，例如此时，VGL电压输出端为+15V；故，第三二极管23与第一二极管 21、第二二极管22、第四二极管24及第五二极管25的连接方式相反。即，在显示时，第一二极管21、第二二极管22、第三二极管23、第四二极管24及第五二极管25的阳极电压均高于阴极电压，第一二极管21、第二二极管22、第三二极管23、第四二极管24及第五二极管 25均导通；而在关机阶段，第一二极管21、第二二极管22、第三二极管23、第四二极管24及第五二极管25的阳极电压均低于阴极电压，第一二极管21、第二二极管22、第三二极管23、第四二极管24及第五二极管25均截止；以防止面内电荷倒灌至驱动模块1。

作为可实现方式，如图5所示，为了加快面内电荷的释放，还包括放电模块；所述放电模块包括开关元件K，所述开关元件K包括第六输入端和第六输出端，所述第六输入端分别与所述第一输出端、所述第二输出端、所述第三输出端、所述第四输出端、所述第五输出端连接，所述第六输出端接地。例如，但不限于在开机时刻、关机时刻以及垂直消隐(V-Blanking)时，开关元件K开启，以泄放面内电荷。

作为可实现方式，所述驱动模块1还包括T_RESET复位信号输出端；所述开关元件K还包括控制端；所述T_RESET复位信号输出端分别与所述控制端及所述GOA电路31的对应输入端连接，这里 GOA电路31的对应输入端参考图8的T_RESET，即二者复用一个信号端，可以减少信号端口，增加电路集成度。

T_RESET复位信号输出端输出的复位信号，分别在上述开机时刻、关机时刻以及垂直消隐(V-Blanking)时间起效，开启开关元件K，以泄放面内电荷。

作为可实现方式，所述开关元件K为三极管、薄膜晶体管和MOS 管中的任一种。

作为可实现方式，如图6所示，所述驱动模块1包括时序控制器 12、电源管理集成电路13及电平转换器11；所述时序控制器12及所述电源管理集成电路13均与所述电平转换器11连接；所述时钟信号输出端、所述VGH电压输出端、所述VGL电压输出端、所述VDDo 电压输出端、所述VDDe电压输出端及所述复位信号输出端均为所述电平转换器11的输出端。

作为可实现方式，所述时序控制器12、所述电源管理集成电路13、所述电平转换器11及所述单向导通模块2设置于同一电路板上，例如可以是PCB或者FPC电路板上。当然，在其他示例中，所述单向导通模块2还可以设置在显示面板3的非显示区，如GOA区等。

第二方面，本发明提供一种显示装置，包括上述的驱动电路4，以及显示面板3，所述显示面板3包括上述GOA电路31。

下面以其中一种可实现的具体方式，对本发明方案进行示例性说明。

如图6-图8所示，该显示装置驱动电路4和显示面板3。

驱动电路4包括驱动模块1和单向导通模块2。

驱动模块1时序控制器12、电源管理集成电路13及电平转换器 11。时序控制器12及电源管理集成电路13均与电平转换器11连接。

该示例中，电平转换器11具有8个时钟信号输出端，依次为CK1 至CK8；以及VGH电压输出端、VGL电压输出端、VDDo电压输出端、VDDe电压输出端及复位信号输出端。其中，VDDo电压输出端和所述VDDe电压输出端输出的电位相反。

显示面板3包括GOA电路31，GOA电路31包括级联设置的多个GOA单元。

GOA单元包括：第一晶体管T1，在GOA单元为第一级GOA单元时，第一晶体管T1的第一极连接预定的输入信号，在GOA单元不是第一级GOA单元时，第一晶体管T1的第一极连接上一级GOA单元的级传信号输出端Out_C(n-1)，第一晶体管T1的控制极连接第一晶体管T1的第一极；第一晶体管T1的第二极分别连接第二晶体管 T2的第一极、第三晶体管T3的第一极、第四晶体管T4的第一极、第八晶体管T8的第一极、第七晶体管T7的控制极、第十一晶体管T11 的控制极、第十二晶体管T12的控制极、第十五晶体管T15的控制极以及电容C的第一极；第二晶体管T2的控制极连接复位信号输出端；第三晶体管T3的控制极连接后两级GOA单元的级传信号输出端 Out_C(n+2)，若GOA单元是最后的两级GOA单元时，第三晶体管 T3的控制极连接预定的输入信号；第四晶体管T4的控制极连接第七晶体管T7的第一极和第六晶体管T6的第一极；第六晶体管T6的控制极连接第一晶体管T1的第一极以及第十晶体管T10的控制极，第六晶体管T6的第一极连接第五晶体管T5的第二极、第十三晶体管T13 的控制极和第十六晶体管T16的控制极，第五晶体管T5的第一极连接VDDo电压输出端，第五晶体管T5的控制极连接第五晶体管T5的第一极；第九晶体管T9的第一极连接VDDe电压输出端，第九晶体管T9的控制极连接第九晶体管T9的第一极，第九晶体管T9的第二极连接第八晶体管T8的控制极、第十晶体管T10的第一极、第十一晶体管T11的第一极、第十四晶体管T14的控制极和第十七晶体管T17 的控制极；第十二晶体管T12的第一极连接时钟信号输出端CKX(X为1-8的任一，即根据需要连接CK1至CK8中的任一)；第十五晶体管T15的第一极连接第十二晶体管T12的第一极，第十五晶体管T15 的第二极、电容C的第二极、第十六晶体管T16的第一极、第十七晶体管T17的第一极和第十八晶体管T18的第一极均连接栅极信号输出端Gout(n)；第十八晶体管T18的控制极连接下一级GOA单元栅极信号输出端Gout(n+1)；第十二晶体管T12的第二极、第十三晶体管T13的第一极和第十四晶体管T14的第一极均连接级传信号输出端 Out_C(n)；第十六晶体管T16的第一极、第十七晶体管T17的第一极和第十八晶体管T18的第一极均连接VGL电压输出端；第二极第二晶体管T2的第二极、第三晶体管T3的第二极、第四晶体管T4的第二极、第六晶体管T6的第二极、第七晶体管T7的第二极、第八晶体管T8的第二极、第十晶体管T10的第二极、第十一晶体管T11的第二极、第十三晶体管T13的第二极和第十四晶体管T14的第二极均连接LVGL电压。

上述各晶体管均可以为三极管、薄膜晶体管或场效应管或其他特性相同的器件。为区分晶体管除控制极之外的两极，将其中一极称为第一极，另一极称为第二极。

当所述晶体管为三极管时，控制极为基极，第一极可以为集电极，第二极可以发射极；或者，控制极可以为基极，第一极可以为发射极，第二极可以集电极。

当所述晶体管为薄膜晶体管或场效应管时，控制极可以为栅极，第一极可以为漏极，第二极可以为源极；或者，控制极可以为栅极，第一极可以为源极，第二极可以为漏极。

在对显示面板3进行显示驱动时，其栅极驱动时序信号包括，栅线起始信号(StartVertical；STV)和时钟信号(Clock；CK)，该示例中有八个时钟信号，分别经由时钟信号输出端CK1至CK8输出。

一般地，可以在开机时刻、关机时刻以及垂直消隐时，对显示面板3进行复位，若第二晶体管T2采用的是N型晶体管，则复位信号输出端输出高电平信号时，进行复位。该方案中，放电模块复用该复位信号输出端输出复位信号，且作为放电模块开关元件K的晶体管同样采用N型晶体管，相应地，在开机时刻、关机时刻以及垂直消隐时放电模块将GOA单元对应的输入极接地，以泄放面内电荷。

需要理解的是，上文如有涉及术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。

以上描述仅为本申请的较佳实施例以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的发明范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离发明构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中公开的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (10)

1.一种驱动电路，其特征在于，包括：驱动模块和单向导通模块；

所述驱动模块包括多个时钟信号输出端；

所述单向导通模块包括多个第一输入端和多个第一输出端，各所述时钟信号输出端与所述第一输入端一一对应连接，各所述第一输出端用于与GOA电路的对应时钟信号输入端连接。

2.根据权利要求1所述的驱动电路，其特征在于，所述驱动模块还包括VGH电压输出端、VGL电压输出端；所述单向导通模块包括第二输入端、第三输入端、第二输出端和第三输出端；

所述VGH电压输出端与所述第二输入端连接，所述VGL电压输出端与所述第三输入端连接，所述第二输出端和所述第三输出端用于与GOA电路的对应输入端连接；所述单向导通模块用于阻止显示面板内的电荷由所述GOA电路的电流经所述VGH电压输出端和所述VGL电压输出端流入所述驱动模块。

3.根据权利要求1所述的驱动电路，其特征在于，所述驱动模块还包括VDDo电压输出端、VDDe电压输出端；所述单向导通模块包括第四输入端、第五输入端、第四输出端和第五输出端；

所述VDDo电压输出端和所述VDDe电压输出端输出的电位相反；

所述VDDo电压输出端与所述第四输入端连接，所述VDDe电压输出端与所述第五输入端连接，所述第四输出端和所述第五输出端用于与GOA电路的对应输入端连接；所述单向导通模块用于阻止显示面板内的电荷由所述GOA电路的电流经所述VDDo电压输出端和所述VDDe电压输出端流入所述驱动模块。

4.根据权利要求2所述的驱动电路，其特征在于，所述单向导通模块包括第二二极管、第三二极管、第四二极管、第五二极管及多个第一二极管；

所述第一二极管的阳极为所述第一输入端，所述第一二极管的阴极为所述第一输出端；

所述第二二极管的阳极为所述第二输入端，所述第二二极管的阴极为所述第二输出端；

所述第三二极管的阴极为所述第三输入端，所述第三二极管的阳极为所述第三输出端；

所述第四二极管的阳极为所述第四输入端，所述第四二极管的阴极为所述第四输出端；

所述第五二极管的阳极为所述第五输入端，所述第五二极管的阴极为所述第五输出端。

5.根据权利要求4所述的驱动电路，其特征在于，还包括放电模块；所述放电模块包括开关元件，所述开关元件包括第六输入端和第六输出端，所述第六输入端分别与所述第一输出端、所述第二输出端、所述第三输出端、所述第四输出端、所述第五输出端连接，所述第六输出端接地。

6.根据权利要求5所述的驱动电路，其特征在于，所述驱动模块还包括复位信号输出端；所述开关元件还包括控制端；所述复位信号输出端分别与所述控制端及所述GOA电路的对应输入端连接。

7.根据权利要求6所述的驱动电路，其特征在于，所述开关元件为三极管、薄膜晶体管和MOS管中的任一种。

8.根据权利要求6或7所述的驱动电路，其特征在于，所述驱动模块包括时序控制器、电源管理集成电路及电平转换器；所述时序控制器及所述电源管理集成电路均与所述电平转换器连接；所述时钟信号输出端、所述VGH电压输出端、所述VGL电压输出端、所述VDDo电压输出端、所述VDDe电压输出端及所述复位信号输出端均为所述电平转换器的输出端。

9.根据权利要求8所述的驱动电路，其特征在于，所述时序控制器、所述电源管理集成电路、所述电平转换器及所述单向导通模块设置于同一电路板上。

10.一种显示装置，包括权利要求1-9任一项所述的驱动电路，以及显示面板，所述显示面板包括所述GOA电路。

Images