CN114340143A - 电路板集成电感、其制备方法及电子设备 - Google Patents
电路板集成电感、其制备方法及电子设备 Download PDFInfo
- Publication number
- CN114340143A CN114340143A CN202111662603.4A CN202111662603A CN114340143A CN 114340143 A CN114340143 A CN 114340143A CN 202111662603 A CN202111662603 A CN 202111662603A CN 114340143 A CN114340143 A CN 114340143A
- Authority
- CN
- China
- Prior art keywords
- layer
- circuit board
- alloy
- magnetic
- magnetic film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title description 8
- 239000010410 layer Substances 0.000 claims description 521
- 229910045601 alloy Inorganic materials 0.000 claims description 102
- 239000000956 alloy Substances 0.000 claims description 102
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 claims description 76
- 239000000758 substrate Substances 0.000 claims description 48
- 229910052742 iron Inorganic materials 0.000 claims description 38
- 238000000034 method Methods 0.000 claims description 36
- 229910000808 amorphous metal alloy Inorganic materials 0.000 claims description 28
- 239000006249 magnetic particle Substances 0.000 claims description 28
- 229910002555 FeNi Inorganic materials 0.000 claims description 27
- 239000004020 conductor Substances 0.000 claims description 27
- 229910017052 cobalt Inorganic materials 0.000 claims description 22
- 239000010941 cobalt Substances 0.000 claims description 22
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 claims description 22
- 239000002245 particle Substances 0.000 claims description 21
- 229910001004 magnetic alloy Inorganic materials 0.000 claims description 17
- 239000011347 resin Substances 0.000 claims description 11
- 229920005989 resin Polymers 0.000 claims description 11
- 239000003292 glue Substances 0.000 claims description 10
- -1 polypropylene Polymers 0.000 claims description 10
- 229910000859 α-Fe Inorganic materials 0.000 claims description 10
- 239000004642 Polyimide Substances 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 9
- 229920001721 polyimide Polymers 0.000 claims description 9
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 7
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002923 metal particle Substances 0.000 claims description 6
- 239000002356 single layer Substances 0.000 claims description 6
- 239000004743 Polypropylene Substances 0.000 claims description 5
- 239000000919 ceramic Substances 0.000 claims description 5
- 229920001155 polypropylene Polymers 0.000 claims description 5
- 239000004810 polytetrafluoroethylene Substances 0.000 claims description 5
- 229920001343 polytetrafluoroethylene Polymers 0.000 claims description 5
- 229910019230 CoFeSiB Inorganic materials 0.000 claims description 4
- 229910015372 FeAl Inorganic materials 0.000 claims description 4
- 229910002546 FeCo Inorganic materials 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 3
- 229910003962 NiZn Inorganic materials 0.000 claims description 2
- 238000003825 pressing Methods 0.000 claims description 2
- 235000012239 silicon dioxide Nutrition 0.000 claims description 2
- 239000000377 silicon dioxide Substances 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract description 17
- 238000005538 encapsulation Methods 0.000 abstract description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 24
- 229910052802 copper Inorganic materials 0.000 description 24
- 239000010949 copper Substances 0.000 description 24
- 230000035699 permeability Effects 0.000 description 21
- 230000015654 memory Effects 0.000 description 14
- 238000010586 diagram Methods 0.000 description 12
- 239000002131 composite material Substances 0.000 description 11
- 230000000052 comparative effect Effects 0.000 description 10
- 239000003365 glass fiber Substances 0.000 description 10
- 238000009413 insulation Methods 0.000 description 9
- 230000001965 increasing effect Effects 0.000 description 8
- 239000004593 Epoxy Substances 0.000 description 7
- 239000012790 adhesive layer Substances 0.000 description 7
- 239000003822 epoxy resin Substances 0.000 description 6
- 238000005240 physical vapour deposition Methods 0.000 description 6
- 229920000647 polyepoxide Polymers 0.000 description 6
- 238000004088 simulation Methods 0.000 description 6
- 239000002002 slurry Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000000696 magnetic material Substances 0.000 description 5
- 238000004806 packaging method and process Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 4
- 238000004070 electrodeposition Methods 0.000 description 4
- 230000006698 induction Effects 0.000 description 4
- 229910000838 Al alloy Inorganic materials 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 230000002349 favourable effect Effects 0.000 description 3
- 239000007788 liquid Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 239000004332 silver Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000000084 colloidal system Substances 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 229920001971 elastomer Polymers 0.000 description 2
- 238000010292 electrical insulation Methods 0.000 description 2
- 230000002708 enhancing effect Effects 0.000 description 2
- 238000003475 lamination Methods 0.000 description 2
- 230000005389 magnetism Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-M Acrylate Chemical compound [O-]C(=O)C=C NIXOWILDQLNWCW-UHFFFAOYSA-M 0.000 description 1
- 238000003848 UV Light-Curing Methods 0.000 description 1
- 230000004308 accommodation Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 238000001723 curing Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000011152 fibreglass Substances 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000005415 magnetization Effects 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000016 photochemical curing Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 239000004814 polyurethane Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000001029 thermal curing Methods 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Coils Or Transformers For Communication (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本申请提供一种电路板集成电感、其制备方法及电子设备。所述电路板集成电感包括：电路板，所述电路板嵌设有线圈；以及磁膜层，所述磁膜层设置于所述电路板相背的两侧中的至少一侧上，且与所述线圈至少部分交叠，所述磁膜层包括至少两层磁膜子层及至少一层绝缘子层，所述磁膜子层与所述绝缘子层依次交替层叠设置。本申请的电路板集成电感将电感集成于电路板中，更加超薄化，小型化，提高了封装效率，且可以更好的降低电感的涡流损耗。
Description
技术领域
本申请涉及电子领域，具体涉及一种电路板集成电感、其制备方法及电子设备。
背景技术
随着电子硬件的小型化和高密度发展趋势，电路板的表面积急剧减少，但板面上要求贴装的电子元件却有增无减。电感是电子设备不可缺少的元器件，当前的电感大多先制备成电感器后，再贴装至电路板上，这不仅占用了电路板的面积，还需要分立贴装，降低封装效率。
发明内容
针对上述问题，本申请实施例提供一种电路板集成电感，其将电感集成于电路板中，更加超薄化，小型化，提高了封装效率，且可以更好的降低电感的涡流损耗。
本申请第一方面实施例提供了一种电路板集成电感，其包括：
电路板，所述电路板嵌设有线圈；以及
磁膜层，所述磁膜层设置于所述电路板相背的两侧中的至少一侧上，且与所述线圈至少部分交叠，所述磁膜层包括至少两层磁膜子层及至少一层绝缘子层，所述磁膜子层与所述绝缘子层依次交替层叠设置。
本申请第二方面实施例提供了一种电路板集成电感的制备方法，其包括：
提供电路板，所述电路板嵌设有线圈；以及
在所述电路板相背的两侧中的至少一侧依次交替沉积磁膜子层及绝缘子层，以在所述电路板相背的两侧中的至少一侧上形成磁膜层，其中，所述磁膜层与所述线圈至少部分交叠，所述磁膜层包括至少两层所述磁膜子层及至少一层所述绝缘子层。
本申请第三方面实施例提供一种电子设备，所述电子设备包括本申请实施例所述的电路板集成电感。
本实施例的电路板集成电感，将电感集成于电路板上，应用于电子设备时，可以使得电子设备更加小型化、超薄化，且电感与电路板一起制备，不需要独立贴装，提高了封装效率。此外，电感集成于电路板内，电路板上对应电感的位置可以节省出来，用于贴装其它元器件，节省了电路板上的面积，增强了电路板的布线、布件能力。再者，当磁性层的厚度太厚时，在磁性层的厚度方向上会产生较大的涡流效应，本申请的电路板集成电感的磁膜层包括至少两层磁膜子层及至少一层绝缘子层，所述磁膜子层与所述绝缘子层依次交替层叠设置，相较于磁膜层为一层磁性层的方案，将磁膜层中的磁性层分为至少两层磁膜子层，相邻的两个磁膜子层之间设有绝缘子层，绝缘子层可以阻止磁膜中涡流在厚度方向上的传导，从而降低整个磁膜层在厚度方向上的涡流损耗，进而降低整个电感的涡流损耗。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请一实施例的电路板集成电感的透视结构示意图。
图2是本申请一实施例的电路板集成电感沿图1中A-A方向的剖视结构示意图。
图3是本申请一实施例的电路板的结构示意图。
图4是本申请又一实施例的电路板沿图1中A-A方向的剖视结构示意图。
图5是本申请又一实施例的电路板的结构示意图。
图6是本申请又一实施例的电路板沿图1中A-A方向的剖视结构示意图。
图7是本申请又一实施例的电路板的结构示意图。
图8是本申请又一实施例的线圈的结构示意图。
图9是本申请又一实施例的电路板的结构示意图。
图10是本申请一实施例的电路板集成电感的电路结构框图。
图11是本申请一实施例的磁膜层的结构示意图。
图12是本申请又一实施例的电路板集成电感沿图1中A-A方向的剖视结构示意图。
图13是本申请一实施例的电路板集成电感的制备方法流程示意图。
图14是本申请一实施例的电路板的制备方法流程示意图。
图15是本申请一实施例的第一基板的结构示意图。
图16是本申请又一实施例的电路板的制备方法流程示意图。
图17是本申请又一实施例的电路板的制备方法流程示意图。
图18是本申请一实施例的第二基板的结构示意图。
图19是本申请一实施例的电路板集成电感的制备方法流程示意图。
图20是本申请实施例的电子设备的结构示意图。
图21是本申请实施例的电子设备的部分爆炸结构示意图。
图22是本申请实施例的电子设备的电路框图。
附图标记说明：
100-电路板集成电感，10-电路板，11-线圈，12-支撑绝缘层，14-导电层，14a-导线，10a-基板，10b-功能电路，11b-处理器，13b-存储器，30-磁膜层，31-磁膜子层，33-绝缘子层，50-介质层，10’-第一基板，11’-导体层，10”-第二基板，101-第一过孔，400-电子设备，410-显示组件，420-中框，430-壳体，431-透光部，450-摄像头模组。
具体实施方式
为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何的变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其他步骤或单元。
下面将结合附图，对本申请实施例中的技术方案进行描述。需要说明的是，为便于说明，在本申请的实施例中，相同的附图标记表示相同的部件，并且为了简洁，在不同实施例中，省略对相同部件的详细说明。
电感由线圈与磁性件组成，当线圈中通过交流电流时，在线圈的内部及其周围产生交变磁通，拥有储存和释放能量的功能。在电子线路中，电感对交流有限流作用，它与电阻器或电容器能组成高通滤波器或低通滤波器、移相电路及谐振电路，因此广泛应用于各类仪器及设备中。
电感器件在电路板上占用了较大的面积，例如在电源模块中，电感器件所占用电源板表面40％以上的面积，这不仅不利于产品的小型化和高密度化；且大部分电感器件都需要分立贴装，降低封装效率。电感通常在线圈的相背两侧采用单层磁膜直接沉积在表面上，厚度一般为几十微米至一两百微米，厚度较大，当采用磁性合金等导电材料作为磁膜时，在磁膜的厚度方向上容易产生涡流效应，增大涡流损耗，降低了电感的效率，且容易使电感发热加剧。
请参见图1及图2，本申请实施例提供一种电路板集成电感100，其应用于电子设备例如手机、平板电脑等中，本申请的电子设备以手机为例进行示意，不应该理解为对本申请保护范围的限制。本实施例的电路板集成电感100包括电路板10以及磁膜层30，电路板10嵌设有线圈11；磁膜层30设置于电路板10相背的两侧中的至少一侧上，且与线圈11至少部分交叠，磁膜层30包括至少两层磁膜子层31及至少一层绝缘子层33，磁膜子层31与绝缘子层33依次交替层叠设置。至少一个指一个以上，换言之，大于等于一个。至少一层指一层以上，换言之，大于等于一层。至少两层指两层以上，换言之，大于等于两层。
电路板10可以为柔性电路板(FPC)，也可以为印制电路板(PCB)，对此本申请不作具体限定。
电路板10上的线圈11的数量可以为一个，也可以为多个，例如，可以为但不限于为1个、2个、3个等，线圈11的具体数量可以根据实际应用需求进行设定，本申请不作具体限定。多个指两个以上或大于等于两个。可以理解，每个线圈11可以为但不限于为一匝线圈11中的一部分(例如半匝线圈11、0.3匝线圈11等)、一匝线圈11、两匝线圈11、三匝线圈11、四匝线圈11、五匝线圈11等。线圈11的匝数越多，在其他条件不变的情况下，电感量越大，因此，线圈11的匝数可以根据应用的场景、所需要达到的电感量等进行设计，本申请不作具体限定。
电路板10嵌设有线圈11，换言之，线圈11嵌设于电路板10内。线圈11嵌设于电路板10内，可以为线圈11至少部分被电路板10包裹；还可以为线圈11与电路板10集成为一体结构，线圈11直接由电路板10中的导线组成，电路板10在制备的过程中，一并形成线圈11；还可以为线圈11穿设于电路板10，换言之，线圈11部分穿过电路板10，部分露出电路板10。
磁膜层30指包括连续的磁性材料、中间没有断开的膜层。磁膜子层31指整层为连续的磁性材料、中间没有断开的膜层。磁膜层30设置于电路板10相背的两侧中的至少一侧上，可以为磁膜层30设置于电路板10的一侧，例如设置于电路板10的表面上，或者电路板10的表面设有介质层50等膜层，磁膜层30设置在介质层50等膜层的表面上；还可以为，磁膜层30设置于电路板10的相背两侧，换言之，电路板10相背的两侧均设有磁膜层30，如电路板10相背的两个表面均设有磁膜层30，或者电路板10相背的两个表面均设有介质层50，磁膜层30设置于该介质层50的表面。
至少部分交叠指磁膜层30与线圈11在电路板10表面的正投影至少部分交叠。磁膜层30与线圈11至少部分交叠，可以为磁膜层30与线圈11部分交叠；还可以为磁膜层30覆盖整个线圈11的表面；还可以为磁膜层30覆盖部分线圈11，位于线圈11之内等。
磁膜层30包括至少两层磁膜子层31及至少一层绝缘子层33，磁膜子层31与绝缘子层33依次交替层叠设置，可以为但不限于为磁膜层30包括两层磁膜子层31及一层绝缘子层33，两层磁性子层间隔相背设置，绝缘子层33设置于两层磁性子层之间；或者，磁膜层30包括三层磁膜子层31及两层绝缘子层33，磁膜子层31与绝缘子层33依次交替层叠设置；或者，磁膜层30包括四层磁膜子层31及三层绝缘子层33，磁膜子层31与绝缘子层33依次交替层叠设置。或者，磁膜层30包括五层磁膜子层31及四层绝缘子层33，磁膜子层31与绝缘子层33依次交替层叠设置等。
本实施例的电路板集成电感100，将电感集成于电路板10上，应用于电子设备时，可以使得电子设备更加小型化、超薄化，且电感与电路板10一起制备，不需要独立贴装，提高了封装效率。此外，电感集成于电路板10内，电路板10上对应电感的位置可以节省出来，用于贴装其它元器件，节省了电路板10上的面积，增强了电路板10的布线、布件能力。再者，当磁性层的厚度太厚时，在磁性层的厚度方向上会产生较大的涡流效应，本申请的电路板集成电感100的磁膜层30包括至少两层磁膜子层31及至少一层绝缘子层33，磁膜子层31与绝缘子层33依次交替层叠设置，相较于磁膜层30为一层磁性层的方案，将磁膜层30中的磁性层分为至少两层磁膜子层31，相邻的两个磁膜子层31之间设有绝缘子层33，绝缘子层33可以阻止磁膜中涡流在厚度方向上的传导，从而降低整个磁膜层30在厚度方向上的涡流损耗，进而降低整个电感的涡流损耗。
请参见图3及图4，在一些实施例中，电路板10包括至少一层支撑绝缘层12及至少一层导电层14；支撑绝缘层12与导电层14依次交替层叠设置，导电层14包括导线14a；当导电层14为一层时，单层导电层14的导线14a形成线圈11；当导电层14为多层时，任意相邻的两层导电层14的导线14a电连接，形成线圈11。通过采用电路板10原有的导电层14形成线圈11，从而将电感的线圈11集成于电路板10，使得制备工艺更加简单化，得到的电路板集成电感100更加超薄化、小型化。
请参见图3至图6，电路板10包括至少一层支撑绝缘层12及至少一层导电层14；支撑绝缘层12与导电层14依次交替层叠设置。如图5所示，在一些实施例中，电路板10包括层叠设置的一层支撑绝缘层12及一层导电层14，导电层14包括导线14a，例如一根、两根、三根、四根等，导线14a形成线圈11(或者说一根导线14a形成一个线圈11)。如图3和图4所示，在另一些实施例中，电路板10包括层叠设置的一层支撑绝缘层12及两层导电层14，两层导电层14分别设置于支撑绝缘层12相背的两个表面上，两层导电层14均包括导线14a，两层导电层14的导线14a电连接，形成线圈11。如图6所示，在另一些实施例中，电路板10包括层叠设置的两层支撑绝缘层12及三层导电层14，支撑绝缘层12与导电层14依次交替层叠设置，三层导电层14均包括导线14a，任意相邻的两层导电层14的导线14a电连接，形成线圈11。本申请对电路板10中支撑绝缘层12和导电层14的数量不作具体限定，只要能够形成支撑绝缘层12与导电层14依次交替层叠的结构即可，具体可以根据实际需求进行设计。
在一具体实施例中，电路板10包括层叠设置的一层支撑绝缘层12及一层导电层14，导电层14包括一根导线14a，该导线14a形成一个线圈11，如图5所示。在另一具体实施例中，电路板10包括层叠设置的一层支撑绝缘层12及两层导电层14，两层导电层14分别设置于支撑绝缘层12相背的两个表面上，两层导电层14均包括一根导线14a，两层导电层14的导线14a电连接形成一个线圈11，如图3所示。在另一具体实施例中，电路板10包括层叠设置的一层支撑绝缘层12及两层导电层14，两层导电层14分别设置于支撑绝缘层12相背的两个表面上，两层导电层14均包括两根导线14a，两层导电层14的其中一根导线14a电连接形成一个线圈11，两层导电层14的另一根导线14a电连接形成另一个线圈11，换言之，形成两个线圈11，如图7所示。
可选地，支撑绝缘层12可以包括但不限于包括聚酰亚胺(PI)、玻纤/环氧树脂复合板(Prepreg)等中的至少一种。导线14a可以包括但不限于包括铜、银导电金属或合金中的至少一种。当需要制备柔性电路板(FPC)10时，可以采用聚酰亚胺作为支撑绝缘层12，当需要制备印制电路板(PCB板)10时，可以采用玻纤/环氧树脂复合板作为支撑绝缘层12。在一具体实施例中，支撑绝缘层12为聚酰亚胺，导线14a为铜线。
可选地，沿支撑绝缘层12与导电层14的层叠方向上，每层支撑绝缘层12的厚度为10μm至50μm；具体地，可以为但不限于为10μm、15μm、20μm、25μm、30μm、35μm、40μm、45μm、50μm等。支撑绝缘层12的厚度太小，如小于10μm时，支撑绝缘层12的力学性能有限，难以对导电层14起到有效支撑作用；由于支撑绝缘层12的磁导率很低，支撑绝缘层12的厚度过大，例如大于50μm时，会增加磁路的长度，使得磁阻增大，不利于得到的电感的性能。
本申请实施例中，当涉及到数值范围a至b时，如未特别指明，均表示包括端点数值a，且包括端点数值b。例如，导线14a的厚度为50μm至150μm表示，导线14a的厚度可以为50μm至150μm之间的任意数值，包括端点50μm及端点150μm。
请参见图8，可选地，沿支撑绝缘层12与导电层14的层叠方向上，导线14a的厚度d1的范围为50μm至150μm，具体地，可以为但不限于为50μm、60μm、70μm、80μm、90μm、100μm、110μm、120μm、130μm、140μm、150μm等。可选地，导线14a的宽度d2(即平行于支撑绝缘层12延伸方向的宽度)的范围为100μm至300μm；具体地，可以为但不限于为100μm、110μm、120μm、130μm、140μm、150μm、180μm、200μm、220μm、240μm、280μm、300μm等。可选地，同一匝线圈11中，相对设置的两部分导线14a的线距d3的范围为100μm至200μm；具体地，可以为但不限于为100μm、110μm、120μm、130μm、140μm、150μm、180μm、200μm。在一具体实施例中，导线14a的厚度为100μm，导线14a的宽度为200μm，导线14a的线距为150μm。
请参见图9及图10，在一些实施例中，电路板10还包括基板10a及功能电路10b，功能电路10b承载于基板10a，且与线圈11电连接。可选地，基板10a与支撑绝缘层12为一体结构。请参见图10，功能电路10b包括处理器11b及存储器13b，处理器11b及存储器13b均设置于基板10a的表面，处理器11b分别与存储器13b及线圈11电连接。处理器11b用于控制线圈11电流的大小及方向等。存储器13b用于存储处理器11b运行所需的程序代码。
可选地，处理器11b包括一个或者多个通用处理器11b，其中，通用处理器可以是能够处理电子指令的任何类型的设备，包括中央处理器(Central Processing Unit，CPU)、微处理器、微控制器、主处理器、控制器以及ASIC等等。处理器11b用于执行各种类型的数字存储指令，例如存储在存储器中的软件或者固件程序，它能使计算设备提供较宽的多种服务。
可选地，存储器13b可以包括易失性存储器(Volatile Memory)，例如随机存取存储器(Random Access Memory，RAM)；存储器13b也可以包括非易失性存储器(Non-VolatileMemory，NVM)，例如只读存储器(Read-Only Memory，ROM)、快闪存储器(FlashMemory，FM)、硬盘(Hard Disk Drive，HDD)或固态硬盘(Solid-State Drive，SSD)。存储器13b还可以包括上述种类的存储器的组合。
可选地，磁膜子层31为磁性层。进一步地，磁膜子层31为软磁层。软磁具有高磁导率、低剩磁、低矫顽力、低磁阻、磁滞损耗小、且容易被磁化。在一些实施例中，磁膜子层31可以为但不限于为磁性金属、磁性合金等中的至少一种。磁性金属包括铁、钴、镍等中的至少一种。可选地，磁性合金可以包括但不限于包括铁基晶态合金、铁基非晶合金、钴基非晶合金等中的至少一种。铁基晶态合金包括FeNi合金、FeCo合金、FeAl合金、FeSiAl合金、FeNiMo合金、FeC合金等中的至少一种。铁基非晶合金包括FeSiB合金、FeB合金、FeNiPB合金、FeNiMoB合金等中的至少一种。钴基非晶合金包括CoFeSiB合金、CoFeCrSiB合金、CoNiFeSiB合金等中的至少一种。
相较于铁基晶态合金及铁基非晶合金，钴基非晶合金具有更高的磁导率，因此，当磁膜层30要求较高的磁导率时，磁膜子层31可以采用钴基非晶合金中的至少一种。相较于钴基非晶合金，铁基晶态合金及铁基非晶合金具有较高的饱和磁特性，当磁膜层30要求较高的饱和磁特性时，磁膜子层31可以选用铁基晶态合金及铁基非晶合金等中的至少一种。相较于铁基晶态合金，铁基非晶合金及钴基非晶合金具有较低的矫顽力，当磁膜层30要求较低的矫顽力时，磁膜子层31可以选用铁基非晶合金及钴基非晶合金。矫顽力(coerciveforce)是指磁性材料在饱和磁化后，当外磁场退回到零时其磁感应强度B并不退到零，只有在原磁化场相反方向加上一定大小的磁场才能使磁感应强度退回到零，该磁场称为矫顽磁场，又称矫顽力。
请参见图11，在一些实施例中，沿电路板10及磁膜层30的层叠方向上，每层磁膜子层31的厚度h1的范围为0.5μm≤h1≤30μm；具体地，每层磁膜子层31的厚度h1可以为但不限于为0.5μm、1μm、2μm、4μm、6μm、8μm、10μm、13μm、15μm、18μm、20μm、23μm、25μm、28μm、30μm等。当磁膜子层31小于0.5μm时，磁膜子层31与支撑绝缘层12的厚度之比相对较小，影响磁膜层30的有效磁导率及电路板集成电感100的感量，此外，若要实现相同总厚度的磁性层，需要更多的层数，增加了工艺的复杂性和生产成本。当磁膜子层31的厚度h1大于30μm时，这使得单层磁膜子层31内的涡流损耗增加，且增加了磁膜子层31的沉积难度。
在一些实施例中，沿电路板10及磁膜层30的层叠方向上，至少一层磁膜子层31的总厚度h的范围为0.5μm≤h≤200μm；具体地，至少一层磁膜子层31的总厚度h可以为但不限于为0.5μm、5μm、10μm、20μm、40μm、60μm、80μm、100μm、120μm、180μm、200μm等。
在一些实施例中，绝缘子层33包括陶瓷绝缘层、有机绝缘层中的至少一种；陶瓷绝缘层包括氧化铝、二氧化硅中的至少一种；有机绝缘层包括聚丙烯、聚四氟乙烯、聚酰亚胺中的至少一种。相较于有机绝缘层，陶瓷绝缘层具有更好的绝缘性能和机械强度，但是，有机绝缘层具有更低的制备成本。绝缘子层33材料的选择，可以根据实际应用需求进行选择。
可选地，绝缘子层33的厚度h3为50nm≤h3≤500nm；具体地，可以为但不限于为50nm、100nm、150nm、200nm、250nm、300nm、350nm、400nm、450nm、500nm等。绝缘子层33的厚度小于50nm时，这使得绝缘子层33内孔洞等缺陷影响变大，影响绝缘子层33的绝缘性能，换言之，降低绝缘子层33的绝缘性能；绝缘子层33的厚度大于500nm时，使得磁膜子层31与绝缘子层33的厚度之比较小，影响磁膜层30的有效磁导率及电路板集成电感100的感量。
请参见图12，在一些实施例中，本申请实施例的电路板集成电感100还包括介质层50，介质层50位于线圈11与磁膜层30之间，用于使线圈11与磁膜层30绝缘设置。在保证绝缘性能的同时，介质层50的磁导率越高越好，介质层50的磁导率越高，制得的电路板集成电感100具有越高的电感量。
在一些实施例中，介质层50为玻纤/环氧树脂复合板、聚酰亚胺、聚丙烯、聚四氟乙烯等中的至少一种。当介质层50的材料与支撑绝缘层12的材料相同时，可以在制备电路板10及线圈11时，在线圈11的表面形成介质层50，以简化电路板集成电感100的制备工艺。
在另一些实施例中，介质层50为磁胶层，磁胶层包括树脂及磁性颗粒，磁性颗粒分散于树脂中。采用磁胶层作为介质层50，可以提高电路板集成电感100中电感的磁导率及电感量。磁胶层可以通过将磁性颗粒分散于液体树脂中形成磁性浆料，再将其涂覆或印刷于电路板10的表面，经过固化(例如紫外光光固化)形成。磁胶层指包括磁性材料在其中不连续分布、磁性材料之间断开的膜层。
可选地，在磁胶层中，磁性颗粒的重量分数的范围为30％至90％；具体地，可以为但不限于为30％、35％、40％、45％、50％、55％、60％、65％、70％、75％、80％、85％、90％等。磁胶层中磁性颗粒的重量分数小于30％时，难以达到提高电路板集成电感100中电感磁导率的效果，且会增加电路板集成电感100的成本；当磁胶层中磁性颗粒的重量分数大于90％时，磁性浆料中磁性颗粒分散困难、流动性不足，进行涂覆或印刷时，难以填满电路板10表面线圈11的间隙，使得磁胶层与线圈11之间空气间隙过多，磁阻变大，从而降低磁导率。
可选地，磁性颗粒的平均粒径D的范围为5μm≤D≤50μm；具体地，可以为但不限于为5μm、10μm、15μm、20μm、25μm、30μm、35μm、40μm、45μm、50μm等。磁性颗粒较小时，涡流被限制在很小的范围内，随着磁性颗粒的增加，可以供电流流过的区域变大，从而增加了涡流损耗。当磁性颗粒的平均粒径小于5μm时，不仅增加了磁性颗粒的成本，且会降低磁胶层的磁导率，失去了通过磁胶层提高磁导率的意义。当磁性颗粒的平均粒径大于50μm时，涡流损耗过大，也不利于电路板集成电感100的性能。
可选地，磁性颗粒为软磁颗粒。软磁具有高磁导率、低剩磁、低矫顽力、低磁阻、磁滞损耗小、且容易被磁化。可选地，磁性颗粒包括铁氧体颗粒、磁性金属颗粒、磁性合金颗粒中的至少一种。铁氧体颗粒具有更好的电绝缘性及更低的损耗，磁性金属颗粒或磁性合金颗粒具有更高的磁导率和磁饱和感应强度。因此，当要求磁胶层具有更好的电绝缘性和更低的损耗时，可以选择铁氧体颗粒作为磁性颗粒，当要求磁胶层具有更高的磁导率和磁饱和感应强度时，可以选择磁性金属颗粒或磁性合金颗粒作为磁性颗粒。可选地，铁氧体颗粒包括MnZn铁氧体、NiZn铁氧体等中的至少一种。可选地，磁性金属颗粒包括铁、钴、镍中等的至少一种。可选地，磁性合金颗粒包括铁基晶态合金、铁基非晶合金、钴基非晶合金等中的至少一种。铁基晶态合金包括FeNi合金、FeCo合金、FeAl合金、FeSiAl合金、FeNiMo合金、FeC合金等中的至少一种。铁基非晶合金包括FeSiB合金、FeB合金、FeNiPB合金、FeNiMoB合金等中的至少一种。钴基非晶合金包括CoFeSiB合金、CoFeCrSiB合金、CoNiFeSiB合金等中的至少一种。
相较于铁基晶态合金及铁基非晶合金，钴基非晶合金具有更高的磁导率，因此，当磁胶层要求较高的磁导率时，磁性颗粒可以采用钴基非晶合金中的至少一种。相较于钴基非晶合金，铁基晶态合金及铁基非晶合金具有较高的饱和磁特性，当磁胶层要求较高的饱和磁特性时，磁性颗粒可以选用铁基晶态合金及铁基非晶合金等中的至少一种。相较于铁基晶态合金，铁基非晶合金及钴基非晶合金具有较低的矫顽力，当磁胶层要求较低的矫顽力时，磁性颗粒可以选用铁基非晶合金及钴基非晶合金。
当磁性颗粒为磁性合金颗粒时，磁性合金颗粒的表面具有钝化层，钝化层为绝缘层，换言之，钝化层是绝缘的。在一些实施例中，可以在磁性合金颗粒的表面包裹一层有机树脂，以使磁性合金颗粒具有绝缘性。在另一些实施例中，可以将磁性合金颗粒采用磷酸进行钝化，以在磁性合金颗粒的表面形成一层不导电的钝化层。
可选地，树脂包括环氧树脂、聚氨酯及丙烯酸酯等中的至少一种。在一具体实施例中，当电路板10的支撑绝缘层12为玻纤/环氧树脂复合板时，磁胶层的树脂可以为环氧树脂，这样可以使得磁胶层与电路板10具有更好的结合性能，可以更好的附着于电路板10上。
可选地，沿电路板10、介质层50及磁膜层30层叠方向上，介质层50的厚度h2的范围为5μm≤h2≤200μm；具体地，可以为但不限于为5μm、10μm、30μm、50μm、80μm、100μm、120μm、140μm、160μm、180μm、200μm等。当介质层50为玻纤/环氧树脂复合板、聚酰亚胺、聚丙烯、聚四氟乙烯等中的至少一种时，制备时通常将现成的膜层压合至电路板10的表面，目前低于5μm的介质层50很少，且价格高。当介质层50为磁胶层且h2小于5μm时，介质层50可能难以完全覆盖裸露在电路板10表面的线圈11，导致介质层50的表面有台阶，不利于磁膜子层31的沉积。当介质层50的厚度大于200μm时，介质层50的磁阻过大，使得制得的电路板集成电感100的感量降低。
本申请实施例的电路板集成电感100可以通过本申请下列实施例的方法进行制备，此外，还可以通过其它方法进行制备，本申请实施例的制备方法仅仅是本申请电路板集成电感100的一种制备方法，不应理解为对本申请实施例提供的电路板集成电感100的限定。
请参见图13，本申请实施例还提供了一种电路板集成电感100的制备方法，其包括：
S201，提供电路板10，电路板10嵌设有线圈11；
关于电路板10及线圈11的详细描述请参见上述实施例对应部分的描述，在此不再赘述。
S202，在电路板10相背的两侧中的至少一侧依次交替沉积磁膜子层31及绝缘子层33，以在电路板10相背的两侧中的至少一侧上形成磁膜层30，其中，磁膜层30与线圈11至少部分交叠，磁膜层30包括至少两层磁膜子层31及至少一层绝缘子层33。
可选地，采用物理气相沉积法、或电沉积法等在电路板10相背的两侧中的至少一侧先沉积一层磁膜子层31，接着采用物理气相沉积法等在磁膜子层31背离电路板10的表面沉积一层绝缘子层33，接着依次交替重复，直到得到预先设计的磁膜子层31的层数。采用物理气相沉积方法制得的磁膜子层31的外观形貌好，但是容易产生脱落；采用电沉积方法制得的磁膜子层31具有良好的耐剥离性能，不易脱落，但是表面形貌较差。因此当磁膜子层31的厚度小于1μm时，可以采用物理气相沉积方法制备；当磁膜子层31的厚度大于或等于1μm时，可以采用电沉积方法制备。
关于磁膜层30、磁膜子层31及绝缘子层33的详细描述请参见上述实施例对应部分的描述，在此不再赘述。
本实施例的电路板集成电感100的制备方法制得的电路板集成电感100，将电感集成于电路板10上，应用于电子设备时，可以使得电子设备更加小型化、超薄化，且电感与电路板10一起制备，不需要独立贴装，提高了封装效率。此外，电感集成于电路板10内，电路板10上对应电感的位置可以节省出来，用于贴装其它元器件，节省了电路板10上的面积，增强了电路板10的布线、布件能力。再者，当磁性层的厚度太厚时，在磁性层的厚度方向上会产生较大的涡流效应，本申请的电路板集成电感100的磁膜层30包括至少两层磁膜子层31及至少一层绝缘子层33，磁膜子层31与绝缘子层33依次交替层叠设置，相较于磁膜层30为一层磁性层的方案，将磁膜层30中的磁性层分为至少两层磁膜子层31，相邻的两个磁膜子层31之间设有绝缘子层33，绝缘子层33可以阻止磁膜中涡流在厚度方向上的传导，从而降低整个磁膜层30在厚度方向上的涡流损耗，进而降低整个电感的涡流损耗。
请参见图14及图15，在一些实施例中，本申请实施例提供了一种电路板10的制备方法，其包括：
S2011，提供第一基板10’，第一基板10’包括支撑绝缘层12及设置于支撑绝缘层12相背的两个表面中的至少一个表面的导体层11’；
在一具体实施例中，第一基板10’包括一层支撑绝缘层12及一层导体层11’，支撑绝缘层12与导体层11’层叠设置。在另一具体实施例中，第一基板10’包括依次层叠设置的导体层11’、支撑绝缘层12、导体层11’。可选地，导体层11’可以为但不限于为包括铜、银等金属或合金等导电材料。关于支撑绝缘层12的详细描述请参见上述实施例对应部分的描述，在此不再赘述。
S2012，对第一基板10’的每层导体层11’进行刻蚀，以使导体层11’形成导电层14，导电层14包括导线14a；其中，当导电层14为一层时，单层导电层14的导线14a形成线圈11；当导电层14为两层时，两层导电层14的导线14a电连接，形成线圈11。
可选地，采用黄光刻蚀工艺，在导体层11’的表面涂覆光刻胶，对光刻胶先后进行软烤、曝光、显影、硬烤等工艺形成光刻胶掩膜板，接着对导体层11’进行刻蚀，以得到导电层14，导电层14包括导线14a，当导电层14为一层时，单层导电层14的导线14a形成线圈11；当导电层14为两层时，两层导电层14的导线14a电连接，形成线圈11。关于导电层14、线圈11的详细描述请参见上述实施例对应部分的描述，在此不再赘述。
请参见图16，在一些实施例中，当第一基板10’包括两层导体层11’且线圈11由两层导体层11’刻蚀形成的导线14a形成时，电路板10的制备方法包括：
S2011a，提供第一基板10’，第一基板10’包括支撑绝缘层12及设置于支撑绝缘层12相背的两个表面的两层导体层11’；
关于步骤S2011a的详细描述请参见上述实施例对应部分的描述，在此不再赘述。
S2012a，在第一基板10’的支撑绝缘层12及两层导体层11’中的至少一层的预设位置形成第一过孔101(如图3所示)；
可选地，第一过孔101可以为通孔、也可以为盲孔；当第一过孔101为通孔时支撑绝缘层12及两层导体层11’均被打穿；当第一过孔101为盲孔时，支撑绝缘层12与两层导体中的至少一层被打穿。第一过孔101可以采用激光进行打孔。
S2013a，对第一基板10’的两层导体层11’进行刻蚀，以使导体层11’形成导电层14，导电层14包括导线14a；以及
关于步骤S2013a的详细描述请参见上述实施例对应部分的描述，在此不再赘述。
S2014a，在第一过孔101中沉积导电材料，以将两层导电层14中的导线14a电连接形成线圈11。
具体地，可以采用物理气相沉积法(简称PVD)或电沉积法等方法在第一过孔101中沉积导电材料，以将两层导电层14中的导线14a电连接形成线圈11。导电材料可以为但不限于为铜、银等金属或合金。本实施例与上述实施例相同特征部分的详细描述请参见上述实施例，在此不再赘述。
请参见图17及图18，在一些实施例中，当电路板10包括至少三层导电层14时，电路板10的制备方法包括：
S2011b，提供第一基板10’，第一基板10’包括支撑绝缘层12及设置于支撑绝缘层12相背的两个表面的两层导体层11’；
S2012b，在第一基板10’的支撑绝缘层12及两层导体层11’中的至少一层的预设位置形成第一过孔101；
S2013b，对第一基板10’的两层导体层11’进行刻蚀，以使导体层11’形成导电层14，导电层14包括导线14a；
S2014b，在第一过孔101中沉积导电材料，以将第一基板10’的两层导电层14中的导线14a电连接；
关于步骤S2011b至S2014b的详细描述请参见上述实施例对应部分的描述，在此不再赘述。
S2015b，提供第二基板10”，第二基板10”包括支撑绝缘层12及设置于支撑绝缘层12表面的导体层11’；
关于支撑绝缘层12与导体层11’的详细描述请参见上述实施例对应部分的描述，在此不再赘述。
S2016b，在第二基板10”的支撑绝缘层12及导体层11’的预设位置形成第二过孔；
可选地，第二过孔为通孔；换言之，支撑绝缘层12及两层导体层11’均被打穿。第二过孔可以采用激光进行打孔。
S2017b，对第二基板10”的导体层11’进行刻蚀，以得到导线14a；
S2018b，将第一基板10’与第二基板10”压合；可选地，将第一基板10’与至少一个第二基板10”叠合，叠合第一基板10’的导电层14面向第二基板10”的支撑绝缘层12叠合，以使得导电层14与支撑绝缘层12可以形成依次交替层叠的结构，叠合后通过热压等方式将第一基板10’与第二基板10”粘合到一起，形成一体结构。
S2019b，在第二过孔中沉积导电材料，以将第一基板10’的导线14a与第二基板10”的导线14a电连接，得到电路板10，其中，电路板10包括至少一层支撑绝缘层12及至少一层导电层14；支撑绝缘层12与导电层14依次交替层叠设置；其中，每层导电层14包括导线14a；任意相邻的两层导电层14的导线14a电连接，形成线圈11。
本实施例与上述实施例相同特征部分的详细描述请参见上述实施例，在此不再赘述。
请参见图19，本申请实施例还提供了一种电路板集成电感100的制备方法，其包括：
S301，提供电路板10，电路板10嵌设有线圈11；
关于步骤S301的详细描述请参见上述实施例对应部分的描述，在此不再赘述。
S302，在电路板10相背的两个表面中的至少一个表面上形成介质层50，并使介质层50至少覆盖线圈11；
可选地，当介质层50为玻纤/环氧树脂复合板、聚酰亚胺、聚丙烯、聚四氟乙烯中的至少一种时，将介质层50叠合于电路板10相背的两个表面中的至少一个表面上，并进行压合，以使使介质层50贴合与电路板10，并至少覆盖线圈11。当介质层50为磁胶层时，先将磁性颗粒分散于液体树脂中形成磁性浆料，再将磁性浆料采用涂覆、印刷等方式在电路板10表面形成磁性浆料层，接着置于LED灯或汞灯等等紫外光下以使液体树脂发生光固化形成固态树脂，得到磁胶层。在其它实施例中，磁性浆料层也可以采用热固化进行固化，本申请对此不作具体限定。
S303，在介质层50背离电路板10的表面依次交替沉积磁膜子层31及绝缘子层33，以在电路板10相背的两侧中的至少一侧上形成磁膜层30，其中，磁膜层30与线圈11至少部分交叠，磁膜层30包括至少两层磁膜子层31及至少一层绝缘子层33。
关于步骤S303的详细描述请参见上述实施例对应部分的描述，在此不再赘述。
本实施例与上述实施例相同特征部分的详细描述请参见上述实施例，在此不再赘述。
以下通过具体示例对本申请实施例的电路板集成电感100做进一步说明。
示例1
本示例的电路板集成电感100包括电路板10，电路板10包括支撑绝缘层12及线圈11。线圈11嵌设于支撑绝缘层12中。线圈11为铜线圈11，线圈11的匝数为1匝。支撑绝缘层12的厚度为50μm，铜线圈11的线宽为200μm，铜线圈11的线厚为100μm，铜线圈11的线距为150μm。电路板集成电感100还包括介质层50，介质层50设置于电路板10相背的两个表面，且至少覆盖线圈11。介质层50的厚度为100μm，介质层50为玻纤/环氧树脂复合板。电路板集成电感100还包括磁膜层30，磁膜层30设置于介质层50背离电路板10的表面(换言之，电路板10的相对两侧均设有一个磁膜层30)，磁膜层30依次层叠设置有FeNi合金层(磁膜子层31)、Al2O3层(绝缘子层33)以及FeNi合金层。每层磁膜子层31(FeNi合金层)的厚度为5μm，磁膜子层31的相对磁导率为800，电导率为40KS/m。绝缘子层33的厚度为0.2μm。
对比例1
本对比例的电路板集成电感100包括电路板10，电路板10包括支撑绝缘层12及线圈11。线圈11嵌设于支撑绝缘层12中。线圈11为铜线圈11，线圈11的匝数为1匝。支撑绝缘层12的厚度为50μm，铜线圈11的线宽为200μm，铜线圈11的线厚为100μm，铜线圈11的线距为150μm。电路板集成电感100还包括介质层50，介质层50设置于电路板10相背的两个表面，且至少覆盖线圈11。介质层50的厚度为100μm，介质层50为玻纤/环氧树脂复合板。电路板集成电感100还包括磁膜层30，磁膜层30设置于介质层50背离电路板10的表面(换言之，电路板10的相对两侧均设有一个磁膜层30)，磁膜层30包括一层FeNi合金层，FeNi合金层的厚度为10μm，FeNi合金层的相对磁导率为800，电导率为40KS/m。
根据标准GB/T 8554-1998进行模拟计算，得到示例1及对比例1得到的电路板集成电感100的感量及涡流损耗如下表1所示。
表1示例1及对比例1的电路板集成电感100的模拟测试数据
| 示例 | 示例1 | 对比例1 |
| 感量(nH) | 4.31 | 4.32 |
| 涡流损耗(μW) | 9 | 16 |
由表1的模拟计算结果可知，当在FeNi合金层的总厚度一定的情况下，FeNi合金层分成两个膜层的电感与一个膜层的感量相当，但是FeNi合金层分成两个膜层的涡流损耗比一个膜层的涡流损耗会小很多。
示例2
本示例的电路板集成电感100包括电路板10，电路板10包括支撑绝缘层12及线圈11。线圈11嵌设于支撑绝缘层12中。线圈11为铜线圈11，线圈11的匝数为1匝。支撑绝缘层12的厚度为50μm，铜线圈11的线宽为200μm，铜线圈11的线厚为100μm，铜线圈11的线距为150μm。电路板集成电感100还包括介质层50，介质层50设置于电路板10相背的两个表面，且至少覆盖线圈11。介质层50的厚度为100μm，介质层50为玻纤/环氧树脂复合板。电路板集成电感100还包括磁膜层30，磁膜层30设置于介质层50背离电路板10的表面(换言之，电路板10的相对两侧均设有一个磁膜层30)，磁膜层30依次层叠设置有FeNi合金层(磁膜子层31)、Al2O3层(绝缘子层33)以及FeNi合金层。每层磁膜子层31(FeNi合金层)的厚度为15μm，磁膜子层31的相对磁导率为800，电导率为40KS/m。绝缘子层33的厚度为0.2μm。
示例3
本示例的电路板集成电感100包括电路板10，电路板10包括支撑绝缘层12及线圈11。线圈11嵌设于支撑绝缘层12中。线圈11为铜线圈11，线圈11的匝数为1匝。支撑绝缘层12的厚度为50μm，铜线圈11的线宽为200μm，铜线圈11的线厚为100μm，铜线圈11的线距为150μm。电路板集成电感100还包括介质层50，介质层50设置于电路板10相背的两个表面，且至少覆盖线圈11。介质层50的厚度为100μm，介质层50为玻纤/环氧树脂复合板。电路板集成电感100还包括磁膜层30，磁膜层30设置于介质层50背离电路板10的表面(换言之，电路板10的相对两侧均设有一个磁膜层30)，磁膜层30依次层叠设置有FeNi合金层(磁膜子层31)、Al2O3层(绝缘子层33)、FeNi合金层、Al2O3层(绝缘子层33)以及FeNi合金层。每层磁膜子层31(FeNi合金层)的厚度为10μm，磁膜子层31的相对磁导率为800，电导率为40KS/m。绝缘子层33的厚度为0.2μm。
对比例2
本对比例的电路板集成电感100包括电路板10，电路板10包括支撑绝缘层12及线圈11。线圈11嵌设于支撑绝缘层12中。线圈11为铜线圈11，线圈11的匝数为1匝。支撑绝缘层12的厚度为50μm，铜线圈11的线宽为200μm，铜线圈11的线厚为100μm，铜线圈11的线距为150μm。电路板集成电感100还包括介质层50，介质层50设置于电路板10相背的两个表面，且至少覆盖线圈11。介质层50的厚度为100μm，介质层50为玻纤/环氧树脂复合板。电路板集成电感100还包括磁膜层30，磁膜层30设置于介质层50背离电路板10的表面(换言之，电路板10的相对两侧均设有一个磁膜层30)，磁膜层30包括一层FeNi合金层，FeNi合金层的厚度为30μm，FeNi合金层的相对磁导率为800，电导率为40KS/m。
根据标准GB/T 8554-1998进行模拟计算，得到示例2、示例3及对比例2得到的电路板集成电感100的感量及涡流损耗如下表2所示。
表2示例2、示例3及对比例2的电路板集成电感100的模拟测试数据
| 示例 | 示例2 | 示例3 | 对比例2 |
| 感量(nH) | 4.68 | 4.67 | 4.69 |
| 涡流损耗(μW) | 36 | 30 | 64 |
由表2的模拟计算结果可知，当在FeNi合金层的总厚度一定的情况下，FeNi合金层分成两个膜层、或三个膜层后的感量与一个膜层的感量相当，但是，FeNi合金层分成多个膜层的涡流损耗比一个膜层的涡流损耗会小很多，且FeNi合金层的层数越多，涡流损耗越小。
请参见图20、图21及图22，本申请实施例还提供一种电子设备400，电子设备400包括：显示组件410、本申请实施例的电路板集成电感100及壳体430。显示组件410用于显示；壳体430设置于显示组件410的一侧；电路板集成电感100设置于显示组件410与壳体430之间，且与显示组件410电连接，电路板集成电感100的处理器11b还用于控制显示组件410进行显示。
本申请实施例的电子设备400可以为但不限于为手机、平板电脑、笔记本电脑、台式电脑、智能手环、智能手表、电子阅读器、游戏机等便携式电子设备400。本实施例中图20中以手机的为例进行示意，不应理解为对本申请实施例的限制。
关于电路板集成电感100的详细描述，请参见上述实施例对应部分的描述，在此不再赘述。
本实施例的壳体430可以为2D结构、2.5D结构、3D结构等。本实施例的壳体430可以为电子设备400的后盖(电池盖)、或中框及后盖一体化的外壳。
可选地，显示组件410可以为但不限于为液晶显示组件、发光二极管显示组件(LED显示组件)、微发光二极管显示组件(MicroLED显示组件)、次毫米发光二极管显示组件(MiniLED显示组件)、有机发光二极管显示组件(OLED显示组件)等中的一种或多种。
请再次参见图21及图22，在一些实施例中，壳体430为电子设备400的后盖，本申请实施例的电子设备400还包括中框420及摄像头模组450，中框420设置于显示组件410与壳体430之间，且中框420的侧面显露于壳体430与显示组件410。中框420与壳体430围合成容置空间，容置空间用于容置电路板集成电感100与摄像头模组450。摄像头模组450与电路板集成电感100的处理器11b电连接，用于在处理器11b的控制下进行拍摄。
可选地，壳体430上具有透光部431，摄像头模组450可通过壳体430上的透光部431拍摄，即，本实施方式中的摄像头模组450为后置摄像头模组450。可以理解地，在其他实施方式中，透光部431可设置在显示组件410上，即，摄像头模组450为前置摄像头模组450。在本实施方式的示意图中，以透光部431为开口进行示意，在其他实施方式中，透光部431可以不为开口，而是为透光的材质，比如塑料、玻璃等。
可以理解地，本实施方式中的电子设备仅仅为电路板集成电感所应用的电子设备的一种形态，不应当理解为对本申请提供的电子设备的限定，也不应当理解为对本申请各个实施方式提供的电路板集成电感的限定。
在本申请中提及“实施例”、“实施方式”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现的短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本申请所描述的实施例可以与其它实施例相结合。此外，还应该理解的是，本申请各实施例所描述的特征、结构或特性，在相互之间不存在矛盾的情况下，可以任意组合，形成未脱离本申请技术方案的精神和范围的又一实施例。
最后应说明的是，以上实施方式仅用以说明本申请的技术方案而非限制，尽管参照以上较佳实施方式对本申请进行了详细说明，本领域的普通技术人员应当理解，可以对本申请的技术方案进行修改或等同替换都不应脱离本申请技术方案的精神和范围。
Claims (15)
1.一种电路板集成电感，其特征在于，包括：
电路板，所述电路板嵌设有线圈；以及
磁膜层，所述磁膜层设置于所述电路板相背的两侧中的至少一侧上，且与所述线圈至少部分交叠，所述磁膜层包括至少两层磁膜子层及至少一层绝缘子层，所述磁膜子层与所述绝缘子层依次交替层叠设置。
2.根据权利要求1所述的电路板集成电感，其特征在于，所述电路板包括至少一层支撑绝缘层及至少一层导电层；所述支撑绝缘层与所述导电层依次交替层叠设置，所述导电层包括导线；当所述导电层为一层时，单层所述导电层的所述导线形成所述线圈；当所述导电层为多层时，任意相邻的两层导电层的导线电连接，形成所述线圈。
3.根据权利要求1所述的电路板集成电感，其特征在于，所述磁膜子层包括磁性金属、磁性合金中的至少一种；所述磁性金属包括铁、钴、镍中的至少一种；所述磁性合金包括铁基晶态合金、铁基非晶合金、钴基非晶合金中的至少一种；所述铁基晶态合金包括FeNi合金、FeCo合金、FeAl合金、FeSiAl合金、FeNiMo合金、FeC合金中的至少一种；所述铁基非晶合金包括FeSiB合金、FeB合金、FeNiPB合金、FeNiMoB合金中的至少一种；所述钴基非晶合金包括CoFeSiB合金、CoFeCrSiB合金、CoNiFeSiB合金中的至少一种。
4.根据权利要求1所述的电路板集成电感，其特征在于，沿所述电路板及所述磁膜层的层叠方向，每层所述磁膜子层的厚度h1的范围为0.5μm≤h1≤30μm，所述至少一层磁膜子层的总厚度h的范围为0.5μm≤h≤200μm。
5.根据权利要求1所述的电路板集成电感，其特征在于，所述电路板集成电感还包括介质层，所述介质层位于所述线圈与所述磁膜层之间；沿所述电路板、所述介质层及所述磁膜层的层叠方向，所述介质层的厚度h2的范围为5μm≤h2≤200μm。
6.根据权利要求5所述的电路板集成电感，其特征在于，所述介质层为磁胶层，所述磁胶层包括树脂及磁性颗粒，所述磁性颗粒分散于所述树脂中。
7.根据权利要求6所述的电路板集成电感，其特征在于，在所述磁胶层中，所述磁性颗粒的重量分数的范围为30％至90％；所述磁性颗粒的平均粒径D的范围为5μm≤D≤50μm。
8.根据权利要求6所述的电路板集成电感，其特征在于，所述磁性颗粒包括铁氧体颗粒、磁性金属颗粒、磁性合金颗粒中的至少一种；所述铁氧体包括MnZn铁氧体、NiZn铁氧体中的至少一种；所述磁性金属颗粒包括铁、钴、镍中的至少一种；所述磁性合金颗粒包括铁基晶态合金、铁基非晶合金、钴基非晶合金中的至少一种；所述铁基晶态合金包括FeNi合金、FeCo合金、FeAl合金、FeSiAl合金、FeNiMo合金、FeC合金中的至少一种；所述铁基非晶合金包括FeSiB合金、FeB合金、FeNiPB合金、FeNiMoB合金中的至少一种；所述钴基非晶合金包括CoFeSiB合金、CoFeCrSiB合金、CoNiFeSiB合金中的至少一种。
9.根据权利要求1所述的电路板集成电感，其特征在于，所述绝缘子层包括陶瓷绝缘层、有机绝缘层中的至少一种；所述陶瓷绝缘层包括氧化铝、二氧化硅中的至少一种；所述有机绝缘层包括聚丙烯、聚四氟乙烯、聚酰亚胺中的至少一种；所述绝缘子层的厚度h3的范围为50nm≤h3≤500nm。
10.根据权利要求2-8任一项所述的电路板集成电感，其特征在于，所述电路板还包括基板及功能电路，所述功能电路承载于所述基板，且与所述线圈电连接。
11.一种电路板集成电感的制备方法，其特征在于，包括：
提供电路板，所述电路板嵌设有线圈；以及
在所述电路板相背的两侧中的至少一侧依次交替沉积磁膜子层及绝缘子层，以在所述电路板相背的两侧中的至少一侧上形成磁膜层，其中，所述磁膜层与所述线圈至少部分交叠，所述磁膜层包括至少两层所述磁膜子层及至少一层所述绝缘子层。
12.根据权利要求11所述的电路板集成电感的制备方法，其特征在于，所述提供电路板包括：
提供第一基板，所述第一基板包括支撑绝缘层及设置于所述支撑绝缘层相背的两个表面中的至少一个表面的导体层；以及
对所述第一基板的每层所述导体层进行刻蚀，以使所述导体层形成导电层，所述导电层包括导线；其中，当所述导电层为一层时，单层所述导电层的所述导线形成所述线圈；当所述导电层为两层时，两层所述导电层的导线电连接，形成所述线圈。
13.根据权利要求12所述的电路板集成电感的制备方法，其特征在于，所述提供电路板还包括：
提供第二基板，所述第二基板包括支撑绝缘层及设置于所述支撑绝缘层的表面的导体层；
对所述第二基板的所述导体层进行刻蚀，以得到导电层，所述导电层包括导线；以及
将所述第一基板与所述第二基板压合，以得到电路板，其中，所述电路板包括至少一层支撑绝缘层及至少一层导电层；所述支撑绝缘层与所述导电层依次交替层叠设置；其中，每层所述导电层包括导线；任意相邻的两层导电层的导线电连接，形成所述线圈。
14.根据权利要求11-13任一项所述的电路板集成电感的制备方法，其特征在于，所述在所述电路板相背的两侧中的至少一侧依次交替沉积磁膜子层及绝缘子层之前，所述方法还包括：
在所述电路板相背的两个表面中的至少一个表面上形成介质层，并使所述介质层至少覆盖所述线圈。
15.一种电子设备，其特征在于，所述电子设备包括权利要求1-10任一项所述的电路板集成电感。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111662603.4A CN114340143A (zh) | 2021-12-30 | 2021-12-30 | 电路板集成电感、其制备方法及电子设备 |
| PCT/CN2022/131429 WO2023124578A1 (zh) | 2021-12-30 | 2022-11-11 | 电路板集成电感、其制备方法及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111662603.4A CN114340143A (zh) | 2021-12-30 | 2021-12-30 | 电路板集成电感、其制备方法及电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114340143A true CN114340143A (zh) | 2022-04-12 |
Family
ID=81021613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111662603.4A Pending CN114340143A (zh) | 2021-12-30 | 2021-12-30 | 电路板集成电感、其制备方法及电子设备 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN114340143A (zh) |
| WO (1) | WO2023124578A1 (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023124578A1 (zh) * | 2021-12-30 | 2023-07-06 | Oppo广东移动通信有限公司 | 电路板集成电感、其制备方法及电子设备 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020097129A1 (en) * | 2000-02-16 | 2002-07-25 | Johnson F. Scott | Method of fabricating a miniaturized integrated circuit inductor and transformer fabrication |
| CN111356283A (zh) * | 2020-04-09 | 2020-06-30 | Oppo广东移动通信有限公司 | 电路板及电子设备 |
| WO2020162651A1 (ko) * | 2019-02-08 | 2020-08-13 | 주식회사 파트론 | 터치센서 모듈 |
| CN113692645A (zh) * | 2019-04-16 | 2021-11-23 | 华为技术有限公司 | 一种磁膜电感、裸片以及电子设备 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014164562A (ja) * | 2013-02-26 | 2014-09-08 | Nitto Denko Corp | 磁性回路基板、その製造方法および位置検出装置 |
| US9871004B2 (en) * | 2014-12-10 | 2018-01-16 | Suzhou Qing Xin Fang Electronics Technology Co., Ltd. | Laminates of integrated electromagnetically shieldable thin inductors, capacitors, and semiconductor chips |
| EP3736839A1 (en) * | 2019-05-06 | 2020-11-11 | AT & S Austria Technologie & Systemtechnik Aktiengesellschaft | Component carrier comprising embedded magnet stack |
| JP7107285B2 (ja) * | 2019-07-12 | 2022-07-27 | 株式会社村田製作所 | 磁性構造体および磁性構造体の製造方法 |
| JP2021158316A (ja) * | 2020-03-30 | 2021-10-07 | 味の素株式会社 | 磁性組成物 |
| CN114300232A (zh) * | 2021-12-30 | 2022-04-08 | Oppo广东移动通信有限公司 | 电感、电路板集成电感、电源管理芯片及电子设备 |
| CN114340143A (zh) * | 2021-12-30 | 2022-04-12 | Oppo广东移动通信有限公司 | 电路板集成电感、其制备方法及电子设备 |
-
2021
- 2021-12-30 CN CN202111662603.4A patent/CN114340143A/zh active Pending
-
2022
- 2022-11-11 WO PCT/CN2022/131429 patent/WO2023124578A1/zh unknown
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20020097129A1 (en) * | 2000-02-16 | 2002-07-25 | Johnson F. Scott | Method of fabricating a miniaturized integrated circuit inductor and transformer fabrication |
| WO2020162651A1 (ko) * | 2019-02-08 | 2020-08-13 | 주식회사 파트론 | 터치센서 모듈 |
| CN113692645A (zh) * | 2019-04-16 | 2021-11-23 | 华为技术有限公司 | 一种磁膜电感、裸片以及电子设备 |
| CN111356283A (zh) * | 2020-04-09 | 2020-06-30 | Oppo广东移动通信有限公司 | 电路板及电子设备 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023124578A1 (zh) * | 2021-12-30 | 2023-07-06 | Oppo广东移动通信有限公司 | 电路板集成电感、其制备方法及电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023124578A1 (zh) | 2023-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109427461B (zh) | 电感器部件 | |
| US11605484B2 (en) | Multilayer seed pattern inductor and manufacturing method thereof | |
| CN104575935B (zh) | 电感器及其制造方法 | |
| CN105957692B (zh) | 线圈电子组件和制造该线圈电子组件的方法 | |
| US9490062B2 (en) | Chip electronic component | |
| JP5874199B2 (ja) | コイル部品及びその製造方法 | |
| US10199154B2 (en) | Coil component and method of manufacturing the same | |
| WO2012053439A1 (ja) | コイル部品及びその製造方法 | |
| CN109961939B (zh) | 线圈组件 | |
| CN107622857A (zh) | 线圈组件及其制造方法 | |
| JP6120764B2 (ja) | インダクタ素子及びその製造方法 | |
| US20170133145A1 (en) | Coil component and method of manufacturing the same | |
| US9837195B2 (en) | Mounting structure of flexible inductor and electronic device | |
| TW201445374A (zh) | 感測基板 | |
| CN114300232A (zh) | 电感、电路板集成电感、电源管理芯片及电子设备 | |
| KR102064118B1 (ko) | 코일부품 및 그 제조방법 | |
| WO2023124578A1 (zh) | 电路板集成电感、其制备方法及电子设备 | |
| CN114302558A (zh) | 集成电感、其制备方法、电感、电源管理芯片及电子设备 | |
| CN117524630A (zh) | 电路板集成电感、电感及电子设备 | |
| WO2023124582A1 (zh) | 电路板集成电感、电感及电子设备 | |
| CN112652445B (zh) | 电感器部件 | |
| CN110383959B (zh) | 柔性印刷电路板 | |
| CN118053659A (zh) | 电感器、电路板集成电感及电子设备 | |
| JP7253520B2 (ja) | インダクタ部品 | |
| CN117410078A (zh) | 电感器件、电路板集成电感及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |