CN114337895A - 基于线性菊花链以太网拓扑的时钟同步系统 - Google Patents

Abstract

本发明公开了一种基于线性菊花链以太网拓扑的时钟同步系统，包括：主时钟设备和多个从时钟设备，所述主时钟设备作为首部，与所有从时钟设备组成分布式线性菊花链网络拓扑结构；所述主时钟设备与从时钟设备通过以太网通信，主时钟设备控制实现级联从时钟设备的同步时钟，主从时钟设备之间通过基于UDP传输的同步协议实现时钟同步，包括从时钟设备的传输延时测量和配置、采集命令的同步启动和周期性时钟频率补偿；所述从时钟设备依据同步时钟的采样命令控制采集数据并上传至主时钟设备。该系统能够实现高精度时钟同步。

Description

基于线性菊花链以太网拓扑的时钟同步系统

技术领域

本发明属于时钟同步技术领域，具体涉及一种基于线性菊花链以太网拓扑的时钟同步系统。

背景技术

现代的许多分布式测控系统需要测量中远距离的不同物理量，分布式设备间的时钟精度对于系统的实时性至关重要，例如在地球物理研究中的地震活动探测中，在不同的地球观测站同步检测地震波不仅可以提供有关地震震级和震中的信息，还可以对深层地质结构进行成像(地震断层扫描)。因此时钟同步精度在分布式测控系统中非常重要。

分布式测控系统需要采用一种合适可靠的时钟同步机制。现有的时钟同步机制有许多种，主要分为全球定位系统GPS时钟同步和网络时钟同步。其中GPS时钟同步的时间精度为±10纳秒。网络时钟同步按照实现方式包括同步精度几毫秒的网络时间协议NTP，同步精度微秒级别的局域网中提供的PTP(IEEE-1588-2019)，同步精度微秒级别的无线自主组织网络中使用FTSP或Harmonia协议。

GPS定位系统虽然精度高，但需要在开阔的环境下使用，不适用于室内和水下等GPS信号不良的环境。而网络时间协议NTP的同步精度比较低，不能满足高精度同步数据采集或控制的需要。无线同步协议可能遇到信号质量差引起的时钟精度降低的问题。

IEEE1588的PTP协议在以太网环境下使用，同步精度高，可以在采集传输数据时共同使用网络信道，组网方便，但实现流程比较复杂，使用传统CPU作为核心处理单元，也会造成因任务调度，网络阻塞等原因导致的同步精度下降问题。

随着电子信息技术的发展，现场可编程门阵列(FPGA)的性能越来越强大。一般FPGA内部由查找表、触发器，简单门电路构成的基础单元，可配置的ERAM，PLL，以及高速可配置I/O等功能单元组成。FPGA相比于CPU具有高度灵活性，更适合于并行任务处理。在网络数据处理与传输具有较低且稳定延时优势。目前FPGA也广泛应用于卸载CPU工作负载等网络处理工作。

发明内容

鉴于上述，本发明的目的在于提供一种基于线性菊花链以太网拓扑的时钟同步系统，该系统能够实现高精度时钟同步。

为实现上述发明目的，实施例提供的一种基于线性菊花链以太网拓扑的时钟同步系统，包括：主时钟设备和多个从时钟设备，所述主时钟设备作为首部，与所有从时钟设备组成分布式线性菊花链网络拓扑结构；

所述主时钟设备与从时钟设备通过以太网通信，主时钟设备控制实现级联从时钟设备的同步时钟，主从时钟设备之间通过基于UDP传输的同步协议实现时钟同步，包括从时钟设备的传输延时测量和配置、采集命令的同步启动和周期性时钟频率补偿；

所述从时钟设备依据同步时钟的采样命令控制采集数据并上传至主时钟设备。

在一个实施例中，主时钟设备和从时钟设备的核心部分基于FPGA设计得到，包括：通信接口、命令控制处理单元、数据控制单元、闪存控制器、配置管理模块；

所述通信接口为介质无关接口，与设备外扩的以太网接口连接，实现命令和数据通信；

所述命令控制单元包括方向相反的命令处理支路，每个命令处理支路包括第一MAC控制器、命令解析模块、网络包缓存模块、发送控制模块以及第二MAC控制器，其中，第一MAC控制器和第二MAC控制器用于提供访问介质无关接口的统一访问接口；命令解析模块用于解析接入的网络包，决定是否转发网络包和同步时钟，并产生回应包；网络包缓存模块用于缓存等待发送的网络包队列；发送控制模块用于从网络包缓存模块中读取网络包，并控制网络包的发送时序；

所述数据控制单元包括同步时钟管理模块、采样控制器、数据打包模块，其中，同步时钟管理模块用于接收命令解析模块解析的同步命令，产生同步时钟；采样控制器用于根据当前配置参数和同步时钟控制数据采集；数据打包模块用于将采集数据打包成网络包；

所述闪存控制器用于控制固有配置参数的读写；

所述配置管理模块用于管理配置参数，包括设备ID、采样率。

其中，主时钟设备通过网络包修改从时钟设备的配置参数，并固化在配置管理模块中；所述设备ID作为延时测量时的识别号、IP地址和MAC地址标识。

在一个实施例中，主时钟设备向从时钟设备的传输延时测量和配置，包括：

主时钟设备扫描获取当前在线的从时钟设备后，对在线从时钟设备进行传输延时测量，包括：主时钟设备测量开始发送延时测量网络包到接收并接解析完从时钟设备反馈的回应包时间t_{pdelay_around}，并以

作为传输延时t_pdelay；采用相同方式对每个从时钟设备进行多次延时测量，并以多次延时测量的均值作为每个从时钟设备的最终传输延时；

主时钟设备依据测量的最终传输延时通过网络包配置每个从时钟设备的传输延时。

在一个实施例中，主时钟设备向从时钟设备的采集命令的同步启动，包括：

主时钟设备基于UDP传输的同步协议向从时钟设备发送带有同步采集开始时间的网络包，并开启本地时钟计数，其中，同步采集开始时间大于从时钟设备的最大传输延迟值；

从时钟设备接收并解析网络包，将本地计数设为延时配置的传输延时值，并开始本地时钟计数。

在一个实施例中，主时钟设备对从时钟设备的周期性时钟频率补偿，包括：

在主时钟设备发送带有同步采集开始时间的网络包之后，定周期基于UDP传输的同步协议向从时钟设备发送包含补偿频率的网络包，从时钟设备接收并解析包含补偿频率的网络包后，依据补偿频率和传输延迟值更新本地时钟计数，其中，补偿频率为主时钟设备的本地时钟计数值。

在一个实施例中，依据设备的晶振频率确定时钟频率补偿的周期，包括：

设从时钟设备的晶振精度在±x ppm，记器数自增频率为f_cnt，在最坏情况下，系统存在一个最小计数频率f_cnt·(1-10^-6x)的极端设备，存在一个最大计数频率f_cnt·(1+10^{- 6}x)的极端设备，则经过时间

后这两个极端设备会产生一个计数偏差，依据该计数偏差设置钟频率补偿的周期

以保证时钟精度在传输过程中不超过一个计数误差。

在一个实施例中，从时钟设备在接收包含补偿频率的网络包后，对网络包进行可信度判断，当接收网络包的时间超过容限值时，认为网络包失真，丢弃该包含补偿频率的网络包，不进行时钟频率补偿。

在一个实施例中，从时钟设备的包含采样数据的网络包的传输通路与包含补偿频率的网络包的传输通路方向不同，保证包含补偿频率的网络包到各从时钟设备的延时值与初始延时测量时不变。

与现有技术相比，本发明具有的有益效果至少包括：

实施例提供了一种基于线性菊花链以太网拓扑的时钟同步系统，通过线性菊花链拓扑连接主时钟设备和多个从时钟设备的基础上，基于FPGA和以太网的分实现了自定义高精度分布式数据同步采集与传输，满足了大多数工业数据同步采集应用。使用线性菊花链的结构，解决了普通数据包与时钟同步功能包的冲突问题，大大提高了同步精度。使用FPGA单独作为控制核心单元，不仅能完成网络包解析、转发、生成功能以及控制传感器进行数据采集工作，还提高了时钟同步精度。在使用千兆以太网的情况下，时钟同步能达到纳秒级别，达到了稳定可靠的同步采集要求。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图做简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动前提下，还可以根据这些附图获得其他附图。

图1是实施例提供的基于线性菊花链以太网拓扑的时钟同步系统的结构示意图；

图2是实施例提供的主时钟设备和从时钟设备的核心部分FPGA的结构示意图；

图3是实施例提供的主时钟设备的状态流程图；

图4是实施例提供的从时钟设备的状态流程图；

图5是实施例提供的主时钟设备对从时钟设备的延时测量流程图；

图6是实施例提供的主时钟设备对从时钟设备的采集命令的同步启动和周期性时钟频率补偿的流程图。

具体实施方式

为使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例对本发明进行进一步的详细说明。应当理解，此处所描述的具体实施方式仅仅用以解释本发明，并不限定本发明的保护范围。

图1是实施例提供的基于线性菊花链以太网拓扑的时钟同步系统的结构示意图。如图1所示，实施例提供的时钟同步系统包括1个主时钟设备和n个从时钟设备，主时钟设备作为首部，与n个从时钟设备组成分布式线性菊花链网络拓扑结构，主时钟设备与从时钟设备1连接，从时钟设备1与从时钟设备2连接，依次这样连接，从时钟设备n作为整个线性菊花链网络拓扑结构的尾部。需要说明的是，该拓扑结构依靠于以太网通信技术按照线性菊花链式拓扑组网，因此从时钟设备可根据需求弹性连接。主时钟设备通过基于UDP传输的同步协议控制实现级联从时钟设备的同步时钟。其中，时钟同步过程包括从时钟设备的传输延时测量和配置、采集命令的同步启动和周期性时钟频率补偿。其中，传输延时测量和配置采用单播包，采集命令的同步启动和周期性时钟频率补偿采用UDP广播包。

实施例中，主时钟设备和从时钟设备均基于FPGA为核心部分提供分布式时钟同步与数据采集传输的功能。具体地，FPGA承担以太网包接收、存储转发，实现了在线性菊花链拓扑结构下网络快速、无阻塞延时的转发。除此之外FPGA还将解析和发送符合自定义时钟UDP包，实现高精度时钟同步。

实施例中，主时钟设备与从时钟设备都扩充了两个以太网PHY，以提供FPGA两个以太网接口。时钟同步精度与以太网速度有关系，由于时钟信息由网络包传递，而FPGA作为核心部分，最快只能以介质无关接口的RX_CLK时钟频率进行解析，其中十兆网络为2.5MHz(MII接口)，百兆网络为25MHz(MII接口)，千兆网络为125MHz(GMII，RGMII或SGMII接口)，对应的时钟精度最大为(400ns,40ns,8ns)。

实施例中，以太网PHY与FPGA之间通过介质无关接口如XGMII，GMII，RGMII，XGMII，RMII，MII等连接。为了简化且更通用的描述，介质相关接口(常见的如UTP，光纤)未展示。设备中的其他部分通过网口实现线性菊花链的连接结构，并且主时钟设备位于拓扑结构的首部，主时钟设备通过另一侧的网络接口与信号处理机连接接收控制命令与数据上传。

图2是实施例提供的主时钟设备和从时钟设备的核心部分FPGA的结构示意图。如图2所示，核心部分FPGA包括：通信接口、命令控制处理单元、数据控制单元、闪存控制器、配置管理模块；通信接口为介质无关接口，与设备外扩的以太网接口连接，实现命令和数据通信；命令控制单元包括方向相反的命令处理支路，每个命令处理支路包括第一MAC控制器、命令解析模块、网络包缓存模块、发送控制模块以及第二MAC控制器，其中，第一MAC控制器和第二MAC控制器用于提供访问介质无关接口的统一访问接口；命令解析模块用于解析接入的网络包，决定是否转发网络包、同步时钟(该同步时钟包括采集命令的同步启动和周期性时钟频率补偿)以及处理其他命令，并产生回应包；网络包缓存模块用于缓存等待发送的网络包队列；发送控制模块用于从网络包缓存模块中读取网络包，并控制网络包的发送时序。

数据控制单元包括同步时钟管理模块、采样控制器、数据打包模块，其中，同步时钟管理模块用于接收命令解析模块解析的同步命令，产生同步时钟；采样控制器用于根据当前配置参数和同步时钟控制数据采集；数据打包模块用于将采集数据打包成网络包。所述闪存控制器用于控制固有配置参数的读写。所述配置管理模块用于管理配置参数，包括设备ID、采样率。

实施例中，主时钟设备和从时钟设备具备互不重复的设备ID，该设备ID作为主时钟设备延时测量的识别号、IP地址和MAC地址标识，固化在掉电不易失的配置管理模块(如FLASH)中。FPGA作为核心部分上电时将从配置管理模块中读出设备ID以及各种如采样率等采集配置信息，并在同步前可由主时钟设备通过网络包进行修改，并固化在配置管理模块中。

图3是实施例提供的主时钟设备的状态流程图。图4是实施例提供的从时钟设备的状态流程图，分别描述了主时钟设备和从时钟设备在时钟同步过程的状态转移条件与输出。如图3和图4所示，在一次系统上电后，主时钟设备会向从时钟设备主动发起设备扫描、传输延时测量与配置以及采集命令的同步启动和周期性时钟频率补偿流程。

实施例中，主时钟设备扫描获取当前在线的从时钟设备，具体包括：主时钟设备向从时钟设备发送是否在线的UDP广播包，当某个从时钟设备收到扫描的UDP广播包(该UDP广播包被统称为网络包)，将UDP广播包转发给临近的从时钟设备，并且自身生成并回复一个带有设备ID的设备存在UDP包(该设备存在UDP包别统称为回应包)。由此，所有从时钟设备将收到并回复带有设备ID的设备存在的UDP包。主时钟设备在发送扫描设备的UDP广播包后的一定时间内，收集设备存在UDP包，并记录各个设别ID。由此主时钟设备得到了在线从时钟设备列表。

传输延时是指是从主时钟设备开始发送网络包到各个从时钟设备在数据链路层(介质无关接口)解析完网络包的时间。由于主时钟设备从开始发送网络包(定长的UDP包)到从时钟设备解析完该网络包的时间，与从时钟设备解析完并同时发送回应包(与主设备发送的网络包同长UDP包)到主时钟设备相同，也即发送和回复链路和过程完全对称，只需测量主时钟设备开始发送延时测量网络包到接收并接解析完回应包时间t_{pdelay_around}，则真正传输延时t_pdelay为

主时钟设备根据在线设备列表依次测量每个从时钟设备的延时值。主时钟设备根据在线设备列表依次测量延时值。首先，主时钟设备在t₀时刻向从时钟设备n发送延时测量包，并开始从0计数。在某时刻t₁，从时钟设备n接收并完全解析该延时测量包，并同时开始生成一个延时测量回应包，发回主时钟设备。在时刻t₂，主时钟设备接收并完全解析了从设备n回应的延时测量回应包，停止计数器，该计数值为cnt，cnt约为

f_cnt为计数器计数频率。

如图5所示，在某次传输延迟测量过程中，主时钟设备在t_{1_1}时刻发送延时测量UDP包，经过时间t_{主中_1}到达中间的某个从时钟设备k，该从时钟设备k将此延时测量UDP包转发到另一个网口，在时刻t_{1_3}发出，此时经过的中转时间t_{中转req_1}＝t_{1_3}-t_{1_2}。该延时测量UDP包经过时间t_{中从_1}被目标从时钟设备接收并解析后产生一个网络回应包。该网络回应包经过时间t_{从中_1}被从时钟设备k接收，经过时间t_{中转resp_1}从从时钟设备k另一个网口转发，经过时间t_{中主_1}被主时钟设备接收并解析，得到第一次延时测量时间

重复以上过程，进行多次测量，取延时测量时间T_noden平均的平均值作为最终传输延时值。

计算延时计数值后，主时钟设备向从时钟设备发送最终传输延时值T_noden。相应的从时钟设备将记录该最终延时值T_noden。主时钟设备根据在线设备列表测量剩余的时钟设备延时，并配置相应的延时。

所有从时钟设备的延时测量与配置完毕后，主时钟设备向从时钟设备的采集命令的同步启动，主时钟设备基于UDP传输的同步协议向从时钟设备发送带有同步采集开始时间的控制命令UDP广播包，并开启本地计数器从0开始计数，其中，同步采集开始时间大于从时钟设备的最大传输延迟值；从时钟设备接收并解析控制命令UDP广播包，将本地计数设为延时配置的传输延时值T_noden，并开始本地时钟计数。

如图6所示，同步开始指令下发时，在t_{m_ctl}时刻主时钟设备发送同步开始时间的网络包发往所有从时钟设备并打开计数器从0开始计数；在t_{s1_ctl}时刻被从时钟设备1收到并完全解析，从时钟设备0从T_node1开始计数，此时主时钟设备时刻也为T_node1；在t_{sn_ctl}时刻，尾部从时钟设备n打开计数器从T_noden开始计数，此时系统所有时钟处于T_noden。

由于各设备的晶振频率差异，在主时钟设备发送带有同步采集开始时间的网络包之后，还进行周期性时钟频率补偿，以修正分布式采集系统各部分的晶振频率差异。补偿方式为主时钟设备周期性向从时钟设备发送当前计数值作为标准时间，从时钟设备收到频率补偿包后，更新本地计数值。频率补偿的周期与晶振精度成正线性相关，也即晶振精度越高，频率补偿包的周期越长。

具体包括：主时钟设备定周期向从时钟设备发送包含补偿频率(该补偿频率为主时钟设别的本地计数值t_master)的频率补偿UDP广播包(该频率补偿UDP广播包被统称为网络包)，从时钟设备接收并解析频率补偿UDP广播包后，依据补偿频率t_master和传输延迟值T_noden更新本地时钟计数t_slave，即t_slave＝t_master+T_noden。当所有从时钟设备都完成时钟频率补偿后，所有从时钟设备时钟与主时钟设备的时钟相同。

具体实现时，如图6所示，在t_{m_fc}时刻主时钟设备发送频率补偿指令；在t_{sn_fc}时刻，尾部从时钟设备n收到该频率补偿指令，将本地时间更新为t_master+T_noden，完成频率补偿。通过周期性的频率补偿，实现了分布式系统长期时钟同步。

实施例中，依据设备的晶振频率确定时钟频率补偿的周期。具体包：主时钟设备按周期T_{sync_period}发送包含主时钟设备当前计数值t_master的频率补偿UDP广播包对所有从时钟设备进行校准，从时钟设备在时间t_slave收到该频率补偿UDP广播包计算出现在标准时刻为t_master+T_noden，因此偏差为t_error＝t_master+T_noden-t_slave。设从时钟设备的晶振精度在±x ppm，记器数自增频率为f_cnt，在最坏情况下，系统存在一个最小计数频率f_cnt·(1-10^-6x)的极端设备，存在一个最大计数频率f_cnt·(1+10^-6x)的极端设备，则经过时间

后这两个极端设备会产生一个计数偏差，依据该计数偏差设置钟频率补偿的周期

以保证时钟精度在传输过程中不超过一个计数误差。

实施例中，在同步采集过程中，为防止由控制命令UDP广播包占据频率补偿UDP广播包的链路，而造成授时失败，从时钟设备在接收包含补偿频率的频率补偿UDP广播包后，对频率补偿UDP广播包进行可信度判断，当接收频率补偿UDP广播包的时间超过容限值时，认为频率补偿UDP广播包失真，丢弃该包含补偿频率的频率补偿UDP广播包，不进行时钟频率补偿，按照原时钟采集数据。

由于在时钟同步后，系统工作需要传输数据网络包，而频率补偿UDP广播包到各从时钟设备的延时需要保证与初始延时测量时不变，因此数据采集包与频率补偿UDP广播包的通路不能相同，因此数据包方向将发向主时钟设备方向。

时钟同步后可以进行分布式数据同步采集。在约定的采样周期下，FPGA根据本地计数值(时钟)周期性地向传感器发起数据采集请求，并打上本地时间戳后组成网络包发往信号处理机。信号处理机将相同的时间戳信号视作在同一时刻采集的数据。

实施例中，数据传输由FPGA的网络包转发机制实现，即通过数据控制单元实现了网络包存储转发的功能，且该转发无任何阻塞，实现传输延时经过某从时钟设备固定。

上述实施例提供的基于线性菊花链以太网拓扑的时钟同步系统，主时钟设备和从时钟设备的核心部分采用FPGA，FPGA配合以太网可以实现在数据链路层也即MAC层的数据包解析，并且可以实现在网络链路空闲情况下，实现固定的转发延迟，可以实现以太网级菊花链式传输故定延时。FPGA还可以通过约定的时间戳通过I2C，UART，SPI等接口控制传感器并获取数据实现同步采集。

上述实施例提供的基于线性菊花链以太网拓扑的时钟同步系统，采用分布式系统组网的线性链式拓扑结构，提供便捷灵活的组网方式，数据包传输方向与时钟同步包传输方向相反从而避免时钟同步被数据传输影响进而提高同步精度。

上述实施例提供的基于线性菊花链以太网拓扑的时钟同步系统，通过以太网组网，能够保证从时钟设备数量不影响同步精度。系统控制延时测量时双向链路为空闲状态，数据采集时频率补偿包的下发链路处于空闲状态，保证延时在测量和同步状态相同且固定。在使用千兆以太网情况下同步精度在纳秒级别。

上述实施例提供的基于线性菊花链以太网拓扑的时钟同步系统，各设备通过延时补偿后，达到初始状态同步，但由于设备间晶振差异，因此需要进行频率补偿，要求采用周期性的频率补偿过程，消除时间积累导致的时钟偏移。

以上所述的具体实施方式对本发明的技术方案和有益效果进行了详细说明，应理解的是以上所述仅为本发明的最优选实施例，并不用于限制本发明，凡在本发明的原则范围内所做的任何修改、补充和等同替换等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种基于线性菊花链以太网拓扑的时钟同步系统，其特征在于，包括：主时钟设备和多个从时钟设备，所述主时钟设备作为首部，与所有从时钟设备组成分布式线性菊花链网络拓扑结构；

所述主时钟设备与从时钟设备通过以太网通信，主时钟设备控制实现级联从时钟设备的同步时钟，主从时钟设备之间通过基于UDP传输的同步协议实现时钟同步，包括从时钟设备的传输延时测量和配置、采集命令的同步启动和周期性时钟频率补偿；

所述从时钟设备依据同步时钟的采样命令控制采集数据并上传至主时钟设备。

2.根据权利要求1所述的基于线性菊花链以太网拓扑的时钟同步系统，其特征在于，主时钟设备和从时钟设备的核心部分基于FPGA设计得到，包括：通信接口、命令控制处理单元、数据控制单元、闪存控制器、配置管理模块；

所述通信接口为介质无关接口，与设备外扩的以太网接口连接，实现命令和数据通信；

所述命令控制单元包括方向相反的命令处理支路，每个命令处理支路包括第一MAC控制器、命令解析模块、网络包缓存模块、发送控制模块以及第二MAC控制器，其中，第一MAC控制器和第二MAC控制器用于提供访问介质无关接口的统一访问接口；命令解析模块用于解析接入的网络包，决定是否转发网络包和同步时钟，并产生回应包；网络包缓存模块用于缓存等待发送的网络包队列；发送控制模块用于从网络包缓存模块中读取网络包，并控制网络包的发送时序；

所述数据控制单元包括同步时钟管理模块、采样控制器、数据打包模块，其中，同步时钟管理模块用于接收命令解析模块解析的同步命令，产生同步时钟；采样控制器用于根据当前配置参数和同步时钟控制数据采集；数据打包模块用于将采集数据打包成网络包；

所述闪存控制器用于控制固有配置参数的读写；

所述配置管理模块用于管理配置参数，包括设备ID、采样率。

3.根据权利要求2所述的基于线性菊花链以太网拓扑的时钟同步系统，其特征在于，主时钟设备通过网络包修改从时钟设备的配置参数，并固化在配置管理模块中；

所述设备ID作为延时测量时的识别号、IP地址和MAC地址标识。

4.根据权利要求1或2所述的基于线性菊花链以太网拓扑的时钟同步系统，其特征在于，主时钟设备向从时钟设备的传输延时测量和配置，包括：

主时钟设备扫描获取当前在线的从时钟设备后，对在线从时钟设备进行传输延时测量，包括：主时钟设备测量开始发送延时测量网络包到接收并接解析完从时钟设备反馈的回应包时间t_{pdelay_around}，并以

作为传输延时t_pdelay；采用相同方式对每个从时钟设备进行多次延时测量，并以多次延时测量的均值作为每个从时钟设备的最终传输延时；

主时钟设备依据测量的最终传输延时通过网络包配置每个从时钟设备的传输延时。

5.根据权利要求1或2所述的基于线性菊花链以太网拓扑的时钟同步系统，其特征在于，主时钟设备向从时钟设备的采集命令的同步启动，包括：

主时钟设备基于UDP传输的同步协议向从时钟设备发送带有同步采集开始时间的网络包，并开启本地时钟计数，其中，同步采集开始时间大于从时钟设备的最大传输延迟值；

从时钟设备接收并解析网络包，将本地计数设为延时配置的传输延时值，并开始本地时钟计数。

6.根据权利要求1或2所述的基于线性菊花链以太网拓扑的时钟同步系统，其特征在于，主时钟设备对从时钟设备的周期性时钟频率补偿，包括：

在主时钟设备发送带有同步采集开始时间的网络包之后，定周期基于UDP传输的同步协议向从时钟设备发送包含补偿频率的网络包，从时钟设备接收并解析包含补偿频率的网络包后，依据补偿频率和传输延迟值更新本地时钟计数，其中，补偿频率为主时钟设备的本地时钟计数值。

7.根据权利要求1或5所述的基于线性菊花链以太网拓扑的时钟同步系统，其特征在于，依据设备的晶振频率确定时钟频率补偿的周期，包括：

设从时钟设备的晶振精度在±x ppm，记器数自增频率为f_cnt，在最坏情况下，系统存在一个最小计数频率f_cnt·(1-10^-6x)的极端设备，存在一个最大计数频率f_cnt·(1+10^-6x)的极端设备，则经过时间

后这两个极端设备会产生一个计数偏差，依据该计数偏差设置钟频率补偿的周期

以保证时钟精度在传输过程中不超过一个计数误差。

8.根据权利要求1或6所述的基于线性菊花链以太网拓扑的时钟同步系统，其特征在于，从时钟设备在接收包含补偿频率的网络包后，对网络包进行可信度判断，当接收网络包的时间超过容限值时，认为网络包失真，丢弃该包含补偿频率的网络包，不进行时钟频率补偿。

9.根据权利要求1或2所述的基于线性菊花链以太网拓扑的时钟同步系统，其特征在于，从时钟设备的包含采样数据的网络包的传输通路与包含补偿频率的网络包的传输通路方向不同，保证包含补偿频率的网络包到各从时钟设备的延时值与初始延时测量时不变。

Images