CN114328334A

CN114328334A - 一种基于emif总线扩展多路串口的装置及方法

Info

Publication number: CN114328334A
Application number: CN202111507351.8A
Authority: CN
Inventors: 黄刚林; 谢聪; 王敏; 谢春艳; 刘宇; 安泰; 张竞涛; 刘尚军; 梁睿; 李思; 张航航; 贺灵; 汪雪云; 张任
Original assignee: 722th Research Institute of CSIC
Current assignee: 722th Research Institute of CSIC
Priority date: 2021-12-10
Filing date: 2021-12-10
Publication date: 2022-04-12
Anticipated expiration: 2041-12-10
Also published as: CN114328334B

Abstract

本申请公开了一种基于EMIF总线扩展多路串口的装置及方法，该装置包括第一控制器、第二控制器和多个电压转换器；第二控制器通过EMIF总线获取第一控制器下发的数据并写入对应的本地发送缓存中；当检测到本地发送缓存非空时，从中读取数据并按照串口通信协议进行数据封装，经电压转换器从串口发出；获取串口发送的数据并存储在本地接收缓存中；当本次接收缓存中的数据量达到门限值时产生中断信号；第一控制器根据中断信号获取接收数据的串口通道号以及数据量大小，从本次接收缓存中读取数据；本发明能够便捷地实现实时嵌入式系统中的标准波特率与非标准波特率多路串口通信任务，在降低硬件资源消耗以及开发工作的基础上，提高系统开发与调试效率。

Description

一种基于EMIF总线扩展多路串口的装置及方法

技术领域

本申请涉及通信技术领域，更具体地，涉及一种基于EMIF总线扩展多路串口的装置及方法。

背景技术

串口因其传输距离远、传输稳定、简单实用等特点，在这网络通信、工业控制、数据传输等领域广泛被应用。在基于串口的通信系统中，存在着某一路传输控制命令，另一路或者多路传输通信数据等。在军用通信传输系统中，存在多路串口同时通信，并且串口的波特率高达3.125M波特率，超过串口的最大波特率115200。但是，目前DSP一般只提供最多两路串口通信，不能满足现在特殊场景的串口通信需求。

发明内容

针对现有技术的至少一个缺陷或改进需求，本发明提供了一种基于EMIF总线扩展多路串口的装置及方法，利用DSP通过EMIF总线不同地址来控制不同路串口数据收发，利用FPGA的接口丰富、可编程的特点，在FPGA中实现多路标准串口协议和数据缓存，确保通信的稳定可靠。

为实现上述目的，按照本发明的一个方面，提供了一种基于EMIF总线扩展多路串口的装置，其包括第一控制器、第二控制器和多个电压转换器；所述第一控制器与第二控制器之间通过EMIF总线进行通信；所述第二控制器和每个电压转换器之间通过GPIO接口相连；

所述第二控制器中包括通道判断模块、本地发送缓存、发送模块、本地接收缓存和接收模块；每个本地发送缓存、发送模块、本地接收缓存和接收模块对应连接一个电压转换器；

其中，所述通道判断模块通过EMIF总线获取第一控制器下发的待发送数据，所述待发送数据中包含串口通道号和有效发送数据；根据所述串口通道号将所述有效发送数据写入与串口通道号对应的本地发送缓存中；

所述发送模块实时监测本地发送缓存，当检测到本地发送缓存非空时，从中读取有效发送数据并按照串口通信协议进行数据封装，封装后的数据经电压转换器进行转换后通过串口发出；

所述接收模块获取串口发送的待接收数据，所述待接收数据中包含串口通道号和有效接收数据；将有效接收数据存储在串口对应的本地接收缓存中；

所述通道判断模块实时监测本次接收缓存中的数据量，当所述数据量达到预设的门限值时产生中断信号；

所述第一控制器根据所述中断信号读取第一地址中的值以获取接收数据的串口通道号，并读取第二地址中的值以获取所述串口通道号中的数据量大小，根据所述串口通道号和数据量大小从本次接收缓存中读取数据。

优选地，上述基于EMIF总线扩展多路串口的装置，所述通道判断模块还用于在本次接收缓存中的数据量在预设时间内未达到预设的门限值时启动超时计时，若计时时间达到预设的门限时延后本次接收缓存中的数据量不变，则产生中断信号。

优选地，上述基于EMIF总线扩展多路串口的装置，所述第一控制器在从本次接收缓存中读取数据之后，对EMIF总线上的设定地址执行写操作来清除中断信号。

优选地，上述基于EMIF总线扩展多路串口的装置，所述第二控制器中还包括设置模块；

所述设置模块通过EMIF总线与第一控制器进行通信，用于根据第一控制器下发的配置信息设置门限值和门限时延并发送给通道判断模块；

以及，设置每个发送模块和接收模块的波特率。

优选地，上述基于EMIF总线扩展多路串口的装置，各发送模块和接收模块的波特率相同或不同。

按照本发明的另一个方面，还提供了一种基于EMIF总线扩展多路串口的方法，其包括：

通过EMIF总线获取待发送数据，所述待发送数据中包含串口通道号和有效发送数据；

根据所述串口通道号将所述有效发送数据写入与串口通道号对应的本地发送缓存中；

实时监测本地发送缓存，当检测到本地发送缓存非空时，从中读取有效发送数据并按照串口通信协议进行数据封装，封装后的数据经电压转换后通过串口发出；

获取串口发送的待接收数据，所述待接收数据中包含串口通道号和有效接收数据；将待接收数据被存储在串口对应的本地接收缓存中；

实时监测本次接收缓存中的数据量，当所述数据量达到预设的门限值时产生中断信号；

根据所述中断信号读取第一地址中的值以获取接收数据的串口通道号，并读取第二地址中的值以获取所述串口通道号中的数据量大小，根据所述串口通道号和数据量大小从本次接收缓存中读取数据。

优选地，上述基于EMIF总线扩展多路串口的方法还包括：

若本次接收缓存中的数据量在预设时间内未达到预设的门限值时，则启动超时计时，若计时时间达到预设的门限时延后本次接收缓存中的数据量不变，则产生中断信号。

优选地，上述基于EMIF总线扩展多路串口的方法，所述根据串口通道号和数据量大小从本次接收缓存中读取数据之后还包括：

对EMIF总线上的设定地址执行写操作来清除中断信号。

优选地，上述基于EMIF总线扩展多路串口的方法还包括：

通过EMIF总线获取配置信息，根据所述配置信息设置门限值和门限时延；以及，设置待发送数据和待接收数据的波特率。

优选地，上述基于EMIF总线扩展多路串口的方法，各串口通道的的波特率相同或不同。

总体而言，通过本发明所构思的以上技术方案与现有技术相比，能够取得下列有益效果：

(1)本发明提供的基于EMIF总线扩展多路串口的装置及方法，通过FPGA芯片来扩展多路串口，利用了FPGA丰富的接口电平标准和可编程和可配置的灵活特点，可以连接不同电平标准的串口。可以灵活多变的扩展多路需要的串口和不同电平标准的串口，同时也可以满足特殊需求超过现有波特率串口。同时，可以通过JTAG调试手段监控串口的数据，提高了多路串口的可靠性和可监控性。本发明具有可靠性高，灵活可变，成本低廉，满足不同场景不同需求的串口定制等优势。

(2)利用FPGA的可编程特点可以在印制板已经生产的情况下，可以随时通过修改FPGA逻辑来扩展任意路、不同波特率的串口。相对传统的串口通信，具有灵活性和可编程性，能够有效解决项目前期串口评估不足或者需求不明确导致需要重新设计的问题，大大提高了项目研发效率，节省项目成本的优势。

附图说明

为了更清楚地说明本申请实施例中的技术方案，下面将对实施例中所需使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实施例提供的一种基于EMIF总线扩展多路串口的装置的结构框图；

图2为本实施例提供的第二控制器的结构框图；

图3为本实施例提供的多路串口初始化阶段的流程示意图；

图4为本实施例提供的多路串口发送的工作流程示意图，

图5为本实施例提供的多路串口接收的工作流程示意图。

具体实施方式

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。

本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如包含了一系列步骤或单元的过程、方法、系统、产品或设备没有限定于已列出的步骤或单元，而是可选地还包括没有列出的步骤或单元，或可选地还包括对于这些过程、方法、产品或设备固有的其他步骤或单元。

此外，为了避免使技术人员对本发明的理解模糊，可能不详细地描述或示出公知的或广泛使用的技术、元件、结构和处理。尽管附图表示本发明的示例性实施例，但是附图不必按照比例绘制，并且特定的特征可被放大或省略，以便更好地示出和解释本发明。

图1是本实施例提供的一种基于EMIF总线扩展多路串口的装置的结构框图，如图2所示，该装置包括第一控制器、第二控制器、晶振电路和多个电压转换器；其中，第一控制器与第二控制器之间通过EMIF总线进行通信；多个电压转换器与第二控制器之间通过GPIO接口相连，用于多路通道的串口通信。电压转换器的数量不少于第二控制器中扩展的串口数量，可采用常用的电压转换芯片；晶振电路与第二控制器连接，为第二控制器提供工作时钟；本实施例中，第一控制器采用DSP最小系统，第二控制器采用现场可编程逻辑门阵列FPGA，DSP通过EMIF总线控制FPGA实现多路串口数据通信；通过FPGA实现标准串口通信协议，利用FPGA的灵活性和可编程的特点，可以扩展多路不同电平标准串口，并且每路串口的波特率可以相同或不同。DSP通过EMIF地址来区分不同的串口通道，实现多路串口同时通信。

图2是本实施例提供的第二控制器的结构框图，请参阅图2，该FPGA中包括通道判断模块、设置模块、本地发送缓存、发送模块、本地接收缓存和接收模块；每个本地发送缓存、发送模块、本地接收缓存和接收模块对应连接一个电压转换器；

其中，通道判断模块主要用于通过EMIF总线获取DSP下发的待发送数据，该待发送数据中包含串口通道号和有效发送数据；通道判断模块根据串口通道号将有效发送数据写入与串口通道号对应的本地发送缓存中；串口通道号用来指示DSP下发的数据通过哪一个或多个串口发出，若待发送数据中包含多个串口通道号，则通道判断模块分别将有效发送数据写入对应的多个本地发送缓存中。

发送模块实时监测本地发送缓存，当检测到本地发送缓存非空时，从中读取有效发送数据并按照串口通信协议进行数据封装，封装后的数据经电压转换芯片进行转换后通过串口发出；至此，实现数据的多串口发送。

接收模块获取一个或多个串口发送的待接收数据，该待接收数据通过电压转换芯片传输给接收模块，待接收数据中包含串口通道号和有效接收数据；接收模块将有效接收数据存储在串口对应的本地接收缓存中；

通道判断模块实时监测本次接收缓存，当检测到本地发送缓存非空时，按照设定周期统计本次接收缓存中的数据量，当所述数据量达到预设的门限值时产生中断信号并上传给DSP。

DSP根据所述中断信号读取第一地址中的值以获取接收数据的串口通道号，并读取第二地址中的值以获取所述串口通道号中的数据量大小，最后根据所述串口通道号和数据量大小从本次接收缓存中读取有效接收数据。至此，实现数据的多串口接收。

本实施例中，设置模块通过EMIF总线与DSP进行通信，用于根据DSP下发的配置信息生成门限值和门限时延并发送给通道判断模块；此外，设置模块还根据配置信息设置每个发送模块和接收模块的波特率，各发送模块和接收模块的波特率可以相同或不同。

在一个可选的实施例中，通道判断模块还用于在本次接收缓存中的数据量在预设时间内未达到预设的门限值时启动超时计时，若计时时间达到预设的门限时延后本次接收缓存中的数据量仍未更新，则产生中断信号。

本实施例采用缓存门限值和超时统计相结合的方式，数据流动效率更高，速度更快。

此外，DSP在从本次接收缓存中读取数据之后，对EMIF总线上的设定地址执行写操作来清除中断信号。

本实施例还提供了一种基于上述装置的扩展多路串口的方法，该方法主要包括以下步骤：

S1通过EMIF总线获取待发送数据，该待发送数据中包含串口通道号和有效发送数据；

S2根据串口通道号将所述有效发送数据写入与串口通道号对应的本地发送缓存中；

S3实时监测本地发送缓存，当检测到本地发送缓存非空时，从中读取有效发送数据并按照串口通信协议进行数据封装，封装后的数据经电压转换后通过串口发出；

S4获取串口发送的待接收数据，该待接收数据中包含串口通道号和有效接收数据；将待接收数据被存储在串口对应的本地接收缓存中；

S5实时监测本次接收缓存中的数据量，当所述数据量达到预设的门限值时产生中断信号；若本次接收缓存中的数据量在预设时间内未达到预设的门限值时，则启动超时计时，若计时时间达到预设的门限时延后本次接收缓存中的数据量不变，则产生中断信号。

S6根据中断信号读取第一地址中的值以获取接收数据的串口通道号，并读取第二地址中的值以获取所述串口通道号中的数据量大小，根据所述串口通道号和数据量大小从本次接收缓存中读取数据。

S7对EMIF总线上的设定地址执行写操作来清除中断信号。

在一个可选的实施例中，步骤S1之前还包括：

通过EMIF总线获取配置信息，根据所述配置信息设置门限值和门限时延；以及，设置待发送数据和待接收数据(串口通道)的波特率，各串口通道的波特率可以相同或不同。

应当注意，尽管在上述的实施例中，以特定顺序描述了本说明书实施例的方法的操作，但是，这并非要求或者暗示必须按照该特定顺序来执行这些操作，或是必须执行全部所示的操作才能实现期望的结果。相反，流程图中描绘的步骤可以改变执行顺序。附加地或备选地，可以省略某些步骤，将多个步骤合并为一个步骤执行，和/或将一个步骤分解为多个步骤执行。

图3为本实施例提供的多路串口初始化阶段的流程示意图，如图3所示，上电后，DSP加载其固件，FPGA加载其固件。DSP完成其初始化后，DSP对EMIF的某一个地址(如0xf)执行一次操作，FPGA检测到EMIF总线有读写操作，表明DSP已经完成了初始化等相关工作，可以进行串口通信。DSP可以通过操作EMIF总线地址(0x1f)对每路串口的波特率进行设置，多路串口的波特率可以相同，也可以不同。

图4为多路串口发送的工作流程示意图，如图4所示，完成了波特率的设置后，DSP与FPGA之间可以进行数据的收发通信，DSP发送数据流程：DSP将要发送的数据写入EMIF总线的某一个地址(0x01)，FPGA收到EMIF总线上的数据后，将其写入本地发送缓存中。当检测到本地发送缓存非空时，读取本地发送缓存中的数据送入按照标准协议实现的发送模块中发送出去，经过电压转换芯片转换后发出去。整个多通道串口发送流程执行完毕。

图5为多路串口接收的工作流程示意图，如图5所示，串口上的数据通过电压转换芯片传输到FPGA中按照标准串口协议实现逻辑的接收模块时，FPGA先将数据存储在本地接收缓存中，当本地接收缓存中的数据达到预设的门限值(例如64个字节数据)，FPGA产生GPIO中断，DSP在收到中断后，读取某一地址(例如0x04)上的值，来获取串口的接收通道号，读取另一地址(例如0x05)，获取该串口通道上数据量的大小，最后启动EMIF总线的读操作读取串口接收的数据。

本实施例中，若串口上发送过来的数据量不足触发启动中断，则进行超时操作。存入本地接收缓存中的数据在预设时间内(例如1毫秒或者100微秒)仍旧没有达到触发中断的数据量门限值，则FPGA产生GPIO中断，DSP在收到中断后，读取某一地址(0x04)上的值，来获取串口接收数据通道号，读取另一地址(0x05)，获取该串口通道上数据量的大小，然后启动EMIF总线的读操作读取串口接收的数据。数据读取完后，DSP对EMIF总线某一地址(0x09)执行写操作来实现清中断功能。整个多通道串口的接收流程就执行完毕。

以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。

本领域的技术人员容易理解，以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims

1.一种基于EMIF总线扩展多路串口的装置，其特征在于，包括第一控制器、第二控制器和多个电压转换器；所述第一控制器与第二控制器之间通过EMIF总线进行通信；

2.如权利要求1所述的基于EMIF总线扩展多路串口的装置，其特征在于，所述通道判断模块还用于在本次接收缓存中的数据量在预设时间内未达到预设的门限值时启动超时计时，若计时时间达到预设的门限时延后本次接收缓存中的数据量不变，则产生中断信号。

3.如权利要求1或2所述的基于EMIF总线扩展多路串口的装置，其特征在于，所述第一控制器在从本次接收缓存中读取数据之后，对EMIF总线上的设定地址执行写操作来清除中断信号。

4.如权利要求2所述的基于EMIF总线扩展多路串口的装置，其特征在于，所述第二控制器中还包括设置模块；

以及，设置每个发送模块和接收模块的波特率。

5.如权利要求4所述的基于EMIF总线扩展多路串口的装置，其特征在于，各发送模块和接收模块的波特率相同或不同。

6.一种基于EMIF总线扩展多路串口的方法，其特征在于，包括：

7.如权利要求1所述的基于EMIF总线扩展多路串口的方法，其特征在于，还包括：

8.如权利要求6或7所述的基于EMIF总线扩展多路串口的方法，其特征在于，所述根据串口通道号和数据量大小从本次接收缓存中读取数据之后还包括：

对EMIF总线上的设定地址执行写操作来清除中断信号。

9.如权利要求7所述的基于EMIF总线扩展多路串口的方法，还包括：

10.如权利要求9所述的基于EMIF总线扩展多路串口的方法，其特征在于，各串口通道的的波特率相同或不同。