CN114326906A - 一种带隙基准电路 - Google Patents

Abstract

本公开提供了一种带隙基准电路，该带隙基准电路包括电流模带隙基准电路，与电源相连；以及启动电路，用于在所述电流模带隙基准电路上电时使所述电流模带隙基准电路转换为电压模结构启动，并在启动后使所述电流模带隙基准电路又恢复到电流模结构正常工作。

Description

一种带隙基准电路

技术领域

本公开涉及集成电路中的模拟电路技术领域，尤其涉及一种带隙基准电路。

背景技术

在集成电路尤其是模拟电路设计领域，大部分电路都要求有稳定的偏置，所以带隙基准电路设计在集成电路系统设计中属于重中之重。现有的带隙基准电路主要分为电压模和电流模两类。电压模带隙基准是通过产生负温度系数电流叠加到电阻上产生负温度系数电压然后与三级管Vbe相加得到零温度系数电压。电压模带隙基准理论上会产生一个固定电压值，大概1.25V左右，所以当电源电压接近或者低于1.25V时，电压模带隙基准将不再适用。电流模电路则是通过产生的正温度系数电流和负温度系数电流直接相加，然后流过电阻产生零温度系数电压，可以适用于低电源电压环境，并且生成的电压可以通过修改电阻阻值改变。随着CMOS工艺逐渐发展，电源电压越来越低，因此电流模带隙基准电路应用越来越广泛。

带隙基准电路往往电路中会存在多个简并点即电路在多个状态都能稳定，因此带隙基准电路中必须包含启动电路模块，启动电路模块可以帮助带隙基准电路顺利稳定到正常的工作状态。其中电压模带隙基准电路一般只有两个工作点：未启动和正常工作，因此电压模带隙基准启动电路设计简单且可以稳定帮助电路正常工作。而电流模带隙基准电路一般会存在三个甚至更多的简并点，启动电路设计困难且很难具有较强的鲁棒性。在之前工艺的设计中，因为电源电压较高，电压模带隙基准使用较多，所以带隙基准启动电路的设计大部分聚焦在电压模，电流模带隙基准启动电路的相关研究较少。

1999年，Banba等人在《IEEE Journal of solid-State Circuits》发表论文“ACMOS bandgap reference circuit with sub-1-V operation”提出了电流模带隙基准结构，但是却并未讨论启动电路的设计；2002年，Ka Nang Leung等人在《IEEE Journal ofsolid-State Circuits》上发表论文“Asub-1-V15-ppm//spl deg/C CMOS bandgapvoltage reference without requiring low threshold voltage device”，但是其启动电路仍采用电压模启动电路类似结构，工艺波动会影响其正常工作，对于电流模结构鲁棒性很差；2007年，Keith Sanborn等人在《IEEE Journal of solid-State Circuits》上发表论文“A Sub-1-V Low-Noise Bandgap Voltage Reference”，但其电路模结构较为独特，启动电路对常规电流模带隙基准电路适用性较差；2005年，Xu Changxi在《ChineseJournalof Semiconductors》上发表论文“A Low Voltage and LowPower CMOS BandgapVoltageReference Design with a Novel Start-upCircuit”针对电路模带隙基准设计了启动电路，但是额外引入了多个三极管，大大增加了芯片面积；2015年，Chengyue Yu在《IEEETRANSACTIONS ON CIRCUITS AND SYSTEMS—II:EXPRESS BRIEFS》发表论文“An Area-Effificient Current-Mode Bandgap Reference With Intrinsic Robust Start-UpBehavior”，减少一个旁路电阻和修改电流镜比值来帮助电流模带隙基准电路启动，这使得电路两个环路反馈强度难以确定，电路容易不稳定。

发明内容

(一)要解决的技术问题

针对于现有的技术问题，本公开提供一种带隙基准电路，用于至少部分解决以上技术问题。

(二)技术方案

为实现上述目的，本公开提供一种带隙基准电路，包括：

电流模带隙基准电路，与电源相连；以及

启动电路，用于在所述电流模带隙基准电路上电时使所述电流模带隙基准电路转换为电压模结构启动，并在启动后使所述电流模带隙基准电路又恢复到电流模结构正常工作。

在本公开的一些实施例中，所述启动电路包括：

转换模块，包括均与所述电流模带隙基准电路相连转换输入端和转换输出端，所述转换模块用于将电流模带隙基准电路上电时的启动过程转换成电压模结构启动；

检测调节模块，包括检测调节输入端、检测调节第一输出端和检测调节第二输出端，其中，所述检测调节输入端与所述转换输出端连接，所述检测调节第二输出端与所述电源连接；所述检测调节模块用于检测所述转换模块的转换输出端电压状态，调节所述检测调节第二输出端的输出电压；

下拉模块，包括下拉输入端和下拉输出端，其中，所述下拉输入端与所述检测调节第一输出端连接，所述下拉输出端与所述电流模带隙基准电路连接；所述下拉模块用于降低所述电流模带隙基准电路中的电压；以及

供流模块，包括供流输入端和供流输出端，其中，所述供流输入端与所述检测调节第一输出端连接，所述供流输出端与所述电流模带隙电路连接；所述供流模块用于向所述电流模带隙基准电路提供额外电流。

在本公开的一些实施例中，所述电流模带隙基准电路包括：运算放大器、第一三极管支、第二三极管支路、第一电阻支路、第二电阻支路、以及第一MP组。

在本公开的一些实施例中，所述第一三极管支路包括一个三极管，所述三极管的发射极与所述运算放大器的负输入端连接，所述三极管的基极和集电极接地；

所述第二三极管支路包括八个三极管和一个电阻R1，所述八个三极管并联连接，所述并联后的三极管的发射极与所述电阻R1的一端，所述电阻R1的另一端与所述运算放大器的正输入端连接，所述各个三极管的基极和集电极接地；

所述第一电阻支路包括一个电阻R2b，所述电阻R2b一端与所述运算放大器的负输入端连接，所述电阻R2b另一端通过第一NMOS开关管接地；以及

所述第二电阻支路包括一个电阻R2a，所述电阻R2a一端与所述运算放大器的正输入端连接，所述电阻R2a另一端通过第二NMOS开关管接地。

在本公开的一些实施例中，所述第一MP组包括：

第一PMOS管，所述第一PMOS管的栅极与所述运算放大器的输出端连接，所述第一PMOS管的漏极与所述第一三极管支路连接，所述第一PMOS管的源极与所述电源连接；以及

第二PMOS管，所述第二PMOS管的栅极与所述运算放大器的输出端连接，所述第二PMOS管的漏极与所述第二三极管支路连接，所述第二PMOS管的源极与所述电源连接。

在本公开的一些实施例中，所述转换模块包括：

电压比较器，所述电压比较器的正输入端与第二三极管支路中的所述电阻R1的近电源端连接，所述电压比较器的负输入端与第二三极管支路中的所述电阻R1的近地端连接；以及

第一MN组，所述第一MN组包括：

第一NMOS开关管，所述第一NMOS开关管的漏极与第一电阻支路连接，所述第一NMOS开关管的栅极与所述电压比较器的输出端连接，所述第一NMOS开关管的源极接地；以及

第二NMOS开关管，所述第二NMOS开关管的漏极与第二电阻支路连接，所述第二NMOS开关管的栅极与所述电压比较器的输出端连接，所述第二NMOS开关管的源极接地；

所述电压比较器用以控制所述第一NMOS开关管和所述第二NMOS开关管的断开与接通。

在本公开的一些实施例中，所述检测调节模块包括：

检测NMOS管，所述检测NMOS管的栅极与电压比较器的输出端连接，所述检测NMOS管的源极接地，所述检测NMOS管用于检测所述转换模块的输出电压；以及

第二MP组，包括第五PMOS管、第六PMOS管和第七PMOS管，所述第五PMOS管、所述第六PMOS管和所述第七PMOS管依次串联，所述串联后的PMOS管的一端的源极与所述电源连接，所述串联后的PMOS管的另一端的漏极与所述检测NMOS管的漏极连接，所述各个PMOS管的栅极与接地；

所述检测NMOS管与所述第二MP组配合，用于调节所述检测NMOS管与所述第二MP组之间的输出电压。

在本公开的一些实施例中，所述供流模块包括：

供流NMOS管，所述供流NMOS管的栅极与检测NMOS管的漏极连接，所述供流NMOS管的源极接地；

电流镜，包括：

第八PMOS管，所述第八PMOS管的栅极与所述供流NMOS管的漏极连接，所述第八PMOS管的漏极与所述供流NMOS管的漏极连接，所述第八PMOS管的源极与所述电源连接；以及

第九PMOS管，所述第九PMOS管的栅极与所述供流NMOS管的漏极连接，所述第九PMOS管的漏极与所述电流模带隙基准电路的第一三极管支路连接，所述第九PMOS管的源极与所述电源连接。

在本公开的一些实施例中，所述下拉模块包括：下拉NMOS管，所述下拉NMOS管的栅极与检测NMOS管的漏极连接，所述下拉NMOS管的源极接地，所述下拉NMOS管的漏极与第一MP组中各个PMOS管的栅极连接；所述下拉NMOS管用于降低第一MP组中各个PMOS管的栅极电压，进而使所述电流模带隙基准电路各支路产生电流。

在本公开的一些实施例中，所述电流模带隙基准电路还包括电容，所述电容的一端与所述电源连接，所述电容的另一端与所述运算放大器的输出口连接，用于补偿带隙基准环路的相位裕度并稳定第一MP组12的栅端和源端之间电压。

(三)有益效果

基于上述技术方案，本公开相较于现有技术至少具有以下有益效果的其中之一或其中一部分：

(1)本公开的启动电路将电流模带隙基准电路的启动过程转换成简单的电压模结构启动，大大增加了电路的稳定性。

(2)本公开可以通过比较器实时检测三极管支路的电流状态，即使电路因为其他外部因素进入了非正常工作点，也可通过比较器迅速判断状态进而重新使电路正常工作，大大增强了带隙基准电路的鲁棒性。

(3)本公开的启动电路工作过程主要接收高低电平信号，因此对工艺变化不敏感，与现有的大部分电流模结构启动电路相比，不需要对输出参考电压进行检测，不受参考电压大小限制，因此具有极高的适用性。

附图说明

图1为本公开实施例的带隙基准电路的组成及工作原理示意图；

图2为本公开实施例中电流模带隙基准电路的电路结构图；

图3为本公开实施例中电流模带隙基准电路转换为电压模结构启动时的电路结构图；

图4为本公开实施例中带隙基准电路的整体结构图；

图5为本公开实施例中电压比较器的电路结构；

图6本公开实施例例中运算放大器的电路结构图；

图7为本公开实施例中带隙基准电路上电的瞬态仿真结果；

图8为本公开实施例中带隙基准电路的500次蒙特卡洛仿真结果；

图9为本公开实施例中带隙基准参考电流的温度特性曲线。

【附图标记说明】

1：电流模带隙基准电路

2：启动电路

3：转换模块

4：检测调节模块

5：下拉模块

6：供流模块

7：第一三极管支路

8：第二三极管支路

9：第一电阻支路

10：第二电阻支路

11：第三电阻支路

12：第一MP组

13：运算放大器

14：电压比较器

15：第一MN组

MN1：第一NMOS开关管

MN2：第二NMOS开关管

MN3：检测NMOS管

MN4：下拉NMOS管

MN5：供流NMOS管

MP1：第一PMOS管

MP2：第二PMOS管

MP3：第三PMOS管

MP4：第四PMOS管

MP5：第PMOS管

MP6：第六PMOS管

MP7：第七PMOS管

MP8：第八PMOS管

MP9：第九PMOS管

MP21：PMOS输入管

MP11：PMOS输入管

MN11：第一NMOS开启开关管

MN21：第二NMOS开启开关管

MP21：第一PMOS输入管

MP11：第二PMOS输入管

C1：电容

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。

在此使用的术语仅仅是为了描述具体实施例，而并非意在限制本公开。在此使用的术语“包括”、“包含”等表明了所述特征、步骤、操作和/或部件的存在，但是并不排除存在或添加一个或多个其他特征、步骤、操作或部件。

在此使用的所有术语(包括技术和科学术语)具有本领域技术人员通常所理解的含义，除非另外定义。应注意，这里使用的术语应解释为具有与本说明书的上下文相一致的含义，而不应以理想化或过于刻板的方式来解释。

本公开某些实施例于后方将参照所附附图做更全面性地描述，其中一些但并非全部的实施例将被示出。实际上，本公开的各种实施例可以许多不同形式实现，而不应被解释为限于此数所阐述的实施例；相对地，提供这些实施例使得本公开满足适用的法律要求。

本公开提供一种带隙基准电路，图1示意性示出了本公开实施例的带隙基准电路的工作流程图。

如图1所示，该带隙基准电路包括电流模带隙基准电路1和启动电路2。

电流模带隙基准电路1，与电源相连；以及

启动电路2，用于在电流模带隙基准电路1上电时使电流模带隙基准电路1转换为电压模结构启动，并在启动后使电流模带隙基准电路1又恢复到电流模结构正常工作。

关于启动电路2的结构进行详细说明如下。启动电路2包括转换模块3、检测调节模块4、下拉模块5及供流模块6。

转换模块3，包括均与电流模带隙基准电路1相连的转换输入端和转换输出端，转换模块3用于在电流模带隙基准电路1上电时的启动过程转换成电压模结构启动。

检测调节模块4，包括检测调节输入端、检测调节第一输出端和检测调节第二输出端，其中，检测调节输入端与转换输出端连接，检测调节第二输出端与电源连接；检测调节模块4用于检测转换模块3的转换输出端电压状态，调节检测调节第二输出端的输出电压。

下拉模块5，包括下拉输入端和下拉输出端，其中，下拉输入端与检测调节第一输出端连接，下拉输出端与电流模带隙基准电路1连接；下拉模块5用于降低电流模带隙基准电路1中的电压；以及

供流模块6，包括供流输入端和供流输出端，其中，供流输入端与检测调节第一输出端连接，供流输出端与电流模带隙电路连接；供流模块6用于向电流模带隙基准电路1提供额外电流。

关于启动电路2的工作流程详细说明如下。电流模带隙基准电路1通电后，转换模块3接收到来自电流模带隙基准电路1的电压信号，转换模块3将电流模带隙基准电路1转换为电压模结构启动，检测调节模块4接收到来自转换模块3的电压信号，检测调节模块4输出电压信号至下拉模块5和供流模块6，下拉模块5下拉电流模带隙基准电路1内部的电压，供流模块6给电流模带隙基准电路1提供额外电流，下拉模块5和供流模块6共同作用，再将电流模带隙基准电路1又恢复到电流模结构正常工作。

关于电流模带隙基准电路1的结构进行详细说明如下。图2示意性示出了本公开实施例中电流模带隙基准电路1的电路结构图。

如图2所示，电流模带隙基准电路1包括：运算放大器13、第一三极管支路7、第二三极管支路8、第一电阻支路9、第二电阻支路10、第三电阻支路11以及第一MP组12。

关于电流模带隙基准电路1中各支路的结构进行详细说明如下。

第一三极管支路7包括一个三极管Q1，三极管Q1的发射极与运算放大器13的负输入端连接，三极管Q1的基极和集电极接地。

第二三极管支路8包括一个三极管组Q2和一个电阻R1，三极管组Q2包括八个三极管且八个三极管并联连接，并联后的三极管组Q2的发射极与电阻R1的一端连接，电阻R1的另一端与运算放大器13的正输入端连接，三极管组Q2中各个三极管的基极和集电极接地。

第一电阻支路9包括一个电阻R2b，电阻R2b一端与运算放大器13的负输入端连接，电阻R2b另一端通过第一NMOS开关管MN1接地；以及

第二电阻支路10包括一个电阻R2a，电阻R2a一端与运算放大器13的正输入端连接，电阻R2a另一端通过第二NMOS开关管MN2接地。

第三电阻支路11包括一个电阻R3，电阻R3一端与第一MP组12连接，电阻R3另一端接地。

关于电流模带隙基准电路1中第一MP组12的结构进行详细说明如下。第一MP组12包括第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3及第四PMOS管MP4。

第一PMOS管MP1，第一PMOS管MP1的栅极与运算放大器13的输出端连接，第一PMOS管MP1的漏极与第一三极管支路7连接，第一PMOS管MP1的源极与电源连接。

第二PMOS管MP2，第二PMOS管MP2的栅极与运算放大器13的输出端连接，第二PMOS管MP2的漏极与第二三极管支路8连接，第二PMOS管MP2的源极与电源连接。

第三PMOS管MP3的栅极与运算放大器13的输出端连接，第三PMOS管MP3的源极与电源连接；以及

第四PMOS管MP4的栅极与运算放大器13的输出端连接，第四PMOS管MP4的源极与电源连接。

图3示意性示出了本公开实施例中电流模带隙基准电路1转换为电压模结构启动时的电路结构图。

图4示意性示出了本公开实施例带隙基准电路的整体设计图。

关于启动电路2的中转换模块3的结构进行详细说明如下。

转换模块3包括电压比较器14及第一MN组15。

如图4所示，电压比较器14的正输入端与第二三极管支路8中的电阻R1的近电源端连接，电压比较器14的负输入端与第二三极管支路8中的电阻R1的近地端连接。

关于第一MN组15的结构进行详细说明如下。

如图4所示，第一MN组15，包括：第一NMOS开关管MN1和第二NMOS开关管MN2。

第一NMOS开关管MN1的漏极与第一电阻支路9连接，第一NMOS开关管MN1的栅极与电压比较器14的输出端连接，第一NMOS开关管MN1的源极接地；以及

第二NMOS开关管MN2的漏极与第二电阻支路10连接，第二NMOS开关管MN2的栅极与电压比较器14的输出端连接，第二NMOS开关管MN2的源极接地。

根据本公开实施例，电流模带隙基准电路1还包括电容C1，电容C1的一端与电源连接，电容C1的另一端与运算放大器13的输出口连接，用于补偿带隙基准环路的相位裕度以及稳定第一MP组12的栅端和源端之间电压。

根据本公开实施例，电压比较器14用以控制所述第一NMOS开关管MN1和所述第二NMOS开关管MN2的断开与接通。

关于启动电路2的中转换模块3的工作流程详细说明如下。

在电流模带隙基准电路1上电时，电压比较器14对第二三极管支路8中电阻R1两端压差进行判断，在刚电流模带隙基准电路1上电时电阻R1两端压差为0，此时，电压比较器14会输出低电平即不满足第一NMOS开关管MN1和第二NMOS开关管MN2工作的电平，使控制第一NMOS开关管MN1和第二NMOS开关管MN2处于断开状态，进而使电流模带隙基准电路1中第一电阻支路9和第二电阻支路10处于断开状态，此时电流模带隙基准电路1转换为电压模结构的启动，如图3所示。

关于启动电路2的中检测调节模块4的结构进行详细说明如下。

检测调节模块4包括检测NMOS管MN3和第二MP组。

检测NMOS管MN3的栅极与电压比较器14的输出端连接，检测NMOS管MN3的源极接地，检测NMOS管MN3用于检测转换模块3的输出电压；以及

第二MP组，包括第五PMOS管MP5、第六PMOS管MP6和第七PMOS管MP7，第五PMOS管MP5、第六PMOS管MP6和第七PMOS管MP7依次串联，串联后的PMOS管的一端的源极与电源连接，串联后的PMOS管的另一端的漏极与检测NMOS管MN3的漏极连接，各个PMOS管的栅极与接地。

检测NMOS管MN3与第二MP组配合，用于调节检测NMOS管MN3与第二MP组之间的输出电压。

关于启动电路2的中检测调节模块4的工作流程详细说明如下。

检测管MN3的漏极经过第二MP组连接到了电源VDD，检测管MN3的漏极与第二MP组之间连接了供流NMOS管MN5和下拉NMOS管MN4，检测管MN3的源极接地，刚上电时MN3关断，第二MP组因为栅端接地所以为导通状态，此时，检测管MN3与第二MP组之间的电压为高电压即满足供流NMOS管MN5和下拉NMOS管MN4工作的电压，进而使供流NMOS管MN5和下拉NMOS管MN4工作。

关于启动电路2的中供流模块6的结构进行详细说明如下。

供流模块6包括：供流NMOS管MN5和电流镜。

供流NMOS管MN5的栅极与检测NMOS管MN3的漏极连接，供流NMOS管MN5的源极接地。

电流镜包括：第八PMOS管MP8和第九PMOS管MP9。

第八PMOS管MP8的栅极与供流NMOS管MN5的漏极连接，第八PMOS管MP8的漏极与供流NMOS管MN5的漏极连接，第八PMOS管MP8的源极与电源连接；以及

第九PMOS管MP9的栅极与供流NMOS管MN5的漏极连接，第九PMOS管MP9的漏极与电流模带隙基准电路1的支路7连接，第九PMOS管MP9的源极与电源连接。

关于启动电路2的中下拉模块5的结构进行详细说明如下。

下拉模块5包括下拉NMOS管MN4，下拉NMOS管MN4的栅极与检测NMOS管MN3的漏极连接，下拉NMOS管MN4的源极接地，下拉NMOS管MN4的漏极与第一MP组12中各个PMOS管的栅极连接；下拉NMOS管MN4用于降低第一MP组12中各个PMOS管的栅端电压，进而使电流模带隙基准电路1各支路产生电流。

关于启动电路2的中下拉模块5和供流模块6的工作流程详细说明如下。

根据本公开实施例，检测NMOS管MN3漏端输出高电平后即满足下拉NMOS管MN4和供流NMOS管MN5工作的电平，下拉NMOS管MN4导通，下拉NMOS管MN4持续拉低电流模带隙基准电路1中第一MP组12中各个PMOS管的栅极电压，同时供流模块6也向电流模带隙基准电路1中灌入电流加快电路的启动，之后三极管Q1和三极管组Q2成功开启。

在本公开实施例中，三极管Q1和三极管组Q2成功开启后，第二三极管支路8上的电阻R1两端存在较大压差即满足电压比较器14翻转需求的电压，电压比较器14输出由低电平翻转为高电平即第一NMOS开关管MN1和第二NMOS开关管MN2工作的电压。

在本公开实施例中，电流模带隙基准电路1中第一NMOS开关管MN1和第二NMOS开关管MN2开启后，进而第一电阻支路9和第二电阻支路10产生电流，即电流模带隙基准电路1恢复到电流模结构；同时检测NMOS管MN3检测到电压比较器14的输出电压为高电平，检测NMOS管MN3漏端输出电压变为低电平即不满足下拉NMOS管MN4和供流NMOS管MN5工作的电平，使得下拉NMOS管MN4和供流NMOS管MN5关断，第一MP组12中各个PMOS管的栅极电压停止下降并停止额外电流的输入，启动电路2不再影响带隙基准电路正常工作。

在本公开实施例中，第一三极管支路7和第二三极管支路8中的三极管个数比为1：8，R1两端压差ΔVbe约为57mV，第一电阻支路9和第二电阻支路10重新连接到带隙基准电路中后，第一NMOS开关管MN1和第二NMOS开关管MN2为大尺寸开关管，因此基本无电压消耗，第一电阻支路9和第二电阻支路10均产生Vbe1/R2b大小的电流，其中，Vbe1是三极管Q1的基极和发射极之间电压。

根据本公开实施例，若电流模带隙基准电路工作过程中因某些不稳定因素进入到了第三简并点即第一三极管支路7和第二三极管支路8无电流，第一电阻支路9和第二电阻支路10有电流，电压比较器14可以检测到此状态，并输出低电平即不满足第一NMOS开关管MN1和所述第二NMOS开关管MN2工作的电压，从而使第一电阻支路9和第二电阻支路10有电流暂时与带隙基准电路断开，整个带隙基准再次启动从而进入正常工作点。

根据本公开实施例，电压比较器14采用高翻转电压比较器，防止电阻两端压差为0或者因为漏电流产生的小压差的情况下输出翻转，其中翻转阈值不大于带隙基准电路中三极管Q1的Vbe1和三极管组Q2的Vbe2的差值ΔVbe，可取但不限于为1/2或2/3的ΔVbe，其中Vbe1为三极管Q1基极和发射极之间的电压，Vbe2为三极管Q2基极和发射极之间的电压。

图5为本公开实施例中电压比较器14的电路结构，结构与常规五管开环比较器相比，第一PMOS输入管MP21和第二PMOS输入管MP11的W/L并不一致，第一PMOS输入管MP21的W/L大于第二PMOS输入管MP11的W/L，使得|Vgs2|<|Vgs1|时，第一PMOS输入管MP21的带电流能力比第二PMOS输入管MP11更强，实现输出电压的翻转，其中,W/L为MOS管沟道宽度和长度的比值，Vgs1为MP11栅端和源端的电压差，Vgs2为MP21栅端和源端的电压差，|Vgs1|-|Vgs2|即为翻转电压。

本公开实施例中电压比较器14的翻转电压设计为35mV左右，R1两端压差ΔVbe(57mV)，这样使得三极管Q1和三极管组Q2开启后，电压比较器14输出可以正常翻转，从而第一NMOS开启开关管和第二NMOS开启开关管，同时翻转电压35mV也足够大，保证了电压比较器14不会因为泄露电流等非理想因素错误判断了电路状态。

图6为本公开实施例中运算放大器13的电路结构图，为常规的单级折叠共源共栅运算放大器。

图7为本公开实施例中带隙基准电路上电的瞬态仿真结果。

图8为本公开实施例中带隙基准电路的500次蒙特卡洛仿真结果，表明即使工艺变化和电路失配，电路均可正常工作，因为启动电路的加入，电路具有强鲁棒性。

图9为本公开实施例中带隙基准参考电流的温度特性曲线，在-40℃-120℃范围内，参考电流变化极小，温度系数为44ppm/℃。

以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。本公开的范围由所附权利要求及其等同物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。

还需要说明的是，实施例中提到的方向用语，例如“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向，并非用来限制本公开的保护范围。贯穿附图，相同的元素由相同或相近的附图标记来表示。在可能导致对本公开的理解造成混淆时，将省略常规结构或构造。

并且图中各部件的形状和尺寸不反映真实大小和比例，而仅示意本公开实施例的内容。另外，在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。

除非有所知名为相反之意，本说明书及所附权利要求中的数值参数是近似值，能够根据通过本公开的内容所得的所需特性改变。具体而言，所有使用于说明书及权利要求中表示组成的含量、反应条件等等的数字，应理解为在所有情况中是受到“约”的用语所修饰。一般情况下，其表达的含义是指包含由特定数量在一些实施例中±10％的变化、在一些实施例中±5％的变化、在一些实施例中±1％的变化、在一些实施例中±0.5％的变化。

再者，单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。

说明书与权利要求中所使用的序数例如“第一”、“第二”、“第三”等的用词，以修饰相应的元件，其本身并不意味着该元件有任何的序数，也不代表某一元件与另一元件的顺序、或是制造方法上的顺序，该些序数的使用仅用来使具有某命名的一元件得以和另一具有相同命名的元件能做出清楚区分。

此外，除非特别描述或必须依序发生的步骤，上述步骤的顺序并无限制于以上所列，且可根据所需设计而变化或重新安排。并且上述实施例可基于设计及可靠度的考虑，彼此混合搭配使用或与其他实施例混合搭配使用，即不同实施例中的技术特征可以自由组合形成更多的实施例。

本领域那些技术人员可以理解，可以对实施例中的设备中的模块进行自适应性地改变并且把它们设置在与该实施例不同的一个或多个设备中。可以把实施例中的模块或单元或组件组合成一个模块或单元或组件，以及此外可以把它们分成多个子模块或子单元或子组件。除了这样的特征和/或过程或者单元中的至少一些是相互排斥之外，可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述，本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的的替代特征来代替。并且，在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。

类似地，应当理解，为了精简本公开并帮助理解各个公开方面中的一个或多个，在上面对本公开的示例性实施例的描述中，本公开的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本公开要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如下面的权利要求书所反映的那样，公开方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本公开的单独实施例。

以上的具体实施例，对本公开的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上仅为本公开的具体实施例而已，并不用于限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (10)

1.一种带隙基准电路，包括：

电流模带隙基准电路，与电源相连；以及

启动电路(2)，用于在所述电流模带隙基准电路(1)上电时使所述电流模带隙基准电路(1)转换为电压模结构启动，并在启动后使所述电流模带隙基准电路(1)又恢复到电流模结构正常工作。

2.根据权利要求1所述的带隙基准电路，其中，所述启动电路(2)包括：

转换模块(3)，包括均与所述电流模带隙基准电路(1)相连转换输入端和转换输出端，所述转换模块(3)用于将电流模带隙基准电路(1)上电时的启动过程转换成电压模结构启动；

检测调节模块(4)，包括检测调节输入端、检测调节第一输出端和检测调节第二输出端，其中，所述检测调节输入端与所述转换输出端连接，所述检测调节第二输出端与所述电源连接；所述检测调节模块(4)用于检测所述转换模块(3)的转换输出端电压状态，调节所述检测调节第二输出端的输出电压；

下拉模块(5)，包括下拉输入端和下拉输出端，其中，所述下拉输入端与所述检测调节第一输出端连接，所述下拉输出端与所述电流模带隙基准电路(1)连接；所述下拉模块(5)用于降低所述电流模带隙基准电路(1)中的电压；以及

供流模块(6)，包括供流输入端和供流输出端，其中，所述供流输入端与所述检测调节第一输出端连接，所述供流输出端与所述电流模带隙电路连接；所述供流模块(6)用于向所述电流模带隙基准电路(1)提供额外电流。

3.根据权利要求2所述的带隙基准电路，其中，所述电流模带隙基准电路(1)包括：运算放大器(13)、第一三极管支路(7)、第二三极管支路(8)、第一电阻支路(9)、第二电阻支路(10)、以及第一MP组(12)。

4.根据权利要求3所述的带隙基准电路，其中：

所述第一三极管支路(7)包括一个三极管，所述三极管的发射极与所述运算放大器(13)的负输入端连接，所述三极管的基极和集电极接地；

所述第二三极管支路(8)包括八个三极管和一个电阻(R1)，所述八个三极管并联连接，所述并联后的三极管的发射极与所述电阻(R1)的一端，所述电阻(R1)的另一端与所述运算放大器(13)的正输入端连接，所述各个三极管的基极和集电极接地；

所述第一电阻支路(9)包括一个电阻(R2b)，所述电阻(R2b)一端与所述运算放大器(13)的负输入端连接，所述电阻(R2b)另一端通过第一NMOS开关管(MN1)接地；以及

所述第二电阻支路(10)包括一个电阻(R2a)，所述电阻(R2a)一端与所述运算放大器(13)的正输入端连接，所述电阻(R2a)另一端通过第二NMOS开关管(MN2)接地。

5.根据权利要求4所述的带隙基准电路，其中，所述第一MP组(12)包括：

第一PMOS管(MP1)，所述第一PMOS管(MP1)的栅极与所述运算放大器(13)的输出端连接，所述第一PMOS管(MP1)的漏极与所述第一三极管支路(7)连接，所述第一PMOS管(MP1)的源极与所述电源连接；以及

第二PMOS管(MP2)，所述第二PMOS管(MP2)的栅极与所述运算放大器(13)的输出端连接，所述第二PMOS管(MP2)的漏极与所述第二三极管支路(8)连接，所述第二PMOS管(MP2)的源极与所述电源连接。

6.根据权利要求2-5任一项所述的带隙基准电路，其中，所述转换模块(3)包括：

电压比较器(14)，所述电压比较器(14)的正输入端与第二三极管支路(8)中的所述电阻(R1)的近电源端连接，所述电压比较器(14)的负输入端与第二三极管支路(8)中的所述电阻(R1)的近地端连接；以及

第一MN组(15)，所述第一MN组(15)包括：

第一NMOS开关管(MN1)，所述第一NMOS开关管(MN1)的漏极与第一电阻支路(9)连接，所述第一NMOS开关管(MN1)的栅极与所述电压比较器(14)的输出端连接，所述第一NMOS开关管(MN1)的源极接地；以及

第二NMOS开关管(MN2)，所述第二NMOS开关管(MN2)的漏极与第二电阻支路(10)连接，所述第二NMOS开关管(MN2)的栅极与所述电压比较器(14)的输出端连接，所述第二NMOS开关管(MN2)的源极接地；

所述电压比较器(14)用以控制所述第一NMOS开关管(MN1)和所述第二NMOS开关管(MN2)的断开与接通。

7.根据权利要求2-5任一项所述的带隙基准电路，其中，所述检测调节模块(4)包括：

检测NMOS管(MN3)，所述检测NMOS管(MN3)的栅极与电压比较器(14)的输出端连接，所述检测NMOS管(MN3)的源极接地，所述检测NMOS管(MN3)用于检测所述转换模块(3)的输出电压；以及

第二MP组，包括第五PMOS管(MP5)、第六PMOS管(MP6)和第七PMOS管(MP7)，所述第五PMOS管(MP5)、所述第六PMOS管(MP6)和所述第七PMOS管(MP7)依次串联，所述串联后的PMOS管的一端的源极与所述电源连接，所述串联后的PMOS管的另一端的漏极与所述检测NMOS管(MN3)的漏极连接，所述各个PMOS管的栅极与接地；

所述检测NMOS管(MN3)与所述第二MP组配合，用于调节所述检测NMOS管(MN3)与所述第二MP组之间的输出电压。

8.根据权利要求2-5任一项所述的带隙基准电路，其中，所述供流模块(6)包括：

供流NMOS管(MN5)，所述供流NMOS管(MN5)的栅极与检测NMOS管(MN3)的漏极连接，所述供流NMOS管(MN5)的源极接地；

电流镜，包括：

第八PMOS管(MP8)，所述第八PMOS管(MP8)的栅极与所述供流NMOS管(MN5)的漏极连接，所述第八PMOS管(MP8)的漏极与所述供流NMOS管(MN5)的漏极连接，所述第八PMOS管(MP8)的源极与所述电源连接；以及

第九PMOS管(MP9)，所述第九PMOS管(MP9)的栅极与所述供流NMOS管(MN5)的漏极连接，所述第九PMOS管(MP9)的漏极与所述电流模带隙基准电路(1)的第一三极管支路(7)连接，所述第九PMOS管(MP9)的源极与所述电源连接。

9.根据权利要求2-5任一项所述的带隙基准电路，其中，所述下拉模块(5)包括：下拉NMOS管(MN4)，所述下拉NMOS管(MN4)的栅极与检测NMOS管(MN3)的漏极连接，所述下拉NMOS管(MN4)的源极接地，所述下拉NMOS管(MN4)的漏极与第一MP组(12)中各个PMOS管的栅极连接；所述下拉NMOS管(MN4)用于降低第一MP组(12)中各个PMOS管的栅极电压，进而使所述电流模带隙基准电路(1)各支路产生电流。

10.根据权利要求3所述的带隙基准电路，其中，所述电流模带隙基准电路(1)还包括电容(C1)，所述电容(C1)的一端与所述电源连接，所述电容(C1)的另一端与所述运算放大器(13)的输出口连接，用于补偿带隙基准环路的相位裕度并稳定第一MP组12的栅端和源端之间电压。

Images