CN114303341A - 使用混合布尔网络作为物理不可克隆函数的系统和方法 - Google Patents

使用混合布尔网络作为物理不可克隆函数的系统和方法 Download PDF

Info

Publication number
CN114303341A
CN114303341A CN202080046537.5A CN202080046537A CN114303341A CN 114303341 A CN114303341 A CN 114303341A CN 202080046537 A CN202080046537 A CN 202080046537A CN 114303341 A CN114303341 A CN 114303341A
Authority
CN
China
Prior art keywords
bit string
challenge
puf
circuit
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080046537.5A
Other languages
English (en)
Inventor
安德鲁·约瑟夫·波默朗斯
丹尼尔·戈捷
丹尼尔·卡纳迪
诺雷伊科奥·夏洛特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
An DeluYuesefuBomolangsi
Ohio State Innovation Foundation
Original Assignee
An DeluYuesefuBomolangsi
Ohio State Innovation Foundation
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by An DeluYuesefuBomolangsi, Ohio State Innovation Foundation filed Critical An DeluYuesefuBomolangsi
Publication of CN114303341A publication Critical patent/CN114303341A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/32—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials
    • H04L9/3271—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response
    • H04L9/3278—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols including means for verifying the identity or authority of a user of the system or for message authentication, e.g. authorization, entity authentication, data integrity or data verification, non-repudiation, key authentication or verification of credentials using challenge-response using physically unclonable functions [PUF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/76—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information in application-specific integrated circuits [ASIC] or field-programmable devices, e.g. field-programmable gate arrays [FPGA] or programmable logic devices [PLD]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/58—Random or pseudo-random number generators
    • G06F7/588—Random number generators, i.e. based on natural stochastic processes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09C—CIPHERING OR DECIPHERING APPARATUS FOR CRYPTOGRAPHIC OR OTHER PURPOSES INVOLVING THE NEED FOR SECRECY
    • G09C1/00—Apparatus or methods whereby a given sequence of signs, e.g. an intelligible text, is transformed into an unintelligible sequence of signs by transposing the signs or groups of signs or by replacing them by others according to a predetermined system
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/001—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols using chaotic signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L2209/00—Additional information or applications relating to cryptographic mechanisms or cryptographic arrangements for secret or secure communication H04L9/00
    • H04L2209/12—Details relating to cryptographic hardware or logic circuitry

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本文描述了用于生成唯一指纹的系统、装置和方法。例如，示例集成电路(IC)芯片包括物理不可克隆函数(PUF)和辅助电路。所述PUF是混合布尔网络。另外，所述辅助电路被配置为接收瞬态响应启用信号。

Description

使用混合布尔网络作为物理不可克隆函数的系统和方法
相关申请的交叉引用
本申请要求于2019年6月7日申请且标题为“SYSTEMS AND METHODS USING HYBRIDBOOLEAN NETWORKS AS PHYSICALUNCLONABLE FUNCTIONS(使用混合布尔网络作为物理不可克隆函数的系统和方法)”的美国临时专利申请号62/858,542以及于2019年9月26日申请且标题为“SYSTEMS AND METHODS USING HYBRID BOOLEANNETWORKS AS PHYSICALUNCLONABLE FUNCTIONS(使用混合布尔网络作为物理不可克隆函数的系统和方法)”的美国临时专利申请号62/906,244的权益，所述申请的公开内容通过全文引用的方式明确地并入本文中。
关于联邦政府赞助研究的声明
本发明是依据由航空与导弹研究、开发和工程中心(AMRDEC)授予的批准号W31P4Q-19-C-0014在政府的支持下完成。政府对本发明具有一定权利。
背景技术
由于对隐私保护和安全计算的需求不断增长，加密密钥的创建、存储和分发仍然是活跃的研究领域[参见J.Zhang et al.Key generation from wireless channels：Areview.IEEE Access，4：614-626，2016；R.Bhanoteta..A review and comparativeanalysis of various encryption algorithms.International Journal of Securityand Its Applications，9(4)：289-306，2015；P.Tuyls et al.Security with noisydata：on private biometrics，secure key storage and anti-counterfeiting.Springer Science&Business Media，2007]。一种非常适合于这些任务的新兴技术是物理不可克隆函数(PUF)，物理不可克隆函数通过产生加密密钥但并非明确地需要存储它们来用作“数字指纹”[参见T.McGrath et al.A PUF taxonomy.AppliedPhysics Reviews，6(1)：011303，2019]。在最基本的层面上，PUF是以对该PUF的特定副本(本文中有时称为“实例”)唯一的方式将输入位串(本文中有时称为“质询”)可靠地映射到输出位串(本文中有时称为“响应”)的物理装置。这种行为是PUF对其制造过程中的微小变化极其敏感的结果。具体而言，安全的PUF设计具有以下性质：可靠性、唯一性、不可克隆性和不可预测性。例如，在特定的PUF实例的情况下，由对同一个质询的连续评估所产生的响应是相同的，只是有一个小误差(即，可靠的)。另外，在两个PUF实例和特定质询的情况下，所得响应是不同的(即，唯一的)。由于构建过程的性质，没有两个PUF实例可能具有相同的质询-响应行为(即，不可克隆的)。而且，即便了解构建过程，也难以或不可能根据对不同质询的响应来推断出对一个质询的响应(即，不可预测的)。
PUF进一步被分类为弱或强[参见U.Rührmair et al.Strong pufs：models，constructions，and security proofs.In Towards hardware-intrinsic security，pages 79-96.Springer，2010]。弱PUF仅拥有一个或很少的可能质询。另一方面，强PUF含有指数级数量的独立密钥，使得尝试从受损装置中提取全部的独立密钥变成很难或不可能的任务。此性质非常适合用于认证目的。要了解为什么会这样，请考虑登记过程[参见K.Frikken et al.Robust authentication using physically unclonablefunctions.In Pierangela Samarati，Moti Yung，Fabio Martinelli，and ClaudioA.Ardagna，editors，Information Security，pages262-277，Berlin，Heidelberg，2009.Springer Berlin Heidelberg]。
在制造时，制造商通过收集并存储与该装置相关联的质询-响应对(CRP)数据库来登记每个PUF。一旦PUF分发给用户，制造商便通过发送质询并请求对应的响应来认证装置。理想情况下，临时访问强PUF不太可能足以让对手获得所需数量的CRP来进行假冒。从这个场景中可以看出强PUF具有实际重要性的两个条件。首先，查询PUF应花费很少时间，使得登记和认证过程在工业规模上可行。其次，CRP的空间应足够大，使得即便对于快速查询过程，仍无法实时获得全部的CRP数据库。PUF也可以用于在本地生成公钥/私钥对。在此应用中，不需要登记。而是，响应于质询而生成唯一密钥。
最后，期望强PUF产生多位响应。此性质用于增加熵并且减少认证所需的CRP数量。例如，假设一个天真的对手通过简单地猜测0或1来响应每个质询，每个位的概率为50％。对于具有强位响应的理想的强PUF，对手在例如7次质询之后猜对每个位的概率是0.57≈1％。对于理想的7位PUF，在仅单个质询之后便达到此相同的阈值。许多现有的PUF拥有以下性质中的仅一个或几个(但不是所有)：(1)现有PUF仅产生单个位的响应，从而显著地减少其熵；(2)现有PUF需要大量的时间来建立CRP数据库，阻碍了认证的广泛采用；(3)现有PUF是“弱的”，因为它们仅具有一对或多对可能的质询-响应，从而显著地减少安全应用；以及(4)现有PUF的制造和使用较难或成本高，从而降低实用性。
发明内容
本文描述了示例集成电路(IC)芯片。IC芯片包括物理不可克隆函数(PUF)和辅助电路。PUF是混合布尔网络。另外，辅助电路被配置为接收瞬态响应启用信号。
另外，辅助电路被配置为引入时间延迟。时间延迟的持续时间与混合布尔网络的特性时间尺度有关。
替代地或另外，在一些实现方式中，辅助电路包括多个电子装置，其中每个电子装置被配置为实现布尔运算。例如，辅助电路可以包括多对串联连接的反相门。
替代地或另外，在一些实现方式中，辅助电路包括多个电子装置，其中每个电子装置被配置为实现复制操作。
替代地或另外，混合布尔网络包括多个电子装置，其中每个电子装置被配置为实现布尔运算。混合布尔网络可以包括时钟和无时钟电子装置。任选地，在一些实现方式中，混合布尔网络被配置为修改后的随机数生成器。
替代地或另外，IC芯片还包括衬底。混合布尔网络与辅助电路设置在衬底上。在一些实现方式中，混合布尔网络和辅助电路彼此物理上非常接近地位于衬底上。例如，混合布尔网络和辅助电路可以任选地彼此相邻地位于衬底上。
替代地或另外，IC芯片任选地还包括多个PUF，其中每个PUF包括相应的混合布尔网络。在一些实现方式中，IC芯片还包括组合器电路，所述组合器电路被配置为组合PUF中的每一个的相应输出。任选地，组合器电路包括PUF。
在一些实现方式中，IC芯片是现场可编程门阵列(FPGA)。替代地，在其他实现方式中，IC芯片是专用IC(ASIC)芯片。
在一些实现方式中，IC芯片任选地还包括寄存器，其中所述寄存器被配置为经由辅助电路接收瞬态响应启用信号。另外，寄存器被配置为捕获PUF的响应。
本文描述了用于使用PUF提供网络安全的示例方法。所述方法包括将质询位串输入到PUF中。PUF包括被配置为展现出混沌行为的电路。质询位串设置电路的初始状态。另外，所述方法包括将电路从初始状态释放、从电路捕获瞬态响应位串以及使用瞬态响应位串来提供网络安全。在从初始状态释放之后的预定时间段内捕获瞬态响应位串。
例如，在电路的瞬态期间捕获瞬态响应位串。另外，瞬态的持续时间与电路的特性时间尺度有关。另外，预定时间段大约是电路的特性时间尺度的十倍。
替代地或另外，电路任选地是混合布尔网络。混合布尔网络包括多个电子装置，其中每个电子装置被配置为实现布尔运算。另外，混合布尔网络包括时钟和无时钟电子装置。在该实现方式中，将质询位串输入到PUF中的步骤包括将根据质询位串的每个位的相应电压供应到所述电子装置中的相应电子装置。质询位串的长度是N个位，其中N大于或等于2。替代地或另外，从电路捕获瞬态响应位串的步骤包括检测电子装置中的每一个的相应状态，其中电子装置的相应状态对应于瞬态响应位串的每个位的相应值。瞬态响应位串的长度是N个位，其中N大于或等于2。任选地，混合布尔网络可以被配置为修改后的随机数发生器。
替代地或另外，在一些实现方式中，从电路捕获瞬态响应位串的步骤任选地包括从电路捕获多个响应位串。另外，所述方法还包括从多个响应位串获得最终的响应位串。例如，最终响应位串可以包括从响应位串中的每一串选择的一个或多个位。在一些实现方式中，从响应位串中的每一串选择的一个或多个位是使用加密密钥确定的。替代地，在其他实现方式中，从响应位串中的每一串选择的一个或多个位是使用预定密钥确定的。
替代地或另外，在一些实现方式中，所述方法还包括确定瞬态响应位串是否与质询位串相关联。如果瞬态响应位串与质询位串相关联，那么使用瞬态响应位串来提供网络安全。例如，确定瞬态响应位串是否与质询位串相关联的步骤包括查询质询-响应对数据库。
替代地或另外，在一些实现方式中，使用瞬态响应位串来认证装置。
替代地或另外，在一些实现方式中，瞬态响应位串用作加密密钥。
本文还描述了用于PUF登记的示例方法。所述方法包括提供PUF。PUF包括被配置为展现出混沌行为的电路。另外，所述方法包括：将质询位串输入到PUF中，其中质询位串设置电路的初始状态；以及将电路从初始状态释放。所述方法还包括从电路捕获瞬态响应位串，以及将质询位串和瞬态响应位串存储在质询-响应对数据库中。在从初始状态释放之后的预定时间段内捕获瞬态响应位串。
另外，所述方法任选地还包括将多个质询位串输入到PUF中以及从电路捕获多个瞬态响应位串。质询-响应对数据库将相应的质询位串与瞬态响应位串相关联。
替代地或另外，所述方法还包括将所选质询位串传输到物理装置、从物理装置接收对所选质询位串的响应、查询质询-响应对数据库以确定响应是否与所选质询问题相关联、以及将质询-响应对数据库查询的结果传输到物理装置。
本文还描述了用于使用PUF提供网络安全的另一种示例方法。所述方法包括将相应的质询位串输入到多个物理不可克隆函数(PUF)中的每一个。PUF中的每一个包括被配置为展现出混沌行为的相应电路，并且相应的质询位串设置相应电路中的每一个的相应初始状态。所述方法还包括将相应电路中的每一个从相应的初始状态释放、从相应电路中的每一个捕获相应的瞬态响应位串、将相应的瞬态响应位串组合以获得用于PUF的组合响应位串以及使用所述组合响应位串来提供网络安全。
本文还描述了示例系统。所述系统包括IC芯片，所述IC芯片包括PUF，其中所述PUF包括被配置为展现出混沌行为的电路。所述系统还包括物理装置，所述物理装置包括处理器和可操作地耦合到处理器的存储器，其中存储器上面存储有计算机可执行指令。IC芯片是物理装置的组成部分。所述物理装置被配置为将质询位串输入到PUF中，其中质询位串设置电路的初始状态，并且将电路从初始状态释放。所述物理装置还被配置为从电路捕获瞬态响应位串，并且使用瞬态响应位串来提供网络安全。在从初始状态释放之后的预定时间段内捕获瞬态响应位串。
另外，所述系统还可以包括验证装置。验证装置可操作地耦合到物理装置，例如通过网络。物理装置任选地被进一步配置为向验证装置请求质询位串，并且响应于所述请求从验证装置接收质询位串。物理装置被进一步配置为确定瞬态响应位串是否与质询位串相关联。如果瞬态响应位串与质询位串相关联，那么使用瞬态响应位串来提供网络安全。
替代地或另外，验证装置被配置为查询质询-响应对数据库以确定瞬态响应位串是否与质询位串相关联，并且将质询-响应对数据库查询的结果传输到物理装置。
应理解，上述主题也可以实现为计算机控制的设备、计算机过程、计算系统或制品，诸如计算机可读存储介质。
本领域技术人员在参阅以下附图和具体实施方式之后将会了解或明白其他系统、方法、特征和/或优点。希望所有此类附加系统、方法、特征和/或优点包括在本说明书中，并且受所附权利要求书保护。
附图说明
附图中的部件相对于彼此不一定按比例绘制。在若干视图中，类似的参考标号指示对应的部分。
图1是根据本文描述的实现方式的示例系统的框图。
图2是根据本文描述的实现方式的示例集成电路(IC)芯片的框图。
图3是示出根据本文描述的实现方式的用于与IC芯片一起使用的多个PUF的框图。
图4A是示出根据本文描述的实现方式的用于使用PUF提供网络安全的示例操作的流程图。图4B是示出根据本文描述的实现方式的用于PUF登记的示例操作的流程图。
图5是示例计算装置。
图6A至图6D示出了具有16个节点(N＝16)的示例混合布尔网络随机数发生器(HBN-RNG)。图6A是HBN-RNG的图示。图6B至图6D是图6A的HBN-RNG的部件。从时钟读出的状态读取随机数(参见图6D)。图6E至图6G示出了根据本文描述的实现方式的具有16个节点(N＝16)的示例HBN-PUF。图6E是HBN-PUF的图示。图6F和图6G是图6E的HBN-PUF的部件。从时钟读出的状态读取随机数(参见图6D)。在一个时钟周期之后从时钟读出读取响应(参见图6G)。自主部分的初始条件由质询串指定(参见图6F)。通过改变RESET位的值来将网络从初始条件释放(参见图6F)。
图7A至图7D是示出具有16个和256个节点(即，N＝16和N＝256PUF实例)的HBN-PUF的对于每个网络大小在最佳时间测得的装置内和装置间统计数据的图表。图7A示出了N＝16的最大和最小的可靠性。图7B示出了N＝16的平均可靠性和唯一性。图7C示出了N＝256的最大和最小可靠性。图7D示出了N＝256的平均可靠性和唯一性。图7A和图7C示出了每芯片的可靠性统计数据。请注意，重叠表示相似的可靠性；所有其他芯片分布都介于这两者之间。图7B及图7D示出了每个质询的平均统计数据。请注意分布内与分布间的清楚分隔，表示两种网络大小的强可靠性和唯一性。
图8A和图8B是示出在时间t＝topt(图8A)和t＝2topt(图8B)时N＝256节点网络的平均位值的图表。请注意，在两种情况下，密集中心约0.5，指示在最佳测量时间处和超过最佳测量时间的随机位值分布。
图9是N＝7节点网络的具有高(＞0.05位)互信息的区域的可视化，所述区域构成总空间的0.255％。
图10是示出熵结果的概述的图表。Hmin曲线表明指数增长。所有三条曲线在N＝3-8窗口内相当接近。
图11是具有N＝16和T＝3τ的实验和模型数据的最大李雅普诺夫指数的绘图，拟合λExperiment＝0.64±0.23τ-1和λModel＝0.55±0.31τ-1。请注意，斜率为正，表示混沌，并且之后收敛到ln(0.5)＝-0.693，表示时间序列之间的完全去相关。
图12A至图12D是示出N＝16和N＝256节点网络的性能和变化的图表。虚线表示最佳测量时间。图12A示出了在每个温度(T)下的N＝16节点网络。图12B示出了在每个T下的N＝16节点网络变化。图12C示出了在每个T下的N＝256节点网络性能。图12D示出了在每个T下的N＝256节点网络变化。
图13A是示出具有延迟线触发器的示例HBN-PUF的各个温度点(即，T＝-5、5、15、25、35、45、55℃)处的Δμ＝μinter-μintra对测量时间的图表，所述延迟线触发器去除链路的温度相关性。从图13A中观察到，最佳延迟量与温度无关。图13B是示出具有延迟链路(绘图1302)和不具有延迟链路(图1304)的示例HBN-PUF的μintra对温度的图表。在60℃的范围内μintra有适度增加，这可以通过标准误差校正进行控制。
具体实施方式
除非另外限定，否则本文所使用的所有技术和科学术语具有如本领域的普通技术人员通常所理解的相同的含义。类似或等同于本文中所描述的那些的方法和材料可以用于实践或测试本公开。如本说明书中和所附权利要求书中所使用，单数形式“一个”、“所述”包括复数指示对象，除非上下文另外清楚地指出。本文所用的术语“包括”及其变形与术语“包含”及其变形同义地使用并且是开放的、非限制性术语。本文所用的术语“任选的”或“任选地”意指随后描述的特征、事件或情况可能发生或可能不发生，并且描述包括所述特征、事件或情况发生的情形和其未发生的情形。范围可以在本文中表达为自“约”一个特定值和/或至“约”另一个特定值。当表达这样的一个范围时，一方面包括从一个具体值和/或至另一个具体值。类似地，当值表达为近似值时，通过使用先行词“约”，将理解所述具体值形成另一方面。应进一步理解，范围中的每一个的端点既与另一端点显著相关，又独立于另一端点。如本文所用，术语“约”或“大约”在关于时间(例如，持续时间)或物理尺寸的测量使用时，意指在参考测量的正负10百分比内。
如上所述，物理不可克隆函数(PUF)是一种硬件网络安全原语。当以质询进行查询时，PUF会产生唯一的、不可预测的响应。因此，PUF提供唯一的指纹(例如，“硅指纹”)，这是源自制造差异的熵的结果。PUF可以用于网络安全应用，包括但不限于安全密钥生成、无记忆密钥存储、装置认证、防伪和知识产权保护。使用PUF需要用户提供“质询”信息集(诸如一组二进制位)，并且PUF生成“响应”信息集，然后针对质询-响应对(CRP)数据库检查所述“响应”信息集。常规的PUF装置往往很慢(例如，质询与响应之间的时间很长)和/或产生比质询位序列小得多的响应位序列，从而限制PUF的安全性。此外，可以“学习”常规的PUF，即，可以使用各种攻击策略(诸如使用机器学习)推导出质询-响应对的集合。相比之下，本文描述了基于在现场可编程门阵列(FPGA)或专用集成电路(ASIC)上实现的混合布尔网络的瞬态(可能为混沌)动态的PUF。FPGA或ASIC的细微制造差异(诸如逻辑元件上升和下降时间、逻辑元件阈值差异以及在芯片上传播的信号延迟的细微差异)导致布尔网络对不同质询位序列的不同瞬态行为(不同响应)，所述不同的瞬态行为用作网络的初始条件。
现在参考图1，示出了示例系统。所述系统包括物理装置102和验证装置104，其中物理装置102可操作地耦合到验证装置104。物理装置102和验证装置104可以由一个或多个通信链路可操作地耦合。本公开设想一个或多个通信链路是任何合适的通信链路。例如，通信链路可以由促进物理装置102与验证装置104之间的数据交换的任何介质实现，包括但不限于有线链路、无线链路和光学链路。本公开设想物理装置102和验证装置104中的每一者可以是或可以包括计算装置(例如，至少处理单元和存储器，诸如图5所示的框502的基本计算装置配置)。另外，本公开设想物理装置102可以是电子装置，例如，包括但不限于消费型电子装置。
任选地，并且如图1所示，物理装置102和验证装置104经由一个或多个网络110可操作地耦合。本公开设想一个或多个网络110是任何合适的通信网络。网络110可以在一个或多个方面彼此相似。替代地或另外，网络110可以在一个或多个方面彼此不同。网络110可以包括局域网(LAN)、无线局域网(WLAN)、广域网(WAN)、城域网(MAN)、虚拟专用网络(VPN)等，包括以上网络中的任一者的部分或组合。物理装置102和验证装置104可以通过一个或多个通信链路120(例如，促进物理装置102与验证装置104之间的数据交换的任何介质)(包括但不限于有线链路、无线链路和光学链路)耦合到网络110。
如图1所示，物理装置102包括集成电路(IC)芯片200。在一些实现方式中，IC芯片200包括现场可编程门阵列(FPGA)。FPGA是在电子电路中使用的装置。FPGA是包括可编程逻辑块和互连件的半导体装置。FPGA能够在制造之后编程，例如，使用硬件描述语言(HDL)。FPGA在本领域中是已知的，因此在此不再进一步详细描述。替代地，在其他实现方式中，IC芯片200是专用IC(ASIC)。ASIC是定制的IC芯片。与FPGA不同，ASIC无法在制造之后编程。ASIC在本领域中是已知的，因此在此不再进一步详细描述。IC芯片200是物理装置102的组成部分。例如，IC芯片200被布置在物理装置102之中/之上、结合到所述物理装置中和/或嵌入所述物理装置中。如本文所描述，IC芯片200包括PUF，所述PUF包括被配置为展现出混沌行为的电路。在本文所描述的一些实现方式中(例如，关于图2和图6E至图6G)，PUF是混合布尔网络。替代地，在其他实现方式中，本公开设想PUF可以是被配置为展现出混沌行为的另一类型的电路。
如下文所描述，物理装置102被配置为将质询位串输入到PUF中，其中所述质询位串设置电路的初始状态，并且然后将PUF从初始状态释放。因此，物理装置102被配置为设置质询并且触发PUF的释放。物理装置102还被配置为从PUF捕获瞬态响应位串。如本文所描述，物理装置102可以生成启用信号，所述启用信号触发PUF从质询状态释放以及从PUF捕获瞬态响应位串。例如，物理装置102可以将瞬态响应位串存储在存储器中。如本文所描述，瞬态响应位串用于提供网络安全。
在制造物理装置102之后，生成质询-响应对(CRP)并且将其存储在计算装置的存储器中，例如存储在数据库(本文也称为“质询-响应对数据库”或“CRP数据库”)中。此过程被称为登记阶段。本公开设想用验证装置104执行登记。换句话说，验证装置104被配置为将一个或多个质询位串输入到物理装置102中，所述物理装置然后将质询位串输入到PUF中、将PUF从其初始状态释放并且从PUF捕获相应的一个或多个响应位串。验证装置104被配置为通过维护数据库来将相应的质询-响应对相关联(即，将相应的质询位串与响应位串相关联)。
在该实现方式中，验证装置104向物理装置102发送质询位串并且请求对应的响应位串。物理装置102从验证装置104接收质询位串。物理装置102将从验证装置104接收到的质询位串输入到PUF中、将PUF从其初始状态释放并且捕获瞬态响应位串。物理装置102然后将所捕获的瞬态响应位串传输到验证装置104，所述验证装置查询CRP数据库以确定瞬态响应位串是否与质询位串相关联。验证装置104然后将CRP数据库查询的结果传输到物理装置102。当以质询进行查询时，预计PUF会产生唯一的、不可预测的响应。因此，响应于特定的质询位串，将接收特定的瞬态响应位串。本公开设想在物理装置102与验证装置104之间经由网络110传送质询位串和响应位串。
现在参考图2，示出了描述了示例IC芯片。IC芯片200包括PUF 220、辅助电路230和寄存器240。如图2所示，瞬态响应启用信号210由PUF 220和辅助电路230两者接收。在一些实现方式中，瞬态响应启用信号210由物理装置(例如，图1中所示的物理装置102)生成并传输到IC芯片。例如，瞬态响应启用信号210可以由物理装置的信号发生器生成。瞬态响应启用信号210在触发寄存器240之前被馈送通过辅助电路230，所述寄存器捕获瞬态响应位串(即，PUF 220响应于质询位串的输出)。如本文所述，辅助电路230将时间延迟引入到瞬态响应启用信号210。在一些实现方式中，PUF 220是混合布尔网络。混合布尔网络包括时钟和无时钟电子装置或逻辑元件(参见例如图6E至图6G)。任选地，构建为混合布尔网络的PUF 220是被配置为修改后的随机数发生器(RNG)的混沌振荡器(例如，如图6E中所示)。替代地，构建为混合布尔网络的PUF 220是被配置为解决布尔满足性问题的自治逻辑电路。
混合布尔网络可以用FPGA来实现，例如，通过将设计编码为硬件编程语言并编译代码。替代地，混合布尔网络可以在ASIC上实现。无论是用FPGA还是ASIC实现，到混合布尔网络的节点的信号路径和输入阻抗的细微制造变化都足以引起不同的混沌瞬态行为。如本文所述，混合布尔网络包括多个电子装置，其中每个电子装置(本文也称为“逻辑元件”)被配置为实现布尔运算。
IC芯片200包括衬底(图2中未示出)，并且PUF 220和辅助电路230设置在衬底上。在一些实现方式中，PUF 220和辅助电路230彼此物理上非常接近地位于衬底上。例如，PUF220和辅助电路230可以任选地彼此相邻地位于衬底上。PUF 220和辅助电路230可以任选地使用彼此靠近地位于衬底上的电子装置来构建。换句话说，在此实现方式中，PUF 220与辅助电路230之间不会有任何中间电子装置。应当理解，将PUF 220和辅助电路230彼此相邻定位仅被提供作为紧密物理接近的示例。例如，本公开设想，当PUF 220与辅助电路230之间的空间是微米级(即使其间布置了一个或多个电子装置)时，PUF 220和辅助电路230是紧密物理接近。
应当理解，PUF 220的特性随着温度和/或电源电压而改变。在下文中，应当理解，在提到温度的情况下，关于电源电压的类似陈述适用。另外，期望PUF 220在相对大的温度范围和电源电压下工作。例如，PUF 220是电子装置的部件，其可能经受各种温度。替代地或另外，PUF 220具有在电池放电时提供较少电压的电池。如上所述，PUF的特性随温度和/或电源电压而变化。然而，在集成了PUF 220的电子装置中使用的典型时钟信号(例如，图2所示的瞬态响应启用信号210)具有不同的温度特性，这可能会负面地影响PUF 220的功能性。例如，时钟信号可以随着温度变化而保持设计频率，但是为了使PUF 220的性能最大化而对其进行测量的时间可以根据温度而变化。因此，为了提供相对于温度变化具有鲁棒性的PUF，由物理装置生成的启用信号被馈送通过辅助电路230，随后用于触发寄存器240来记录PUF 220的响应。因此，辅助电路230被配置为引入时间延迟，所述时间延迟以与PUF 220类似的方式随着温度和电压而变化。时间延迟的持续时间与PUF 220的特性时间尺度有关。结果，与常规PUF相比，PUF 220展现出改进的温度稳定性。这由图13A和图13B证明。
类似于PUF 220，辅助电路230包括多个电子装置(本文也称为“逻辑元件”)。因此，辅助电路230包括与PUF 220中所包括的相同类型的电子装置。换句话说，PUF 220与辅助电路230的组成装置的温度特性是相同的。另外，辅助电路230可以用FPGA或ASIC来实现(即，以与PUF 220相同的方式)。如上所述，辅助电路230被设计成引入时间延迟。在一些实现方式中，每个电子装置被配置为实现布尔运算。例如，辅助电路230可以包括多对串联连接的反相门。在其他实现方式中，每个电子装置被配置为实现复制操作。应当理解，辅助电路230中电子装置的数量与时间延迟的持续时间直接相关。例如，瞬态响应启用信号210在输入到寄存器240中之前被馈送通过较大数量的电子装置会导致较长的时间延迟。因此，可以基于PUF 220的特性时间尺度来选择辅助电路230中电子装置的数量。作为示例，辅助电路230的延迟线可以被配置为使得时间延迟的持续时间是约10个特性时间尺度。应理解，10个特性时间尺度仅被提供作为示例。本公开设想使用多于或少于10个特性时间尺度的时间延迟。
任选地，在一些实现方式中，IC芯片200还包括多个PUF，其中每个PUF包括相应的混合布尔网络。例如，图3中示出了多个PUF。在图3中，存在两个PUF，即，PUF 320a(“网络0”)和PUF 320b(“网络1”)。PUF 320a和320b在本文中统称为PUF 320。应当理解，两个PUF 320仅被提供作为示例。本公开设想在IC芯片中包括多于两个PUF。另外，提供组合器电路325。组合器电路325被配置为组合PUF 320中的每一个的相应输出。例如，组合器电路325可以被配置为对由PUF 320输出的相应位串进行采样并且使用标准来组合这些位串。在一些实现方式中，组合器电路325是被配置为根据标准翻转的选择位(例如，b＝0：使用来自网络0的某些位；b＝1：使用来自网络1的某些位)。替代地或另外，在一些实现方式中，标准是制造时的随机数。替代地或另外，在其他实现方式中，组合器电路325包括用于生成标准的PUF。
现在参考图4A，示出了使用PUF来提供网络安全的示例操作。本公开设想图4A的操作可以使用关于例如图1至图3和图6E至图6G描述的一个或多个装置和PUF来实现。在步骤402处，将质询位串输入到PUF中(参见例如图2和图6E)。将质询位串输入到PUF中的步骤包括将根据质询位串的每个位的相应电压(例如，高电压＝逻辑1)/低电压＝逻辑0)供应到PUF的电子装置中的相应电子装置。质询位串的长度为N位，其中N大于或等于2。例如，对于图6E中的PUF，N＝16。质询位串可以输入到PUF的节点中，例如，在图6F所示的“质询”位线上。质询位串设置PUF的初始状态。在步骤404处，将PUF从初始状态释放。将PUF从其初始状态释放的步骤包括翻转RESET位，这允许混合布尔网络演变。例如，这可以在图6F所示的“重置”位线上完成。
在步骤406处，从PUF捕获瞬态响应位串。例如，这可以在图6G所示的触发器的输出端完成。从PUF捕获瞬态响应位串的步骤包括检测电子装置中的每一个的相应状态(例如，高电压/低电压)，其中电子装置的相应状态对应于瞬态响应位串的每个位的相应值(例如，高电压＝逻辑1)/低电压＝逻辑0)。瞬态响应位串的长度为N个位，其中N大于或等于2。例如，对于图6E中的PUF，N＝16。本文描述的PUF(例如，如图2和图6E至图6G所示)的每个质询产生多个位，这提高了对机器学习攻击的抵抗力和/或增加了总熵。另外，在于步骤404处将PUF从初始状态释放之后的预定时间段内捕获瞬态响应位串。例如，在PUF的瞬态期间捕获瞬态响应位串。瞬态的持续时间与PUF的特性时间尺度有关。另外，预定时间段是PUF的特性时间尺度的约十倍。例如，在一些实现方式中，预定时间段是约1纳秒(ns)。
在一些实现方式中，从PUF捕获瞬态响应位串的步骤任选地包括从PUF捕获多个响应位串。在瞬态周期期间的不同时间(例如，周期性地)捕获响应位串中的每一串。这样，在瞬态内收集多个响应。然后从响应位串中获得瞬态响应位串。例如，瞬态响应位串可以包括从响应位串中的每一串选择的一个或多个位。在一些实现方式中，从响应位串中的每一串选择的一个或多个位是使用加密密钥确定的，所述加密密钥可以任选地使用另一个PUF生成。替代地，在其他实现方式中，从响应位串中的每一串选择的一个或多个位是使用预定密钥确定的，所述预定密钥可以任选地在制造时指派。
在步骤408处，使用瞬态响应位串来提供网络安全。在一些实现方式中，使用瞬态响应位串来认证装置。替代地，在其他实现方式中，瞬态响应位串用作加密密钥。应当理解，认证和安全密钥生成仅提供作为示例应用。本公开设想将本文描述的PUF用于其他应用，包括但不限于无记忆密钥存储、防伪、防篡改、安全通信和知识产权保护。如本文所述，当以质询进行查询时，预计PUF会产生唯一的、不可预测的响应(例如，指纹)。预期响应于特定的质询位串，将接收特定的瞬态响应位串。如本文所述，这样的对应关系(即，CRP)可以存储在数据库中。因此，对于认证，如果在步骤408处接收到的瞬态响应位串与在步骤402处输入的质询位串匹配，则可以认证装置(例如，图1中所示的物理装置102)。对于安全密钥生成，唯一且不可预测的瞬态响应位串可以用作密钥或其一部分。这样的密钥不需要存储在装置上，并且其只能由装置本身生成。另外，应当理解，安全密钥应用不需要登记过程，包括生成CRP数据库。密钥(例如，公钥或私钥)是响应于质询位串而接收到的瞬态响应位串。无需进行比较。
现在参考图4B，示出了PUF登记的示例操作。本公开设想图4B的操作可以使用关于例如图1至图3和图6E至图6G描述的一个或多个装置和PUF来实现。在步骤452处，提供PUF。例如，PUF可以是关于图2和图6E描述的PUF中的一个。在步骤454处，将质询位串输入到PUF中，其中质询位串设置PUF的初始状态。在步骤456处，将PUF从其初始状态释放。在步骤458处，从PUF捕获瞬态响应位串。应当理解，步骤454至458类似于以上关于图4A描述的步骤402至406。此后，在步骤460处，将质询位流和瞬态响应位串存储在质询-响应对数据库中。本公开设想步骤454至460可以由验证装置(例如，如图1所示的验证装置104)执行。另外，本公开设想可以在制造PUF之后执行步骤454至460。
应当了解，本文关于各图描述的逻辑操作可以被实现为(1)在计算装置(例如，图5所述的计算装置)上运行的计算机实现的动作或程序模块(即，软件)的序列，(2)在电子装置内的互连机器逻辑电路或电路模块(例如，硬件，诸如FPGA)，和/或(3)电子装置的软件和硬件的组合。因此，本文所论述的逻辑操作并不限于硬件和软件的任何特定组合。实现方式是取决于计算装置的性能和其他要求的选择问题。因此，本文中描述的逻辑操作以不同的方式称为操作、结构装置、动作或模块。这些操作、结构装置、动作和模块可以用软件、固件、专用数字逻辑以及其任何组合来实现。还应了解，可以执行比附图中示出且本文中描述的更多或更少的操作。这些操作也可以按与本文中描述的不同的次序来执行。
示例计算装置
参考图5，示出了其上可以实现本文所述的方法的示例计算装置500。应当理解，示例计算装置500只是其上可以实现本文描述的方法的合适计算环境的一个示例。任选地，计算装置500可以是熟知的计算系统，包括但不限于：个人计算机、服务器、手持或膝上型装置、多处理器系统、基于微处理器的系统、网络个人计算机(PC)、小型计算机、大型计算机、嵌入式系统、和/或包括多个和任何以上系统或装置的分布式计算环境。分布式计算环境使连接到通信网络或其他数据传输介质的远程计算装置能够执行各种任务。在分布式计算环境中，程序模块、应用程序和其他数据可以存储在本地和/或远程计算机存储介质上。
在计算装置500的最基本配置中，计算装置500通常包括至少一个处理单元506和系统存储器504。根据计算装置的确切配置和类型，系统存储器504可以是易失性存储器(诸如随机存取存储器(RAM))、非易失性存储器(诸如只读存储器(ROM)、快闪存储器等)、或这两者的某个组合。这种最基本的配置在图5中以虚线502示出。处理单元506可以是执行计算装置500的操作所必需的算术和逻辑运算的标准可编程处理器。计算装置500还可以包括用于在计算装置500的各种部件之间传达信息的总线或其他通信机构。
计算装置500可以具有另外的特征/功能性。例如，计算装置500可以包括另外的存储装置，诸如可移除存储装置508和不可移除存储装置510，包括但不限于磁性或光学盘或带。计算装置500还可以包含允许装置与其他装置通信的网络连接516。计算装置500还可以具有输入装置514，诸如键盘、鼠标、触摸屏等。还可以包括输出装置512，诸如显示器、扬声器、打印机等。附加装置可以连接到总线，以便有助于在计算装置500的部件之间进行数据通信。所有这些装置在本领域中是众所周知的，并且无需在此详述。
处理单元506可以被配置为执行编码在有形计算机可读介质中的程序代码。有形计算机可读介质是指能够提供致使计算装置500(即，机器)以特定方式操作的数据的任何介质。可以利用各种计算机可读介质来向处理单元506提供指令以供执行。示例有形计算机可读介质可以包括但不限于在任何方法或技术中实现的用于存储诸如计算机可读指令、数据结构、程序模块或其他数据的信息的易失性介质、非易失性介质、可移除介质和不可移除介质。系统存储器504、可移除存储装置508和不可移除存储装置510均为有形的计算机存储介质的示例。示例有形计算机可读记录介质包括但不限于集成电路(例如，现场可编程门阵列或专用IC)、硬盘、光盘、磁光盘、软盘、磁带、全息存储介质、固态装置、RAM、ROM、电可擦除编程只读存储器(EEPROM)、快闪存储器或其他存储器技术、CD-ROM、数字多功能盘(DVD)或其他光学存储装置、磁盒、磁带、磁盘存储装置或其他磁性存储装置。
在示例实现方式中，处理单元506可以执行存储在系统存储器504中的程序代码。例如，总线可以将数据运载到系统存储器504，处理单元506从所述系统存储器接收并执行指令。系统存储器504接收到的数据可以在由处理单元506执行之前或之后任选地存储在可移除存储装置508或不可移除存储装置510上。
应当理解，本文中描述的各种技术可以结合硬件或软件、或在适当时结合其组合来实现。因此，当前公开的主题的方法和设备、或其某些方面或部分可以采取实施在有形介质中的程序代码(即，指令)的形式，所述有形介质诸如软盘、CD-ROM、硬盘驱动器或任何其他机器可读存储介质，其中当将程序代码加载到机器(诸如计算装置)中并由所述机器执行时，所述机器变为用于实践当前公开的主题的设备。在程序代码在可编程计算机上执行的情况下，计算装置通常包括处理器、可由处理器读取的存储介质(包括易失性和非易失性存储器和/或存储元件)、至少一个输入装置以及至少一个输出装置。一个或多个程序可以实现或利用结合当前公开的主题而描述的过程，例如，通过使用应用编程接口(API)、可再用控件等。此类程序可以用高级过程或面向对象的编程语言来实现以与计算机系统通信。然而，如果期望的话，程序可以用汇编或机器语言来实现。在任何情况下，语言可以是编译或解释语言，并且其可以与硬件实现方式组合。
实施例
物理不可克隆函数(PUF)是利用制造过程中的微小变化来创建唯一且稳定的识别特性的装置，其应用范围为从知识产权保护和装置认证到密钥交换。下面提出了包括在现场可编程门阵列上实现的混沌布尔网络的PUF设计，混沌布尔网络能够在短至10纳秒(ns)内生成质询-响应对。与其他设计相比，每个质询都会收集多个响应位。这证明了熵随着网络大小的指数缩放。从PUF设计中发现高程度的唯一性和可靠性，对于256节点网络，分别由μinter＝0.41±0.02和μintra＝0.02±0.01表征。进一步表明，布尔网络是混沌的并且可抵抗第三方机器学习攻击，同时展现出适度的温度变化，这促进商业使用。
下面描述的电路设计是在可市售的现成硬件上建置的具有多个响应位的唯一的已知强PUF。PUF是非常紧凑的混沌电路，其中初始条件由质询位串设置。响应位串是通过在其初始瞬态期间(通常在10ns内)读出电路的状态而生成。具体来说，电路设计是在现场可编程门阵列(FPGA)上实现的混合布尔网络(HBN)。PUF特性源于布线和逻辑元件的微小的FPGA制造变化，在不同FPGA之间进行比较时，这些变化会改变HBN动态，从而改变其作为PUF的质询响应行为。此外，非线性和混沌动态与熵随着网络大小的指数缩放相结合似乎会导致对机器学习攻击的适应。最后，本公开设想通过让电路在瞬态行为之后继续很好地演变到混沌状态，电路设计可以兼作真正的硬件随机数发生器(HRNG)。
PUF设计
下面描述的是不同类型网络的定义以及之前在用于随机数生成的类似设计的系统上的工作。
混合布尔网络和随机数生成
布尔网络是连接的节点的集合，每个节点都处于状态0或1。每个节点的状态由布尔函数确定，所述函数将连接到其的所有节点的状态作为输入，并输出该节点的新状态。自治布尔网络(ABN)是无视外部时钟来进行功能更新的布尔网络：其动态发生的速度与物理衬底允许的一样快。ABN动态对沿网络链路的传播速度的变化以及每个节点的上升和下降时间的变化非常敏感，使其成为PUF部件的很有吸引力的候选者。这与时钟布尔网络(诸如用软件实现的网络)形成对比，时钟布尔网络使用全局时钟同步更新所有节点状态。混合布尔网络(HBN)包含时钟和无时钟部件。
如Rosin研究的[参见D.Rosin.Ultra-fast physical generation of randomnumbers using hybrid Boolean networks.In Dynamics of Complex AutonomousBoolean Networks，pages 57-79.Springer，2015；D.Rosin et al.Ultrafast physicalgeneration of random numbers using hybrid Boolean networks.Physical ReviewE，87(4)：040902，2013]，在现场可编程门阵列(FPGA)上实现的HBN在用于随机数生成时可以用于产生极高的随机位速率。这对许多安全通信协议都很有用，包括流行的Rivest-Shamir-Adleman密码系统[参见J.Jonsson and B.Kaliski.Public-key cryptographystandards(PKCS)#1：RSA cryptography specifications version 2.1.Technicalreport，2003]，所述密码系统依赖于生成随机数来加密安全数据。尽可能快地生成随机数通过提高可以对数据加密的速率并减少必须存储加密密钥的时间来提供安全优势。
Rosin的结构在本文中称为HBN-RNG，被设计成在FPGA上创建混沌物理系统，所述混沌物理系统的动态快速地接近硬件允许的最大频率。HBN-RNG在图6A中示出。图6B至图6D示出了图6A所示的HBN-RNG的部件。该速率由FPGA上的逻辑元件(LE)的有限上升时间和下降时间的倒数给出，这些时间因FPGA和LE而异。对于Altera Cyclone IV FPGA，上升时间和下降时间大约是0.27±0.01ns[参见D.Rosin et al.Ultrafast physical generation ofrandom numbers usinghybrid Boolean networks.Physical Review E， 87(4)：040902，2013]，为了方便起见，这个量被近似定义为τ/2，使得τ≈0.5ns。这给出了大约1GHz的最大频率。这样的速率允许HBN-RNG比同步的时钟系统更快地生成随机数，同步的时钟系统具有更大的开销。HBN-RNG还被设计为展现出自激，并且不会偏向逻辑高或低。
如图6A至图6D所示，HBN-RNG由N个节点组成的环形成，其中每个节点与其自身及其两个邻居耦合。节点(即，图6C所示的节点)中除了一个以外都执行3输入XOR运算，对于奇数个真输入返回1，否则返回0。其中节点(即，图6B所示的节点)中的一个执行XNOR运算，XOR运算的逻辑非，这破坏了环的旋转对称性并迫使系统自激。现在参考图6D，HBN-RNG的时钟部分包括由全局时钟604驱动的N位寄存器602，所述全局时钟记录四个ABN节点在其上升沿的状态。所记录的位串然后通过最终的XOR门606，之后被读出，如果传入的位串足够不相关，则这样会减少偏差。
当在Altera Cyclone IV FPGA上实现时，HBN-RNG中向混沌的转变发生在N＝5时，超过该值时，网络对初始条件和LE参数细节变得非常敏感。可以用并行运行的N＝16个网络的128个副本实现高效的RNG，从而产生12.8Gbit/s的随机位速率。
HBN-PUF
上面描述的物理随机数生成器在许多方面都是“类PUF”的。首先，到节点的信号通路和输入阻抗的微小制造变化足以引起不同的混沌瞬态行为，这表明PUF的唯一性。其次，图6A中所示的HBN-RNG和类似的ABN[参见O.D'Huyset al.Super-transient scaling intime-delay autonomous Boolean network motifs.Chaos：An InterdisciplinaryJournal of Nonlinear Science，26(9)：094810，2016]具有持续时间可能比网络的特性时间尺度长几个数量级的瞬态，网络的特性时间尺度是数百皮秒等级。这表明了瞬态HBN响应的稳定性窗口，其中网络状态在此处描述的意义上是可靠的，同时保留了有关上述物理细节的重要信息。
考虑到这些因素，可以修改HBN-RNG方案以充当HBN-PUF，如图6E所示。特定地说，与图6A所示的HBN-RNG相比，进行了以下改变：
用XOR LE 608和多路复用器610替换每个节点，所述多路复用器将ABN的初始状态设置为特定的N位串(质询)，如图6F所示；以及
使用N位寄存器612以与其动态相当的速率捕获网络的时间序列，然后使用全局时钟614读出所述时间序列并选择(以下面定义的方式)来自瞬态的N位响应，如图6G所示。
第一个变化是通过移除XNOR节点使网络变得可质询并防止从全0状态自激。质询C被定义为根据节点的一些任意但固定的标记来设置ABN的初始状态的N位二进制串(本文中也称为“质询位串”)。在数学上，由方程(1)示出：
C＝x(t＝0)， (1)
对于时间t＝0时ABN的N位状态x(t)。通过将质询定义为ABN的初始状态，获得脂数级增大的质询空间，其中可能的质询数量增加为2N。具体来说，有效质询的数量Nvc被定义为长度为N的并非ABN的稳态的所有可能位串。这意味着我们排除了所有N的全0或全1状态，因为异步3输入XOR在任何一种情况下都保持静态。类似地，对于偶数N，具有交替的0和1的状态被排除在外。因此，有效质询的数量由方程(2)给出：
Figure BDA0003431660030000201
第二个变化是捕获ABN的瞬态行为，其中其同时是最可靠且唯一的。这是FPGA制造变化将网络与其初始状态充分去相关以充当电路的“指纹”的时间点。形式上，通过将ABN的初始状态设置为C并且然后允许其在行为仍处于瞬态阶段时在短时间内演变来对HBN-PUF进行质询。然后通过评估HBN-PUF的逐位布尔导数来从ABN时间序列中选择HBN-PUF对质询C的N位响应R，所述响应被定义为方程(3)：
Figure BDA0003431660030000202
其中XOR[.，.]是逐位XOR函数并且|用于表示特定值下的评估。如下文所述，时间t≥τ是在应用质询之后存储ABN的记录时间。最佳时间topt是瞬态中的布尔导数状态的时间序列中的使唯一性和可靠性最大化的时间，如通过下述的优化例程来选择。选择使用布尔导数是受到用于减少上述HBN-RNG的输出位串中的偏差的XOR过程启发。最后，每次质询读取的位的数目是N，因此设计中的可提取位可以潜在地缩放为N2N，从而产生强的PUF。
ABN演化的时间序列收集如下。首先在t＝0将ABN设置为C，随后将RESET位翻转为0，从而允许ABN演变。然后通过沿着延迟线传递RESET信号来在τ≈0.5ns间隔中自主地记录ABN的动态。延迟线由连续的反相门对组成，每一对使RESET信号大致延迟τ。在每次延迟之后，网络中的所有节点在该时间的状态都被放在寄存器中，然后稍后使用全局时钟来推送到存储器中。这个过程确保了ABN的动态在与其演变相当的时间尺度上被捕获，因为延迟线中使用的反相门对和ABN中的节点的LE均接近于τ，尽管各自因制造差异而稍有不同。
实验程序
HBN-PUF是通过将设计编码为硬件编程语言(例如，Verilog硬件描述语言(HDL))并且使用编译器(例如，来自加利福尼亚州圣克拉拉的INTEL公司的QUARTUS II计算机辅助设计(CAD)软件)来编译代码而创建，其中放置和布线是通过其优化程序自动地选择。然后用相同的.SOF文件来单独地对N芯片＝10编程。每个芯片是来自台湾新竹的TERASIC公司的DE10-Nano片上系统(SOC)，所述片上系统托管来自加利福尼亚圣克拉拉的INTEL公司的CYCLONE V 5CSEBA6U23I7 FPGA。这确保每个FPGA在布局和设计两者中例示了本文所述的HBN-PUF的相同副本(例如，如图6E中所示)，这意味着一个PUF实例与另一个PUF实例的唯一变化是由于FPGA制造的变化所致。
使用自定义Python脚本，将Ndistinct唯一且随机选择的有效质询加载到每个芯片的板上存储器上并且用于设置HBN的初始状态。然后，网络在瞬态混沌阶段期间演变一小段时间，将时间序列保存到存储器，并且将PUF重置为下一个质询。
重复整个过程Nquery次，使得每个芯片的所应用的质询的总数等于Ndistinct×Nquery。如下所述，执行多数表决，在这种情况下，对给定质询的响应被视为对同一质询的Nvotes＝25个响应中最常观察到的位。这样，应用质询的次数为Nquery＝Nvotes×Nrepeat并且投票后对该质询的响应次数为Nrepeat，使得CRP的总数为Ndistinct≈Nrepeat。然后读出时间序列的数据并将其用于下面描述的分析。
装置统计数据
下面定义和评估了跨多个芯片和针对不同网络大小的PUF设计的唯一性和可靠性的标准度量。发现了与其他最先进的PUF相当的一致性能。还示出了表明HBN-PUF可以兼作硬件随机数发生器的结果。
背景技术
设
Figure BDA0003431660030000211
是一个特定的PUF实例P，属于遵循上述设计的所有PUF实例
Figure BDA0003431660030000212
的集合。响应R是从PUF实例P的所有可能的物理状态
Figure BDA0003431660030000213
的集合到长度N的所有二进制串(表示为{0，1}N)的集合的随机可变
Figure BDA0003431660030000214
映射。
具体来说，响应将由质询C导致的PUF实例P的特定状态
Figure BDA0003431660030000215
视为输入。逐个地表达元素，这个映射是SP，C→R(SP，C)。为了简化符号表示，响应R(P，C)被写成PUF实例P和应用于它的质询C的函数，默认情况下上面给出的形式定义是成立的。
通过研究各种P和C的R的分布来表征
Figure BDA0003431660030000216
的可靠性和唯一性；换句话说，通过逐个质询地比较来自单独和不同的实例的响应来研究设计如何作为PUF执行。为此，定义了以下标准度量。
装置内和装置间定义
考虑来自相同质询串Ci的两个不同的响应。这些响应可能是由于将相同的质询串应用于相同的PUF实例两个不同次数Ci，j和Ci，k而产生，或者它们可能是由于将质询应用于两个不同的PUF实例恰好一次Pl和Pm。第一种情况将用于衡量可靠性：理想情况下，单个PUF实例在面临相同质询时应产生相同的响应。第二种情况将用于衡量唯一性：两个不同的PUF实例应对相同的质询给出响应，在比较时，这些响应看起来是随机且不相关的。为清楚起见，总结了这些指标：
i∈[0，Ndistinct]：不同的质询；
j，k∈[0，Nrepeat]：不同质询的单独应用；
l，m∈[0，Nchips]：单独的PUF实例。
如果将每个响应视为一个N位串，则两个响应之间的不同位的分数如方程(4)和(5)所示表示：
rijk；l＝D[R(Pl，Ci，j)，R(Pl，Ci，k)]÷N (4)
uilm；j＝D[R(Pl，Ci，j)，R(Pm，Ci，k)]÷N， (5)
其中D[.，.]是汉明距离(两个N位二进制串之间的不同位的数目)，rijk；l(助记词“可靠性”)是由于质询i的应用j和k导致的固定PUF实例Pl的响应之间的实例内(装置内或装置内)的分数汉明距离。同样，uilm；j(助记词“唯一性”)是由于质询i的固定应用j导致的PUF实例Pl和Pm的响应之间的实例之间(装置内或装置内)的分数汉明距离。
为了逐个质询地获得这些距离的分布，对用于构建它们的成对组合进行平均，然后对剩余的指标进一步平均以获得可靠性μintra和唯一性μinter的平均度量。具体来说，如果<.>(a，b)，c表示成对组合(a，b)和剩余指标c的数量的平均值，则：
μintra＝<r>(j，k)，l，i， (6)
μinter＝<u>(l，m)，j，i· (7)
为了衡量单个芯片的可靠性，不要对实例Pl进行平均，使得每个芯片的平均可靠性为μintra；l＝<r>(j，k)，i。请注意，记录了表示网络的时间演变的N位串的时间序列，因此在每个时间点都存在上述度量。理想情况下，总是μintra＝0并且μinter＝0.5。实际上，情况并非如此，并且响应被选择为最大化Δμ(t)：＝μinter(t)-μintra(t)的时间点topt，即，同时是最可靠和唯一的瞬态中的点。
实验性装置内和装置间统计数据
此处，我们呈现了对于N＝16和N＝256节点网络各自重复Nrepeat＝10次的Ndistinct＝100有效质询的结果。在图7A至图7D的左侧绘制了最不可靠和最可靠芯片<r>(j，k)的逐个质询的可靠性分布，其平均值是逐个芯片的平均可靠性μinter；l。在图7A至图7D的右侧绘制了逐个质询的可靠性和唯一性分布<r>(j，k)，l和<u>(l，m)，j，其平均值分别是μintraandμinter。
从图7A和图7C中可以看出，对于所测试的网络大小，所有芯片在给定的不确定性内具有相同的可靠性，这意味着任何单个芯片与任何其他芯片一样可靠。从图7B和图7D中可以看出，对于每个网络大小，两个分布是紧密居中并且明确间隔开，其指示将一个PUF实例的响应错误地归给另一个PUF实例的概率接近于零(误报率低)。这意味着本文描述的HBN-PUF(例如，如图6E所示)非常适合于认证目的。
此外，我们看到μinter和μintra分别与其理想值0，5和0相差最多9％和2％。这些误差可通过标准方法进一步纠正，诸如：纠错算法、在登记期间将最不唯一和最不可靠的位制成表格并将它们从响应中删除，或者只是需要更多的响应，直到错误识别的概率接近零。这些方法中的每一种对于本文描述的HBN-PUF都是实用的，因为针对每个质询非常快速地收集多个响应位，从而使认证任务比单个位的响应PUF更简单和更安全。这是因为与猜测单个位相比，对手正确猜出例如N＝256位响应的概率可以忽略不计，在这种情况下，认证将需要非常大量的质询。相反，与上述分布非常相似的分布仅使用少量质询获得，例如，Ndistinct～10。
随机数生成
下文示出，HBN-PUF响应的平均位值稍后展现出围绕0.5紧密居中的分布，表明了随机质量。考虑上文提出的N＝256节点网络，并且设sijln为时间t≥topt时来自质询i、应用j和实例l的响应串s的第n个位。图8A和图8B绘制了对于N＝256时间t＝topt和t＝2topt的s的分布及其平均值。
从图8A和图8B中可见，数据呈现为几乎没有偏向0或1。本公开设想其他测试，诸如用NIST统计套件[参见L.Bassham et al.SP 800-22Rev.la A Statistical Test Suitefor Random and Pseudorandom Number Generators for CryptographicApplications.National Institute of Standards and Technology(NIST)，2010]可以作为用于验证硬件RNG行为的下一个步骤来执行。
熵分析
在PUF的安全性分析中，可提取的熵至关重要。该量最终与可靠性和唯一性都有关并且提供可以与PUF实例安全地交换的信息量的上限[参见P.Tuyls et al.Information-theoretic security analysis of physical uncloneable functions.InInternational Conference on Financial Cryptography and Data Security，pages141-155.Springer，2005]。很难直接估计可提取的熵，因为它由指数高维度的空间中的概率分布形成。下文描述了从有限数据估计熵的几种方法。
该过程开始于假设本文描述的HBN-PUF的响应中的位对之间的独立性(例如，如图6E所示)并计算各种网络大小N的最小熵。最小熵的计算随N亚指数地缩放，因此允许有效地估计大N装置的熵的上限。然后通过计算位对之间的经验互信息来完善这个假设，这些信息已被证明存在于其他PUF中[参见R.Maes.Physically unclonable functions.Springer，2016]。这会在低N装置中产生更准确的熵估计。结果被解释为本文所述的HBN-PUF的熵的下限。提出了第三熵度量，其更紧密地作为低N装置的上限。另外，总结了这些结果，找到了熵随网络大小的指数缩放。下文中，所有对数都是以2为底，并且在topt选择响应。
最小熵
随机变量X的最小熵被定义为方程(8)：
Hmin(X)＝log(pmax(X))， (8)
其中pmax(X)是最可能得到的概率。如果X＝(x1，x2，...，xn)是n个独立随机变量的向量，则最小熵被定义为方程(9)：
Figure BDA0003431660030000241
在具有多个质询和大响应空间的强PUF的情况下，需要对响应位进行排序以理解熵计算。自然排序是将第i个节点对第j个质询的响应定义为xjN+i，其中质询按字典顺序排列。对于N＝3的简单情况，这在表1中进行了说明。此处只有6个质询，因为忽略了不重要的全0和全1质询。表1示出了N＝3的响应位排序的示例，其中总共有3x6＝18位。
表1
Figure BDA0003431660030000251
假设xi的独立性，本文所述的HBN-PUF的最小熵可以容易地用方程式(9)根据pmax(xi)的经验估计来计算[参见D.Holcomb et al.Power-up sram state as anidentifying fingerprint and source of true random numbers.IEEE Transactio nson Computers，58(9)：1198-1210，2009；P.Simons et al.Buskeeper PUFs，a promisingalternative to d flip-flop PUFs.In 2012 IEEE International Sympos ium onHardware-Oriented Security and Trust，pages 7-12.IEEE，2012]。对于每个xi，pmax(xi)的估计只是观察到的0或1频率，以较大者为准。为了将熵计算置于上下文中，计算被呈现为最佳情况的一部分。如果所有xi都是独立且完全无偏差的，即，每个xi为0或1的可能性相等，则最小熵将等于有效质询数目Nvc的N倍。因此，最小熵密度如方程(10)所示定义：
ρmin＝Hmin/(NNυc). (10)
由于质询空间Nvc的指数缩放，无法使用N＞8的所有可能的有效质询来测量这些值，尽管如下所述研究了低N的完整质询空间。因此，假设随机选择的质询形成代表性样本并乘以未使用空间的分数以获得Hmin。表2呈现了N＝8、16、32、64的最小熵(Hmin)和最小熵密度(ρmin)，其中Nchips＝10，Ndisttnct＝100，并且Nrepeat＝100。
表2
Figure BDA0003431660030000252
Figure BDA0003431660030000261
从表2中可以看出，HBN-PUF的最小熵大约为全最小熵的50％。为了进行比较，各种标准电子PUF的最小熵在51％与99％之间，参见，例如参考文献[参见R.Maes.Physicallyunclonable functions.Springer，2016]以进行更完整的比较。因此，HBN-PUF具有与最先进技术相当的最小熵密度。最小熵的另一种解释是，如果对手只知道xi的偏差，则它等于可以安全交换的位的数目。从表2中可以看出，可以交换5.6×1022位的信息，以对抗天真的对手。该HBN-PUF仅使用3×64＝192个LE，与其他基于FPGA的PUF设计相比非常紧凑，因此可以通过增加环的大小而轻松地增加熵。
联合熵
如上所述，假设xi是独立的，但并非必须如此。可能的情况是，某些位会揭示有关其他位的信息，从而减少熵。首先通过计算由方程(11)定义的互信息来研究位对之间的这些相关性：
Figure BDA0003431660030000262
在xi，xi的所有对之间。与最小熵不同，对于更高的N，很难计算互信息，因此关注被限于N＝3-8并使用完整的有效质询空间。计算小N的互信息，其中Nchips＝10，Nchal＝Nvc，并且Nrepeat＝100。对于N＝7，具有重要的互信息(＞0.05位)的区域示出于图9中。
从图9中可以看出，重要的互信息的峰值在xi，xj对的空间中是稀疏的，具有较高信息的点没有明显的结构。然而，如果它存在，对手可以使用对这种结构的了解来更有效地猜测响应位，从而减少可用的熵。特定地说，熵减少到[参见R.Maes.Physically unclonablefunctions.Springer，2016]如方程(12)所示：
Figure BDA0003431660030000263
其中位的排序使得惩罚尽可能大。计算位的排序以最大化联合信息惩罚实际上是一个旅行商问题，大概可以用2-opt算法来解决[参见B.Chandra et al.New results onthe old k-opt algorithm for the traveling salesman problem.SIAM Journal onComputing，28(6)：1998-2029，1999]。
N＝3-8的最小熵(Hmin)、联合熵(Hjoint)和联合熵密度(ρjoint)示出于表3中。联合熵密度估计类似于许多其他基于FPGA的PUF设计。
表3
Figure BDA0003431660030000271
所得的熵估计值以及类似于方程(10)定义的熵密度估计值列于表3中。联合熵密度的估计值平均比最小熵密度的估计值小25％。这低于其他电子PUF设计，其中联合熵估计值小了2.9％至8.24％。参见参考文献[参见R.Maes.Physically unclonablefunctions.SpTinger，2016]以进行详细的比较。
尽管非零互信息的存在降低了可以安全交换的信息量，但直接计算互信息是一项计算效率低下的任务。对于大N，很难计算这样的估计值，因此也很难计算这样的攻击。三位相关性可能存在，但更难以估计，因此不清楚该熵在实践中是否比上述联合熵估计值小得多，尽管机器学习攻击可能会有效地揭示这种相关性[参见U.Rührmair et al.Modelingattacks on physical unclonable functions.In Proceedings of the 17th ACMconference on Computer and communications security，pages 237-249.ACM，2010]。
上下文树加权测试
熵是通过下面的串压缩测试估计的。这里的结果应该被理解为真实熵的上限，尤其是对于较大的N。特定地说，考虑上下文树加权(CTW)算法[参见F.Willemset al.Thecontext-tree weighting method：basic properties.IEEE Transactions onInformation Theory，41(3)：653-664，1995]。
CTW算法采用称为上下文的二进制串，并形成预测串中后续位的模型的集合。然后使用预测模型无损地将后续串压缩为码字。码字的大小被定义为编码PUF实例的质询-响应行为所需的额外位的数目。如果上下文包含有关后续串的信息，则码字的大小将减小。
在PUF的情况下，码字长度已被表明为在无界树深度的限制下接近生成源的真实熵[参见T.Ignatenko et al.Estimating the secrecy-rate of physical unclonablefunctions with the context-tree weighting method.In 2006IEEE InternationalSymposium onInformation Theory，pages 499-503.IEEE，2006]。然而，所需的存储器随树深度呈指数级缩放，因此在CTW算法中考虑任意深度的树在计算上是不可行的。相反，树深度一直变化到D＝20以优化压缩。
CTW压缩执行如下：
步骤1：收集N＝3-8HBN-PUF的数据，其中Nchips＝10，Ndistininct＝Nvc，并且Nrepeat＝1。
步骤2：将除了一个之外的所有HBN-PUF实例的所得测量结果连接成长度(Nchips-1)NvcN的一维(1D)串以用作上下文。
步骤3：应用CTW算法来压缩来自具有上下文的最后一个HBN-PUF的测量结果，使用各种树深度来优化结果。
重复步骤2-3，省略来自不同HBN-PUF实例的测量结果，直到所有HBN-PUF都被压缩。
该压缩测试的结果呈现在表4中。最终的熵估计值是来自上述所有压缩测试的平均码字长度。如果Nchips-1PUF实例的行为可以用于预测未见实例的行为，则这些PUF就没有全熵。
如从CTW压缩测试估计的熵(HCTW)和熵密度(ρCTW)示出于表4中。请注意，由于有界树深度，这是真实熵的上限，示出于表4中。
表4
Figure BDA0003431660030000281
与这是上限估计的预期一致，熵都大于使用下文描述的联合熵测试计算的那些熵。大多数PUF数据是抗压缩的，尤其是那些具有较高N的数据，尽管较高的N可能需要更深的树来压缩。这些结果再次类似于对其他基于FPGA的PUF的研究，这些研究发现CTW压缩率在49％与100％之间[S.Katzenbeisser et al.PUFs：Myth，fact or busted？a securityevaluation of physically unclonable functions(PUFs)cast in silicon.InInternational Workshop on Cryptographic Hardware and Embedded Systems，pages283-301.Springer，2012]。
熵总结
上文描述了三种不同的统计测试来估计HBN-PUF中的熵。其中两个测试是计算密集型的并且仅对大小为N＝3-8的HBN-PUF执行。一种测试更容易扩展，其针对高达64的N进行评估。为了将这些估计更好地理解为N和资源规模的函数，这三个估计示出于图10中。
HCTW估计得到最大的熵，接着是Hmin和Hjoint。这是预料之中的，因为HCTW是上限估计，而Hjoint等于Hmin，惩罚项由互信息确定。尽管如此，所有三个估计都相当接近，尤其是在图10中的尺度上。此外，Hmin的函数形式在对数对数尺度上是凸的，这表明随着N呈指数增长。
这些结果表明，本文所述的HBN-PUF(例如，如图6E所示)不仅在其质询空间在资源大小方面呈指数级大的意义上是强的，而且其熵也呈指数级大。这是重要的区别，因为对于大多数安全性应用来说，对手知道的质询-响应对是没有用的。许多先前报道的强PUF已明确表明容易受到模型构建攻击[参见U.Rührmair et al.Modeling attacks on physicalunclonable functions.In Proceedings of the 17th ACM conference on Computerand communications security，pages 237-249.ACM，2010]。
机器学习的混沌和弹性
混沌系统由其对初始条件的极端敏感性来定义。对混沌系统的轻微扰动将导致大相径庭的长期行为。出于这个原因，许多机器学习平台难以预测混沌系统超过被称为李雅普诺夫时间的特性时间尺度的行为，该结果扩展到对PUF的机器学习攻击[参见L.Liu etal.Lorenz chaotic system-based carbon nanotube physical unclonablefunctions.IEEE Transactions on Computer-Aided Designof Integrated CircuitsandSystems，37(7)：1408-1421，2018]。本文描述的HBN-PUF的李雅普诺夫时间(例如，如图6E所示)是通过实验和模拟计算的，表明其是混沌的。下文提出来自PUFmeter的结果[参见F.Ganji et al.Pufmeter a property testing tool for assessing therobustness ofphysically unclonable functions to machine learning attacks.IEEE Access，7∶122513-122521，2019]。PUFmeter是第三方PUF特定的机器学习平台，其无法学习本文描述的HBN-PUF的行为。
李雅普诺夫指数
系统的李雅普诺夫指数是相空间中的两个邻近点发散速率的度量。设z(t)是作为时间的函数的两条轨迹的分离，并设z(0)很小。然后|z(t)≈|z(0)|exp λt，其中λ是李雅普诺夫指数。λ的光谱是针对不同取向的初始分离获得的。然而，最大λ通常会随着时间占主导地位，因此其被用作混沌的指标：如果最大λ为正，则轨迹将呈指数发散，并且系统通常被称为混沌。
最大李雅普诺夫指数计算
最大李雅普诺夫指数是通过将[R.Zhang et al.Boolean chaos.PhysicalReview E,80(4)，Oct2009]的方法扩展到N位响应而计算。此处，对同一质询的两个N位响应x(t)和y(t)的时间序列之间的布尔距离由方程(13)定义：
Figure BDA0003431660030000301
其中T是固定长度的窗口，并且t0是d＝0时的第一时间，即，t0是两个时间序列在长度T的窗口内相差至少1个位的第一时间。请注意，因为d(t)是相空间中分离的布尔度量，所以其线性区域中随时间变化的对数的平均值是λ。
因此，对给定质询的重复响应的所有成对组合计算每个时间序列段的布尔距离的平均对数，并再次对所有质询进行平均，以获得遵循上述指标约定的<ln(d(t))>(j，k)，i，或简称为＜ln d＞。通过将＜ln d＞对t拟合到一条直线，获得最大李雅普诺夫指数λ的估计值。这是通过实验和使用数学模型模拟来自相同质询的响应两者来完成的。
PUF的数学模型
使用由方程(14)给出的耦合一阶微分方程组来对PUF动态建模：
Figure BDA0003431660030000311
其中xi(t)是节点i在时间t的连续状态，取值介于0和1之间，τi是该节点的特性上升/下降时间，f是3输入XOR函数的连续版本，并且NG(i)是连接到节点i的所有节点(即，其邻居)的列表。此处，NG(i)限于自身和其在环中的两个邻居，并且f由方程(15)定义：
f(x，y，z)＝θ(1+tanh(ax(x-0.5)tanh(ay(y＝0.5))tanh(az(z-0.5)))， (15)
其中θ(w)是表示连续信号到布尔值的转变的阈值函数。θ(w)由方程(16)定义：
θ(w)＝(1+tanh(aw(w-0.5))/2， (16)
其中ai是“挤压”参数，此处全部选择为a＝20，并且所有节点选择了τi＝0.5。初始状态被设置为质询值，其中扰动被选择为在[0，0.05]之间以防止相同的模拟。然后对所述质询值进行数值积分、抽样和布尔化以匹配它们的实验对应物。然后为每个质询值计算李雅普诺夫指数，如图11所示。
最大李雅普诺夫指数结果
从图11中可以看出，对于实验和模型数据，λ＞0。这表明实验电路及其理论模型两者都展现出混沌。另外，李雅普诺夫时间tL＝1/λ与最佳响应读出时间topt相当，这意味着最佳响应时间跟随向混沌的转变。
使用PUFMeter进行机器学习攻击
PUFmeter[参见F.Ganji et al.Pufmeter a property testing tool forassessing the robustness of physically unclonable functions to machinelearning attacks.IEEE Access，7：122513-122521，2019]是最近设计的用于评估PUF的安全性的第三方机器学习平台。它使用可能近似正确的学习和k-junta函数来尝试学习给定PUF的质询-响应行为，并且指示PUF在理论上是否容易受到各种类型的攻击。由于PUFmeter搜索整个有效质询空间Nvc的事实，测试此处限于N＝16节点网络。此外，PUFmeter背后的理论基于单个位的响应。出于这个原因，PUFmeter用于测试响应的单个位，以及我们整个响应串的XOR。这些结果呈现在表5中。
表5示出了使用PUFmeter的N＝16节点PUF机器学习攻击结果，其中内部参数δ＝0.01和E＝0.05决定了分析的概率阈值。结果κ＝0表明PUFmeter无法对本文所述的HBN-PUF进行建模(例如，如图6E所示)。
表5
Figure BDA0003431660030000321
此处，κ是可由PUFmeter使用来预测对给定质询的响应的布尔变量的最小数量；由于κ＝0，PUFmeter无法对HBN-PUF的行为进行建模。噪声上限、平均灵敏度和噪声灵敏度用于衡量预计可能发生攻击类型的理论界限。根据这些项，PUFmeter表明HBN-PUF可能容易受到基于傅立叶的攻击。
结合指数熵缩放和混沌非线性动态，PUFmeter无法对本文所述的HBN-PUF进行建模表明HBN-PUF的行为可能对机器学习攻击具有弹性。
温度变化
在比较不同环境条件下或长运行时间内的PUF时，温度变化是一个重要的实际问题[参见S.Mathew et a..16.2a 0.19pj/b pvt-variation-tolerant hybrid physicallyunclonable function circuit for 100％stable secure key generation in 22 nmCMOS.In 2014 IEEE International Solid-State Circuits Conference Digest ofTechnical Papers(ISSCC)，pages 278-279.IEEE，2014]。通过将Nchips＝10DE-10-Nano′s加载到能够在大范围内控制湿度和温度条件的环境测试室设施中，针对两种网络大小，N＝16和N＝256，对本文所述的HBN-PUF的温度变化进行评估。
对于这些测试，首先将温度升高到55℃，并将湿度吹扫到＜5％，以去除多余的水分并防止在较低温度下凝结。接下来，温度以10℃的增量降低到最终温度T＝15℃。在每个温度下，通常在10分钟内，允许腔室达到平衡，如数字显示器所指示。然后，对板进行查询，其中Ndistinct＝50并且Nrepeat＝50个质询。
上述度量Δμ(t)＝μinter(t)-μintra(t)是针对两种网络大小在每个温度下计算的。该数量表明当在相同温度下与其他PUF相比时每个PUF的性能。另外，在每个温度下，计算在25℃下HBN-PUF相对于自身的偏差。这是表示为μintra；25℃的量。该测量等同于将单个芯片视为由不同的实例组成-每个温度一个实例。其是在每个温度下通过将响应与在25℃下生成的响应进行比较，然后对所有质询和所有芯片(单个芯片展现出相似的值)进行平均来计算。这些绘图在图12A至图12D中呈现为t(在登记响应之后反相门的数目)的函数。每条曲线都是一个单独的温度。
如从图12A和图12C中可以看出，对于两种网络大小，观察到最佳测量时间topt和性能度量Δμ随温度变化保持不变，指示HBN-PUF实例在相同的温度下在彼此进行比较时表现同样出色。
从图12B和图12D可以看出，给定HBN-PUF实例的响应在温度改变的早期与其自身没有显著变化。然而，随着时间的推移，与室温下的响应相比，给定实例的响应开始发散，对于上面示出的256节点网络显然是这样的。这可以理解为热波动翻转单个位的结果，随着时间的推移，热波动会继续以指数方式扰乱系统。根据应用，可能很有用的是，存储在不同时间或温度下的响应的类别并在响应中指示要与哪个类别进行比较。
本公开设想使用穆勒门或C门来提高温度稳定性。众所周知，穆勒门或C门可用于异步PUF中的温度稳定[参见S.Gujja.Temperature Variation Effects on AsynchronousPUF Design Using FPGAs.University of Toledo，2014]。因此，本文所述的HBN-PUF可以被修改为包括用于稳定与热波动相关联的单个位翻转的穆勒门。其他潜在的温度稳定技术包括关于温度来优化FPGA上PUF的布局和合成，以及本文所述的后处理纠错方案。
结论
上述结果表明，HBN-PUF展现出强的可靠性和唯一性度量，其中装置间和装置内统计数据接近于理想值并且具有紧密分布。这表明HBN-PUF可用于装置认证目的。另外，凭借其N位响应，与单个位的响应PUF相比，HBN-PUF需要更少的质询用于认证。结合质询空间的大小随网络大小呈指数增长，这使得HBN-PUF对认证和安全性都很有吸引力，因为对于例如N＝256节点网络，查询每个质询所需的时间比宇宙的生命周期更长，即使以纳秒间隔。
上面的结果还表明，各种熵估计表明HBN-PUF熵随网络大小呈指数缩放，与其他PUF设计相比，得到更多的熵并使用更少的硬件。这意味着由数百个LE构建的HBN-PUF可以使用可市售的FPGA有效地在其物理结构中存储数万亿个或更多个独立的加密密钥，所述FPGA具有用于比此处考虑的设计更大的设计的存储器，例如，N＝1024节点网络在存储器限制内很容易实现。
此外，与诸如环形振荡器的类似的PUF相比，HBN-PUF似乎展现出混沌动态和机器学习的弹性。
尽管已经用专用于结构特征和/或方法论行为的语言对主题进行了描述，但应当理解，所附权利要求中定义的主题不一定限制于上文所描述的特定特征或行为。相反，上文所描述的特定特征和行为是作为实现权利要求的示例形式而公开。

Claims (62)

1.一种集成电路(IC)芯片，所述集成电路芯片包括：
物理不可克隆函数(PUF)，所述物理不可克隆函数包括混合布尔网络；以及
辅助电路，其中所述辅助电路被配置为接收瞬态响应启用信号。
2.如权利要求1所述的IC芯片，其中所述辅助电路被配置为引入时间延迟。
3.如权利要求2所述的IC芯片，其中所述时间延迟的持续时间与所述混合布尔网络的特性时间尺度有关。
4.如权利要求1至3中任一项所述的IC芯片，其中所述辅助电路包括多个电子装置，每个电子装置被配置为实现布尔运算。
5.如权利要求4所述的IC芯片，其中所述辅助电路包括多对串联连接的反相门。
6.如权利要求1至3中任一项所述的IC芯片，其中所述辅助电路包括多个电子装置，每个电子装置被配置为实现复制操作。
7.如权利要求1至6中任一项所述的IC芯片，其中所述混合布尔网络包括多个电子装置，每个电子装置被配置为实现布尔运算。
8.如权利要求7所述的IC芯片，其中所述混合布尔网络包括时钟和无时钟电子装置。
9.如权利要求7或8中任一项所述的IC芯片，其中所述混合布尔网络被配置为修改后的随机数发生器。
10.如权利要求1至9中任一项所述的IC芯片，所述IC芯片还包括衬底，其中所述混合布尔网络和所述辅助电路设置在所述衬底上。
11.如权利要求10所述的IC芯片，其中所述混合布尔网络和所述辅助电路彼此物理上非常接近地位于所述衬底上。
12.如权利要求10或11中任一项所述的IC芯片，其中所述混合布尔网络和所述辅助电路彼此相邻地位于所述衬底上。
13.如权利要求1至12中任一项所述的IC芯片，所述IC芯片还包括多个PUF，每个PUF包括相应的混合布尔网络。
14.如权利要求13所述的IC芯片，所述IC芯片包括被配置为将所述PUF中的每一个的相应输出组合的组合器电路。
15.如权利要求14所述的IC芯片，其中所述组合器电路包括PUF。
16.如权利要求1至15中任一项所述的IC芯片，其中所述IC芯片是现场可编程门阵列(FPGA)。
17.如权利要求1至15中任一项所述的IC芯片，其中所述IC芯片是专用IC(ASIC)芯片。
18.如权利要求1至17中任一项所述的IC芯片，所述IC芯片还包括寄存器，其中所述寄存器被配置为经由所述辅助电路接收所述瞬态响应启用信号。
19.如权利要求18所述的IC芯片，其中所述寄存器被配置为捕获所述PUF的响应。
20.一种方法，所述方法包括：
将质询位串输入到物理不可克隆函数(PUF)中，所述PUF包括被配置为展现出混沌行为的电路，其中所述质询位串设置所述电路的初始状态；
将所述电路从所述初始状态释放；
从所述电路捕获瞬态响应位串；以及
使用所述瞬态响应位串来提供网络安全，其中在从所述初始状态释放之后的预定时间段内捕获所述瞬态响应位串。
21.如权利要求20所述的方法，其中在所述电路的瞬态期间捕获所述瞬态响应位串。
22.如权利要求21所述的方法，其中所述瞬态的持续时间与所述电路的特性时间尺度有关。
23.如权利要求22所述的方法，其中所述预定时间段大约是所述电路的所述特性时间尺度的十倍。
24.如权利要求20至23中任一项所述的方法，其中所述电路是混合布尔网络。
25.如权利要求24所述的方法，其中所述混合布尔网络包括多个电子装置，每个电子装置被配置为实现布尔运算。
26.如权利要求25所述的方法，其中将质询位串输入到物理不可克隆函数(PUF)中包括将根据所述质询位串的每个位的相应电压供应到所述电子装置中的相应电子装置。
27.如权利要求25或26中任一项所述的方法，其中所述质询位串的长度是N个位，其中N大于或等于2。
28.如权利要求24至27中任一项所述的方法，其中从所述电路捕获瞬态响应位串包括检测所述电子装置中的每一个的相应状态，所述电子装置的所述相应状态对应于所述瞬态响应位串的每个位的相应值。
29.如权利要求28所述的方法，其中所述瞬态响应位串的长度是N个位，其中N大于或等于2。
30.如权利要求25至29中任一项所述的方法，其中所述混合布尔网络包括时钟和无时钟电子装置。
31.如权利要求25至30中任一项所述的方法，其中所述混合布尔网络被配置为修改后的随机数发生器。
32.如权利要求20至31中任一项所述的方法，其中从所述电路捕获瞬态响应位串包括从所述电路捕获多个响应位串，所述方法还包括从所述响应位串获得所述瞬态响应位串。
33.如权利要求32所述的方法，其中所述瞬态响应位串包括从所述响应位串中的每一个中选择的一个或多个位。
34.如权利要求33所述的方法，其中从所述响应位串中的每一个中选择的所述一个或多个位是使用加密密钥来确定。
35.如权利要求33所述的方法，其中从所述响应位串中的每一个中选择的所述一个或多个位是使用预定密钥来确定。
36.如权利要求20至35中任一项所述的方法，所述方法还包括确定所述瞬态响应位串是否与所述质询位串相关联，其中如果所述瞬态响应位串与所述质询位串相关联，则所述瞬态响应位串用于提供网络安全。
37.如权利要求36所述的方法，其中确定所述瞬态响应位串是否与所述质询位串相关联包括查询质询-响应对数据库。
38.如权利要求20至37中任一项所述的方法，其中所述瞬态响应位串用于认证装置。
39.如权利要求20至37中任一项所述的方法，其中所述瞬态响应位串用作加密密钥。
40.一种方法，所述方法包括：
提供物理不可克隆函数(PUF)，所述PUF包括被配置为展现出混沌行为的电路；
将质询位串输入到所述PUF中，其中所述质询位串设置所述电路的初始状态；
将所述电路从所述初始状态释放；
从所述电路捕获瞬态响应位串；以及
将所述质询位串和所述瞬态响应位串存储在质询-响应对数据库中，其中在从所述初始状态释放之后的预定时间段内捕获所述瞬态响应位串。
41.如权利要求40所述的方法，所述方法还包括将多个质询位串输入到所述PUF中并且从所述电路捕获多个瞬态响应位串，其中所述质询-响应对数据库将相应的质询与瞬态响应位串相关联。
42.如权利要求40或41中任一项所述的方法，所述方法还包括：
将所选的质询位串传输到物理装置；
从所述物理装置接收对所述所选的质询位串的响应；
查询所述质询-响应对数据库以确定所述响应是否与所选的质询问题相关联；以及
将所述质询-响应对数据库查询的结果传输到所述物理装置。
43.一种方法，所述方法包括：
将相应的质询位串输入到多个物理不可克隆函数(PUF)中的每一个中，所述PUF中的每一个包括被配置为展现出混沌行为的相应电路，其中所述相应的质询位串设置所述相应电路中的每一个的相应初始状态；
将所述相应电路中的每一个从所述相应初始状态释放；
从所述相应电路中的每一个捕获相应的瞬态响应位串；
组合所述相应的瞬态响应位串以获得所述PUF的组合响应位串；以及
使用所述组合响应位串来提供网络安全。
44.一种系统，所述系统包括：
集成电路(IC)芯片，所述集成电路芯片包括物理不可克隆函数(PUF)，所述PUF包括被配置为展现出混沌行为的电路；以及
物理装置，所述物理装置包括处理器以及可操作地耦合到所述处理器的存储器，所述物理装置包括所述IC芯片，其中所述存储器上面存储有计算机可执行指令，所述计算机可执行指令在由所述处理器执行时致使所述处理器进行以下操作：
将质询位串输入到所述PUF中，其中所述质询位串设置所述电路的初始状态；
将所述电路从所述初始状态释放；
从所述电路捕获瞬态响应位串；以及
使用所述瞬态响应位串来提供网络安全，其中在从所述初始状态释放之后的预定时间段内捕获所述瞬态响应位串。
45.如权利要求44所述的系统，所述系统还包括验证装置，所述验证装置可操作地耦合到所述物理装置，其中所述存储器上面存储有其他的计算机可执行指令，所述其他的计算机可执行指令在由所述处理器执行时致使所述处理器进行以下操作：
向所述验证装置请求所述质询位串；以及
响应于所述请求从所述验证装置接收所述质询位串。
46.如权利要求45所述的系统，其中所述物理装置和所述验证装置由网络可操作地耦合。
47.如权利要求45或46中任一项所述的系统，其中所述存储器上面存储有其他的计算机可执行指令，所述其他的计算机可执行指令在由所述处理器执行时致使所述处理器确定所述瞬态响应位串是否与所述质询位串相关联，其中如果所述瞬态响应位串与所述质询位串相关联，则所述瞬态响应位串用于提供网络安全。
48.如权利要求47所述的系统，其中所述验证装置被配置为：
查询质询-响应对数据库以确定所述瞬态响应位串是否与所述质询位串相关联；并且
将所述质询-响应对数据库查询的结果传输到所述物理装置。
49.如权利要求44至48中任一项所述的系统，其中所述PUF包括混合布尔网络，并且其中所述IC芯片还包括被配置为从所述物理装置接收瞬态响应启用信号的辅助电路。
50.如权利要求49所述的系统，其中所述辅助电路被配置为引入时间延迟。
51.如权利要求50所述的系统，其中所述时间延迟的持续时间与所述混合布尔网络的特性时间尺度有关。
52.如权利要求49至51中任一项所述的系统，其中所述辅助电路包括多个电子装置，每个电子装置被配置为实现布尔运算。
53.如权利要求52所述的系统，其中所述辅助电路包括多对串联连接的反相门。
54.如权利要求49至51中任一项所述的系统，其中所述辅助电路包括多个电子装置，每个电子装置被配置为实现复制操作。
55.如权利要求49至54中任一项所述的系统，其中所述混合布尔网络包括多个电子装置，每个电子装置被配置为实现布尔运算。
56.如权利要求55所述的系统，其中所述混合布尔网络包括时钟和无时钟电子装置。
57.如权利要求55或56中任一项所述的系统，其中所述混合布尔网络被配置为修改后的随机数发生器。
58.如权利要求49至57中任一项所述的系统，其中所述IC芯片还包括衬底，并且其中所述混合布尔网络和所述辅助电路设置在所述衬底上。
59.如权利要求58所述的系统，其中所述混合布尔网络和所述辅助电路彼此物理上非常接近地位于所述衬底上。
60.如权利要求58或59中任一项所述的系统，其中所述混合布尔网络和所述辅助电路彼此相邻地位于所述衬底上。
61.如权利要求49至60中任一项所述的系统，其中所述IC芯片还包括寄存器，其中所述寄存器被配置为经由所述辅助电路接收所述瞬态响应启用信号。
62.如权利要求61所述的系统，其中所述寄存器被配置为捕获所述PUF的响应。
CN202080046537.5A 2019-06-07 2020-04-07 使用混合布尔网络作为物理不可克隆函数的系统和方法 Pending CN114303341A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201962858542P 2019-06-07 2019-06-07
US62/858,542 2019-06-07
US201962906244P 2019-09-26 2019-09-26
US62/906,244 2019-09-26
PCT/US2020/027072 WO2020247059A1 (en) 2019-06-07 2020-04-07 Systems and methods using hybrid boolean networks as physically unclonable functions

Publications (1)

Publication Number Publication Date
CN114303341A true CN114303341A (zh) 2022-04-08

Family

ID=73652474

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080046537.5A Pending CN114303341A (zh) 2019-06-07 2020-04-07 使用混合布尔网络作为物理不可克隆函数的系统和方法

Country Status (6)

Country Link
US (1) US11841983B2 (zh)
EP (1) EP3981105A4 (zh)
JP (1) JP2022536314A (zh)
KR (1) KR20220041048A (zh)
CN (1) CN114303341A (zh)
WO (1) WO2020247059A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3981105A4 (en) * 2019-06-07 2023-06-28 Ohio State Innovation Foundation Systems and methods using hybrid boolean networks as physically unclonable functions
CN112084539B (zh) * 2020-09-21 2023-10-20 太原理工大学 一种基于混合布尔网络的多功能物理不可克隆函数装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140268994A1 (en) * 2013-03-14 2014-09-18 United States Of America As Represented By The Secretary Of The Air Force Write-Time Based Memristive Physical Unclonable Function
US20150058928A1 (en) * 2013-08-23 2015-02-26 Qualcomm Incorporated Applying circuit delay-based physically unclonable functions (pufs) for masking operation of memory-based pufs to resist invasive and clone attacks
CN105978694A (zh) * 2016-04-29 2016-09-28 中国科学院计算技术研究所 抗建模攻击的强物理不可克隆函数装置及其实现方法
WO2018183296A1 (en) * 2017-03-28 2018-10-04 Sri International Authentication apparatus, system and methods using unclonable identifiers
WO2019018557A1 (en) * 2017-07-18 2019-01-24 Square, Inc. DEVICES HAVING PHYSICALLY NON-CLONABLE FUNCTIONS

Family Cites Families (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8290150B2 (en) 2007-05-11 2012-10-16 Validity Sensors, Inc. Method and system for electronically securing an electronic device using physically unclonable functions
US20110299678A1 (en) * 2010-06-07 2011-12-08 Alexander Roger Deas Secure means for generating a specific key from unrelated parameters
WO2012095972A1 (ja) 2011-01-13 2012-07-19 三菱電機株式会社 ビット生成装置及びビット生成方法
JP6267207B2 (ja) 2012-10-04 2018-01-24 イントリンシツク・イー・デー・ベー・ベー 物理的クローン不能関数として使用されるメモリから暗号化キーを生成するためのシステム
EP3332402B1 (en) * 2015-08-06 2020-10-07 Intrinsic ID B.V. Cryptographic device having physical unclonable function
WO2017177105A1 (en) * 2016-04-07 2017-10-12 The Johns Hopkins University System and method for physical one-way function authentication via chaotic integrated photonic resonators
EP3465663B1 (en) * 2016-06-01 2021-03-24 Intrinsic ID B.V. Cryptographic device and memory based puf
WO2018091071A1 (en) * 2016-11-15 2018-05-24 Telefonaktiebolaget Lm Ericsson (Publ) Method for performing a trustworthiness test on a random number generator
CN106850227B (zh) * 2016-12-08 2019-12-06 宁波大学 一种采用cnfet实现的三值puf单元电路及电路
EP3340216B1 (en) * 2016-12-23 2020-01-29 Secure-IC SAS Secret key generation using a high reliability physically unclonable function
EP3340215B1 (en) * 2016-12-23 2024-05-22 Secure-IC SAS System and method for generating secret information using a high reliability physically unclonable function
US11223490B2 (en) * 2016-12-30 2022-01-11 Robert Bosch Gmbh Robust computational fuzzy extractor and method for authentication
EP3563516B1 (en) * 2016-12-30 2020-09-16 Robert Bosch GmbH Pseudo-random generation of matrices for a computational fuzzy extractor and method for authentication
US10038445B1 (en) * 2017-01-12 2018-07-31 Semiconductor Components Industries, Llc Component authentication utilizing multi-level arbiter
US10732971B1 (en) 2017-02-06 2020-08-04 Andrew Pomerance Method of constructing dynamical systems for solving Boolean satisfiability
GB2567642B (en) * 2017-10-17 2020-08-26 Crypto Quantique Ltd Unique identifiers based on quantum effects
EP3506548A1 (en) * 2017-12-27 2019-07-03 Secure-IC SAS Quantitative digital sensor
US10992463B2 (en) * 2018-04-02 2021-04-27 Arizona Board Of Regents On Behalf Of Northern Arizona University Communication over quantum channels with enhanced performance and security
JP6550502B1 (ja) * 2018-05-10 2019-07-24 ウィンボンド エレクトロニクス コーポレーション 固有データ生成装置、半導体装置および認証システム
US11010465B2 (en) * 2018-05-17 2021-05-18 Arizona Board Of Regents On Behalf Of Northern Arizona University Password management with addressable physical unclonable function generators
EP3815300A4 (en) * 2018-06-27 2022-03-23 Unm Rainforest Innovations ROBUST AUTHENTICATION TECHNIQUE BASED ON CORRELATION USING ONLY AUXILIARY DATA
US11233662B2 (en) * 2018-12-26 2022-01-25 Arizona Board Of Regents On Behalf Of Northern Arizona University Keyless encrypting schemes using physical unclonable function devices
US11283633B2 (en) * 2019-03-13 2022-03-22 Arizona Board Of Regents On Behalf Of Northern Arizona University PUF-based key generation for cryptographic schemes
GB2583118B (en) * 2019-04-17 2021-09-08 Crypto Quantique Ltd Device identification with quantum tunnelling currents
US11599098B2 (en) * 2019-05-08 2023-03-07 Ares Technologies, Inc. Apparatus and methods for testing circuit elements at one or more manufacturing stages
EP3981105A4 (en) * 2019-06-07 2023-06-28 Ohio State Innovation Foundation Systems and methods using hybrid boolean networks as physically unclonable functions
US11394565B2 (en) * 2019-06-18 2022-07-19 Intel Corporation Asymmetric device attestation using physically unclonable functions
US11625478B2 (en) * 2020-04-15 2023-04-11 Arizona Board Of Regents On Behalf Of Northern Arizona University Resilient password management system using an array of addressable physical unclonable functions
CN112084539B (zh) * 2020-09-21 2023-10-20 太原理工大学 一种基于混合布尔网络的多功能物理不可克隆函数装置
WO2022125590A1 (en) * 2020-12-08 2022-06-16 California Institute Of Technology A synthetic circuit for cellular multistability
US20220385486A1 (en) * 2021-06-01 2022-12-01 Attopsemi Technology Co., Ltd Physically unclonable function produced using otp memory
US20230045288A1 (en) * 2021-08-02 2023-02-09 Arizona Board Of Regents On Behalf Of Northern Arizona University Puf-protected pseudo-homomorphic methods to generate session keys
US20230096860A1 (en) * 2021-09-27 2023-03-30 Arizona Board of Regents on Behalf of Northem Arizona University Associative puf arrays to generate session keys with pseudo-homomorphic methods
US20230163980A1 (en) * 2021-11-19 2023-05-25 Arizona Board Of Regents On Behalf Of Northern Arizona University Individual digital access with ternary states and one-way unclonable functions to protect digital files

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140268994A1 (en) * 2013-03-14 2014-09-18 United States Of America As Represented By The Secretary Of The Air Force Write-Time Based Memristive Physical Unclonable Function
US20150058928A1 (en) * 2013-08-23 2015-02-26 Qualcomm Incorporated Applying circuit delay-based physically unclonable functions (pufs) for masking operation of memory-based pufs to resist invasive and clone attacks
CN105978694A (zh) * 2016-04-29 2016-09-28 中国科学院计算技术研究所 抗建模攻击的强物理不可克隆函数装置及其实现方法
WO2018183296A1 (en) * 2017-03-28 2018-10-04 Sri International Authentication apparatus, system and methods using unclonable identifiers
WO2019018557A1 (en) * 2017-07-18 2019-01-24 Square, Inc. DEVICES HAVING PHYSICALLY NON-CLONABLE FUNCTIONS

Also Published As

Publication number Publication date
US20220318437A1 (en) 2022-10-06
US11841983B2 (en) 2023-12-12
WO2020247059A1 (en) 2020-12-10
EP3981105A1 (en) 2022-04-13
KR20220041048A (ko) 2022-03-31
JP2022536314A (ja) 2022-08-15
EP3981105A4 (en) 2023-06-28

Similar Documents

Publication Publication Date Title
Yang et al. Hardware designs for security in ultra-low-power IoT systems: An overview and survey
US9628272B2 (en) PUF authentication and key-exchange by substring matching
US10366253B2 (en) Reliability enhancement methods for physically unclonable function bitstring generation
Rührmair et al. Efficient power and timing side channels for physical unclonable functions
Rührmair et al. PUF modeling attacks on simulated and silicon data
Rezvani et al. Secure data aggregation technique for wireless sensor networks in the presence of collusion attacks
US8370787B2 (en) Testing security of mapping functions
Maes et al. Physically unclonable functions: A study on the state of the art and future research directions
Rührmair et al. Modeling attacks on physical unclonable functions
Oren et al. On the effectiveness of the remanence decay side-channel to clone memory-based PUFs
Van Den Berg et al. Bias-based modeling and entropy analysis of PUFs
Schaub et al. An improved analysis of reliability and entropy for delay PUFs
Hussain et al. A built-in-self-test scheme for online evaluation of physical unclonable functions and true random number generators
Shah et al. Introducing recurrence in strong PUFs for enhanced machine learning attack resistance
Hussain et al. BIST-PUF: Online, hardware-based evaluation of physically unclonable circuit identifiers
US11206146B2 (en) Architecture for generating physically unclonable function response
CN114303341A (zh) 使用混合布尔网络作为物理不可克隆函数的系统和方法
Gu et al. A theoretical model to link uniqueness and min-entropy for PUF evaluations
Sauer et al. Sensitized path PUF: A lightweight embedded physical unclonable function
Charlot et al. Hybrid boolean networks as physically unclonable functions
Mills et al. Design and evaluation of a delay-based FPGA physically unclonable function
Nassar et al. CaPUF: Cascaded PUF structure for machine learning resiliency
Wisiol et al. Why attackers lose: Design and security analysis of arbitrarily large XOR arbiter PUFs
US11411751B2 (en) Correlation-based robust authentication technique using helper data only
Ramesh et al. Peer pressure on identity: On requirements for disambiguating PUFs in noisy environment

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination