CN114303191A - 半导体装置及控制系统 - Google Patents

半导体装置及控制系统 Download PDF

Info

Publication number
CN114303191A
CN114303191A CN202080061179.5A CN202080061179A CN114303191A CN 114303191 A CN114303191 A CN 114303191A CN 202080061179 A CN202080061179 A CN 202080061179A CN 114303191 A CN114303191 A CN 114303191A
Authority
CN
China
Prior art keywords
circuit
transistor
power
insulator
function
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080061179.5A
Other languages
English (en)
Inventor
片桐治树
塚本洋介
古松大典
向尾恭一
远藤元博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN114303191A publication Critical patent/CN114303191A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
    • G06F1/3215—Monitoring of peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computing Systems (AREA)
  • Thin Film Transistor (AREA)

Abstract

降低功耗。半导体装置包括具有传感器元件的传感器电路、电源管理装置以及运算处理电路，电源管理装置具有控制向运算处理电路供应电源的功能，运算处理电路包括具有第一存储电路的第一电路及具有第二存储电路的第二电路，第一电路具有在向运算处理电路供应电力的期间将第一数据保持在第一存储电路中的功能，第二电路具有在向运算处理电路供应电力的期间读出第一存储电路所保持的第一数据并将第一数据写入到第二存储电路的功能以及在停止向运算处理电路供应电源的期间将第一数据保持在第二存储电路中的功能，传感器电路具有判定传感器元件的检测信号并根据判定结果向电源管理装置供应第二数据的功能，电源管理装置具有根据第二数据再次开始或停止向运算处理电路供应电源的功能。

Description

半导体装置及控制系统
技术领域
本发明的一个方式涉及一种半导体装置。另外，本发明的一个方式涉及一种控制系统。
本发明的一个方式不限定于上述技术领域。本说明书等所公开的发明的技术领域涉及一种物体、方法或制造方法。此外，本发明的一个方式涉及一种工序(process)、机器(machine)、产品(manufacture)或者组合物(composition of matter)。另外，本发明的一个方式涉及一种半导体装置的控制方法或包括半导体装置的系统的控制方法等。
在本说明书等中，半导体装置是指能够通过利用半导体特性而工作的所有装置。因此，晶体管或二极管等半导体元件和包括半导体元件的电路是半导体装置。此外，显示装置、发光装置、照明装置、电光装置、通信装置以及电子设备等有时包括半导体元件或半导体电路。因此，显示装置、发光装置、照明装置、电光装置、摄像装置、通信装置以及电子设备等也有时被称为半导体装置。
背景技术
以智能手机或平板终端等为代表的便携式信息终端越来越普遍。随着信息终端的普遍，各种通信规格被制定。例如，开始采用被称为第四代移动通信系统(4G)的LTE-Advanced规格。
近年来，随着物联网(IoT)等信息技术的发展，信息终端所处理的数据量趋于增大。此外，信息终端等电子设备被要求提高通信速度。
为了适用于IoT等各种信息技术，已在研究能够实现与4G相比更快通信速度、更多同时连接以及更短延迟时间的被称为第五代移动通信系统(5G)的新通信规格。5G使用3.7GHz频带、4.5GHz频带以及28GHz频带的通信频率。
作为适用于5G的半导体装置，使用以Si等一种元素为主要成分的半导体或以Ga和As等多种元素为主要成分的化合物半导体来制造。再者，作为金属氧化物之一的氧化物半导体受到关注。
在氧化物半导体中，发现了既不是单晶也不是非晶的CAAC(c-axis alignedcrystalline：c轴取向结晶)结构及nc(nanocrystalline：纳米晶)结构(参照非专利文献1及非专利文献2)。
非专利文献1及非专利文献2中公开了一种使用具有CAAC结构的氧化物半导体制造晶体管的技术。
作为降低半导体装置的功耗的技术，例如已知电源门控(PG：Power Gating)、时钟门控(CG：Clock Gating)、电压调节(voltage scaling)等。例如，专利文献1记载有执行DVFS(Dynamic Voltage and Frequency Scaling：动态电压频率调整)和PG中的有利于降低功率的方法。
[先行技术文献]
[专利文献]
[专利文献1]国际专利申请公开第2009/078081号
[非专利文献]
[非专利文献1]S.Yamazaki et al.，“SID Symposium Digest of TechnicalPapers”，2012，volume 43，issue 1，p.183-186
[非专利文献2]S.Yamazaki et al.，“Japanese Journal of Applied Physics”，2014，volume 53，Number 4S，p.04ED18-1-04ED18-10
发明内容
发明所要解决的技术问题
本发明的一个方式的目的之一是提供一种新颖的半导体装置或新颖的半导体装置的工作方法。另外，本发明的一个方式的目的之一是提供一种包括半导体装置的新颖的系统或者包括半导体装置的新颖的系统的工作方法。另外，本发明的一个方式的目的之一是降低功耗，例如降低休眠状态的功率。另外，本发明的一个方式的目的之一是缩短从休眠状态恢复到常规状态的处理所需要的时间或者减少该处理所需要的能量。另外，本发明的一个方式的目的之一是降低控制传感器元件的电路的功耗。另外，本发明的一个方式的目的之一是提高由传感器元件监视的对象物的安全性。另外，本发明的一个方式的目的之一是提供一种简单地监视对象物的系统。另外，本发明的一个方式的目的之一是提供一种功耗低的半导体装置。另外，本发明的一个方式的目的之一是提供一种功耗低的控制电路。另外，本发明的一个方式的目的之一是提供一种安全性高的系统。
注意，多个目的的记载不妨碍彼此的目的的存在。此外，本发明的一个方式并不一定必须实现所有上述目的。另外，从说明书、附图、权利要求书等的记载看来上述以外的目的是显然的，且这些目的也会成为本发明的一个方式的目的。
解决技术问题的手段
本发明的一个方式是一种包括传感器电路、电源管理装置以及运算处理电路的半导体装置，传感器电路包括传感器元件，电源管理装置具有控制向运算处理电路供应电源的功能，运算处理电路包括具有第一存储电路的第一电路及具有第二存储电路的第二电路，第一电路具有在向运算处理电路供应电力的期间保持第一数据的功能，第二电路具有在向运算处理电路供应电力的期间读出第一存储电路所保持的第一数据并将第一数据写入到第二存储电路的功能以及在停止向运算处理电路供应电源的期间将第一数据保持在第二存储电路中的功能，传感器电路具有判定传感器元件的检测信号并根据判定结果向电源管理装置供应第二数据的功能，电源管理装置具有根据第二数据再次开始或停止向运算处理电路供应电源的功能。向电路供应电源例如为向电路供应电力。
另外，在上述结构中，优选的是，第二电路具有在再次开始向运算处理电路供应电源之后从第二存储电路读出第一数据并将第一数据供应到第一存储电路的功能。
另外，在上述结构中，优选的是，半导体装置包括天线以及二次电池，电源管理装置具有从二次电池向运算处理电路供应电源的功能，运算处理电路包括调制电路及解调电路。
另外，在上述结构中，优选的是，传感器元件具有测量选自力量、位移、位置、速度、加速度、角速度、转动数、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、斜率、振动、气味和红外线中的一个以上的功能。
另外，本发明的一个方式是一种包括传感器电路、电源管理装置以及运算处理电路的半导体装置，传感器电路包括加速度传感器，电源管理装置具有控制向运算处理电路供应电源的功能，运算处理电路包括具有第一存储电路的第一电路及具有第二存储电路的第二电路，第一电路具有在向运算处理电路供应电力的期间将第一数据保持在第一存储电路中的功能，第二电路具有在向运算处理电路供应电力的期间读出第一存储电路所保持的第一数据并将第一数据写入到第二存储电路的功能以及在停止向运算处理电路供应电源的期间将第一数据保持在第二存储电路中的功能，传感器电路具有判定加速度传感器的检测信号并根据判定结果向电源管理装置供应第二数据的功能，电源管理装置具有根据第二数据再次开始或停止向运算处理电路供应电源的功能。
另外，本发明的一个方式是一种包括上述半导体装置以及控制装置的控制系统，加速度传感器具有检测对象物的振动的功能，控制装置具有控制对象物的功能，传感器电路具有判定加速度传感器的检测信号而在被判断为加速度传感器检测出对象物的振动的异常的情况下再次开始向运算处理电路供应电源的功能，运算处理电路具有随着再次开始电源供应分析加速度传感器的检测信号而根据分析结果向控制装置供应第三数据的功能，控制装置具有根据第二数据控制对象物的功能。
另外，在上述结构中，优选的是，半导体装置包括天线，运算处理电路包括调制电路及解调电路，第三数据以无线通信从半导体装置供应到控制装置。
另外，在上述结构中，优选的是，半导体装置包括二次电池，电源管理装置具有从二次电池向运算处理电路供应电源的功能。
发明效果
本发明的一个方式可以提供一种新颖的半导体装置或新颖的半导体装置的工作方法。另外，本发明的一个方式可以提供一种包括半导体装置的新颖的系统或者包括半导体装置的新颖的系统的工作方法。另外，本发明的一个方式可以降低功耗，例如降低休眠状态的功率。另外，本发明的一个方式可以缩短从休眠状态恢复到常规状态的处理所需要的时间或者减少该处理所需要的能量。另外，本发明的一个方式可以降低控制传感器元件的电路的功耗。另外，本发明的一个方式可以提高由传感器元件监视的对象物的安全性。另外，本发明的一个方式可以提供一种简单地监视对象物的系统。另外，本发明的一个方式可以提供一种功耗低的半导体装置。另外，本发明的一个方式可以提供一种功耗低的控制电路。另外，本发明的一个方式可以提供一种安全性高的系统。
注意，这些效果的记载不妨碍其他效果的存在。此外，本发明的一个方式并不需要具有所有上述效果。在本发明的一个方式中，上述之外的目的、效果及新颖的特征从本说明书中的描述及附图看来显而易见。
附图简要说明
图1是示出半导体装置的结构例子的方框图。
图2A是示出半导体装置的结构例子的方框图。图2B是示出本发明的一个方式的结构例子的图。
图3是示出半导体装置的结构例子的方框图。
图4是示出半导体装置的结构例子的方框图。
图5是说明半导体装置的工作例子的流程图。
图6A是示出半导体装置的结构例子的图。图6B是示出由控制装置控制的多个半导体装置的例子的图。图6C是示出由控制装置控制的多个半导体装置及多个对象物的例子的图。
图7A示出本发明的一个方式的电路的结构例子。图7B示出本发明的一个方式的电路的结构例子。图7C是示出本发明的一个方式的电路的工作的一个例子的图。
图8A及图8B是示出半导体装置的结构例子的方框图。
图9A至图9D是说明半导体装置的电源管理的工作例子的图。
图10是示出半导体装置的电源管理的工作例子的流程图。
图11A及图11B是示出半导体装置的结构例子的方框图。
图12是示出处理器核心的结构例子的方框图。
图13是示出存储电路的结构例子的电路图。
图14是说明存储电路的工作例子的时序图。
图15是示出高速缓冲存储器的存储单元的结构例子的电路图。
图16是说明存储单元的工作例子的时序图。
图17A是示出NOSRAM的结构例子的功能方框图。图17B是示出存储单元的结构例子的电路图。
图18A是示出存储单元阵列的结构例子的电路图。图18B及图18C是示出存储单元的结构例子的电路图。
图19A是示出DOSRAM的存储单元的结构例子的电路图。图19B是示出DOSRAM的叠层结构例子的图。
图20A是示出神经网络的结构例子的图。图20B是示出神经网络的结构例子的图。
图21是示出半导体装置的结构例子的图。
图22是示出存储单元的结构例子的图。
图23是示出偏置电路的结构例子的图。
图24是时序图。
图25是示出半导体装置的结构例子的图。
图26是示出半导体装置的结构例子的图。
图27A至图27C是示出晶体管的结构例子的图。
图28A至图28C是示出晶体管的结构例子的图。
图29A至图29C是示出晶体管的结构例子的图。
图30A是说明IGZO的结晶结构的分类的图。图30B是说明CAAC-IGZO膜的XRD谱的图。图30C是说明CAAC-IGZO膜的纳米束电子衍射图案的图。
图31A是半导体晶片的俯视图。图31B是芯片的俯视图。
图32A是说明电子构件的制造工序例子的流程图。图32B是电子构件的立体示意图。
图33是示出电子设备的一个例子的图。
图34A至图34F是示出电子设备的一个例子的图。
图35是半导体装置及多个外壳的照片。
图36A是半导体装置的照片。图36B是半导体装置的照片。
图37A示出加速度的测定结果。图37B示出快速傅里叶变换的结果。
图38A示出加速度的测定结果。图38B示出快速傅里叶变换的结果。
实施发明的方式
参照附图对实施方式进行详细说明。但是，本发明不局限于以下说明，所属技术领域的普通技术人员可以很容易地理解一个事实就是本发明的方式及详细内容在不脱离其宗旨及其范围的情况下可以被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在以下所示的实施方式所记载的内容中。注意，在下面说明的发明结构中，在不同的附图中共同使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略反复说明。
此外，为了便于理解，有时在附图等中示出的各构成要素的位置、大小及范围等并不表示其实际的位置、大小及范围等。因此，所公开的发明不一定局限于附图等所公开的位置、大小及范围等。例如，在实际的制造工序中，有时由于蚀刻等处理而抗蚀剂掩模等非意图性地被减薄，但是为了便于理解有时省略图示。
此外，在俯视图(也称为“平面图”)或立体图等中，为了便于理解附图，有时省略构成要素的一部分。
此外，在本说明书等中，“电极”或“布线”不在功能上限定其构成要素。例如，有时将“电极”用作“布线”的一部分，反之亦然。再者，“电极”或“布线”还包括多个“电极”或“布线”被形成为一体的情况等。
此外，在本说明书等中，电子电路中的“端子”是指进行电流的输入或输出、电压的输入或输出或者信号的接收或发送的部分。因此，布线或电极的一部分有时被用作端子。
此外，在本说明书等中，“上”或“下”这样的术语不限定于构成要素的位置关系为“正上”或“正下”且直接接触的情况。例如，如果是“绝缘层A上的电极B”的表述，则不一定必须在绝缘层A上直接接触地形成有电极B，也可以包括在绝缘层A与电极B之间包括其他构成要素的情况。
此外，由于“源极”及“漏极”的功能例如在采用不同极性的晶体管时或在电路工作中电流的方向变化时等，根据工作条件等而相互调换，因此很难限定哪个是“源极”哪个是“漏极”。因此，在本说明书中，可以将“源极”和“漏极”互相调换地使用。
在本说明书等中，“电连接”包括直接连接的情况或通过“具有某种电作用的元件”连接的情况。在此，“具有某种电作用的元件”只要可以进行连接对象间的电信号收发，就对其没有特别的限制。因此，即便记载为“电连接”，在实际电路中有时存在没有物理连接的部分而只是布线延伸的情况。
此外，在本说明书中，“平行”例如是指在-10°以上且10°以下的角度的范围中配置两条直线的状态。因此，也包括该角度为-5°以上且5°以下的状态。此外，“垂直”或“正交”例如是指在80°以上且100°以下的角度的范围中配置两条直线的状态。因此，也包括该角度为85°以上且95°以下的状态。
此外，在本说明书等中，除非特别叙述，关于计数值或计量值提到“同一”、“相同”、“相等”或“均匀”等的情况下，包括±20％的变动作为误差。
此外，电压多指某个电位与基准电位(例如，接地电位或源电位)之间的电位差。因此，有时也可以互换“电压”与“电位”的称谓。在本说明书等中，除非特别叙述，电压和电位是可以互换的。
注意，例如在导电性充分低时，有时即便在表示为“半导体”时也具有“绝缘体”的特性。因此，也可以使用“绝缘体”代替“半导体”。此时，“半导体”和“绝缘体”的境界模糊，因此难以精确地区别。由此，有时可以将本说明书所记载的“半导体”换称为“绝缘体”。
此外，例如在导电性充分高时，有时即便在表示为“半导体”时也具有“导电体”的特性。因此，也可以使用“导电体”代替“半导体”。此时，“半导体”和“导电体”的境界模糊，因此难以精确地区别。由此，有时可以将本说明书所记载的“半导体”换称为“导电体”。
注意，本说明书等中的“第一”、“第二”等序数词是为了避免构成要素的混淆而附加的，其并不表示工序顺序或者层叠顺序等某种顺序或次序。注意，关于本说明书等中不附加有序数词的术语，为了避免构成要素的混淆，在权利要求书中有时对该术语附加序数词。注意，关于本说明书等中附加有序数词的术语，在权利要求书中有时对该术语附加不同的序数词。注意，关于本说明书等中附加有序数词的术语，在权利要求书中有时省略其序数词。
注意，在本说明书等中，晶体管的“开启状态”是指晶体管的源极和漏极电短路的状态(还称为“导通状态”)。此外，晶体管的“关闭状态”是指晶体管的源极和漏极电断开的状态(还称为“非导通状态”)。
此外，在本说明书等中，“通态电流”有时是指当晶体管处于开启状态时流过源极和漏极之间的电流。此外，“关态电流(off-state current)”有时是指在晶体管处于关闭状态时流过源极和漏极之间的电流。
注意，在本说明书等中，高电源电位(以下，也称为“电源电位VDD”、“VDD”、“H电位”或“H”)是指比低电源电位(以下，也称为“电源电位VSS”、“VSS”、“L电位”或“L”)高的电位的电源电位。此外，VSS是指比VDD低的电位的电源电位。此外，也可以将接地电位(以下，也称为“GND”或“GND电位”)用作VDD或VSS。例如，在VDD是接地电位时，VSS是低于接地电位的电位，在VSS是接地电位时，VDD是高于接地电位的电位。
此外，在本说明书等中，栅极是指栅电极及栅极布线的一部分或全部。栅极布线是指用来电连接至少一个晶体管的栅电极与其他电极或其他布线的布线。
此外，在本说明书等中，源极是指源区域、源电极及源极布线的一部分或全部。源区域是指半导体层中的电阻率为一定值以下的区域。源电极是指导电层中的连接到源区域的部分。源极布线是指用来电连接至少一个晶体管的源电极与其他电极或其他布线的布线。
此外，在本说明书等中，漏极是指漏区域、漏电极及漏极布线的一部分或全部。漏区域是指半导体层中的电阻率为一定值以下的区域。漏电极是指导电层中的连接到漏区域的部分。漏极布线是指用来电连接至少一个晶体管的漏电极与其他电极或其他布线的布线。
在附图等中，为了容易理解布线及电极等的电位，有时在与布线及电极等相邻的位置附上表示H电位的“H”或者表示L电位的“L”。此外，有时对发生电位变化的布线及电极等以带框的形式附上“H”或“L”。此外，在晶体管处于关闭状态下，有时在该晶体管上重叠地附上符号“×”。
注意，端子有时是指多个端子的集合体。多个端子的集合体所包括的各端子例如被供应独立的信号，各端子与一个以上的布线电连接。
晶体管包括栅极、源极以及漏极这三个端子(节点)。栅极是用作控制晶体管的导通状态的控制端子的端子。在用作源极或漏极的一对输入输出端子(节点)中，根据晶体管的类型以及供应到各端子(节点)的电位的高低将一个端子(节点)用作源极而将另一个端子(节点)用作漏极。一般而言，在n型晶体管中，将被施加低电位的节点称为源极，而将被施加高电位的节点称为漏极。另一方面，在p型晶体管中，将被施加低电位的节点称为漏极，而将被施加高电位的节点称为源极。在本说明书中，有时将栅极以外的两个端子(节点)称为第一端子(节点)和第二端子(节点)。
在本说明书中，为了容易理解电路结构或其工作，有时将晶体管的两个输入输出端子(节点)的一个限定为源极并将另一个限定为漏极而进行说明。当然，有时根据驱动方法而会使施加到晶体管的三个端子的电位的大小关系发生变化，由此源极和漏极调换。因此，在本发明的一个方式中，晶体管的源极和漏极的区别不局限于说明书和附图中的记载。
在本说明书等中，即使未指定有源元件(例如，晶体管、二极管等)、无源元件(例如，电容器、电阻器等)等所具有的所有端子的连接对象，所属技术领域的普通技术人员有时也能够构成发明的一个方式。即，可以说，即使未指定连接对象，发明的一个方式也是明确的。而且，当指定了连接对象的方式记载于本说明书等中时，有时可以判断未指定连接对象的发明的一个方式记载于本说明书等中。尤其是在端子的连接对象有可能是多个的情况下，该端子的连接对象不必限制在指定的部分。因此，有时通过仅指定有源元件(晶体管、二极管等)、无源元件(电容器、电阻器等)等所具有的一部分的端子的连接对象，能够构成发明的一个方式。
在本说明书等中，只要至少指定某一个电路的连接对象，所属技术领域的普通技术人员就有时可以构成发明。或者，只要至少指定某一个电路的功能，所属技术领域的普通技术人员就有时可以构成发明。即，可以说，只要可指定功能，发明的方式就是明确的。另外，有时可以判断指定了功能的发明的一个方式是记载于本说明书等中的。因此，即使未指定某一个电路的功能，只要指定连接对象，就算是所公开的发明的一个方式，而可以构成发明的一个方式。或者，即使未指定某一个电路的连接对象，只要指定其功能，就算是所公开的发明的一个方式，而可以构成发明的一个方式。
(实施方式1)
在本实施方式中，说明本发明的一个方式的半导体装置及半导体装置的使用例子。
<半导体装置的结构例子>
图1所示的半导体装置700包括处理单元(PU：Processing Unit)21、传感器电路301及电源电路10。
PU21包括端子80、端子81、端子82、端子83、端子92及端子94。PU21具有执行程序等所包含的指令的功能。通过使PU21具有使用在沟道形成区域中包含氧化物半导体的晶体管(以下，OS晶体管)的结构，可以使休眠状态下的功耗极低。此外，可以使从休眠状态恢复到常规状态所需要的时间极短。将在后面说明PU21的详细内容。另外，也可以使用下述PU20代替PU21。如下所述，PU20及PU21包括处理器核心、电源管理装置、时钟控制电路、电源开关等。处理器核心是具有能够处理指令的功能的电路，可以被称为运算处理电路。
传感器电路301包括传感器元件710、检测部711、端子90、端子91及端子93。
传感器电路301具有将基于传感器元件710的检测结果的信号供应到PU21的功能。PU21具有使用从传感器电路301供应的信号处理指令的功能。此外，PU21具有供应用来控制传感器电路301所包括的各电路的控制信号的功能。
另外，传感器电路301也可以包括判定电路712及模拟数字转换电路713中的任一个或两个。
由传感器元件710检测的信号被供应到检测部711。检测部711具有将从传感器元件710供应的检测信号供应到端子91及判定电路712、模拟数字转换电路713等各电路的功能。检测信号被供应到端子91，从端子91供应到PU21的端子92。检测部711也可以预先对检测信号进行放大或压缩等处理，然后向各电路或端子供应处理后的检测信号。
传感器元件710优选具有测量选自力量、位移、位置、速度、加速度、角速度、转动数、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、斜率、振动、气味和红外线中的一个以上的功能。
传感器元件710具有测定表示对象物799的状态的参数的功能。
PU21优选具有向对象物799供应控制信号的功能。PU21也可以与对象物799电连接。另外，PU21也可以具有将控制信号以无线供应到对象物799的功能。
半导体装置700所包括的传感器元件710既可以与对象物799电连接，又可以不与对象物799电连接。
半导体装置700例如优选以与对象物799接触的方式配置。或者，优选在对象物799附近设置。半导体装置700与对象物799的距离可以根据能够检测信号的范围决定。例如，在检测对象物799的振动的情况下，半导体装置700优选以与对象物799接触的方式配置。或者，优选以距离为5mm以下的方式配置。例如，在从对象物799向半导体装置700以无线通信供应检测数据的情况下，可以在能够进行无线通信的范围内配置半导体装置700。
半导体装置700可以监视由传感器元件710检测的信号。
信号的监视例如是指基准数据与被检测的信号的比较。或者，信号的监视例如是指判定被检测的信号是否脱离所希望的范围。被检测的信号是否脱离所希望的范围的判定例如可以通过比较被检测的信号与基准数据来进行。或者，例如抽出被检测的波形的特征量，更具体而言抽出频率成分，而进行分析。
基准数据可以储存在半导体装置700所包括的存储器中。例如，储存在PU21所包括的高速缓冲存储器中。通过在高速缓冲存储器中设置使用OS晶体管的备份电路来备份数据，即使遮断电源或者遮断时钟信号也可以长时间保持数据。另外，在再次开始电源供应之后，可以高速地恢复备份的数据。关于高速缓冲存储器及备份电路，将在后面说明。
此外，被检测的信号也可以储存在高速缓冲存储器中。
另外，在监视过程中，验证检测信号，将根据验证结果的控制信号从PU21供应到对象物799。根据被供应的控制信号，对象物799例如继续工作、限制工作或者停止工作。
此外，PU21也可以包括神经网络。通过利用神经网络的运算，也可以进行信号的监视及验证。既可以在PU21中进行神经网络的学习，又可以将预先学习了的结果储存在PU21的存储器中。
例如，作为学习数据学习异常波形，通过神经网络分析检测信号。
将在后面说明神经网络的结构例子。
此外，不需要经常进行检测信号的监视，在不进行监视的期间，可以进行PU21的处理器核心的电源门控，使PU21处于休眠状态，降低功耗。
在PU21处于休眠状态的情况下，传感器电路301也可以处于休眠状态。具体而言，例如停止来自电源电路10的电源供应。
或者，在PU21处于休眠状态的情况下，传感器电路301也可以处于常规状态。如下所述，可以从传感器电路301供应信号，使PU21从休眠状态恢复到常规状态。
另外，传感器电路301优选包括判定电路712。判定电路712判定来自传感器元件710的信号。判定电路712例如对来自传感器元件710的信号与所希望的数据进行比较。另外，作为判定电路712所检测的异常的一个例子，可以举出由传感器元件710检测的信号具有超过所希望的范围的值的情况。
在传感器电路301所包括的传感器元件710进行检测的期间，可以执行备份序列，进行PU21所包括的处理器核心等的电源门控，使PU21处于休眠状态。
PU21基于判定电路712的判定结果决定是否从休眠状态恢复到常规状态。更具体而言，例如当从传感器元件710供应到检测部711的信号在判定电路712中被判断为异常时，作为要求中断处理的信号的信号INT从判定电路712供应到端子82。由于信号INT而PU21恢复到常规状态，开始来自检测部711的检测信号的监视。
在本发明的一个方式的PU21中，可以缩短从休眠状态恢复到常规状态所需要的时间。就是说，可以在判定电路712检测出异常的时刻之后迅速地恢复PU21，可以迅速地开始信号的检测。因此，在发生异常的时间很短的情况下也可以取得异常信号。
传感器电路301也可以包括模拟数字转换电路713。模拟数字转换电路713将从传感器元件710供应到检测部711的模拟信号转换为数字信号，并将该数字信号供应到判定电路712及端子91。供应到端子91的信号被供应到PU21的端子92。
PU21也可以包括模拟数字转换电路。从传感器电路301供应的信号也可以被PU21所包括的模拟数字转换电路处理。
检测部711也可以包括采样保持电路714。采样保持电路具有保持由传感器元件710检测的信号的功能。将在后面说明使用OS晶体管的采样保持电路714的一个例子。
传感器电路301也可以包括存储器715。通过使存储器715具有使用OS晶体管的结构，可以实现能够高速地读出数据且长时间保持数据的存储器。将在后面说明使用OS晶体管的结构的存储器的一个例子。
PU21优选具有供应控制信号以控制传感器电路301所包括的传感器元件710、检测部711、判定电路712、模拟数字转换电路713、采样保持电路714及存储器715等电路的功能。该信号例如从PU21的端子94供应到传感器电路301的端子93，并且从端子93供应到各电路。
端子90是从电源电路10向传感器电路301供应电源的端子。
通过作为电源电路10的电源使用二次电池，容易与PU21及传感器电路301形成为一体。此外，通过使PU21处于休眠状态来降低功耗，由此可以减小二次电池的容量。因为容易形成为一体并且可以减小二次电池的容量，所以可以实现半导体装置700的小型化。
本发明的一个方式的半导体装置具有小型且低功耗的特征。由此，可以容易对各种对象物设置。
此外，本发明的一个方式的半导体装置优选具有通过Bluetooth(注册商标)、Wi-Fi(注册商标)、4G、5G等进行无线通信的功能。
图2A所例示的半导体装置700在PU21中包括通信电路402。通信电路402具有调制信号的功能、解调信号的功能等。通信电路402与天线401电连接。
在图2B的例子中，对多个对象物799各自设置具有进行无线通信的功能的半导体装置700。图2B所示的控制装置717可以以无线与所设置的多个半导体装置700进行信号的收发。各半导体装置700可以使用上述天线401与控制装置717进行无线通信。在进行无线通信的情况下，不需要通过布线连接控制装置717与半导体装置700，半导体装置700的设置自由度得到提高，容易使用一个控制装置717总括控制多个半导体装置700。
当安装在半导体装置700中的电源电路10包括二次电池时，也可以通过无线供电对该二次电池进行充电。
半导体装置700也可以包括多个传感器电路301。图3示出半导体装置700包括两个传感器电路301(以下，传感器电路301a、传感器电路301b)的例子。对传感器电路301a所包括的各电路、端子等符号的末尾附上“a”，对传感器电路301b所包括的各电路、端子等符号的末尾附上“b”。
PU21所包括的端子94通过端子93a向传感器电路301a所包括的各电路供应控制信号，并且通过端子93b向传感器电路301b所包括的各电路供应控制信号。来自检测部711a及模拟数字转换电路713a的信号通过端子93a供应到端子94，来自检测部711b及模拟数字转换电路713b的信号通过端子93b供应到端子94。
作为要求中断处理的信号的信号INT从判定电路712a及判定电路712b各自供应到端子82。
此外，传感器电路301也可以包括多个传感器元件710。图4示出传感器电路301包括两个传感器元件710(以下，传感器元件710c、传感器元件710d)的例子。
传感器元件710c及传感器元件710d的检测信号被供应到检测部711。图4示出检测部711包括两个采样保持电路714(以下，采样保持电路714c、采样保持电路714d)的例子，传感器元件710c的检测信号被供应到采样保持电路714c，传感器元件710d的检测信号被供应到采样保持电路714d。
<半导体装置的工作例子>
接着，参照图5说明本发明的一个方式的半导体装置的工作例子。
步骤S000至步骤S009是说明PU21的工作的步骤，步骤S100至步骤S106是说明传感器电路301的工作的步骤。
首先，说明步骤S000至步骤S009及步骤S100至步骤101。
在步骤S000中，开始PU21的处理。在步骤S100中，开始传感器电路301的处理。
在步骤S001中，从PU21向传感器电路301供应数据的要求信号。在步骤S101中，从传感器电路301向PU21供应第一信号。第一信号是由检测部711、模拟数字转换电路713等处理传感器元件710的检测信号的信号。
接着，在步骤S002中进行第一信号的处理。信号的处理例如可以举出频率成分的抽出、噪声的去除、傅里叶变换、波形的微分等。注意，也可以不进行步骤S002而进入步骤S003。
接着，在步骤S003中，分析被处理的信号。作为信号的分析例如与基准数据进行比较。或者，例如进行信号的统计处理。在统计处理中，例如算出最大值、最小值、中央值、平均值、标准偏差等并与基准数据进行比较。或者，例如进行使用神经网络的分析。
接着，在步骤S004中，作为步骤S003的分析结果，在检测出异常的情况下进入步骤S009，在不检测出异常的情况下进入步骤S005。
在步骤S009中，控制对象物的工作。例如，向控制装置717供应通知异常的信号，控制装置717控制对象物的工作。此外，在半导体装置700或控制装置717中，也可以由指示器表示异常。作为指示器，例如可以举出使灯点亮或闪烁、向显示屏幕输入通知、发出警告声等。
在步骤S005中，PU21转移到休眠状态。
接着，在步骤S006中，在PU21不接收中断信号的情况下进入步骤S007。在接收中断信号的情况下进入步骤S008，PU21恢复到常规状态，回到步骤S001。
在步骤S007中，在从步骤S005经过一定时间的情况下，则进入步骤S008，PU21恢复到常规状态，回到步骤S001。在没有经过一定时间的情况下，回到步骤S006。关于从步骤S005经过的时间，可以使用定时器电路进行测定。
通过执行步骤S001至步骤S008，在不供应来自传感器电路301的中断信号的情况下，PU21每隔一定时间从休眠状态恢复到常规状态，可以接收来自传感器电路301的检测信号。此外，在从传感器电路301供应中断信号的情况下，PU21可以迅速地恢复到常规状态，回到步骤S001，接收来自传感器电路301的检测信号。在本发明的一个方式的半导体装置中，从休眠状态恢复到常规状态所需要的时间很短，在接收来自传感器电路301的中断信号之后，PU21可以迅速地恢复到常规状态，对来自传感器电路301的信号进行处理、分析等。
接着，说明步骤S102至步骤S106。
在步骤S102中，传感器电路301开始处理。传感器元件710进行检测。
接着，在步骤S103中，传感器元件710向检测部711供应检测信号。
接着，在步骤S104中，向判定电路712供应检测信号，判定电路712判定检测信号。在此，对判定电路712或存储器预先所储存的阈值与检测信号进行比较。注意，检测信号也可以在由模拟数字转换电路处理之后向判定电路712供应。
接着，在步骤S105中，作为在步骤S104中进行的判定结果，在检测信号超过阈值的情况下，进入步骤S106。在不超过阈值的情况下，回到步骤S103。
接着，在步骤S106中，传感器电路301向PU21供应中断信号。
图6A示出安装有PU21及传感器电路301的半导体装置700的立体图的一个例子。图6A所示的半导体装置700的一个衬底上设置有PU21及传感器电路301。
图6B示出控制装置717及由控制装置717控制的多个半导体装置700的立体图的一个例子。
图6C是示出如下例子的立体图：作为对象物799的一个例子使用风扇，将半导体装置700安装在多个风扇的每一个上，由控制装置717控制各半导体装置700。
半导体装置700作为传感器元件710包括加速度传感器。作为来自传感器元件的信号可以取得加速度的时间变化数据。作为对所得到的数据进行的处理，可以进行快速傅里叶变换。
加速度传感器可以检测风扇的旋转所引起的振动。在驱动风扇的旋转部的电动机等发生异常的情况下，从传感器元件得到的信号发生变化。半导体装置700所包括的PU21分析从传感器元件得到的检测信号，在被判断为发生异常的情况下，向控制装置717发送信号。此时，在半导体装置700或控制装置717中，也可以由指示器通知异常。控制装置717限制发生异常的对象物799的工作。例如，改变风扇的旋转数或停止风扇的旋转。
图7A示出采样保持电路714的一个例子。图7A所示的采样保持电路714包括缓冲电路121、晶体管122及电容器123。为了便于说明，将晶体管122的源极和漏极中的另一个处的节点称为节点ND。
作为来自传感器元件710的信号的电位Vs被供应到采样保持电路714的缓冲电路。缓冲电路121具有放大并输出被输入到采样保持电路714的模拟数据等信号的功能。注意，缓冲电路121也可以具有设置在晶体管112的栅极一侧的结构。
作为晶体管122优选使用OS晶体管。OS晶体管的关态电流极低，电容器123具有通过使晶体管122关闭来将与作为模拟电位的电位Vin对应的电荷保持在节点ND中的功能。
由传感器元件得到的模拟电位可能为恒定，也可能一直变动。当对变动的模拟电位进行采样时，使用相关双采样(CDS：Correlated Double Sampling)电路进行采样即可。相关双采样电路通过获得两个时序的相对差，来去除噪声。
图7B示出相关双采样电路的一个例子。相关双采样电路包括多个采样保持电路714A至714C。控制信号
Figure BDA0003523612490000241
被供应到采样保持电路714A的晶体管，控制信号
Figure BDA0003523612490000242
被供应到采样保持电路714B、714C的晶体管。
通过作为根据控制信号
Figure BDA0003523612490000243
及
Figure BDA0003523612490000244
处于关闭状态的晶体管使用OS晶体管，可以降低为了获得差异而进行采样的电位的变动。因此，可以提高相关双采样电路的精度。另外，当对电位进行采样之后，可以停止向采样保持电路714A至714C所包括的缓冲电路供应电源，而可以降低功耗。
图7C为示出图7B所示的相关双采样电路的工作的一个例子的时序图。电位Vs是由传感器元件710获得的变动的电位，电位Vin为经过相关双采样电路的模拟电位。如图7C所示，即使电位Vs变动，通过每隔一定周期进行采样而获得差异，也可以获得电位Vin作为以电压ΔV电位恒定的模拟电位。
<处理单元的结构例子1>
以下示出作为能够进行电源门控的处理单元的处理单元20及处理单元21。处理单元20及处理单元21各自可以被用作上述半导体装置700所包括的处理单元。此外，还说明处理单元20及处理单元21的电源管理机构等。
图8A示出电源电路10及处理单元(PU：Processing Unit)20。PU20为具有执行指令的功能的电路。PU20包括集成在一个芯片上的多个功能电路。PU20包括处理器核心30、电源管理单元(PMU)60、时钟控制电路65、电源开关(PSW)70以及端子80至端子83。图8A示出电源电路10与PU20设置在不同芯片上的例子。电源电位MVDD从电源电路10被输入到端子80。参考时钟信号CLKM从外部被输入到端子81。信号INT从外部被输入到端子82。信号INT为要求中断处理的中断信号。信号INT被输入到处理器核心30及PMU60。由PMU60生成的控制信号被输出到端子83，端子83电连接到电源电路10。
在本发明的一个方式的半导体装置中，本发明的一个方式的处理单元在运算电路等中能够处理的位数例如可以为8位、16位、32位、64位等。
<处理器核心30、存储电路31>
处理器核心30为具有处理指令的功能的电路，可以被称为运算处理电路。处理器核心30包括存储电路31及多个组合电路32等，它们构成各种功能电路。例如，存储电路31包括在寄存器中。
如图8B所示，存储电路31包括电路MemC1及电路BKC1。电路MemC1具有保持由处理器核心30生成的数据的功能，例如，可以由触发器电路(FF)、锁存电路等构成。电路BKC1具有作为电路MemC1的备份电路的功能，即使遮断电源或者遮断时钟信号，也可以长期间地保持数据。通过设置这种存储电路31，能够进行处理器核心30的电源门控。这是因为如下缘故：通过在遮断电源之前，在存储电路31中，将电路MemC1的数据备份在电路BKC1中，来保持遮断电源时的处理器核心30的状态。当再次开始供应电源时，由电路BKC1保持的数据被写入电路MemC1，因此可以将处理器核心30恢复到遮断电源时的状态。由此，在再次开始供应电源之后，PU20能够立即进行常规处理工作。
电路BKC1至少包括具有一个晶体管(MW1)及一个电容器(CB1)的保持电路。图8B所示的保持电路具有与标准的DRAM(动态随机存储器)的1T1C(1晶体管1电容器)型存储单元同样的电路结构，能够与此同样地进行写入、读出工作。通过控制晶体管MW1的导通状态，可以控制电容器CB1的充电和放电。当使晶体管MW1处于关闭状态时，节点FN1成为电浮动状态。通过使晶体管MW1的关闭状态下的漏极电流(关态电流)极小，可以抑制节点FN1的电位变动，因此可以延长电路BKC1的数据保持时间。电路BKC1的数据保持时间取决于晶体管MW1的泄漏电流或电容器CB1的电容等。作为晶体管MW1使用关态电流极小的晶体管，不需要在PU20工作的期间对电路BKC1进行刷新。由此，可以使电路BKC1用作非易失性存储电路。
作为晶体管MW1，优选使用在形成沟道的半导体层中使用金属氧化物之一的氧化物半导体(Oxide Semiconductor：OS)的晶体管(也称为“OS晶体管”或“OS-FET”)。氧化物半导体的带隙为2eV以上，由此关态电流极少。在OS晶体管中，源极-漏极间电压为10V的状态下的每沟道宽度1μm的归一化的关态电流可以为10×10-21A(10zA)以下。通过作为晶体管MW1使用OS晶体管，可以在PU20工作的期间将电路BKC1在实质上用作非易失性存储电路。将在实施方式2中对OS晶体管进行说明。
在形成沟道的半导体层中使用的氧化物半导体膜既可以由单层的氧化物半导体膜形成，又可以由叠层的氧化物半导体膜形成。构成形成沟道的半导体层的氧化物半导体优选为至少包含In、Ga、Sn及Zn中的一种以上元素的氧化物。作为该氧化物，可以使用In-Sn-Ga-Zn氧化物、In-Ga-Zn氧化物、In-Sn-Zn氧化物、In-Al-Zn氧化物、Sn-Ga-Zn氧化物、Al-Ga-Zn氧化物、Sn-Al-Zn氧化物、In-Zn氧化物、Sn-Zn氧化物、Al-Zn氧化物、Zn-Mg氧化物、Sn-Mg氧化物、In-Mg氧化物、In-Ga氧化物、In氧化物、Sn氧化物、Zn氧化物等。
电路BKC1利用电压进行数据写入，因此与利用电流进行写入的MRAM(磁阻随机存储器)相比可以降低写入功率。另外，由于利用节点FN1的负载电容保持数据，因此与快闪存储器不同，对数据改写次数没有限制。
在电路BKC1中，数据写入所需要的能量相当于电容器CB1中的电荷的充放电所需要的能量。另一方面，在使用MRAM等2端子存储元件的存储电路中，数据写入所需要的能量相当于电流流过该存储元件时消耗的能量。在MRAM中，在数据写入期间电流持续流动，因此数据写入所需要的能量很大。与MRAM相比，电路BKC1可以抑制数据写入所消耗的能量。因此，与由MRAM构成备份电路的存储电路相比，在存储电路31中，可以频繁地进行用来降低能量消耗的电压调节及电源门控，因此可以降低PU20的功耗。
<电源管理>
PMU60具有控制电源门控工作、时钟门控工作及电压调节工作等的功能。更具体而言，PMU60具有控制电源电路10、存储电路31、时钟控制电路65以及PSW70的功能。因此，PMU60具有生成控制这些电路(电源电路10、存储电路31、时钟控制电路65、PSW70)的控制信号的功能。PMU60包括电路61。电路61具有测定时间的功能。PMU60具有根据由电路61得到的时间的数据进行电源管理的功能。
PSW70具有根据PMU60的控制信号控制向PU20的电源电位MVDD的供应的功能。在此，将经由PSW70供应到PU20的电源电位称为电源电位VDD。处理器核心30也可以具有多个电源域(power domain)。此时，由PSW70独立地控制向多个电源域供应电源即可。处理器核心30还可以具有不需要进行电源门控的电源域。此时，也可以向该电源域不经由PSW70供应电源电位。
时钟控制电路65具有接收参考时钟信号CLKM而生成门控时钟信号并将其输出的功能。时钟控制电路65具有根据PMU60的控制信号能够遮断向处理器核心30供应时钟信号的功能。电源电路10具有根据PMU60的控制信号改变电源电位VDD的电位电平的功能。
从处理器核心30输出到PMU60的信号SLP为用来将处理器核心30转移到休眠状态的触发信号。PMU60在接收信号SLP时生成用来将处理器核心30转移到休眠状态的控制信号，将其输出到控制对象的功能电路。电源电路10根据PMU60的控制信号将电源电位MVDD设定为比常规工作低的电位。在休眠状态下经过一定时间后，PMU60控制PSW70以遮断向处理器核心30供应电源。当处理器核心30从常规状态转移到休眠状态时，PMU60进行降低处理器核心30的电源电位VDD的电压调节工作。如果休眠状态期间超过指定时间，为了进一步降低处理器核心30的功耗，则进行停止向处理器核心30供应电源电位VDD的电源门控工作。下面，参照图9及图10对图8所示的半导体装置的电源管理进行说明。
图9示意性地示出电源线35的电位变化。电源电位VDD经由PSW70被供应到电源线35。附图中的横轴表示从常规状态转移休眠状态时经过的时间(time)，t0、t1等表示时刻。图9A示出在休眠状态下只进行电源门控的例子，图9B示出在休眠状态下只进行电压调节的例子。图9C及图9D示出进行电压调节及电源门控的例子。在常规状态下，从电源电路10供应的电源电位MVDD的电位为VH1。
下面，将PU20的电源模式分类成三个模式：电源开启模式、电源关闭模式以及低电源模式。电源开启(power on)模式是将能够进行常规处理的电源电位VDD供应到PU20的模式。电源关闭(power off)模式是利用PSW70停止电源电位VDD的供应的模式。低电源(lowpower)模式是供应比电源开启模式低的电源电位VDD的模式。
对图9A的例子进行说明。在时刻t0开始将处理器核心30转移到休眠状态的处理。例如，在存储电路31中进行备份。PMU60控制PSW70以在时刻t1遮断向处理器核心30供应电源。电源线35自放电，其电位降低至0V。由此，可以大幅度降低休眠状态下的处理器核心30的泄漏电流，而可以降低休眠状态下的功耗(以下，有时称为待机功率)。在根据来自外部的中断要求等将处理器核心30恢复到常规状态的情况下，PMU60控制PSW70以再次开始VDD的供应。在此，在时刻t4再次开始VDD的供应。电源线35的电位上升，在时刻t6达到VH1。
在图9B的例子中，因为进行电压调节，所以在时刻t1 PMU60控制电源电路10以将电源电位MVDD降低至VH2。在一段时间之后电源线35的电位达到VH2。在时刻t4，电源电位MVDD从VH2回升至VH1，电源线35的电位相应地上升，在时刻t5达到VH1。
在图9A的例子中，从休眠状态恢复到常规状态时所需要的时间(开销时间)为电源线35的电位从0V上升至VH1所需要的时间，另外，恢复所需要的能量开销为电源线35的负载电容从0V充电至VH1所需要的能量。如果电源关闭模式期间(t1-t4)足够长，则可以通过电源门控有效地降低PU20的待机功率。另一方面，如果期间(t1-t4)短，恢复到常规状态所需要的功率则比通过遮断电源来减少的功率大，因此不能获得电源门控的效果。
在图9B所示的电压调节的例子中，休眠状态下的电源线35的电位为VH2，因此待机功率的减少量比图9A的电源门控的例子少。在图9B的例子中，由于电源线35的电位变动量小，因此恢复到常规状态所需要的时间比图9A的例子短，并且恢复所需要的能量更少。因此，在图8所示的半导体装置中，为了更高效地降低PU20的待机功率，进行组合电源门控及电压调节的电源管理。图9C及图9D示出电源管理的例子。
如图9C所示，首先，在休眠状态下进行电压调节工作，PU20从电源开启模式转移到低电源模式。与图9B同样，在时刻t1 PMU60控制电源电路10以将电源电位MVDD降低至VH2，因此在一段时间之后电源线35的电位到达VH2。在从转移到低电源模式经过指定期间(t1-t3)之后，PMU60控制PSW70以将PU20转移到电源关闭模式。在期间(t3-t4)，即使通过电源门控遮断PU20的电源时的功率包括恢复到常规状态所消耗的功率，也比向PU20供应VH2时低。
例如，电位VH2为足以在存储电路31的电路MemC1中保持数据的电源电位，电位VH3为电路MemC1的数据会消失的电位。在图8A的PU20中，电路BKC1在停止供应电源的期间也能够保持数据。在期间(t0-t1)，通过将存储电路31的数据备份在电路BKC1中，可以在低电源模式中将VDD降低至电路MemC1的数据会消失的电位VH3。由此，可以进一步降低PU20的待机功率。
PMU60具有根据中断要求等将PU20恢复到常规状态的功能。PMU60控制电源电路10以将MVDD的电位上升至VH1，另外，控制PSW70以再次开始对PU20供应VDD。时刻t4之后为电源开启模式。在时刻t6电源线35的电位稳定，因此时刻t6之后，PU20能够进行常规工作。
图9D示出时刻t3之前输入恢复到常规工作的中断要求的例子。时刻t2之后为电源开启模式。在时刻t2，PMU60控制电源电路10以将MVDD的电位改变为电源开启模式的电位VH1。在时刻t3，电源线35的电位上升至VH1。
如图9C及图9D所示，在休眠状态下，在处理器核心30从电源关闭模式恢复到电源开启模式时电源线35的电位达到VH1所需要的时间比从处理器核心30低电源模式恢复到电源开启模式时长。因此，PMU60根据电源模式调节将处理器核心30从休眠状态恢复到常规状态的工作的时机。由此，可以以最短时间将处理器核心30从休眠状态恢复到常规状态。
另外，在休眠状态下，从低电源模式到电源关闭模式的转移可以通过利用设置在PMU60中的电路61测定时间来实现。PMU60在从PU20接收信号SLP时，使用电路61开始测定时间。转移到低电源模式经过指定时间之后，PMU60将PU20转移到电源关闭模式。根据PMU60的控制信号，PSW70处于关闭状态，遮断供应VDD。如此，根据基于电路61的测定数据的中断要求，可以将PU20从低电源模式转移到电源关闭模式。下面，参照图10对PMU60的电源管理工作的例子进行说明。
PU20进行常规工作。电源模式为电源开启模式，PMU60处于静止状态(步骤S10)。PMU60直到接收信号SLP为止处于静止状态，以信号SLP的输入为触发条件执行备份序列(步骤S11)。在图10的备份序列的例子中，首先，PMU60将控制信号输出到时钟控制电路65，停止时钟信号的输出(步骤S12)。接着，将用来进行数据备份的控制信号输出到存储电路31(步骤S13)。在存储电路31中，根据PMU60的控制信号将由电路MemC1保持的数据备份在电路BKC1中。最后，PMU60控制电源电路10以降低MVDD。通过上述工作，电源模式转移到低电源模式(步骤S14)。当接收信号SLP时，PMU60控制内置的电路61，测定低电源模式的时间Ta(步骤S15)。电路61进行工作的时机只要在执行备份序列的期间内就是任意的，例如，可以举出接收信号SLP时、向时钟控制电路65输出控制信号时、开始数据备份时、结束数据备份时、向电源电路10输出控制信号时等。
执行备份序列之后，PMU60成为静止状态(步骤S16)，监视信号INT的输入以及作为时钟控制电路65的测定时间的时间Ta。在接收信号INT时，转移到恢复序列(步骤S17)。判定时间Ta是否超过指定时间Tvs(步骤S18)。PMU60在时间Ta超过时间Tvs时将电源模式转移到电源关闭模式(步骤S19)，而在时间Ta没有超过时间Tvs时维持静止状态(步骤S16)。将时间Tvs设定为其中电源关闭模式的处理器核心30的待机功率比低电源模式低的时间。
在步骤S19，PMU60向PSW70输出遮断向处理器核心30供应电源的控制信号。在转移到电源关闭模式之后，PMU60再次处于静止状态(步骤S20)，监视信号INT的输入(步骤S21)。如果接收信号INT，PMU60则执行恢复序列。
在恢复序列中，首先，PMU60将电源关闭模式转移到电源开启模式(步骤S22)。PMU60控制电源电路10以使其输出常规工作的电源电位。并且，PMU60控制PSW70以再次开始向处理器核心30供应VDD。接着，向存储电路31输出控制信号，将存储电路31的数据恢复(步骤S23)。存储电路31根据PMU60的控制信号将保持在电路BKC1中的数据写回到电路MemC1。PMU60向时钟控制电路65输出控制信号以使其输出时钟信号(步骤S24)。时钟控制电路65根据PMU60的控制信号再次开始输出时钟信号。
在根据步骤S17的判定处理执行恢复序列的情况下，将低电源模式恢复到电源开启模式，因此与根据步骤S21的判定处理执行恢复序列的情况相比，能够迅速使电源线35的电位稳定。因此，PMU60在步骤S17中转移到恢复序列时的执行步骤S23的时机比在步骤S21中转移到恢复序列时早。由此，可以缩短将处理器核心30从休眠状态恢复到常规状态的时间。
如上所述，在图8所示的半导体装置的电源管理中，在PU20成为休眠状态时，首先，进行电压调节工作，降低供应到处理器核心30的电源电位以在降低泄漏电流的同时抑制从休眠状态恢复到常规状态的处理的时间及能量的开销。如果在休眠状态下经过指定期间，则进行电源门控工作，尽可能地抑制处理器核心30的泄漏电流。由此，能够降低PU20的休眠状态下的功耗，而无需降低PU20的处理能力。
<<处理单元的结构例子2>>
图11A示出图8A的处理单元的变形例子。图11A所示的处理单元(PU)21具有在PU20中追加高速缓冲存储器40及电源开关(PSW)71的结构。高速缓冲存储器40与PU20同样地能够进行电源门控及电压调节，高速缓冲存储器40的电源模式与PU21的电源模式相应地变化。PSW71为控制向高速缓冲存储器40供应电源电位MVDD的电路，被PMU60控制。在此，将经由PSW71被输入到高速缓冲存储器40的电源电位称为VDD_MEM。与处理器核心30同样，来自PMU60的控制信号及来自时钟控制电路65的门控时钟信号被输入到高速缓冲存储器40。
<高速缓冲存储器40>
高速缓冲存储器40为具有暂时储存使用频率高的数据的功能的存储装置。高速缓冲存储器40包括存储器阵列41、外围电路42及控制电路43。存储器阵列41包括多个存储单元45。控制电路43根据处理器核心30的要求，控制高速缓冲存储器40的工作。例如，控制存储器阵列41的写入工作及读出工作。外围电路42具有根据来自控制电路43的控制信号生成用来驱动存储器阵列41的信号的功能。存储器阵列41包括保持数据的存储单元45。
如图11B所示，存储单元45包括电路MemC2及电路BKC2。电路MemC2在常规工作中为访问对象的存储单元。例如，使用SRAM(静态随机存储器)的存储单元即可。电路BKC2具有作为电路MemC2的备份电路的功能，即使遮断电源或者遮断时钟信号，也可以长期间地保持数据。通过设置这种存储单元45，可以进行高速缓冲存储器40的电源门控。在遮断电源之前，在存储单元45中，将电路MemC2的数据备份在BKC2中。当再次开始供应电源之后，通过将保持在电路BKC2中的数据写回到电路MemC2，能够迅速使PU21恢复到遮断电源之前的状态。
存储单元45的电路BKC2也与图8B的电路BKC1同样地至少包括具有一个晶体管(MW2)及一个电容器(CB2)的保持电路。换而言之，电路BKC2也包括具有与标准的DRAM的1T1C型存储单元同样的结构的保持电路。晶体管MW2的关态电流极小。晶体管MW2可以与晶体管MW1同样地使用OS晶体管。通过采用这种结构，在电路BKC2中，也可以抑制电浮动状态下的节点FN2的电位变动，因此，电路BKC2能够长期间保持数据。电路BKC2的数据保持时间取决于晶体管MW2的泄漏电流或电容器CB2的电容等。通过作为晶体管MW2使用关态电流极小的晶体管，可以将电路BKC2用作不需要刷新工作的非易失性存储电路。
在图11A所示的PU21中，PMU60与PU20同样地进行电源管理(参照图10)。在图10所示的步骤S13，在存储电路31及高速缓冲存储器40中进行数据备份工作。在步骤S19，控制PSW70及PSW71以停止向处理器核心30及高速缓冲存储器40供应电源。在步骤S22，控制PSW70及PSW71以再次开始向处理器核心30及高速缓冲存储器40供应电源。在步骤S23，在存储电路31及高速缓冲存储器40中进行数据恢复工作。
图11所示的半导体装置也与图8所示的半导体装置同样地进行组合电压调节与电源门控的电源管理，因此能够降低PU21的休眠状态下的功率，而无需降低PU21的处理能力。
<<处理器核心的结构例子>>
图12示出处理器核心的结构例子。图12所示的处理器核心130包括控制装置131、程序计数器132、流水线寄存器133、流水线寄存器134、寄存器堆135、算术逻辑运算装置(ALU)136及数据总线137。处理器核心130与PMU或高速缓冲存储器等外围电路之间的数据传输经由数据总线137进行。
控制装置131通过总括控制程序计数器132、流水线寄存器133、流水线寄存器134、寄存器堆135、ALU136、数据总线137的工作，对包含在被输入的应用软件等程序中的指令进行译码及执行。ALU136具有进行四则运算和逻辑运算等各种运算处理的功能。程序计数器132具有储存接下来要执行的指令的地址的功能的寄存器。
流水线寄存器133是具有暂时储存指令数据的功能的寄存器。寄存器堆135具有包括通用寄存器的多个寄存器，可以储存从主存储器读出的数据或者由ALU136的运算处理结果得出的数据等。流水线寄存器134是具有暂时储存用于ALU136的运算处理的数据或者由ALU136的运算处理得出的数据等的寄存器。
图8B的存储电路31被用于处理器核心130所包括的寄存器。
<存储电路的结构例子>
对图8B所示的存储电路31的更具体的结构例子进行说明。图13为示出存储电路的结构的一个例子的电路图。图13所示的存储电路100被用作触发器电路。
作为电路MemC1可以使用标准的触发器电路(FF)，例如，可以采用主从型FF。图13示出此时的结构例子。FF110包括传输门(TG1、TG2、TG3、TG4、TG5)、反相器电路(INV1、INV2)及NAND电路(NAND1、NAND2)。信号RESET及信号OSR为从PMU60输出的控制信号。信号OSR及其反转信号被输入到TG5。时钟信号CLK及其反转信号被输入到TG1至TG4。另外，也可以设置一个时钟反相器电路代替TG1及INV1。此外，也可以设置一个时钟NAND电路代替TG2及NAND2。此外，也可以设置一个时钟反相器电路代替TG3及INV3。TG5被用作控制NAND1的输出节点与节点NR1之间的导通状态的开关。节点NB1电连接到电路BKC10的输入节点，节点NR1电连接到电路BKC10的输出节点。
图13所示的电路BKC10被用作FF110的备份电路。电路BKC10包括电路RTC10及电路PCC10。输入到电路BKC10的信号(OSG、OSC、OSR)为从PMU60输出的控制信号。电源电位VSS为低电源电位，例如为接地电位(GND)或0V即可。FF110也与BKC1同样地被输入电源电位VSS、电源电位VDD。PMU60控制向存储电路100的VDD的供应。
电路RTC10包括晶体管MW1、晶体管MA1、晶体管MR1、节点FN1及节点NK1。电路RTC10具有保持数据的功能，在此，由3T型增益单元结构的存储电路构成。晶体管MW1为写入晶体管，为OS晶体管。晶体管MR1为读出晶体管，晶体管MA1为放大晶体管且是读出晶体管。节点FN1保持数据。节点NK1为数据的输入节点。节点NR1为电路RTC10的数据的输出节点。
图13示出电路BKC10在备份工作中读出FF110的从侧锁存电路的数据而在恢复工作中将所保持的数据写回到主侧锁存电路的结构例子。此外，也可以将主侧锁存电路的数据备份。另外，也可以将数据恢复到从侧锁存电路。此时，在从侧锁存电路设置TG5即可。
电路RTC10的晶体管MR1及晶体管MA1可以为n型晶体管或p型晶体管，根据晶体管MR1及晶体管MA1的导电型改变信号OSR的电位及供应到晶体管MA1的电源电位的电平即可。另外，适当地设定FF110的逻辑电路即可。例如，在晶体管MR1及晶体管MA1为p型晶体管的情况下，调换主侧锁存电路中的NAND1和INV3并调换从侧锁存电路中的INV2和NAND2即可。另外，将VDD输入晶体管MA1，而不输入VSS即可。
电路BKC10利用电压进行数据写入，因此与利用电流进行写入的MRAM(磁阻随机存储器)相比可以降低写入功率。另外，由于利用节点FN1的负载电容保持数据，因此与快闪存储器不同，对数据改写次数没有限制。
在电路RTC10中，数据写入所需要的能量相当于电容器CB1中的电荷的充放电所需要的能量。另一方面，在使用MRAM等2端子存储元件的存储电路中，数据写入所消耗的能量相当于电流流过该存储元件时消耗的能量。因此，与使用数据写入期间电流持续流动的MRAM等的情况相比，在电路BKC10中数据备份所消耗的能量更小。因此，通过作为备份电路设置电路BKC10，与设置MRAM的情况相比，可以缩短BET(Break Even Time：损益平衡时间)。其结果，进行用来降低能量消耗的电源门控的机会增加，因此可以降低半导体装置的功耗。
电路PCC10包括晶体管MC1及晶体管MC2。电路PCC10具有对节点FN1进行预充电的功能。此外，也可以不设置电路PCC10。在下面所示那样，通过设置电路PCC10，可以缩短电路BKC10的数据备份时间。
<存储电路的工作例子>
图14示出存储电路100的工作的一个例子的时序图，其中示出控制信号(信号SLP、信号RESET、时钟信号CLK、信号OSG、信号OSR)的波形以及电源电位VDD、节点FN1和节点NR1的电位变化。
[常规工作]
说明图14的“常规工作(Normal Operation)”的期间。电源电位VDD及时钟信号CLK被供应到存储电路100。FF110被用作顺序电路。信号RESET维持高电平，因此NAND1及NAND2被用作反相器电路。在电路BKC1中，晶体管MC1处于关闭状态，晶体管MC2及晶体管MW1处于开启状态，因此节点FN1的电位被预充电至高电平。
[数据备份]
接着，说明图14的“备份(Back up)”的期间。首先，停止时钟信号CLK。由此，停止节点NB1的数据的改写。在图14的例子中，节点NB1的电位电平在节点NR1的电位为高电平(“1”)时为低电平(“0”)，而在节点NR1的电位为低电平(“0”)时为高电平(“1”)。在信号OSC为高电平的期间，将节点NB1的数据备份在节点FN1中。具体而言，由于晶体管MC1及晶体管MW1处于开启状态，因此节点FN1与节点NB1电连接。通过将信号OSG设定为低电平，来使晶体管MW1处于关闭状态，由此节点FN1成为电浮动状态，而使电路BKC10处于数据保持状态。节点FN1的电位在节点NR1的电位为低电平(“0”)时为高电平，而在节点NR1的电位为高电平(“1”)时为低电平。
当将信号OSG设定为低电平时数据备份结束，因此，将信号OSG设定为低电平之后，能够立即进行PU20的电压调节工作。另外，在常规工作中利用晶体管MC2将节点FN1的电位预充电至高电平，因此在使节点FN1的电位成为高电平的数据备份工作中，不需要传输节点FN1的电荷。因此，电路BKC10能够在短时间内完成备份工作。
在数据备份工作中，时钟信号CLK处于不活动状态即可，在图14的例子中，时钟信号CLK的电位为低电平，但是也可以为高电平。
[低电源模式中的电压调节]
接着，说明图14的“低电源(Low power)”的期间。根据信号OSC的下降，PMU60进行电压调节工作。由此存储电路100转移到低电源模式。
[电源关闭模式中的电源门控]
接着，说明图14的“电源关闭(Power off)”的期间。在转移到低电源模式经过指定期间之后，PMU60进行电源门控工作以使存储电路100转移到电源关闭模式。
[电源开启模式]
接着，说明图14的“电源开启(Power on)”的期间。PMU60根据中断要求将存储电路100恢复到电源开启模式。在图14的例子中，在供应VDD的电源线的电位稳定之后，时钟信号CLK成为高电平。
[数据恢复]
在信号OSR为高电平的期间进行数据恢复工作。通过将信号RESET设定为高电平，来将节点NR1的电位预充电至高电平(“1”)。通过将信号OSR设定为高电平，TG5成为高阻态，且晶体管MR1成为导通状态。晶体管MA1的导通状态由节点FN1的电位决定。在节点FN1为高电平的情况下，晶体管MA1处于导通状态，因此节点NR1的电位降低至低电平(“0”)。而在节点FN1为低电平的情况下，节点NR1的电位维持高电平。换而言之，FF110恢复到转移到休眠状态之前的状态。
如上所述，通过利用信号RESET及信号OSR的上升，可以将高电平的数据写回到节点NR1(Restore)。因此，存储电路100可以缩短恢复工作期间。
图14示出从电源关闭模式恢复到电源开启模式的例子。在从低电源模式恢复到电源开启模式的情况下，直到供应VDD的电源线的电位稳定为止的期间Ton较短。此时，可以使信号OSR的上升的时机比从电源关闭模式恢复时早。
[常规工作]
接着，说明图14的“常规工作(Normal operation)”的期间。通过再次开始时钟信号CLK的供应，存储电路100恢复到能够进行常规工作的状态。当将信号OSG设定为高电平时，利用电路PCC10将节点FN1预充电至高电平。
<<高速缓冲存储器>>
下面，对由SRAM构成高速缓冲存储器40时的例子进行说明。
<存储单元的结构例子>
图15示出高速缓冲存储器的存储单元的结构的一个例子。图15所示的存储单元120包括电路SMC20及电路BKC20。电路SMC20具有与标准的SRAM的存储单元同样的电路结构即可。图15所示的电路SMC20包括反相器电路INV11、反相器电路INV12、晶体管M11及晶体管M12。
电路BKC20被用作电路SMC20的备份电路。电路BKC20包括晶体管MW11、晶体管MW12、电容器CB11及电容器CB12。晶体管MW11及MW12为OS晶体管。电路SMC20包括两个1T1C型保持电路，在节点SN1和节点SN2中分别保持数据。由晶体管MW11及电容器CB11构成的保持电路具有将节点NET1的数据备份的功能。由晶体管MW12及电容器CB12构成的保持电路具有将节点NET2的数据备份的功能。
电源电位VDDMC及VSS被供应到存储单元120。存储单元120与布线(WL、BL、BLB、BRL)电连接。信号SLC被输入到布线WL。在数据写入时，数据信号D及数据信号DB分别被输入到布线BL及布线BLB。数据的读出通过检测布线BL及布线BLB的电位来进行。信号OSS被输入到布线BRL。信号OSS为从PMU60输入的信号。
<存储单元的工作例子>
对存储单元120的工作的一个例子进行说明。图16为存储单元120的时序图的一个例子。
[常规工作]
输入访问电路MemC2的要求，进行数据的写入及读出。在电路BKC2中，信号OSS为低电平，因此节点SN1及节点SN2处于电浮动状态，为数据保持状态。在图16的例子中，节点SN1的电位为低电平(“0”)，而作为另一个节点的节点SN2的电位为高电平(“1”)。
[数据备份]
通过将信号OSS设定为高电平，晶体管MW11及MW12成为导通状态，节点SN1及SN2的电位分别成为与节点NET1及NET2相同的电位电平。在图16的例子中，节点SN1、SN2的电位分别成为高电平及低电平。信号OSS成为低电平，电路BKC20成为数据保持状态，数据备份工作就结束。
[低电源模式中的电压调节]
根据信号OSS的下降，PMU60进行电压调节工作。由此高速缓冲存储器40转移到低电源模式。
[电源关闭模式中的电源门控]
在转移到低电源模式经过指定期间之后，PMU60进行电源门控工作以使高速缓冲存储器40转移到电源关闭模式。
[电源开启模式中的数据恢复]
根据中断要求，PMU60将高速缓冲存储器40恢复到常规状态。通过将信号OSS设定为高电平，来将保持在电路BKC20中的数据写回到电路SMC20。在信号OSS为高电平的期间，PMU60进行电压调节工作及电源门控工作，将存储电路100恢复到电源开启模式。在图14的例子中，在供应VDD的电源线的电位稳定之后，时钟信号CLK成为高电平。当供应VDDMC的电源线的电位稳定时，将信号OSS返回到低电平，结束数据恢复工作。节点SN1及SN2的状态恢复到转移到休眠状态之前的状态。
[常规工作]
通过再次开始VDDMC的供应，电路SMC20恢复到能够进行常规工作的常规模式。
如上所述，通过使用OS晶体管，可以构成即使在遮断电源的情况下也能够长期间保持数据的备份电路。通过设置这种备份电路，能够实现处理器核心及高速缓冲存储器的电源门控。另外，通过在休眠状态下进行组合电压调节和电源门控的电源管理，可以降低从休眠状态恢复到常规状态的处理的能量及时间的开销。因此，能够高效地降低功耗，而无需降低处理单元的处理能力。
<存储器的一个例子>
下面说明使用本发明的一个方式的OS晶体管的存储器。
本发明的一个方式所包括的蓄电装置优选具有存储器。作为存储器,可以应用使用OS晶体管的存储器装置。例如,可以使用下面说明的NOSRAM(注册商标)、DOSRAM(注册商标)等。
NOSRAM是指由OS晶体管构成存储单元的写入晶体管的增益单元型DRAM。NOSRAM是Nonvolatile Oxide Semiconductor RAM的简称。下面示出NOSRAM的结构例子。
图17A是示出NOSRAM的结构例子的方框图。在NOSRAM240中设置电源定域242、243、功率开关245至247。在电源定域242中设置存储单元阵列250,在电源定域243中设置NOSRAM240的外围电路。外围电路包括控制电路251、行电路252及列电路253。
从外部对NOSRAM240输入电压VDDD、电压VSSS、电压VDHW、电压VDHR、电压VBG2、时钟信号GCLK2、地址信号Address、信号CE、信号WE、信号PSE5。信号CE、信号WE是芯片使能信号、写入使能信号。信号PSE5控制功率开关245至247的开启及关闭。功率开关245至247分别控制向电源定域243的电压VDDD、电压VDHW、电压VDHR的输入。
另外,根据NOSRAM240的电路结构及工作方法适当地选择输入到NOSRAM240的电压、信号等。例如,NOSRAM240也可以设有不受到电源门控的电源定域并设有生成信号PSE5的电源门控控制电路。
存储单元阵列250包括存储单元11、写入字线WWL、读出字线RWL、写入位线WBL、读出位线RBL及源极线SL。
如图17B所示,存储单元11是2T1C(2个晶体管1个电容器)型的增益单元,包括节点SN1、晶体管M1、M2、电容器C1。晶体管M1是写入晶体管,并是包括背栅极的OS晶体管。晶体管M1的背栅极与供应电压VBG2的布线BGL2电连接。晶体管M2是读出晶体管,并是p沟道型Si晶体管。电容器C1是用来保持节点SN1的电压的存储电容器。
电压VDDD、电压VSSS分别是表示数据“1”、“0”的电压。注意,写入字线WWL、读出字线RWL的高电平电压是电压VDHW、电压VHDR。
图18A示出存储单元阵列250的结构例子。在图18所示的存储单元阵列250中,对邻接的2行提供一个源极线。
在存储单元11中,原理上其写入次数没有限制，并能够以低能量进行数据改写，因此数据的保持不消耗电力。因为晶体管M1是具有极小的关态电流的OS晶体管，所以存储单元11能够长时间地保持数据。因此,通过由NOSRAM240构成高速缓冲存储器装置，可以使高速缓冲存储器装置成为非易失性的低功耗的存储器装置。
存储单元11的电路结构不局限于图17B的电路结构。例如,读出晶体管M2可以为包括背栅极的OS晶体管或n沟道型Si晶体管。或者,存储单元11也可以为3T型增益单元。图18B及图18C示出3T型增益单元的例子。图18B所示的存储单元15包括晶体管M3至M5、电容器C3及节点SN3。晶体管M3至M5分别是写入晶体管、读出晶体管、选择晶体管。晶体管M3为包括背栅极的OS晶体管，晶体管M4、M5为p沟道型Si晶体管。晶体管M4、M5可以由n沟道型Si晶体管或包括背栅极的OS晶体管构成。在图18C所示的存储单元16中，三个晶体管由包括背栅极的OS晶体管构成。
节点SN3是保持节点。电容器C3是用来保持节点SN3的电压的存储电容器。可以意图性地不设置电容器C3，由晶体管M4的栅极电容等构成存储电容器。布线PDL被供应固定电压(例如VDDD)。布线PDL是代替源极线SL的布线，例如被供应电压VDDD。
控制电路251是具有对NOSRAM240的所有工作进行控制的功能。例如，控制电路251对信号CE、WE进行逻辑运算而判断来自外部的访问是写入访问还是读出访问。
行电路252具有选择地址信号所指定的被选择的行的写入字线WWL、读出字线的功能。列电路253具有对地址信号所指定的列的写入位线写入数据的功能及从该列的读出位线读出数据的功能。
DOSRAM是包括1T1C型的存储单元的RAM，是Dynamic Oxide Semiconductor RAM的简称。以下参照图19说明DOSRAM。
如图19A所示，DOSRAM351的存储单元16与位线BL1(或BLB1)、字线WL1、布线BGL6及PL电连接。位线BLB1是反转位线。例如，布线BGL6、PL被供应电压VBG6、VSSS。存储单元16包括晶体管M6及电容器C6。晶体管M6为包括背栅极的OS晶体管。
由于通过电容器C6的充放电来改写数据，所以原理上对DOSRAM351的改写次数没有限制，并且可以以低功耗进行数据的写入及读出。另外，存储单元16的电路结构简单，容易实现大容量化。存储单元16的写入晶体管为OS晶体管，因此与DRAM相比，DOSRAM351的保持时间很长。因而可以降低刷新频率，或者不需要刷新工作，而能够减少刷新工作所需的功耗。
如图19B所示，在DOSRAM351中，存储单元阵列361可以层叠在外围电路365上。这是因为存储单元16的晶体管M6为OS晶体管的缘故。
在存储单元阵列361中，行列状地配置多个存储单元16，根据存储单元16的配列设置位线BL1、BLB1、字线WL1、布线BGL6及PL。在外围电路365中设置控制电路、行电路及列电路。行电路进行访问对象的字线WL1的选择等。列电路对由BL1及BLB1构成的位线对进行数据的写入及读出等。
为了进行外围电路365的电源门控，设置功率开关371、373。功率开关371、373分别控制供应给外围电路365的电压VDDD、VDHW6的输入。注意，电压VDHW6是字线WL1的高电平电压。功率开关371、373的开启及关闭被信号PSE6控制。
<运算电路的一个例子>
接着，说明能够用于神经网络的运算的半导体装置的结构例子。
如图20A所示，神经网络NN可以由输入层ILy、输出层OLy及中间层(隐藏层)HLy构成。输入层ILy、输出层OLy及中间层HLy都包括一个或多个神经元(单元)。注意，中间层HL可以为一层或两层以上。包括两层以上的中间层HLy的神经网络可以被称为DNN(深度神经网络)，使用深度神经网络的学习可以被称为深度学习。
输入层ILy的各神经元被输入输入数据，中间层HLy的各神经元被输入前一层或后一层的神经元的输出信号，输出层OLy的各神经元被输入前一层的神经元的输出信号。注意，各神经元既可以与前一层和后一层的所有神经元连结(全连结)，又可以与部分神经元连结。
图20B示出利用神经元的运算的例子。在此，示出神经元N及向神经元N输出信号的前一层的两个神经元。神经元N被输入前一层的神经元的输出x1及前一层的神经元的输出x2。在神经元N中，算出输出x1乘以权重w1的结果(x1w1)与输出x2乘以权重w2的结果(x2w2)之总和x1w1+x2w2，然后根据需要对其加偏压b，从而得到值a＝x1w1+x2w2+b。值a被激活函数h变换，输出信号y＝h(a)从神经元N输出。
如此，利用神经元的运算包括将前一层的神经元的输出与权重之积合并的运算，即积和运算(上述x1w1+x2w2)。该积和运算既可以通过程序在软件上进行，又可以通过硬件进行。在通过硬件进行积和运算时，可以使用积和运算电路。作为该积和运算电路，既可以使用数字电路，又可以使用模拟电路。在作为积和运算电路使用模拟电路时，可以缩小积和运算电路的电路规模或者因向存储器访问的次数的减少而实现处理速度的提高及功耗的降低。
积和运算电路既可以由在沟道形成区域中包含硅(单晶硅等)的晶体管(以下，也称为Si晶体管)构成，又可以由在沟道形成区域中包含氧化物半导体的晶体管(以下，也称为OS晶体管)构成。尤其是，因为OS晶体管具有极小的关态电流，所以优选用作构成积和运算电路的存储器的晶体管。注意，也可以由Si晶体管和OS晶体管的双方构成积和运算电路。下面，说明具有积和运算电路的功能的半导体装置的结构例子。
图21示出具有进行神经网络的运算的功能的半导体装置MAC的结构例子。半导体装置MAC具有进行对应于神经元间的连结强度(权重)的第一数据与对应于输入数据的第二数据的积和运算的功能。注意，第一数据及第二数据可以为模拟数据或多值数字数据(分散数据)。此外，半导体装置MAC具有使用激活函数对利用积和运算得到的数据进行变换的功能。
半导体装置MAC包括单元阵列CA、电流源电路CS、电流镜电路CM、电路WDD、电路WLD、电路CLD、偏置电路OFST及激活函数电路ACTV。
单元阵列CA包括多个存储单元MC及多个存储单元MCref。图21示出单元阵列CA包括m行n列(m和n为1以上的整数)的存储单元MC(MC[1，1]至[m，n])及m个存储单元MCref(MCref[1]至[m])的结构例子。存储单元MC具有储存第一数据的功能。此外，存储单元MCref具有储存用于积和运算的参考数据的功能。注意，参考数据可以为模拟数据或多值数字数据。
存储单元MC[i，j](i为1以上且m以下的整数，j为1以上且n以下的整数)连接于布线WL[i]、布线RW[i]、布线WD[j]及布线BL[j]。此外，存储单元MCref[i]连接于布线WL[i]、布线RW[i]、布线WDref及布线BLref。在此，将流在存储单元MC[i，j]与布线BL[j]间的电流表示为IMC[i，j]，将流在存储单元MCref[i]与布线BLref间的电流表示为IMCref[i]。
图22示出存储单元MC及存储单元MCref的具体结构例子。虽然在图22中作为典型例子示出存储单元MC[1，1]、[2，1]及存储单元MCref[1]、[2]，但是在其他存储单元MC及存储单元MCref中可以使用同样的结构。存储单元MC及存储单元MCref都包括晶体管Tr11、晶体管Tr12、电容器C11。在此，说明晶体管Tr11及Tr12为n沟道型晶体管的情况。
在存储单元MC中，晶体管Tr11的栅极连接于布线WL，源极和漏极中的一个连接于晶体管Tr12的栅极及电容器C11的第一电极，源极和漏极中的另一个连接于布线WD。晶体管Tr12的源极和漏极中的一个连接于布线BL，源极和漏极中的另一个连接于布线VR。电容器C11的第二电极连接于布线RW。布线VR具有供应规定电位的功能。在此，作为一个例子，说明从布线VR供应低电源电位(接地电位等)的情况。
将与晶体管Tr11的源极和漏极中的一个、晶体管Tr12的栅极以及电容器C11的第一电极连接的节点称为节点NM。此外，将存储单元MC[1，1]、[2，1]的节点NM分别称为节点NM[1，1]、[2，1]。
存储单元MCref也具有与存储单元MC同样的结构。但是，存储单元MCref连接于布线WDref代替布线WD并连接于布线BLref代替布线BL。此外，在存储单元MCref[1]、[2]中，将连接于晶体管Tr11的源极和漏极中的一个、晶体管Tr12的栅极及电容器C11的第一电极的节点分别表示为节点NMref[1]、[2]。
节点NM和节点NMref分别被用作存储单元MC和存储单元MCref的保持节点。节点NM保持第一数据，节点NMref保持参考数据。此外，电流IMC[1，1]、IMC[2，1]分别从布线BL[1]流到存储单元MC[1，1]、[2，1]的晶体管Tr12。此外，电流IMCref[1]、IMCref[2]分别从布线BLref流到存储单元MCref[1]、[2]的晶体管Tr12。
由于晶体管Tr11具有保持节点NM或节点NMref的电位的功能，所以晶体管Tr11的关态电流优选小。因此，作为晶体管Tr11，优选使用关态电流极小的OS晶体管。由此，可以抑制节点NM或节点NMref的电位变动而提高运算精度。此外，可以将刷新节点NM或节点NMref的电位的工作的频率抑制为低频率，由此可以降低功耗。
对晶体管Tr12没有特别的限制，例如可以使用Si晶体管或OS晶体管等。在作为晶体管Tr12使用OS晶体管的情况下，能够使用与晶体管Tr11相同的制造装置制造晶体管Tr12，从而可以抑制制造成本。注意，晶体管Tr12可以为n沟道型晶体管或p沟道型晶体管。
电流源电路CS连接于布线BL[1]至[n]及布线BLref。电流源电路CS具有向布线BL[1]至[n]及布线BLref供应电流的功能。注意，供应到布线BL[1]至[n]的电流值也可以与供应到布线BLref的电流值不同。在此，将从电流源电路CS供应到布线BL[1]至[n]的电流表示为IC，将从电流源电路CS供应到布线BLref的电流表示为ICref。
电流镜电路CM包括布线IL[1]至[n]及布线ILref。布线IL[1]至[n]分别连接于布线BL[1]至[n]，布线ILref连接于布线BLref。在此，布线IL[1]至[n]与布线BL[1]至[n]的连接部分表示为节点NP[1]至[n]。此外，布线ILref与布线BLref的连接部分表示为节点NPref。
电流镜电路CM具有将对应于节点NPref的电位的电流ICM流到布线ILref的功能及还将该电流ICM流到布线IL[1]至[n]的功能。图21示出电流ICM从布线BLref排出到布线ILref且电流ICM从布线BL[1]至[n]排出到布线IL[1]至[n]的例子。将从电流镜电路CM通过布线BL[1]至[n]流到单元阵列CA的电流表示为IB[1]至[n]。此外，将从电流镜电路CM通过布线BLref流到单元阵列CA的电流表示为IBref。
电路WDD连接于布线WD[1]至[n]及布线WDref。电路WDD具有将对应于储存在存储单元MC中的第一数据的电位供应到布线WD[1]至[n]的功能。此外，电路WDD具有将对应于储存在存储单元MCref中的参考数据的电位供应到布线WDref的功能。电路WLD与布线WL[1]至[m]连接。电路WLD具有将用来选择被写入数据的存储单元MC或存储单元MCref的信号供应到布线WL[1]至[m]的功能。电路CLD与布线RW[1]至[m]连接。电路CLD具有将对应于第二数据的电位供应到布线RW[1]至[m]的功能。
偏置电路OFST连接于布线BL[1]至[n]及布线OL[1]至[n]。偏置电路OFST具有检测出从布线BL[1]至[n]流到偏置电路OFST的电流量及/或从布线BL[1]至[n]流到偏置电路OFST的电流的变化量的功能。此外，偏置电路OFST具有将检测结果输出到布线OL[1]至[n]的功能。注意，偏置电路OFST既可以将对应于检测结果的电流输出到布线OL，又可以将对应于检测结果的电流变换为电压而将其输出到布线OL。将流在单元阵列CA与偏置电路OFST之间的电流表示为Iα[1]至[n]。
图23示出偏置电路OFST的结构例子。图23所示的偏置电路OFST包括电路OC[1]至[n]。电路OC[1]至[n]都包括晶体管Tr21、晶体管Tr22、晶体管Tr23、电容器C21及电阻器R1。各元件的连接关系如图23所示。注意，将连接于电容器C21的第一电极及电阻器R1的第一端子的节点称为节点Na。此外，将连接于电容器C21的第二电极、晶体管Tr21的源极和漏极中的一个及晶体管Tr22的栅极的节点称为节点Nb。
布线VrefL具有供应电位Vref的功能，布线VaL具有供应电位Va的功能，布线VbL具有供应电位Vb的功能。布线VDDL具有供应电源电位VDD的功能，布线VSSL具有供应电源电位VSS的功能。在此，说明电源电位VDD是高电源电位且电源电位VSS是低电源电位的情况。布线RST具有供应用来控制晶体管Tr21的导通状态的电位的功能。由晶体管Tr22、晶体管Tr23、布线VDDL、布线VSSL及布线VbL构成源极跟随电路。
接着，说明电路OC[1]至[n]的工作例子。注意，虽然在此作为典型例子说明电路OC[1]的工作例子，但是电路OC[2]至[n]也可以与此同样地工作。首先，当第一电流流到布线BL[1]时，节点Na的电位成为对应于第一电流与电阻器R1的电阻值的电位。此时，晶体管Tr21处于开启状态，电位Va被供应到节点Nb。然后，晶体管Tr21处于关闭状态。
接着，当第二电流流到布线BL[1]时，节点Na的电位变为对应于第二电流与电阻器R1的电阻值的电位。此时，晶体管Tr21处于关闭状态，节点Nb处于浮动状态，因此在节点Na的电位变化时节点Nb的电位由于电容耦合而变化。在此，在节点Na的电位变化为ΔVNa且电容耦合系数为1时，节点Nb的电位为Va+ΔVNa。在晶体管Tr22的阈值电压为Vth时，从布线OL[1]输出电位Va+ΔVNa-Vth。在此，通过满足Va＝Vth，可以从布线OL[1]输出电位ΔVNa。
电位ΔVNa根据从第一电流到第二电流的变化量、电阻器R1的电阻值及电位Vref决定。在此，已知电阻器R1的电阻值和电位Vref，由此可以从电位ΔVNa求得流到布线BL的电流的变化量。
如上所述，对应于通过偏置电路OFST检测出的电流量及/或电流的变化量的信号通过布线OL[1]至[n]输入到激活函数电路ACTV。
激活函数电路ACTV连接于布线OL[1]至[n]和布线NIL[1]至[n]。激活函数电路ACTV具有进行运算以根据预定义的激活函数变换从偏置电路OFST输入的信号的功能。作为激活函数，例如可以使用sigmoid函数、tanh函数、softmax函数、ReLU函数及阈值函数等。被激活函数电路ACTV变换的信号作为输出数据输出到布线NIL[1]至[n]。
能够使用上述半导体装置MAC对第一数据和第二数据进行积和运算。下面，说明进行积和运算时的半导体装置MAC的工作例子。
图24示出半导体装置MAC的工作例子的时序图。图24示出图22中的布线WL[1]、布线WL[2]、布线WD[1]、布线WDref、节点NM[1，1]、节点NM[2，1]、节点NMref[1]、节点NMref[2]、布线RW[1]及布线RW[2]的电位推移、以及电流IB[1]-Iα[1]和电流IBref的值的推移。电流IB[1]-Iα[1]相当于从布线BL[1]流到存储单元MC[1，1]、[2，1]的电流之总和。
虽然在此着眼于在图22中作为典型例子示出的存储单元MC[1，1]、[2，1]及存储单元MCref[1]、[2]而说明其工作，但是其他存储单元MC及存储单元MCref也可以进行同样的工作。
首先，在时刻T01-T02，布线WL[1]的电位成为高电平(High)，布线WD[1]的电位成为比接地电位(GND)大VPR-VW[1，1]的电位，布线WDref的电位成为比接地电位大VPR的电位。布线RW[1]及布线RW[2]的电位成为标准电位(REFP)。注意，电位VW[1，1]对应于储存在存储单元MC[1，1]中的第一数据。此外，电位VPR对应于参考数据。因此，存储单元MC[1，1]及存储单元MCref[1]所具有的晶体管Tr11处于开启状态，节点NM[1，1]的电位成为VPR-VW[1，1]，节点NMref[1]的电位成为VPR。
此时，从布线BL[1]流到存储单元MC[1，1]的晶体管Tr12的电流IMC[1，1]，0能够以如下算式表示。在此，k是取决于晶体管Tr12的沟道长度、沟道宽度、迁移率以及栅极绝缘膜的电容等的常数。此外，Vth为晶体管Tr12的阈值电压。
IMC[1，1]，0＝k(VPR-VW[1，1]-Vth)2 (E1)
此外，从布线BLref流到存储单元MCref[1]的晶体管Tr12的电流IMCref[1]，0能够以如下算式表示。
IMCref[1]，0＝k(VPR-Vth)2 (E2)
接着，在时刻T02-T03，布线WL[1]的电位成为低电平(Low)。因此，存储单元MC[1，1]及存储单元MCref[1]所具有的晶体管Tr11处于关闭状态，节点NM[1，1]及节点NMref[1]的电位被保持。
如上所述，作为晶体管Tr11，优选使用OS晶体管。由此，可以抑制晶体管Tr11的泄漏电流而正确地保持节点NM[2，1]及节点NMref[2]的电位。
接着，在时刻T03-T04，布线WL[2]的电位成为高电平，布线WD[1]的电位成为比接地电位大VPR-VW[2，1]的电位，布线WDref的电位成为比接地电位大VPR的电位。注意，电位VW[2，1]对应于储存在存储单元MC[2，1]中的第一数据。因此，存储单元MC[2，1]及存储单元MCref[2]所具有的晶体管Tr11处于开启状态，节点NM[2，1]的电位成为VPR-VW[2，1]，节点NMref[2]的电位成为VPR。
此时，从布线BL[1]流到存储单元MC[2，1]的晶体管Tr12的电流IMC[2，1]，0能够以如下算式表示。
IMC[2，1]，0＝k(VPR-VW[2，1]-Vth)2 (E3)
此外，从布线BLref流到存储单元MCref[2]的晶体管Tr12的电流IMCref[2]，0能够以如下算式表示。
IMCref[2]，0＝k(VPR-Vth)2 (E4)
接着，在时刻T04-T05，布线WL[2]的电位成为低电平。因此，存储单元MC[2，1]及存储单元MCref[2]所具有的晶体管Tr11处于关闭状态，节点NM[2，1]及节点NMref[2]的电位被保持。
通过上述工作，在存储单元MC[1，1]、[2，1]中储存第一数据，存储单元MCref[1]、[2]中储存参考数据。
在此，在时刻T04-T05，考虑流到布线BL[1]和布线BLref的电流。向布线BLref从电流源电路CS供应电流。流过布线BLref的电流排出到电流镜电路CM及存储单元MCref[1]、[2]。将从电流源电路CS供应到布线BLref的电流表示为ICref，将从布线BLref排出到电流镜电路CM的电流表示为ICM，0，此时满足以下算式。
ICref-ICM，0＝IMCref[1]，0+IMCref[2]，0 (E5)
向布线BL[1]从电流源电路CS供应电流。流过布线BL[1]的电流排出到电流镜电路CM及存储单元MC[1，1]、[2，1]。此外，电流从布线BL[1]流到偏置电路OFST。将从电流源电路CS供应到布线BL[1]的电流表示为IC，0，将从布线BL[1]流到偏置电路OFST的电流表示为Iα，0，此时满足以下算式。
IC-ICM，0＝IMC[1，1]，0+IMC[2，1]，0+Iα，0 (E6)
接着，在时刻T05-T06，布线RW[1]的电位比标准电位大VX[1]。此时，电位VX[1]被供应到存储单元MC[1，1]及存储单元MCref[1]的各电容器C11，晶体管Tr12的栅极电位因电容耦合而上升。注意，电位VX[1]对应于供应到存储单元MC[1，1]及存储单元MCref[1]的第二数据。
晶体管Tr12的栅极的电位的变化量相当于布线RW的电位的变化量乘以根据存储单元的结构决定的电容耦合系数的值。电容耦合系数根据电容器C11的电容、晶体管Tr12的栅极电容以及寄生电容等而算出。下面，为了方便起见，说明布线RW的电位的变化量与晶体管Tr12的栅极的电位的变化量相等的情况，即说明电容耦合系数为1的情况。实际上，根据电容耦合系数决定电位VX，即可。
当电位VX[1]被供应到存储单元MC[1，1]及存储单元MCref[1]的电容器C11时，节点NM[1，1]及节点NMref[1]的电位都上升VX[1]。
在此，在时刻T05-T06，从布线BL[1]流到存储单元MC[1，1]的晶体管Tr12的电流IMC[1，1]，1能够以如下算式表示。
IMC[1，1]，1＝k(VPR-VW[1，1]+VX[1]-Vth)2 (E7)
也就是说，通过向布线RW[1]供应电位VX[1]，从布线BL[1]流到存储单元MC[1，1]的晶体管Tr12的电流增加ΔIMC[1，1]＝IMC[1，1]，1-IMC[1，1]，0。
此外，在时刻T05-T06，从布线BLref流到存储单元MCref[1]的晶体管Tr12的电流IMCref[1]，1能够以如下算式表示。
IMCref[1]，1＝k(VPR+VX[1]-Vth)2 (E8)
也就是说，通过向布线RW[1]供应电位VX[1]，从布线BLref流到存储单元MCref[1]的晶体管Tr12的电流增加ΔIMCref[1]＝IMCref[1]，1-IMCref[1]，0。
此外，考虑流到布线BL[1]和布线BLref的电流。向布线BLref从电流源电路CS供应电流ICref。流过布线BLref的电流排出到电流镜电路CM及存储单元MCref[1]、[2]。将从布线BLref排出到电流镜电路CM的电流表示为ICM，1，此时满足以下算式。
ICref-ICM，1＝IMCref[1]，1+IMCref[2]，1 (E9)
向布线BL[1]从电流源电路CS供应电流IC。流过布线BL[1]的电流排出到电流镜电路CM及存储单元MC[1，1]、[2，1]。再者，电流从布线BL[1]流到偏置电路OFST。将从布线BL[1]流到偏置电路OFST的电流表示为Iα，1，此时满足以下算式。
IC-ICM，1＝IMC[1，1]，1+IMC[2，1]，1+Iα，1 (E10)
根据算式(E1)至算式(E10)，能够以以下算式表示电流Iα，0与电流Iα，1之差(差异电流ΔIα)。
ΔIα＝Iα，1-Iα，0＝2kVW[1，1]VX[1] (E11)
如此，差异电流ΔIα的值对应于电位VW[1，1]与VX[1]之积。
然后，在时刻T06-T07，布线RW[1]的电位成为标准电位，节点NM[1，1]及节点NMref[1]的电位与时刻T04-T05同样。
接着，在时刻T07-T08，布线RW[1]的电位成为比标准电位大VX[1]的电位，布线RW[2]的电位成为比标准电位大VX[2]的电位。因此，电位VX[1]被供应到存储单元MC[1，1]及存储单元MCref[1]的电容器C11，因电容耦合而节点NM[1，1]及节点NMref[1]的电位都上升VX[1]。此外，电位VX[2]被供应到存储单元MC[2，1]及存储单元MCref[2]的电容器C11，因电容耦合而节点NM[2，1]及节点NMref[2]的电位都上升VX[2]。
在此，在时刻T07-T08，从布线BL[1]流到存储单元MC[2，1]的晶体管Tr12的电流IMC[2，1]，1能够以如下算式表示。
IMC[2，1]，1＝k(VPR-VW[2，1]+VX[2]-Vth)2 (E12)
也就是说，通过向布线RW[2]供应电位VX[2]，从布线BL[1]流到存储单元MC[2，1]的晶体管Tr12的电流增加ΔIMC[2，1]＝IMC[2，1]，1-IMC[2，1]，0。
此外，在时刻T07-T08，从布线BLref流到存储单元MCref[2]的晶体管Tr12的电流IMCref[2]，1能够以如下算式表示。
IMCref[2]，1＝k(VPR+VX[2]-Vth)2 (E13)
也就是说，通过向布线RW[2]供应电位VX[2]，从布线BLref流到存储单元MCref[2]的晶体管Tr12的电流增加ΔIMCref[2]＝IMCref[2]，1-IMCref[2]，0。
此外，考虑流到布线BL[1]和布线BLref的电流。向布线BLref从电流源电路CS供应电流ICref。流过布线BLref的电流排出到电流镜电路CM及存储单元MCref[1]、[2]。将从布线BLref排出到电流镜电路CM的电流表示为ICM，2，此时满足以下算式。
ICref-ICM，2＝IMCref[1]，1+IMCref[2]，1 (E14)
向布线BL[1]从电流源电路CS供应电流IC。流过布线BL[1]的电流排出到电流镜电路CM及存储单元MC[1，1]、[2，1]。再者，电流从布线BL[1]流到偏置电路OFST。将从布线BL[1]流到偏置电路OFST的电流表示为Iα，2，此时满足以下算式。
IC-ICM，2＝IMC[1，1]，1+IMC[2，1]，1+Iα，2 (E15)
根据算式(E1)至算式(E8)及算式(E12)至算式(E15)，能够以以下算式表示电流Iα，0与电流Iα，2之差(差异电流ΔIα)。
ΔIα＝Iα，2-Iα，0＝2k(VW[1，1]VX[1]+VW[2，1]VX[2]) (E16)
如此，差异电流ΔIα的值对应于将电位VW[1，1]与电位VX[1]之积和电位VW[2，1]与电位VX[2]之积合并而成的结果。
然后，在时刻T08-T09，布线RW[1]、[2]的电位成为标准电位，节点NM[1，1]、[2，1]及节点NMref[1]、[2]的电位与时刻T04-T05同样。
如算式(E11)和算式(E16)所示，输入到偏置电路OFST的差异电流ΔIα可以根据包括对应于第一数据(权重)的电位VW与对应于第二数据(输入数据)的电位VX之积项的算式而算出。也就是说，通过使用偏置电路OFST对差异电流ΔIα进行测量，可以获得第一数据与第二数据的积和运算的结果。
注意，虽然在上述说明中特别着眼于存储单元MC[1，1]、[2，1]及存储单元MCref[1]、[2]，但是可以任意设定存储单元MC及存储单元MCref的数量。在将存储单元MC及存储单元MCref的行数m设定为任意数i的情况下，能够以以下算式表示差异电流ΔIα。
ΔIα＝2kΣiVW[i，1]VX[i] (E17)
此外，通过增加存储单元MC及存储单元MCref的列数n，可以增加并行的积和运算的数量。
如上所述，通过使用半导体装置MAC，可以对第一数据和第二数据进行积和运算。此外，通过使用图22所示的存储单元MC及存储单元MCref的结构，可以使用较少的晶体管构成积和运算电路。由此，可以缩小半导体装置MAC的电路规模。
在将半导体装置MAC用于利用神经网络的运算时，可以使存储单元MC的行数m对应于供应到一个神经元的输入数据的数量并使存储单元MC的列数n对应于神经元的数量。例如，考虑在图20A所示的中间层HL中进行使用半导体装置MAC的积和运算的情况。此时，可以将存储单元MC的行数m设定为从输入层IL供应的输入数据的数量(输入层IL的神经元的数量)并将存储单元MC的列数n设定为中间层HL的神经元的数量。
注意，对使用半导体装置MAC的神经网络的结构没有特别的限制。例如，半导体装置MAC可以用于卷积神经网络(CNN)、递归神经网络(RNN)、自动编码器及玻尔兹曼机(包括限制玻尔兹曼机)等。
如上所述，通过使用半导体装置MAC，可以进行神经网络的积和运算。再者，通过将图22所示的存储单元MC及存储单元MCref用于单元阵列CA，可以提供运算精度高、功耗低或电路规模小的集成电路。
本实施方式所示的构成、结构、方法等可以与其他的实施方式及实施例等所示的构成、结构、方法等适当地组合而使用。
(实施方式2)
在本实施方式中，说明可应用于上述实施方式所说明的半导体装置的晶体管结构。作为一个例子，说明层叠具有不同的电特性的晶体管的结构。通过采用该结构，可以提高半导体装置的设计自由度。此外，通过层叠具有不同的电特性的晶体管，可以提高半导体装置的集成度。
图25示出半导体装置的部分截面结构。图25所示的半导体装置包括晶体管550、晶体管500及电容600。图27A是晶体管500的沟道长度方向上的截面图，图27B是晶体管500的沟道宽度方向上的截面图，图27C是晶体管550的沟道宽度方向上的截面图。例如，晶体管500为OS晶体管，可以被用作上述实施方式所示的OS晶体管。晶体管550具有可被用作上述实施方式所示的Si晶体管的结构。此外，电容600具有可被用作上述实施方式所示的电容器的结构。
晶体管500为OS晶体管。晶体管500的关态电流极小。因此，可以长期间保持通过晶体管500被写入到存储节点的数据电压或电荷。换言之，由于减少存储节点的刷新工作的频率或者不需要刷新工作，所以可以减小半导体装置的功耗。
在图25中，晶体管500设置在晶体管550的上方，电容600设置在晶体管550及晶体管500的上方。
晶体管550设置在衬底311上，并包括导电体316、绝缘体315、由衬底311的一部分构成的半导体区域313以及被用作源区域或漏区域的低电阻区域314a及低电阻区域314b。
如图27C所示，在晶体管550中，导电体316隔着绝缘体315覆盖半导体区域313的顶面及沟道宽度方向的侧面。如此，通过使晶体管550具有Fin型结构，实效沟道宽度增加，从而可以提高晶体管550的通态特性。此外，由于可以增强栅电极的电场的作用，所以可以提高晶体管550的关态特性。
此外，晶体管550既可为p沟道晶体管又可为n沟道晶体管。
半导体区域313的沟道形成区域或其附近的区域、被用作源区域或漏区域的低电阻区域314a及低电阻区域314b等优选包含硅类半导体等半导体，更优选包含单晶硅。此外，也可以使用包含Ge(锗)、SiGe(硅锗)、GaAs(砷化镓)、GaAlAs(镓铝砷)等的材料形成。可以使用使晶格受到应力，以改变晶面间距来控制有效质量的硅。此外，晶体管550也可以是使用GaAs和GaAlAs等的HEMT(High Electron Mobility Transistor：高电子迁移率晶体管)。
在低电阻区域314a及低电阻区域314b中，除了应用于半导体区域313的半导体材料之外，还包含砷、磷等赋予n型导电性的元素或硼等赋予p型导电性的元素。
作为被用作栅电极的导电体316，可以使用包含砷、磷等赋予n型导电性的元素或硼等赋予p型导电性的元素的硅等半导体材料、金属材料、合金材料或金属氧化物材料等导电材料。
此外，由于导电体的材料决定功函数，所以通过选择导电体的材料，可以调整晶体管的阈值电压。具体而言，作为导电体优选使用氮化钛或氮化钽等材料。为了兼具导电性和嵌入性，作为导电体优选使用钨或铝等金属材料的叠层，尤其在耐热性方面优选使用钨。
此外，晶体管550也可以使用SOI(Silicon on Insulator：绝缘体上硅)衬底等形成。
此外，作为SOI衬底可以使用：通过在对镜面抛光薄片注入氧离子之后进行高温加热，在离表面有一定深度的区域中形成氧化层，并消除产生在表面层中的缺陷而形成的SIMOX(Separation by Implanted Oxygen：注入氧隔离)衬底；利用通过注入氢离子而形成的微小空隙经过加热处理成长而使半导体衬底劈开的智能剥离法或ELTRAN法(注册商标：Epitaxial Layer Transfer：外延层转移)等形成的SOI衬底。使用单晶衬底形成的晶体管在沟道形成区域中包括单晶半导体。
注意，图25所示的晶体管550的结构只是一个例子，不局限于上述结构，根据电路结构或驱动方法使用适当的晶体管即可。例如，当半导体装置为只有OS晶体管的单极性电路(是指只有n沟道型晶体管的情况等相同极性的晶体管)时，如图26所示，使晶体管550具有与晶体管500同样的结构即可。此外，下面描述晶体管500的详细内容。
以覆盖晶体管550的方式依次层叠有绝缘体320、绝缘体322、绝缘体324及绝缘体326。
作为绝缘体320、绝缘体322、绝缘体324及绝缘体326，例如可以使用氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化铝、氧氮化铝、氮氧化铝及氮化铝等。
注意，在本说明书中，氧氮化硅是指在其组成中氧含量多于氮含量的材料，而氮氧化硅是指在其组成中氮含量多于氧含量的材料。注意，在本说明书中，氧氮化铝是指氧含量多于氮含量的材料，“氮氧化铝”是指氮含量多于氧含量的材料。
绝缘体322也可以被用作用来使因设置在其下方的晶体管550等而产生的台阶平坦化的平坦化膜。例如，为了提高绝缘体322的顶面的平坦性，其顶面也可以通过利用化学机械抛光(CMP)法等的平坦化处理被平坦化。
作为绝缘体324，优选使用能够防止氢或杂质从衬底311或晶体管550等扩散到设置有晶体管500的区域中的具有阻挡性的膜。
作为对氢具有阻挡性的膜的一个例子，例如可以使用通过CVD法形成的氮化硅。在此，有时氢扩散到晶体管500等具有氧化物半导体的半导体元件中，导致该半导体元件的特性下降。因此，优选在晶体管500与晶体管550之间设置抑制氢的扩散的膜。具体而言，抑制氢的扩散的膜是指氢的脱离量少的膜。
氢的脱离量例如可以利用热脱附谱分析法(TDS)等测量。例如，在TDS分析中的膜表面温度为50℃至500℃的范围内，当将换算为氢原子的脱离量换算为绝缘体324的每单位面积的量时，绝缘体324中的氢的脱离量为10×1015atoms/cm2以下，优选为5×1015atoms/cm2以下，即可。
注意，绝缘体326的介电常数优选比绝缘体324低。例如，绝缘体326的相对介电常数优选低于4，更优选低于3。例如，绝缘体326的相对介电常数优选为绝缘体324的相对介电常数的0.7倍以下，更优选为0.6倍以下。通过将介电常数低的材料用于层间膜，可以减少产生在布线之间的寄生电容。
此外，在绝缘体320、绝缘体322、绝缘体324及绝缘体326中嵌入与电容600或晶体管500连接的导电体328、导电体330等。此外，导电体328及导电体330具有插头或布线的功能。注意，有时使用同一符号表示具有插头或布线的功能的多个导电体。此外，在本说明书等中，布线、与布线连接的插头也可以是一个构成要素。就是说，导电体的一部分有时被用作布线，并且导电体的一部分有时被用作插头。
作为各插头及布线(导电体328、导电体330等)的材料，可以使用金属材料、合金材料、金属氮化物材料或金属氧化物材料等导电材料的单层或叠层。优选使用兼具耐热性和导电性的钨或钼等高熔点材料，优选使用钨。或者，优选使用铝或铜等低电阻导电材料。通过使用低电阻导电材料，可以降低布线电阻。
此外，也可以在绝缘体326及导电体330上设置布线层。例如，在图25中，依次层叠有绝缘体350、绝缘体352及绝缘体354。此外，在绝缘体350、绝缘体352及绝缘体354中形成有导电体356。导电体356具有与晶体管550连接的插头或布线的功能。此外，导电体356可以使用与导电体328及导电体330同样的材料。
此外，与绝缘体324同样，绝缘体350例如优选使用对氢具有阻挡性的绝缘体。此外，导电体356优选包含对氢具有阻挡性的导电体。尤其是，在对氢具有阻挡性的绝缘体350所具有的开口部中形成对氢具有阻挡性的导电体。通过采用该结构，可以使用阻挡层将晶体管550与晶体管500分离，从而可以抑制氢从晶体管550扩散到晶体管500中。
注意，作为对氢具有阻挡性的导电体，例如优选使用氮化钽等。此外，通过层叠氮化钽和导电性高的钨，不但可以保持作为布线的导电性而且可以抑制氢从晶体管550扩散。此时，对氢具有阻挡性的氮化钽层优选与对氢具有阻挡性的绝缘体350接触。
此外，也可以在绝缘体354及导电体356上设置布线层。例如，在图25中，依次层叠有绝缘体360、绝缘体362及绝缘体364。此外，在绝缘体360、绝缘体362及绝缘体364中形成有导电体366。导电体366具有插头或布线的功能。此外，导电体366可以使用与导电体328及导电体330同样的材料。
此外，与绝缘体324同样，绝缘体360例如优选使用对氢具有阻挡性的绝缘体。此外，导电体366优选包含对氢具有阻挡性的导电体。尤其是，在对氢具有阻挡性的绝缘体360所具有的开口部中形成对氢具有阻挡性的导电体。通过采用该结构，可以使用阻挡层将晶体管550与晶体管500分离，从而可以抑制氢从晶体管550扩散到晶体管500中。
此外，也可以在绝缘体364及导电体366上设置布线层。例如，在图25中，依次层叠有绝缘体370、绝缘体372及绝缘体374。此外，在绝缘体370、绝缘体372及绝缘体374中形成有导电体376。导电体376具有插头或布线的功能。此外，导电体376可以使用与导电体328及导电体330同样的材料。
此外，与绝缘体324同样，绝缘体370例如优选使用对氢具有阻挡性的绝缘体。此外，导电体376优选包含对氢具有阻挡性的导电体。尤其是，在对氢具有阻挡性的绝缘体370所具有的开口部中形成对氢具有阻挡性的导电体。通过采用该结构，可以使用阻挡层将晶体管550与晶体管500分离，从而可以抑制氢从晶体管550扩散到晶体管500中。
此外，也可以在绝缘体374及导电体376上设置布线层。例如，在图25中，依次层叠有绝缘体380、绝缘体382及绝缘体384。此外，在绝缘体380、绝缘体382及绝缘体384中形成有导电体386。导电体386具有插头或布线的功能。此外，导电体386可以使用与导电体328及导电体330同样的材料。
此外，与绝缘体324同样，绝缘体380例如优选使用对氢具有阻挡性的绝缘体。此外，导电体386优选包含对氢具有阻挡性的导电体。尤其是，在对氢具有阻挡性的绝缘体380所具有的开口部中形成对氢具有阻挡性的导电体。通过采用该结构，可以使用阻挡层将晶体管550与晶体管500分离，从而可以抑制氢从晶体管550扩散到晶体管500中。
在上面说明包括导电体356的布线层、包括导电体366的布线层、包括导电体376的布线层及包括导电体386的布线层，但是根据本实施方式的半导体装置不局限于此。与包括导电体356的布线层同样的布线层可以为三层以下，与包括导电体356的布线层同样的布线层可以为五层以上。
在绝缘体384上依次层叠有绝缘体510、绝缘体512、绝缘体514及绝缘体516。作为绝缘体510、绝缘体512、绝缘体514及绝缘体516中的任意个，优选使用对氧或氢具有阻挡性的物质。
例如，作为绝缘体510及绝缘体514，优选使用对从衬底311或设置有晶体管550的区域等到设置有晶体管500的区域的氢或杂质具有阻挡性的膜。因此，绝缘体510及绝缘体514可以使用与绝缘体324同样的材料。
作为对氢具有阻挡性的膜的一个例子，可以使用通过CVD法形成的氮化硅。在此，有时氢扩散到晶体管500等具有氧化物半导体的半导体元件中，导致该半导体元件的特性下降。因此，优选在晶体管550与晶体管500之间设置抑制氢的扩散的膜。
例如，作为对氢具有阻挡性的膜，绝缘体510及绝缘体514优选使用氧化铝、氧化铪、氧化钽等金属氧化物。
尤其是，氧化铝的不使氧及导致晶体管的电特性变动的氢、水分等杂质透过的阻挡效果高。因此，在晶体管的制造工序中及制造工序之后，氧化铝可以防止氢、水分等杂质进入晶体管500中。此外，氧化铝可以抑制氧从构成晶体管500的氧化物释放。因此，氧化铝适合用于晶体管500的保护膜。
例如，作为绝缘体512及绝缘体516，可以使用与绝缘体320同样的材料。此外，通过对上述绝缘体使用介电常数较低的材料，可以减少产生在布线之间的寄生电容。例如，作为绝缘体512及绝缘体516，可以使用氧化硅膜和氧氮化硅膜等。
此外，在绝缘体510、绝缘体512、绝缘体514及绝缘体516中嵌入导电体518、构成晶体管500的导电体(例如，导电体503)等。此外，导电体518被用作与电容600或晶体管550连接的插头或布线。导电体518可以使用与导电体328及导电体330同样的材料。
尤其是，与绝缘体510及绝缘体514接触的区域的导电体518优选为对氧、氢及水具有阻挡性的导电体。通过采用该结构，可以利用对氧、氢及水具有阻挡性的层将晶体管550与晶体管500分离，从而可以抑制氢从晶体管550扩散到晶体管500中。
在绝缘体516的上方设置有晶体管500。
如图27A和图27B所示，晶体管500包括以嵌入绝缘体514及绝缘体516的方式配置的导电体503、配置在绝缘体516及导电体503上的绝缘体520、配置在绝缘体520上的绝缘体522、配置在绝缘体522上的绝缘体524、配置在绝缘体524上的氧化物530a、配置在氧化物530a上的氧化物530b、彼此分开地配置在氧化物530b上的导电体542a及导电体542b、配置在导电体542a及导电体542b上并以重叠于导电体542a和导电体542b之间的方式形成开口的绝缘体580、配置在开口的底面及侧面的绝缘体545以及配置在绝缘体545的形成面上的导电体560。有时将导电体542a及导电体542b统称为导电体542。
此外，如图27A和图27B所示，优选在氧化物530a、氧化物530b、导电体542a及导电体542b与绝缘体580之间配置有绝缘体544。此外，如图27A和图27B所示，导电体560优选包括设置在绝缘体545的内侧的导电体560a及以嵌入导电体560a的内侧的方式设置的导电体560b。此外，如图27A和图27B所示，优选在绝缘体580、导电体560及绝缘体545上配置有绝缘体574。
注意，在本说明书等中，有时将氧化物530a及氧化物530b统称为氧化物530。
在晶体管500中，在形成沟道的区域及其附近层叠有氧化物530a及氧化物530b的两层，但是本发明不局限于此。例如，可以具有氧化物530b的单层结构，也可以具有三层以上的叠层结构。
此外，在晶体管500中，导电体560具有两层结构，但是本发明不局限于此。例如，导电体560也可以具有单层结构或三层以上的叠层结构。注意，图25、图26及图27A所示的晶体管500的结构只是一个例子而不局限于上述结构，可以根据电路结构或驱动方法使用适当的晶体管。
在此，导电体560被用作晶体管的栅电极，导电体542a及导电体542b被用作源电极或漏电极。如上所述，导电体560以嵌入绝缘体580的开口中及夹在导电体542a与导电体542b之间的区域的方式设置。导电体560、导电体542a及导电体542b的配置根据绝缘体580的开口而自对准地被选择。换言之，在晶体管500中，可以在源电极与漏电极之间自对准地配置栅电极。由此，可以在不设置用于对准的余地的方式形成导电体560，所以可以实现晶体管500的占有面积的缩小。由此，可以实现半导体装置的微型化及高集成化。
再者，导电体560自对准地形成在导电体542a与导电体542b之间的区域，所以导电体560不包括与导电体542a或导电体542b重叠的区域。由此，可以降低形成在导电体560与导电体542a及导电体542b之间的寄生电容。因此，可以提高晶体管500的开关速度，从而晶体管500可以具有高频率特性。
导电体560有时被用作第一栅(也称为顶栅极)电极。导电体503有时被用作第二栅(也称为底栅极)电极。在此情况下，通过独立地改变供应到导电体503的电位而不使其与供应到导电体560的电位联动，可以控制晶体管500的阈值电压。尤其是，通过对导电体503供应负电位，可以使晶体管500的阈值电压更大并且可以减小关态电流。因此，与不对导电体503施加负电位时相比，在对导电体503施加负电位的情况下，可以减小对导电体560施加的电位为0V时的漏极电流。
导电体503以与氧化物530及导电体560重叠的方式配置。由此，在对导电体560及导电体503供应电位的情况下，从导电体560产生的电场和从导电体503产生的电场连接，可以覆盖形成在氧化物530中的沟道形成区域。
在本说明书等中，将由一对栅电极(第一栅电极和第二栅电极)的电场电围绕沟道形成区域的晶体管的结构称为surrounded channel(S-channel：围绕沟道)结构。此外，本说明书等中公开的S-channel结构与Fin型结构及平面型结构不同。通过采用S-channel结构，可以提高对于短沟道效应的耐性，换言之，可以实现不容易发生短沟道效应的晶体管。
此外，导电体503具有与导电体518相同的结构，以与绝缘体514及绝缘体516的开口的内壁接触的方式形成有导电体503a，其内侧形成有导电体503b。此外，在晶体管500中，层叠有导电体503a与导电体503b，但是本发明不局限于此。例如，导电体503可以具有单层结构，也可以具有三层以上的叠层结构。
在此，作为导电体503a优选使用具有抑制氢原子、氢分子、水分子、铜原子等杂质的扩散的功能(不容易使上述杂质透过)的导电材料。此外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能(不容易使上述氧透过)的导电材料。在本说明书中，抑制杂质或氧的扩散的功能是指抑制上述杂质和上述氧中的任一个或全部的扩散的功能。
例如，通过使导电体503a具有抑制氧的扩散的功能，可以抑制因导电体503b氧化而导致导电率的下降。
此外，在导电体503还具有布线的功能的情况下，作为导电体503b，优选使用以钨、铜或铝为主要成分的导电性高的导电材料。此外，虽然在本实施方式中示出由导电体503a及导电体503b的叠层构成的导电体503，但是导电体503也可以具有单层结构。
绝缘体520、绝缘体522及绝缘体524被用作第二栅极绝缘膜。
在此，与氧化物530接触的绝缘体524优选使用包含超过化学计量组成的氧的绝缘体。该氧通过加热容易从膜中释放。在本说明书等中，有时将通过加热释放的氧称为“过剩氧”。就是说，在绝缘体524中优选形成有包含过剩氧的区域(也称为“过剩氧区域”)。通过以与氧化物530接触的方式设置上述包含过剩氧的绝缘体，可以减少氧化物530中的氧空位(VO：oxygen vacancy)，从而可以提高晶体管500的可靠性。此外，在氢进入氧化物530的氧空位中的情况下，有时该缺陷(以下，有时称为VOH)被用作供体而产生作为载流子的电子。此外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，使用包含多量的氢的氧化物半导体的晶体管容易具有常开启特性。此外，因为氧化物半导体中的氢因受热、电场等作用而容易移动，所以当氧化物半导体包含多量的氢时可能会导致晶体管的可靠性降低。在本发明的一个方式中，优选尽量降低氧化物530中的VOH而成为高纯度本征或实质上高纯度本征。如此，为了得到这种VOH被充分减少的氧化物半导体，重要的是：去除氧化物半导体中的水分、氢等杂质(有时也称为脱水、脱氢化处理)；以及对氧化物半导体供应氧来填补氧空位(有时也称为加氧化处理)。通过将VOH等杂质被充分减少的氧化物半导体用于晶体管的沟道形成区域，可以赋予稳定的电特性。
具体而言，作为具有过剩氧区域的绝缘体，优选使用通过加热使一部分的氧脱离的氧化物材料。通过加热使氧脱离的氧化物是指在TDS(Thermal DesorptionSpectroscopy)分析中换算为氧原子的氧的脱离量为1.0×1018atoms/cm3以上，优选为1.0×1019atoms/cm3以上，更优选为2.0×1019atoms/cm3以上，或者3.0×1020atoms/cm3以上的氧化物膜。此外，进行上述TDS分析时的膜的表面温度优选在100℃以上且700℃以下，或者100℃以上且400℃以下的范围内。
此外，也可以以使上述具有过剩氧区域的绝缘体和氧化物530彼此接触的方式进行加热处理、微波处理或RF处理中的任一个或多个处理。通过进行该处理，可以去除氧化物530中的水或氢。例如，在氧化物530中发生VoH键合被切断的反应，换言之，发生“VOH→Vo+H”的反应而可以进行脱氢化。此时产生的氢的一部分有时与氧键合并从氧化物530或氧化物530附近的绝缘体被去除作为H2O。此外，氢的一部分有时被导电体542吸杂。
此外，作为上述微波处理，例如优选使用包括产生高密度等离子体的电源的装置或包括对衬底一侧施加RF的电源的装置。例如，通过使用包含氧的气体及高密度等离子体，可以生成高密度的氧自由基，并且通过对衬底一侧施加RF，可以将由高密度等离子体生成的氧自由基高效地导入氧化物530或氧化物530附近的绝缘体中。此外，在上述微波处理中，压力为133Pa以上，优选为200Pa以上，更优选为400Pa以上。此外，作为对进行微波处理的装置内导入的气体，例如使用氧及氩，并且氧流量比(O2/(O2+Ar))为50％以下，优选为10％以上且30％以下。
此外，在晶体管500的制造工序中，优选在氧化物530的表面露出的状态下进行加热处理。该加热处理例如以100℃以上且450℃以下，更优选以350℃以上且400℃以下进行，即可。此外，加热处理在氮气体或惰性气体的气氛或包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行。例如，加热处理优选在氧气氛下进行。由此，可以对氧化物530供应氧来减少氧空位(VO)。此外，加热处理也可以在减压状态下进行。或者，也可以在氮气体或惰性气体的气氛下进行加热处理，然后为了填补脱离的氧而在包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行加热处理。或者，也可以在包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行加热处理，然后在氮气体或惰性气体的气氛下连续进行加热处理。
此外，通过对氧化物530进行加氧化处理，可以由被供应的氧填补氧化物530中的氧空位，换言之，可以促进“Vo+O→null”的反应。再者，通过使残留在氧化物530中的氢与被供应的氧起反应，可以去除该氢作为H2O(脱水化)。由此，可以抑制残留在氧化物530中的氢与氧空位重新键合而形成VOH。
当绝缘体524具有过剩氧区域时，绝缘体522优选具有抑制氧(例如，氧原子、氧分子等)的扩散的功能(不容易使上述氧透过)。
当绝缘体522具有抑制氧或杂质的扩散的功能时，氧化物530所包含的氧不扩散到绝缘体520一侧，所以是优选的。此外，可以抑制导电体503与绝缘体524或氧化物530所包含的氧起反应。
作为绝缘体522，例如优选使用包含氧化铝、氧化铪、含有铝及铪的氧化物(铝酸铪)、氧化钽、氧化锆、锆钛酸铅(PZT)、钛酸锶(SrTiO3)或(Ba，Sr)TiO3(BST)等所谓的high-k材料的绝缘体的单层或叠层。当进行晶体管的微型化及高集成化时，由于栅极绝缘膜的薄膜化，有时发生泄漏电流等问题。通过作为被用作栅极绝缘膜的绝缘体使用high-k材料，可以在保持物理厚度的同时降低晶体管工作时的栅极电位。
尤其是，优选使用作为具有抑制杂质及氧等的扩散的功能(不容易使上述氧透过)的绝缘材料的包含铝和铪中的一方或双方的氧化物的绝缘体。作为包含铝和铪中的一方或双方的氧化物的绝缘体，优选使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。当使用这种材料形成绝缘体522时，绝缘体522被用作抑制氧从氧化物530释放或氢等杂质从晶体管500的周围部进入氧化物530的层。
或者，例如也可以对上述绝缘体添加氧化铝、氧化铋、氧化锗、氧化铌、氧化硅、氧化钛、氧化钨、氧化钇、氧化锆。此外，也可以对上述绝缘体进行氮化处理。此外，还可以在上述绝缘体上层叠氧化硅、氧氮化硅或氮化硅。
绝缘体520优选具有热稳定性。例如，因为氧化硅及氧氮化硅具有热稳定性，所以是优选的。此外，通过组合high-k材料的绝缘体与氧化硅或氧氮化硅，可以形成具有热稳定性且相对介电常数高的叠层结构的绝缘体520。
此外，在图27A和图27B的晶体管500中，作为由三层的叠层结构而成的第二栅极绝缘膜示出绝缘体520、绝缘体522及绝缘体524，但是第二栅极绝缘膜也可以具有单层结构、两层结构或四层以上的叠层结构。此时，不局限于采用由相同材料而成的叠层结构，也可以采用由不同材料而成的叠层结构。
在晶体管500中，将起到氧化物半导体作用的金属氧化物用作包含沟道形成区域的氧化物530。例如，作为氧化物530，优选使用In-M-Zn氧化物(元素M为选自铝、镓、钇、铜、钒、铍、硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨、锡和镁等中的一种或多种)等金属氧化物。
被用作氧化物半导体的金属氧化物可以使用溅射法形成，也可以使用ALD(AtomicLayer Deposition：原子层沉积)法形成。在其他实施方式中详细地说明被用作氧化物半导体的金属氧化物。
此外，作为在氧化物530中被用作沟道形成区域的金属氧化物，优选使用其带隙为2eV以上，优选为2.5eV以上的金属氧化物。如此，通过使用带隙较宽的金属氧化物，可以减小晶体管的关态电流。
在氧化物530中，当在氧化物530b之下设置有氧化物530a时，可以抑制杂质从形成在氧化物530a下方的结构物扩散到氧化物530b。
此外，氧化物530优选具有各金属原子的原子个数比互不相同的多个氧化物层的叠层结构。具体而言，用于氧化物530a的金属氧化物的构成元素中的元素M的原子个数比优选大于用于氧化物530b的金属氧化物的构成元素中的元素M的原子个数比。此外，用于氧化物530a的金属氧化物中的相对于In的元素M的原子个数比优选大于用于氧化物530b的金属氧化物中的相对于In的元素M的原子个数比。此外，用于氧化物530b的金属氧化物中的相对于元素M的In的原子个数比优选大于用于氧化物530a的金属氧化物中的相对于元素M的In的原子个数比。
优选的是，使氧化物530a的导带底的能量高于氧化物530b的导带底的能量。换言之，氧化物530a的电子亲和势优选小于氧化物530b的电子亲和势。
在此，在氧化物530a及氧化物530b的接合部中，导带底的能级平缓地变化。换言之，也可以将上述情况表达为氧化物530a及氧化物530b的接合部的导带底的能级连续地变化或者连续地接合。为此，优选降低形成在氧化物530a与氧化物530b的界面的混合层的缺陷态密度。
具体而言，通过使氧化物530a与氧化物530b除了氧之外还包含共同元素(为主要成分)，可以形成缺陷态密度低的混合层。例如，在氧化物530b为In-Ga-Zn氧化物的情况下，作为氧化物530a优选使用In-Ga-Zn氧化物、Ga-Zn氧化物及氧化镓等。
此时，载流子的主要路径为氧化物530b。通过使氧化物530a具有上述结构，可以降低氧化物530a与氧化物530b的界面的缺陷态密度。因此，界面散射对载流子传导的影响减少，可以提高晶体管500的通态电流。
在氧化物530b上设置有被用作源电极及漏电极的导电体542a及导电体542b。作为导电体542a及导电体542b，优选使用选自铝、铬、铜、银、金、铂、钽、镍、钛、钼、钨、铪、钒、铌、锰、镁、锆、铍、铟、钌、铱、锶和镧中的金属元素、以上述金属元素为成分的合金或者组合上述金属元素的合金等。例如，优选使用氮化钽、氮化钛、钨、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物等。此外，氮化钽、氮化钛、包含钛和铝的氮化物、包含钽和铝的氮化物、氧化钌、氮化钌、包含锶和钌的氧化物、包含镧和镍的氧化物是不容易氧化的导电材料或者吸收氧也维持导电性的材料，所以是优选的。氮化钽等的金属氮化物膜对氢或氧具有阻挡性，所以是更优选的。
此外，虽然在图27A示出导电体542a及导电体542b的单层结构，但是也可以采用两层以上的叠层结构。例如，优选层叠氮化钽膜及钨膜。此外，也可以层叠钛膜及铝膜。此外，也可以采用在钨膜上层叠铝膜的两层结构、在铜-镁-铝合金膜上层叠铜膜的两层结构、在钛膜上层叠铜膜的两层结构、在钨膜上层叠铜膜的两层结构。
此外，也可以使用：在钛膜或氮化钛膜上层叠铝膜或铜膜并在其上形成钛膜或氮化钛膜的三层结构、在钼膜或氮化钼膜上层叠铝膜或铜膜并在其上形成钼膜或氮化钼膜的三层结构等。此外，也可以使用包含氧化铟、氧化锡或氧化锌的透明导电材料。
此外，如图27A所示，有时在氧化物530与导电体542a(导电体542b)的界面及其附近作为低电阻区域形成有区域543a及区域543b。此时，区域543a被用作源区域和漏区域中的一个，区域543b被用作源区域和漏区域中的另一个。此外，沟道形成区域形成在夹在区域543a和区域543b之间的区域中。
通过以与氧化物530接触的方式设置上述导电体542a(导电体542b)，区域543a(区域543b)的氧浓度有时降低。此外，在区域543a(区域543b)中有时形成含有包含在导电体542a(导电体542b)中的金属及氧化物530的成分的金属化合物层。在此情况下，区域543a(区域543b)的载流子密度增加，区域543a(区域543b)成为低电阻区域。
绝缘体544以覆盖导电体542a及导电体542b的方式设置，抑制导电体542a及导电体542b的氧化。此时，绝缘体544也可以以覆盖氧化物530的侧面且与绝缘体524接触的方式设置。
作为绝缘体544，可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗、钕、镧或镁等中的一种或两种以上的金属氧化物。此外，作为绝缘体544也可以使用氮氧化硅或氮化硅等。
尤其是，作为绝缘体544，优选使用作为包含铝和铪中的一方或双方的氧化物的绝缘体的氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。尤其是，铝酸铪的耐热性比氧化铪膜高。因此，在后面的工序的加热处理中不容易晶化，所以是优选的。此外，在导电体542a及导电体542b是具有耐氧化性的材料或者吸收氧也其导电性不会显著降低的情况下，不需要必须设置绝缘体544。根据所需要的晶体管特性，适当地设计即可。
通过包括绝缘体544，可以抑制绝缘体580所包含的水、氢等杂质经过绝缘体545扩散到氧化物530b。此外，可以抑制绝缘体580所包含的过剩氧使导电体560氧化。
绝缘体545被用作第一栅极绝缘膜。绝缘体545优选与上述绝缘体524同样地使用包含过剩的氧并通过加热而释放氧的绝缘体形成。
具体而言，可以使用包含过剩氧的氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅。尤其是，氧化硅及氧氮化硅具有热稳定性，所以是优选的。
通过作为绝缘体545设置包含过剩氧的绝缘体，可以从绝缘体545对氧化物530b的沟道形成区域有效地供应氧。此外，与绝缘体524同样，优选降低绝缘体545中的水或氢等杂质的浓度。绝缘体545的厚度优选为1nm以上且20nm以下。
此外，为了将绝缘体545所包含的过剩氧高效地供应到氧化物530，也可以在绝缘体545与导电体560之间设置金属氧化物。该金属氧化物优选抑制从绝缘体545到导电体560的氧扩散。通过设置抑制氧的扩散的金属氧化物，从绝缘体545到导电体560的过剩氧的扩散受到抑制。换言之，可以抑制供应到氧化物530的过剩氧量减少。此外，可以抑制因过剩氧导致的导电体560的氧化。作为该金属氧化物，可以使用可用于绝缘体544的材料。
此外，与第二栅极绝缘膜同样，绝缘体545也可以具有叠层结构。由于当进行晶体管的微型化及高集成化时，有时栅极绝缘膜的薄膜化导致泄漏电流等问题，因此通过使被用作栅极绝缘膜的绝缘体具有high-k材料与具有热稳定性的材料的叠层结构，可以在保持物理厚度的同时降低晶体管工作时的栅极电位。此外，可以实现具有热稳定性及高相对介电常数的叠层结构。
在图27A及图27B中，被用作第一栅电极的导电体560具有两层结构，但是也可以具有单层结构或三层以上的叠层结构。
作为导电体560a，优选使用具有抑制氢原子、氢分子、水分子、氮原子、氮分子、氧化氮分子(N2O、NO、NO2等)、铜原子等杂质的扩散的功能的导电材料。此外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能的导电材料。通过使导电体560a具有抑制氧的扩散的功能，可以抑制因绝缘体545所包含的氧导致导电体560b氧化而导电率下降。作为具有抑制氧的扩散的功能的导电材料，例如，优选使用钽、氮化钽、钌或氧化钌等。此外，作为导电体560a可以使用可应用于氧化物530的氧化物半导体。在此情况下，通过采用溅射法形成导电体560b，可以降低导电体560a的电阻值来使其成为导电体。其可以称为OC(Oxide Conductor)电极。
作为导电体560b，优选使用以钨、铜或铝为主要成分的导电材料。由于导电体560b还被用作布线，所以优选使用导电性高的导电体。导电体560b也可以具有叠层结构，例如，可以采用钛或氮化钛和上述导电材料的叠层结构。
绝缘体580优选隔着绝缘体544设置在导电体542a及导电体542b上。绝缘体580优选具有过剩氧区域。例如，绝缘体580优选包含氧化硅、氧氮化硅、氮氧化硅、氮化硅、添加有氟的氧化硅、添加有碳的氧化硅、添加有碳及氮的氧化硅、具有空孔的氧化硅或树脂等。尤其是，氧化硅及氧氮化硅具有热稳定性，所以是优选的。尤其是，氧化硅和具有空孔的氧化硅容易在后面的工序中形成过剩氧区域，所以是优选的。
绝缘体580优选具有过剩氧区域。通过设置通过加热而释放氧的绝缘体580，可以将绝缘体580中的氧高效地供应到氧化物530。此外，优选降低绝缘体580中的水或氢等杂质的浓度。
绝缘体580的开口以与导电体542a和导电体542b之间的区域重叠的方式形成。由此，导电体560以嵌入绝缘体580的开口中及夹在导电体542a与导电体542b之间的区域的方式设置。
在进行半导体装置的微型化时，需要缩短栅极长度，但是需要防止导电体560的导电性的下降。为此，在增大导电体560的厚度的情况下，导电体560有可能具有纵横比高的形状。在本实施方式中，由于将导电体560以嵌入绝缘体580的开口的方式设置，所以即使导电体560具有纵横比高的形状，在工序中也不发生导电体560的倒塌。
绝缘体574优选以与绝缘体580的顶面、导电体560的顶面及绝缘体545的顶面接触的方式设置。通过利用溅射法形成绝缘体574，可以在绝缘体545及绝缘体580中形成过剩氧区域。由此，可以将氧从该过剩氧区域供应到氧化物530中。
例如，作为绝缘体574，可以使用包含选自铪、铝、镓、钇、锆、钨、钛、钽、镍、锗和镁等中的一种或两种以上的金属氧化物。
尤其是，氧化铝具有高阻挡性，即使是0.5nm以上且3.0nm以下的薄膜，也可以抑制氢及氮的扩散。由此，通过利用溅射法形成的氧化铝可以在被用作氧供应源的同时还具有氢等杂质的阻挡膜的功能。
此外，优选在绝缘体574上设置被用作层间膜的绝缘体581。与绝缘体524等同样，优选降低绝缘体581中的水或氢等杂质的浓度。
此外，在形成于绝缘体581、绝缘体574、绝缘体580及绝缘体544中的开口配置导电体540a及导电体540b。导电体540a及导电体540b以隔着导电体560彼此对置的方式设置。导电体540a及导电体540b具有与后面说明的导电体546及导电体548同样的结构。
在绝缘体581上设置有绝缘体582。绝缘体582优选使用对氧或氢具有阻挡性的物质。因此，作为绝缘体582可以使用与绝缘体514同样的材料。例如，作为绝缘体582优选使用氧化铝、氧化铪、氧化钽等金属氧化物。
尤其是，氧化铝的不使氧及导致晶体管的电特性变动的氢、水分等杂质透过的阻挡效果高。因此，在晶体管的制造工序中及制造工序之后，氧化铝可以防止氢、水分等杂质进入晶体管500中。此外，氧化铝可以抑制氧从构成晶体管500的氧化物释放。因此，氧化铝适合用于晶体管500的保护膜。
此外，在绝缘体582上设置有绝缘体586。作为绝缘体586可以使用与绝缘体320同样的材料。此外，通过作为这些绝缘体应用介电常数较低的材料，可以减少产生在布线之间的寄生电容。例如，作为绝缘体586，可以使用氧化硅膜及氧氮化硅膜等。
此外，在绝缘体520、绝缘体522、绝缘体524、绝缘体544、绝缘体580、绝缘体574、绝缘体581、绝缘体582及绝缘体586中嵌入导电体546及导电体548等。
导电体546及导电体548被用作与电容600、晶体管500或晶体管550连接的插头或布线。导电体546及导电体548可以使用与导电体328及导电体330同样的材料。
此外，也可以在形成晶体管500之后，以围绕晶体管500的方式形成开口，并以覆盖该开口的方式形成对氢或水具有高阻挡性的绝缘体。通过由上述高阻挡性的绝缘体包裹晶体管500，可以防止水分及氢从外部进入。或者，多个晶体管500都可以由对氢或水具有高阻挡性的绝缘体包裹。此外，在围绕晶体管500地形成开口的情况下，例如，当形成到达绝缘体522或绝缘体514的开口并接触于绝缘体522或绝缘体514地形成上述高阻挡性的绝缘体时可以兼作晶体管500的制造工序的一部分，所以是优选的。此外，作为对氢或水具有高阻挡性的绝缘体，例如使用与绝缘体522或绝缘体514同样的材料即可。
接着，在晶体管500的上方设置有电容600。电容600包括导电体610、导电体620及绝缘体630。
此外，也可以在导电体546及导电体548上设置导电体612。导电体612被用作与晶体管500连接的插头或者布线。导电体610被用作电容600的电极。此外，可以同时形成导电体612及导电体610。
作为导电体612及导电体610可以使用包含选自钼、钛、钽、钨、铝、铜、铬、钕、钪中的元素的金属膜或以上述元素为成分的金属氮化物膜(氮化钽膜、氮化钛膜、氮化钼膜、氮化钨膜)等。或者，也可以使用铟锡氧化物、包含氧化钨的铟氧化物、包含氧化钨的铟锌氧化物、包含氧化钛的铟氧化物、包含氧化钛的铟锡氧化物、铟锌氧化物、添加有氧化硅的铟锡氧化物等导电材料。
在本实施方式中，导电体612及导电体610具有单层结构，但是不局限于此，也可以具有两层以上的叠层结构。例如，也可以在具有阻挡性的导电体与导电性高的导电体之间形成对具有阻挡性的导电体及导电性高的导电体具有高紧密性的导电体。
以隔着绝缘体630重叠于导电体610的方式设置导电体620。作为导电体620可以使用金属材料、合金材料、金属氧化物材料等导电材料。优选使用兼具耐热性和导电性的钨或钼等高熔点材料，尤其优选使用钨。当与导电体等其他构成要素同时形成导电体620时，使用低电阻金属材料的Cu(铜)或Al(铝)等即可。
在导电体620及绝缘体630上设置有绝缘体640。绝缘体640可以使用与绝缘体320同样的材料。此外，绝缘体640可以被用作覆盖其下方的凹凸形状的平坦化膜。
通过采用本结构，可以实现使用包含氧化物半导体的晶体管的半导体装置的微型化或高集成化。
作为可用于本发明的一个方式的半导体装置的衬底，可以使用玻璃衬底、石英衬底、蓝宝石衬底、陶瓷衬底、金属衬底(例如，不锈钢衬底、包含不锈钢箔的衬底、钨衬底、包含钨箔的衬底等)、半导体衬底(例如，单晶半导体衬底、多晶半导体衬底或化合物半导体衬底)、SOI(Silicon on Insulator，绝缘体上硅)衬底等。此外，也可以使用可承受本实施方式的处理温度的耐热性的塑料衬底。作为玻璃衬底的一个例子，可以举出钡硼硅酸盐玻璃、铝硅酸盐玻璃、铝硼硅酸盐玻璃或钠钙玻璃等。此外，也可以使用晶化玻璃等。
此外，作为衬底可以使用柔性衬底、贴合薄膜、包含纤维状材料的纸或基材薄膜等。作为柔性衬底、贴合薄膜、基材薄膜等，可以举出如下例子。例如可以举出以聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)、聚四氟乙烯(PTFE)为代表的塑料。或者，作为一个例子，可以举出丙烯酸树脂等合成树脂等。或者，作为一个例子，可以举出聚丙烯、聚酯、聚氟化乙烯或聚氯乙烯等。或者，作为一个例子，可以举出聚酰胺、聚酰亚胺、芳族聚酰胺树脂、环氧树脂、无机蒸镀薄膜、纸类等。尤其是，通过使用半导体衬底、单晶衬底或SOI衬底等制造晶体管，能够制造特性、尺寸或形状等的偏差小、电流能力高且尺寸小的晶体管。当利用上述晶体管构成电路时，可以实现电路的低功耗化或电路的高集成化。
此外，也可以作为衬底使用柔性衬底，并在柔性衬底上直接形成晶体管、电阻及/或电容等。或者，也可以在衬底与晶体管、电阻及/或电容等之间设置剥离层。剥离层可以在如下情况下使用，即在剥离层上制造半导体装置的一部分或全部，然后将其从衬底分离并转置到其他衬底上的情况。此时，也可以将晶体管、电阻及/或电容等转置到耐热性低的衬底或柔性衬底上。此外，作为上述剥离层，例如可以使用钨膜与氧化硅膜的无机膜的叠层结构、衬底上形成有聚酰亚胺等有机树脂膜的结构或含有氢的硅膜等。
就是说，也可以在于一个衬底上形成半导体装置之后将该半导体装置转置到其他衬底上。作为半导体装置被转置的衬底，不仅可以使用上述可以形成晶体管的衬底，还可以使用纸衬底、玻璃纸衬底、芳族聚酰胺薄膜衬底、聚酰亚胺薄膜衬底、石材衬底、木材衬底、布衬底(包括天然纤维(丝、棉、麻)、合成纤维(尼龙、聚氨酯、聚酯)或再生纤维(醋酯纤维、铜氨纤维、人造纤维、再生聚酯)等)、皮革衬底、橡皮衬底等。通过使用这种衬底，可以实现具有柔性的半导体装置的制造、不易损坏的半导体装置的制造、耐热性的提高、轻量化或薄型化。
通过在具有柔性的衬底上设置半导体装置，可以提供抑制重量增加且不易损坏的半导体装置。
<晶体管的变形例子1>
图28A、图28B及图28C所示的晶体管500A是图27A及图27B所示的晶体管500的变形例子。图28A是晶体管500A的俯视图，图28B是晶体管500A的沟道长度方向上的截面图，图28C是晶体管500A的沟道宽度方向上的截面图。注意，在图28A的俯视图中，为了明确起见，省略构成要素的一部分。图28A、图28B及图28C所示的结构也可以用于如晶体管550等本发明的一个方式的半导体装置所包括的其他晶体管。
图28A、图28B及图28C所示的结构的晶体管500A与图27A及图27B所示的结构的晶体管500的不同之处在于包括绝缘体552、绝缘体513及绝缘体404。此外，与图27A及图27B所示的结构的晶体管500的不同之处在于与导电体540a的侧面接触地设置绝缘体552，且与导电体540b的侧面接触地设置绝缘体552。再者，与图27A及图27B所示的结构的晶体管500的不同之处在于不包括绝缘体520。
在图28A、图28B及图28C所示的结构的晶体管500A中，绝缘体512上设置有绝缘体513。此外，绝缘体574上及绝缘体513上设置有绝缘体404。
在图28A、图28B及图28C所示的结构的晶体管500A中，绝缘体514、绝缘体516、绝缘体522、绝缘体524、绝缘体544、绝缘体580及绝缘体574被图案化，绝缘体404覆盖它们。也就是说，绝缘体404分别与绝缘体574的顶面、绝缘体574的侧面、绝缘体580的侧面、绝缘体544的侧面、绝缘体524的侧面、绝缘体522的侧面、绝缘体516的侧面、绝缘体514的侧面、绝缘体513的顶面接触。由此，氧化物530等被绝缘体404及绝缘体513与外部隔开。
绝缘体513及绝缘体404优选高效地抑制氢(例如，氢原子、氢分子等中的至少一个)或水分子的扩散。例如，作为绝缘体513及绝缘体404，优选使用作为氢阻挡性高的材料的氮化硅或氮氧化硅。由此，由于可以抑制氢等扩散到氧化物530中，因此可以抑制晶体管500A的特性下降。因此，可以提高本发明的一个方式的半导体装置的可靠性。
绝缘体552以与绝缘体581、绝缘体404、绝缘体574、绝缘体580及绝缘体544接触的方式设置。绝缘体552优选具有抑制氢或水分子的扩散的功能。例如，作为绝缘体552优选使用作为氢阻挡性高的材料的氮化硅、氧化铝或氮氧化硅等的绝缘体。尤其是，氮化硅为氢阻挡性高的材料，因此优选用于绝缘体552。通过作为绝缘体552使用氢阻挡性高的材料，可以抑制水或氢等的杂质从绝缘体580等通过导电体540a及导电体540b扩散到氧化物530。此外，可以抑制包含在绝缘体580中的氧被导电体540a及导电体540b吸收。如此，可以提高本发明的一个方式的半导体装置的可靠性。
<晶体管的变形例子2>
参照图29A、图29B及图29C说明晶体管500B的结构例子。图29A是晶体管500B的俯视图。图29B是在图29A中以点划线L1-L2表示的部分的截面图。图29C是在图29A中以点划线W1-W2表示的部分的截面图。在图29A的俯视图中，为了明确起见，省略构成要素的一部分。
晶体管500B是晶体管500的变形例子，并可以代替晶体管500。由此，为了防止重复说明，主要对晶体管500B与晶体管500的不同之处进行说明。
被用作第一栅电极的导电体560包括导电体560a及导电体560a上的导电体560b。作为导电体560a优选使用具有抑制氢原子、氢分子、水分子、铜原子等杂质的扩散的功能的导电材料。此外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能的导电材料。
当导电体560a具有抑制氧的扩散的功能时，可以提高导电体560b的材料的选择性。也就是说，通过包括导电体560a，可以抑制导电体560b的氧化，而可以防止导电率的下降。
此外，优选以覆盖导电体560的顶面及侧面以及绝缘体545的侧面的方式设置绝缘体544。作为绝缘体544优选使用具有抑制水或氢等杂质及氧的扩散的功能的绝缘材料。例如优选使用氧化铝或氧化铪等。此外，例如，可以使用氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕或氧化钽等金属氧化物、氮氧化硅或氮化硅等。
通过设置绝缘体544，可以抑制导电体560的氧化。此外，通过包括绝缘体544，可以抑制绝缘体580所包含的水、氢等杂质扩散到晶体管500B。
因为在晶体管500B中，导电体542a的一部分及导电体542b的一部分与导电体560重叠，所以与晶体管500相比，晶体管500B的寄生电容容易变大。因此，与晶体管500相比具有工作频率低的倾向。但是，晶体管500B不需要在绝缘体580等中设置开口而嵌入导电体560或绝缘体545等的工序，所以与晶体管500相比具有高生产率。
本实施方式所示的构成、结构、方法等可以与其他的实施方式及实施例等所示的构成、结构、方法等适当地组合而使用。
(实施方式3)
在本实施方式中，说明金属氧化物之一的氧化物半导体。
金属氧化物优选至少包含铟或锌。尤其优选包含铟及锌。此外，除此之外，优选还包含铝、镓、钇、锡等。此外，也可以包含选自硼、硅、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨、镁及钴等中的一种或多种。
<结晶结构的分类>
首先，对氧化物半导体中的结晶结构的分类参照图30A进行说明。图30A是说明氧化物半导体，典型为IGZO(包含In、Ga、Zn的金属氧化物)的结晶结构的分类的图。
如图30A所示，氧化物半导体大致分为“Amorphous(无定形)”、“Crystalline(结晶性)”、“Crystal(结晶)”。此外，completely amorphous包含在“Amorphous”中。此外，在“Crystalline”中包含CAAC(c-axis-aligned crystalline)、nc(nanocrystalline)及CAC(cloud-aligned composite)(excluding single crystal and poly crystal)。此外，在“Crystalline”的分类中不包含single crystal(单晶)、poly crystal(多晶)及completely amorphous。此外，在“Crystal”中包含single crystal及poly crystal。
此外，图30A所示的外框线被加粗的部分中的结构是介于“Amorphous(无定形)”与“Crystal(结晶)”之间的中间状态，是属于新颖的边界区域(New crystalline phase)的结构。换言之，该结构与“Crystal(结晶)”或在能量性上不稳定的“Amorphous(无定形)”可以说是完全不同的结构。
可以使用X射线衍射(XRD：X-Ray Diffraction)谱对膜或衬底的结晶结构进行评价。在此，图30B示出被分类为“Crystalline”的CAAC-IGZO膜的通过GIXD(Grazing-Incidence XRD)测量而得到的XRD谱。此外，将GIXD法也称为薄膜法或Seemann-Bohlin法。下面，将图30B所示的通过GIXD测量而得到的XRD谱简单地记为XRD谱。此外，图30B所示的CAAC-IGZO膜的组成是In：Ga：Zn＝4：2：3[原子个数比]附近。此外，图30B所示的CAAC-IGZO膜的厚度为500nm。
如图30B所示，在CAAC-IGZO膜的XRD谱中检测出表示明确的结晶性的峰值。具体而言，在CAAC-IGZO膜的XRD谱中，2θ＝31°附近检测出表示c轴取向的峰值。此外，如图30B所示那样，2θ＝31°附近的峰值在以检测出峰值强度的角度为轴时左右非对称。
此外，可以使用纳米束电子衍射法(NBED：Nano Beam Electron Diffraction)观察的衍射图案(也称为纳米束电子衍射图案)对膜或衬底的结晶结构进行评价。图30C示出CAAC-IGZO膜的衍射图案。图30C是将电子束向平行于衬底的方向入射的NBED观察的衍射图案。此外，图30C所示的CAAC-IGZO膜的组成是In：Ga：Zn＝4：2：3[原子个数比]附近。此外，在纳米束电子衍射法中，进行束径为1nm的电子衍射法。
如图30C所示那样，在CAAC-IGZO膜的衍射图案中观察到表示c轴取向的多个斑点。
<<氧化物半导体的结构>>
此外，在注目于氧化物半导体的结晶结构的情况下，有时氧化物半导体的分类与图30A不同。例如，氧化物半导体可以分类为单晶氧化物半导体和除此之外的非单晶氧化物半导体。作为非单晶氧化物半导体，例如可以举出上述CAAC-OS及nc-OS(nanocrystallineOxide Semiconductor)。此外，在非单晶氧化物半导体中包含多晶氧化物半导体、a-likeOS(amorphous-like oxide semiconductor)及非晶氧化物半导体等。
在此，对上述CAAC-OS、nc-OS及a-like OS的详细内容进行说明。
[CAAC-OS]
CAAC-OS是包括多个结晶区域的氧化物半导体，该多个结晶区域的c轴取向于特定的方向。此外，特定的方向是指CAAC-OS膜的厚度方向、CAAC-OS膜的被形成面的法线方向、或者CAAC-OS膜的表面的法线方向。此外，结晶区域是具有原子排列的周期性的区域。注意，在将原子排列看作晶格排列时结晶区域也是晶格排列一致的区域。再者，CAAC-OS具有在a-b面方向上多个结晶区域连接的区域，有时该区域具有畸变。此外，畸变是指在多个结晶区域连接的区域中，晶格排列一致的区域和其他晶格排列一致的区域之间的晶格排列的方向变化的部分。换言之，CAAC-OS是指c轴取向并在a-b面方向上没有明显的取向的氧化物半导体。
此外，上述多个结晶区域的每一个由一个或多个微小结晶(最大径小于10nm的结晶)构成。在结晶区域由一个微小结晶构成的情况下，该结晶区域的最大径小于10nm。此外，结晶区域由多个微小结晶构成的情况下，有时该结晶区域的尺寸为几十nm左右。
此外，在In-M-Zn氧化物(元素M为选自铝、镓、钇、锡及钛等中的一种或多种)中，CAAC-OS有包括含有层叠有铟(In)及氧的层(以下，In层)、含有元素M、锌(Zn)及氧的层(以下，(M，Zn)层)的层状结晶结构(也称为层状结构)的趋势。此外，铟和元素M可以彼此置换。因此，有时(M，Zn)层包含铟。此外，有时In层包含元素M。注意，有时In层包含Zn。该层状结构例如在高分辨率TEM图像中被观察作为晶格像。
例如，当对CAAC-OS膜使用XRD装置进行结构分析时，在使用θ/2θ扫描的Out-of-plane XRD测量中，在2θ＝31°或其附近检测出表示c轴取向的峰值。注意，表示c轴取向的峰值的位置(2θ值)有时根据构成CAAC-OS的金属元素的种类、组成等变动。
此外，例如，在CAAC-OS膜的电子衍射图案中观察到多个亮点(斑点)。此外，在以透过样品的入射电子束的斑点(也称为直接斑点)为对称中心时，某一个斑点和其他斑点被观察在点对称的位置。
在从上述特定的方向观察结晶区域的情况下，虽然该结晶区域中的晶格排列基本上是六方晶格，但是单位晶格并不局限于正六角形，有是非正六角形的情况。此外，在上述畸变中，有时具有五角形、七角形等晶格排列。此外，在CAAC-OS的畸变附近观察不到明确的晶界(grain boundary)。也就是说，晶格排列的畸变抑制晶界的形成。这可能是由于CAAC-OS因为a-b面方向上的氧原子的排列的低密度或因金属原子被取代而使原子间的键合距离产生变化等而能够包容畸变。
此外，确认到明确的晶界的结晶结构被称为所谓的多晶(polycrystal)。晶界成为复合中心而载流子被俘获，因而有可能导致晶体管的通态电流的降低、场效应迁移率的降低等。因此，确认不到明确的晶界的CAAC-OS是使晶体管的半导体层具有优异的结晶结构的结晶性氧化物之一。注意，为了构成CAAC-OS，优选为包含Zn的结构。例如，与In氧化物相比，In-Zn氧化物及In-Ga-Zn氧化物能够进一步地抑制晶界的发生，所以是优选的。
CAAC-OS是结晶性高且确认不到明确的晶界的氧化物半导体。因此，可以说在CAAC-OS中，不容易发生起因于晶界的电子迁移率的降低。此外，氧化物半导体的结晶性有时因杂质的混入或缺陷的生成等而降低，因此可以说CAAC-OS是杂质或缺陷(氧空位等)少的氧化物半导体。因此，包含CAAC-OS的氧化物半导体的物理性质稳定。因此，包含CAAC-OS的氧化物半导体具有高耐热性及可靠性良好。此外，CAAC-OS对制造工序中的高温度(所谓热积存；thermal budget)也很稳定。由此，通过在OS晶体管中使用CAAC-OS，可以扩大制造工序的自由度。
[nc-OS]
在nc-OS中，微小的区域(例如1nm以上且10nm以下的区域，特别是1nm以上且3nm以下的区域)中的原子排列具有周期性。换言之，nc-OS具有微小的结晶。此外，例如，该微小的结晶的尺寸为1nm以上且10nm以下，尤其为1nm以上且3nm以下，将该微小的结晶称为纳米晶。此外，nc-OS在不同的纳米晶之间观察不到结晶取向的规律性。因此，在膜整体中观察不到取向性。所以，有时nc-OS在某些分析方法中与a-like OS或非晶氧化物半导体没有差别。例如，在对nc-OS膜使用XRD装置进行结构分析时，在使用θ/2θ扫描的Out-of-plane XRD测量中，不检测出表示结晶性的峰值。此外，在对nc-OS膜进行使用其束径比纳米晶大(例如，50nm以上)的电子束的电子衍射(也称为选区电子衍射)时，观察到类似光晕图案的衍射图案。另一方面，在对nc-OS膜进行使用其束径近于或小于纳米晶的尺寸(例如1nm以上且30nm以下)的电子束的电子衍射(也称为纳米束电子衍射)的情况下，有时得到在以直接斑点为中心的环状区域内观察到多个斑点的电子衍射图案。
[a-like OS]
a-like OS是具有介于nc-OS与非晶氧化物半导体之间的结构的氧化物半导体。a-like OS包含空洞或低密度区域。也就是说，a-like OS的结晶性比nc-OS及CAAC-OS的结晶性低。此外，a-like OS的膜中的氢浓度比nc-OS及CAAC-OS的膜中的氢浓度高。
<<氧化物半导体的构成>>
接着，说明上述的CAC-OS的详细内容。此外，说明CAC-OS与材料构成有关。
[CAC-OS]
CAC-OS例如是指包含在金属氧化物中的元素不均匀地分布的构成，其中包含不均匀地分布的元素的材料的尺寸为0.5nm以上且10nm以下，优选为1nm以上且3nm以下或近似的尺寸。注意，在下面也将在金属氧化物中一个或多个金属元素不均匀地分布且包含该金属元素的区域混合的状态称为马赛克状或补丁(patch)状，该区域的尺寸为0.5nm以上且10nm以下，优选为1nm以上且3nm以下或近似的尺寸。
再者，CAC-OS是指其材料分开为第一区域与第二区域而成为马赛克状且该第一区域分布于膜中的结构(下面也称为云状)。就是说，CAC-OS是指具有该第一区域和该第二区域混合的结构的复合金属氧化物。
在此，将相对于构成In-Ga-Zn氧化物的CAC-OS的金属元素的In、Ga及Zn的原子个数比的每一个记为[In]、[Ga]及[Zn]。例如，在In-Ga-Zn氧化物的CAC-OS中，第一区域是其[In]大于CAC-OS膜的组成中的[In]的区域。此外，第二区域是其[Ga]大于CAC-OS膜的组成中的[Ga]的区域。此外，例如，第一区域是其[In]大于第二区域中的[In]且其[Ga]小于第二区域中的[Ga]的区域。此外，第二区域是其[Ga]大于第一区域中的[Ga]且其[In]小于第一区域中的[In]的区域。
具体而言，上述第一区域是以铟氧化物或铟锌氧化物等为主要成分的区域。此外，上述第二区域是以镓氧化物或镓锌氧化物等为主要成分的区域。换言之，可以将上述第一区域称为以In为主要成分的区域。此外，可以将上述第二区域称为以Ga为主要成分的区域。
注意，有时观察不到上述第一区域和上述第二区域的明确的边界。
例如，在In-Ga-Zn氧化物的CAC-OS中，根据通过能量分散型X射线分析法(EDX：Energy Dispersive X-ray spectroscopy)取得的EDX面分析(mapping)图像，可确认到具有以In为主要成分的区域(第一区域)及以Ga为主要成分的区域(第二区域)不均匀地分布而混合的结构。
在将CAC-OS用于晶体管的情况下，通过起因于第一区域的导电性和起因于第二区域的绝缘性的互补作用，可以使CAC-OS具有开关功能(控制导通/关闭的功能)。换言之，在CAC-OS的材料的一部分中具有导电性的功能且在另一部分中具有绝缘性的功能，在材料的整体中具有半导体的功能。通过使导电性的功能和绝缘性的功能分离，可以最大限度地提高各功能。因此，通过将CAC-OS用于晶体管，可以实现高通态电流(Ion)、高场效应迁移率(μ)及良好的开关工作。
氧化物半导体具有各种结构及各种特性。本发明的一个方式的氧化物半导体也可以包括非晶氧化物半导体、多晶氧化物半导体、a-like OS、CAC-OS、nc-OS、CAAC-OS中的两种以上。
<包括氧化物半导体的晶体管>
在此，说明将上述氧化物半导体用于晶体管的情况。
通过将上述氧化物半导体用于晶体管，可以实现场效应迁移率高的晶体管。此外，可以实现可靠性高的晶体管。
此外，优选将载流子浓度低的氧化物半导体用于晶体管。例如，氧化物半导体中的载流子浓度为1×1017cm-3以下，优选为1×1015cm-3以下，更优选为1×1013cm-3以下，进一步优选为1×1011cm-3以下，更进一步优选低于1×1010cm-3，且为1×10-9cm-3以上。在以降低氧化物半导体膜的载流子浓度为目的的情况下，可以降低氧化物半导体膜中的杂质浓度以降低缺陷态密度。在本说明书等中，将杂质浓度低且缺陷态密度低的状态称为“高纯度本征”或“实质上高纯度本征”。此外，有时将载流子浓度低的氧化物半导体称为高纯度本征或实质上高纯度本征的氧化物半导体。
因为高纯度本征或实质上高纯度本征的氧化物半导体膜具有较低的缺陷态密度，所以有可能具有较低的陷阱态密度。
此外，被氧化物半导体的陷阱能级俘获的电荷到消失需要较长的时间，有时像固定电荷那样动作。因此，有时在陷阱态密度高的氧化物半导体中形成沟道形成区域的晶体管的电特性不稳定。
因此，为了使晶体管的电特性稳定，降低氧化物半导体中的杂质浓度是有效的。为了降低氧化物半导体中的杂质浓度，优选还降低附近膜中的杂质浓度。作为杂质有氢、氮、碱金属、碱土金属、铁、镍、硅等。
<杂质>
在此，说明氧化物半导体中的各杂质的影响。
在氧化物半导体包含第14族元素之一的硅或碳时，在氧化物半导体中形成缺陷能级。因此，将氧化物半导体中的硅或碳的浓度、与氧化物半导体的界面附近的硅或碳的浓度(通过二次离子质谱分析法(SIMS：Secondary Ion Mass Spectrometry)测得的浓度)设定为2×1018atoms/cm3以下，优选为2×1017atoms/cm3以下。
此外，当氧化物半导体包含碱金属或碱土金属时，有时形成缺陷能级而形成载流子。因此，使用包含碱金属或碱土金属的氧化物半导体的晶体管容易具有常开启特性。由此，将利用SIMS分析测得的氧化物半导体中的碱金属或碱土金属的浓度设定为1×1018atoms/cm3以下，优选为2×1016atoms/cm3以下。
当氧化物半导体包含氮时，容易产生作为载流子的电子，使载流子浓度增高，而被n型化。其结果，将含有氮的氧化物半导体用于半导体的晶体管容易具有常开启型特性。或者，在氧化物半导体包含氮时，有时形成陷阱能级。其结果，有时晶体管的电特性不稳定。因此，将利用SIMS测得的氧化物半导体中的氮浓度设定为低于5×1019atoms/cm3，优选为5×1018atoms/cm3以下，更优选为1×1018atoms/cm3以下，进一步优选为5×1017atoms/cm3以下。
包含在氧化物半导体中的氢与键合于金属原子的氧起反应生成水，因此有时形成氧空位。当氢进入该氧空位时，有时生成作为载流子的电子。此外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，具有含有氢的氧化物半导体的晶体管容易具有常开启特性。由此，优选尽可能减少氧化物半导体中的氢。具体而言，在氧化物半导体中，将利用SIMS测得的氢浓度设定为低于1×1020atoms/cm3，优选低于1×1019atoms/cm3，更优选低于5×1018atoms/cm3，还进一步优选低于1×1018atoms/cm3。
通过将杂质被充分降低的氧化物半导体用于晶体管的沟道形成区域，可以使晶体管具有稳定的电特性。
本实施方式所示的构成、结构、方法等可以与其他的实施方式及实施例等所示的构成、结构、方法等适当地组合而使用。
(实施方式4)
在本实施方式中，说明上述半导体装置的应用例子。
[半导体晶片、芯片]
图31A示出进行切割处理之前的衬底701的俯视图。作为衬底701，例如可以使用半导体衬底(也称为“半导体晶片”)。在衬底701上设置有多个电路区域702。在电路区域702中，也可以设置根据本发明的一个方式的半导体装置、CPU、RF标签或图像传感器等。
多个电路区域702的每一个都被分离区域703围绕。分离线(也称为“切割线”)704位于与分离区域703重叠的位置上。通过沿着分离线704切割衬底701，可以从衬底701切割出包括电路区域702的芯片705。图31B示出芯片705的放大图。
此外，也可以在分离区域703上设置导电层和半导体层。通过在分离区域703上设置导电层和半导体层，可以缓和可能在切割工序中产生的ESD，而防止在切割工序中成品率下降。此外，一般来说，为了冷却衬底、去除刨花、防止带电等，一边使溶解有碳酸气体等以降低了其电阻率的纯水流过切削部一边进行切割工序。通过在分离区域703上设置导电层和半导体层，可以减少该纯水的使用量。因此，可以降低半导体装置的生产成本。此外，可以提高半导体装置的生产率。
作为设置在分离区域703的半导体层，优选使用带隙为2.5eV以上且4.2eV以下，优选为2.7eV以上且3.5eV以下的材料。通过使用这种材料，可以使所积蓄的电荷缓慢释放，所以可以抑制ESD导致的电荷的急剧的移动，而可以使静电损坏不容易产生。
[电子构件]
参照图32A和图32B对将芯片705应用于电子构件的例子进行说明。注意，电子构件也被称为半导体封装或IC用封装。电子构件根据端子取出方向和端子的形状存在多个规格和名称。
在组装工序(后面的工序)中组合上述实施方式所示的半导体装置与该半导体装置之外的构件，来完成电子构件。
参照图32A所示的流程图对后工序进行说明。在前工序中，形成具有上述实施方式所示的半导体装置的元件衬底，然后进行研磨该元件衬底的背面(没有形成半导体装置等的面)的“背面研磨工序”(步骤S721)。通过进行研磨来使元件衬底变薄，可以减少元件衬底的翘曲等，而可以实现电子构件的小型化。
接着，进行将元件衬底分成多个芯片(芯片705)的“切割(dicing)工序”(步骤S722)。并且，进行将被切割的各芯片接合于引线框架上的“芯片接合(die bonding)工序”(步骤S723)。芯片接合工序中的芯片与引线框架的接合可以适当地根据产品选择合适的方法，例如利用树脂的接合或利用胶带的接合等。此外，也可以在插入物(interposer)衬底上安装芯片代替引线框架。
接着，进行将引线框架的引线与芯片上的电极通过金属细线(wire)电连接的“引线键合(wire bonding)工序”(步骤S724)。作为金属细线可以使用银线或金线。此外，引线键合可以使用球键合(ball bonding)或楔键合(wedge bonding)。
进行由环氧树脂等密封被引线键合的芯片的“密封工序(模塑(molding)工序)”(步骤S725)。通过进行密封工序，使电子构件的内部被树脂填充，可以保护安装于芯片内部的电路部及将芯片与引线连接的金属细线免受机械外力的影响，还可以降低因水分或灰尘而导致的特性劣化(可靠性的降低)。
接着，进行对引线框架的引线进行电镀处理的“引线电镀工序”(步骤S726)。通过该电镀处理可以防止引线生锈，而在后面将引线安装于印刷电路板时，可以更加确实地进行焊接。接着，进行引线的切断及成型加工的“成型工序”(步骤S727)。
接着，进行对封装表面进行印字处理(marking)的“印字工序”(步骤S728)。并且经过调查外观形状的优劣或工作故障的有无的“检验工序”(步骤S729)完成电子构件。
图32B示出完成的电子构件的立体示意图。在图32B中，作为电子构件的一个例子，示出QFP(Quad Flat Package：四侧引脚扁平封装)的立体示意图。图32B所示的电子构件750包括引线755及半导体装置753。作为半导体装置753，可以使用上述实施方式所示的半导体装置。
图32B所示的电子构件750例如安装于印刷电路板752。通过组合多个这样的电子构件750并使其在印刷电路板752上彼此电连接，来完成安装有电子构件的衬底(安装衬底754)。完成的安装衬底754用于电子设备等。
[电子设备]
以下参照图33说明包括本发明的一个方式的半导体装置或上述电子构件的电子设备的例子。
作为使用本发明的一个方式的半导体装置或电子构件的电子设备的具体例子，可以举出电视机、显示器等显示装置、照明装置、台式或笔记本型个人计算机、文字处理机、再现储存在DVD(Digital Versatile Disc：数字通用光盘)等记录介质中的静态图像或动态图像的图像再现装置、便携式CD播放器、收音机、磁带录音机、头戴式耳机音响、音响、台钟、挂钟、无绳电话子机、步话机、移动电话机、车载电话、便携式游戏机、平板终端、弹珠机等大型游戏机、计算器、能够携带的信息终端(也称为“便携式信息终端”)、电子笔记本、电子书阅读器终端、电子翻译器、声音输入器、摄像机、数字静态照相机、电动剃须刀、微波炉等高频加热装置、电饭煲、洗衣机、吸尘器、热水器、电扇、电吹风、空调设备诸如空调器、加湿器、除湿器等、洗碗机、烘碗机、干衣机、烘被机、电冰箱、电冷冻箱、电冷藏冷冻箱、DNA保存用冰冻器、手电筒、链锯等工具、烟探测器、透析装置等医疗设备等。再者，还可以举出工业设备诸如引导灯、信号机、传送带、电梯、自动扶梯、工业机器人、蓄电系统、用于使电力均匀化或智能电网的蓄电装置等。
此外，利用来自蓄电装置的电力通过电动机推进的移动体等也包括在电子设备的范畴内。作为上述移动体，例如可以举出电动汽车(EV)、兼具内燃机和电动机的混合动力汽车(HV)、插电式混合动力汽车(PHV)、使用履带代替这些的车轮的履带式车辆、包括电动辅助自行车的电动自行车、摩托车、电动轮椅、高尔夫球车、小型或大型船舶、潜水艇、直升机、飞机、火箭、人造卫星、太空探测器、行星探测器、宇宙飞船等。
本发明的一个方式的半导体装置或电子构件可以用于内置于这些电子设备中的通信装置等。
电子设备也可以包括传感器(该传感器具有测量如下因素的功能：力、位移、位置、速度、加速度、角速度、转速、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、倾斜度、振动、气味或红外线)等。
电子设备可以具有各种功能。例如，可以具有如下功能：将各种信息(静态图像、动态图像、文字图像等)显示在显示部上的功能；触摸面板的功能；显示日历、日期或时间等的功能；执行各种软件(程序)的功能；进行无线通信的功能；读出储存在存储介质中的程序或数据的功能；等等。
图33及图34A至图34F示出其他电子设备的例子。在图33中，显示装置8000是使用根据本发明的一个方式的蓄电装置8004的电子设备的一个例子。具体地说，显示装置8000相当于电视广播接收用显示装置，包括外壳8001、显示部8002、扬声器部8003、半导体装置8004及蓄电装置8005等。根据本发明的一个方式的半导体装置8004设置在外壳8001的内部。半导体装置8004可以保持控制数据和控制程序等。此外，半导体装置8004可以具有通信功能，以将显示装置8000用作IoT设备。此外，显示装置8000既可以接受来自商业电源的电力供应，又可以使用蓄积在蓄电装置8005中的电力。
作为显示部8002，可以使用显示装置诸如液晶显示装置、在每个像素中包括有机EL元件等发光元件的发光显示装置、电泳显示装置、DMD(数字微镜装置：DigitalMicromirror Device)、PDP(等离子体显示面板：Plasma Display Panel)及FED(场致发射显示器：Field Emission Display)等。
此外，除了电视广播接收用的显示装置之外，显示装置还包括所有显示信息用显示装置，例如个人计算机用显示装置或广告显示用显示装置等。
在图33中，安镶型照明装置8100是使用根据本发明的一个方式的半导体装置8103的电子设备的一个例子。具体地说，照明装置8100包括外壳8101、光源8102、半导体装置8103及蓄电装置8105等。虽然在图33中例示出半导体装置8103设置在安镶有外壳8101及光源8102的天花板8104的内部的情况，但是半导体装置8103也可以设置在外壳8101的内部。半导体装置8103可以保持光源8102的发光亮度等的数据和控制程序等。此外，半导体装置8103可以具有通信功能，以将照明装置8100用作IoT设备。此外，照明装置8100既可以接受来自商业电源的电力供应，又可以使用蓄积在蓄电装置中的电力。
虽然在图33中例示出设置在天花板8104的安镶型照明装置8100，但是根据本发明的一个方式的半导体装置既可以用于设置在天花板8104以外的例如侧壁8405、地板8406或窗户8407等的安镶型照明装置，又可以用于台式照明装置等。
此外，作为光源8102，可以使用利用电力人工性地得到光的人工光源。具体地说，作为上述人工光源的例子，可以举出白炽灯泡、荧光灯等放电灯以及LED或有机EL元件等发光元件。
在图33中，具有室内机8200及室外机8204的空调器是使用根据本发明的一个方式的半导体装置8203的电子设备的一个例子。具体地说，室内机8200包括外壳8201、送风口8202、半导体装置8203及蓄电装置8205等。虽然在图33中例示出半导体装置8203设置在室内机8200中的情况，但是半导体装置8203也可以设置在室外机8204中。或者，也可以在室内机8200和室外机8204的双方中设置有半导体装置8203。半导体装置8203可以保持空调的控制数据和控制程序等。此外，半导体装置8203可以具有通信功能，以将空调器用作IoT设备。此外，空调器既可以接受来自商业电源的电力供应，又可以使用蓄积在蓄电装置8205中的电力。
虽然在图33中例示由室内机和室外机构成的分体式空调器，但是也可以将根据本发明的一个方式的半导体装置用于在一个外壳中具有室内机的功能和室外机的功能的一体式空调器。
在图33中，电冷藏冷冻箱8300是使用根据本发明的一个方式的半导体装置8304的电子设备的一个例子。具体地说，电冷藏冷冻箱8300包括外壳8301、冷藏室门8302、冷冻室门8303、半导体装置8304及蓄电装置8305等。在图33中，蓄电装置8305设置于外壳8301内部。通过利用半导体装置8304可以保持电冷藏冷冻箱8300的控制数据和控制程序等。此外，半导体装置8304可以具有通信功能，以将电冷藏冷冻箱8300用作IoT设备。此外，电冷藏冷冻箱8300既可以接受来自商业电源的电力供应，又可以使用蓄积在蓄电装置8305中的电力。
图34A示出手表型便携式信息终端的一个例子及送电装置的一个例子。便携式信息终端6100包括外壳6101、显示部6102、表带6103、操作按钮6105等。此外，便携式信息终端6100在其内部包括二次电池及本发明的一个方式的半导体装置或电子构件。通过将本发明的一个方式的半导体装置或电子构件用于便携式信息终端6100，可以将便携式信息终端6100用作IoT设备。
图34B示出移动电话机的一个例子。便携式信息终端6200包括组装在外壳6201中的显示部6202、操作按钮6203、扬声器6204、麦克风6205等。
此外，便携式信息终端6200在与显示部6202重叠的区域中包括指纹传感器6209。指纹传感器6209也可以为有机光传感器。每个人的指纹都不同，所以可以使用指纹传感器6209取得指纹图案进行个人识别。作为用来使用指纹传感器6209取得指纹图案的光源，可以使用从显示部6202射出的光。
此外，便携式信息终端6200在其内部包括二次电池及本发明的一个方式的半导体装置或电子构件。通过将本发明的一个方式的半导体装置或电子构件用于便携式信息终端6200，可以将便携式信息终端6200用作IoT设备。
图34C示出扫地机器人的一个例子。扫地机器人6300包括配置在外壳6301表面的显示部6302、配置在侧面的多个照相机6303、刷子6304、操作按钮6305、各种传感器等。虽然没有图示，扫地机器人6300还有轮子、吸口等。扫地机器人6300可以自走并可以探知垃圾6310并将垃圾吸入设置在下面的吸口中。
例如，扫地机器人6300可以通过分析照相机6303拍摄的图像来判断是否有墙壁、家具或台阶等障碍物。此外，当通过图像分析发现电线等可能会与刷子6304缠在一起的物体时，可以停止刷子6304的转动。扫地机器人6300的内部备有二次电池及本发明的一个方式的半导体装置或电子构件。通过将本发明的一个方式的半导体装置或电子构件用于扫地机器人6300，可以将扫地机器人6300用作IoT设备。
图34D示出机器人的一个例子。图34D所示的机器人6400包括运算装置6409、照度传感器6401、麦克风6402、上部照相机6403、扬声器6404、显示部6405、下部照相机6406、障碍物传感器6407及移动机构6408。
麦克风6402具有感测使用者的声音及周围的声音等的功能。此外，扬声器6404具有发出音声的功能。机器人6400可以通过麦克风6402及扬声器6404与使用者交流。
显示部6405具有显示各种信息的功能。机器人6400可以将使用者所需的信息显示在显示部6405上。显示部6405也可以安装有触摸面板。此外，显示部6405可以是可拆卸的信息终端，通过将其设置在机器人6400的固定位置上，可以进行充电及数据的收发。
上部照相机6403及下部照相机6406具有对机器人6400的周围环境进行拍摄的功能。此外，障碍物传感器6407可以利用移动机构6408检测机器人6400前进时的前进方向是否存在障碍物。机器人6400可以利用上部照相机6403、下部照相机6406及障碍物传感器6407确认周围环境而安全地移动。本发明的一个方式的发光装置可以用于显示部6405。
机器人6400的内部备有二次电池及本发明的一个方式的半导体装置或电子构件。通过将本发明的一个方式的半导体装置或电子构件用于机器人6400，可以将机器人6400用作IoT设备。
图34E示出飞行体的一个例子。图34E所示的飞行体6500包括螺旋桨6501、照相机6502及电池6503等，并具有自主飞行功能。
例如，照相机6502拍摄的图像数据被储存至电子构件6504。电子构件6504能够通过分析图像数据来判断移动时是否有障碍物等。此外，可以利用电子构件6504从电池6503的蓄电容量的变化推测电池的剩余电量。飞行体6500的内部备有本发明的一个方式的半导体装置或电子构件。通过将本发明的一个方式的半导体装置或电子构件用于飞行体6500，可以将飞行体6500用作IoT设备。
图34F示出汽车的一个例子。汽车7160包括引擎、轮胎、制动器、转向装置、照相机等。汽车7160在其内部包括本发明的一个方式的半导体装置或电子构件。通过将本发明的一个方式的半导体装置或电子构件用于汽车7160，可以将汽车7160用作IoT设备。
本实施方式所示的构成、结构、方法等可以与其他的实施方式及实施例等所示的构成、结构、方法等适当地组合而使用。
[实施例1]
本实施例示出如下例子：作为本发明的一个方式的传感器元件使用加速度传感器，将包括传感器元件的半导体装置安装在包括风扇的外壳上，评价振动。
图35作为用于本实施例的评价的结构示出半导体装置900、外壳901及外壳902的照片。外壳901及外壳902各自内藏有风扇。
图35所示的半导体装置900安装有传感器电路903和处理单元904。作为传感器电路使用ANALOG DEVICES的ADXL362。ADXL362为包括MEMS加速度传感器的电路。此外，ADXL362包括12bit的模拟数字转换电路。由加速度传感器检测的波形被传感器电路的模拟数字转换电路等处理，然后被供应到处理单元904。
半导体装置900安装有电池。
半导体装置900可以利用Bluetooth(注册商标)与个人计算机以无线进行信号的收发。
图36A是图35所示的半导体装置900的放大照片。半导体装置900包括第一区块900A、第二区块900B及第三区块900C。
图36B是第一区块900A至第三区块900C的外观照片。第一区块900A包括处理单元904。第二区块900B包括传感器电路903。第三区块900C包括设置电池的插座905。
作为对象物，使用内藏有第一风扇的外壳901及内藏有第二风扇的外壳902。第一风扇及第二风扇从旋转轴向放射状方向包括多个叶片。预先知道第二风扇的旋转时的振动比第一风扇大。如此，对包括振动的大小预先不同的风扇的外壳使用半导体装置进行评价。对插座905设置电池。
首先，图37A示出在将半导体装置900戴在外壳901上的状态下由加速度传感器检测的信号被传感器电路处理的波形。图37A所示的图表的横轴表示时间，纵轴表示加速度。此外，图37B示出图37A所示的波形的快速傅里叶变换。图37B的横轴表示频率，纵轴表示强度。
接着，图38A示出在将半导体装置900戴在第二风扇上的状态下由加速度传感器检测的信号被传感器电路处理的波形。图38A所示的图表的横轴表示时间，纵轴表示加速度。此外，图38B示出图38A所示的波形的快速傅里叶变换。图38B的横轴表示频率，纵轴表示强度。
在本实施例中，为了简化起见，将同一半导体装置依次戴在两个风扇上并进行评价，但是若准备两个半导体装置，就可以对各风扇设置一个半导体装置。
图38A与图37A相比示出更高的振幅强度。例如，当以-10[g]以上且+10[g]以下的范围为正常范围而在脱离该范围的情况下被判断为异常时，第二风扇的状态被判断为异常。另外，在图38B中，观察到在100Hz附近具有较大的峰的特征，而可以被推测为异常。通过分析快速傅里叶变换之后的波形的特征，可以推测风扇的状态。
[符号说明]
ACTV：激活函数电路、BKC1：电路、BKC2：电路、BKC10：电路、BKC20：电路、C1：电容器、C3：电容器、C6：电容器、C11：电容器、C21：电容器、CB1：电容器、CB2：电容器、CB11：电容器、CB12：电容器、CE：信号、CLD：电路、CLKM：参考时钟信号、CLK：时钟信号、CM：电流镜电路、CS：电流源电路、D：数据信号、DB：数据信号、FN1：节点、FN2：节点、GCLK2：时钟信号、INT：信号、INV11：反相器电路、INV12：反相器电路、M1：晶体管、M2：晶体管、M3：晶体管、M4：晶体管、M5：晶体管、M6：晶体管、M11：晶体管、M12：晶体管、MA1：晶体管、MAC：半导体装置、MC：存储单元、MCref：存储单元、MC1：晶体管、MC2：晶体管、MemC1：电路、MemC2：电路、MR1：晶体管、MW1：晶体管、MW11：晶体管、MW2：晶体管、MW12：晶体管、Na：节点、Nb：节点、NB1：节点、ND：节点、NET1：节点、NET2：节点、NK1：节点、NM：节点、NMref：节点、NP：节点、NPref：节点、NR1：节点、OC：电路、OFST：偏置电路、OSC：信号、OSG：信号、OSR：信号、OSS：信号、RESET：信号、PCC10：电路、PSE5：信号、PSE6：信号、R1：电阻器、RTC10：电路、SLC：信号、SLP：信号、SMC20：电路、SN1：节点、SN2：节点、SN3：节点、Tr11：晶体管、Tr12：晶体管、Tr21：晶体管、Tr22：晶体管、Tr23：晶体管、WDD：电路、WLD：电路、WE：信号、10：电源电路、11：存储单元、15：存储单元、16：存储单元、20：PU、21：PU、30：处理器核心、31：存储电路、32：电路、35：电源线、40：高速缓冲存储器、41：存储器阵列、42：外围电路、43：控制电路、45：存储单元、60：PMU、61：电路、65：时钟控制电路、70：PSW、71：PSW、80：端子、81：端子、82：端子、83：端子、90：端子、91：端子、92：端子、93：端子、93a：端子、93b：端子、94：端子、100：存储电路、110：FF、120：存储单元、121：缓冲电路、122：晶体管、123：电容器、130：处理器核心、131：控制装置、132：程序计数器、133：流水线寄存器、134：流水线寄存器、135：寄存器堆、136：ALU、137：数据总线、202：高速缓冲存储器装置、203：高速缓冲存储器装置、240：NOSRAM、242：电源定域、243：电源定域、245：功率开关、247：功率开关、250：存储单元阵列、251：控制电路、252：行电路、253：列电路、301：传感器电路、301a：传感器电路、301b：传感器电路、311：衬底、313：半导体区域、314a：低电阻区域、314b：低电阻区域、315：绝缘体、316：导电体、320：绝缘体、322：绝缘体、324：绝缘体、326：绝缘体、328：导电体、330：导电体、350：绝缘体、351：DOSRAM、352：绝缘体、354：绝缘体、356：导电体、360：绝缘体、361：存储单元阵列、362：绝缘体、364：绝缘体、365：外围电路、366：导电体、370：绝缘体、371：功率开关、372：绝缘体、373：功率开关、374：绝缘体、376：导电体、380：绝缘体、382：绝缘体、384：绝缘体、386：导电体、401：天线、402：通信电路、404：绝缘体、500：晶体管、500A：晶体管、500B：晶体管、503：导电体、503a：导电体、503b：导电体、510：绝缘体、512：绝缘体、513：绝缘体、514：绝缘体、516：绝缘体、518：导电体、520：绝缘体、522：绝缘体、524：绝缘体、530：氧化物、530a：氧化物、530b：氧化物、540a：导电体、540b：导电体、542：导电体、542a：导电体、542b：导电体、543a：区域、543b：区域、544：绝缘体、545：绝缘体、546：导电体、548：导电体、550：晶体管、552：绝缘体、560：导电体、560a：导电体、560b：导电体、574：绝缘体、580：绝缘体、581：绝缘体、582：绝缘体、586：绝缘体、600：电容、610：导电体、612：导电体、620：导电体、630：绝缘体、640：绝缘体、700：半导体装置、701：衬底、702：电路区域、703：分离区域、704：分离线、705：芯片、710：传感器元件、710c：传感器元件、710d：传感器元件、711：检测部、711a：检测部、711b：检测部、712：判定电路、712a：判定电路、712b：判定电路、713：模拟数字转换电路、713a：模拟数字转换电路、713b：模拟数字转换电路、714：采样保持电路、714A：采样保持电路、714B：采样保持电路、714c：采样保持电路、714C：采样保持电路、714d：采样保持电路、715：存储器、717：控制装置、750：电子构件、752：印刷电路板、753：半导体装置、754：安装衬底、755：引线、799：对象物、900：半导体装置、900A：区块、900B：区块、900C：区块、901：外壳、902：外壳、903：传感器电路、904：处理单元、905：插座、6100：便携式信息终端、6101：外壳、6102：显示部、6103：表带、6105：操作按钮、6200：便携式信息终端、6201：外壳、6202：显示部、6203：操作按钮、6204：扬声器、6205：麦克风、6209：指纹传感器、6300：扫地机器人、6301：外壳、6302：显示部、6303：照相机、6304：刷子、6305：操作按钮、6310：垃圾、6400：机器人、6401：照度传感器、6402：麦克风、6403：上部照相机、6404：扬声器、6405：显示部、6406：下部照相机、6407：障碍物传感器、6408：移动机构、6409：运算装置、6500：飞行体、6501：螺旋桨、6502：照相机、6503：电池、6504：电子构件、7160：汽车、8000：显示装置、8001：外壳、8002：显示部、8003：扬声器部、8004：半导体装置、8005：蓄电装置、8100：照明装置、8101：外壳、8102：光源、8103：半导体装置、8104：天花板、8105：蓄电装置、8200：室内机、8201：外壳、8202：送风口、8203：半导体装置、8204：室外机、8205：蓄电装置、8300：电冷藏冷冻箱、8301：外壳、8302：冷藏室门、8303：冷冻室门、8304：半导体装置、8305：蓄电装置、8405：侧壁、8406：地板、8407：窗户。

Claims (8)

1.一种半导体装置，包括：
传感器电路；
电源管理装置；以及
运算处理电路，
其中，所述传感器电路包括传感器元件，
所述电源管理装置具有控制向所述运算处理电路供应电源的功能，
所述运算处理电路包括具有第一存储电路的第一电路及具有第二存储电路的第二电路，
所述第一电路具有在向所述运算处理电路供应电源的期间将第一数据保持在所述第一存储电路中的功能，
所述第二电路具有在向所述运算处理电路供应电源的期间读出所述第一存储电路所保持的所述第一数据并将所述第一数据写入到所述第二存储电路的功能以及在停止向所述运算处理电路供应电源的期间将所述第一数据保持在所述第二存储电路中的功能，
所述传感器电路具有判定所述传感器元件的检测信号并根据判定结果向所述电源管理装置供应第二数据的功能，
并且，所述电源管理装置具有根据所述第二数据再次开始或停止向所述运算处理电路供应电源的功能。
2.根据权利要求1所述的半导体装置，
其中所述第二电路具有在再次开始向所述运算处理电路供应电源之后从所述第二存储电路读出所述第一数据并将所述第一数据供应到所述第一存储电路的功能。
3.根据权利要求1或2所述的半导体装置，包括：
天线；以及
二次电池，
其中所述电源管理装置具有从所述二次电池向所述运算处理电路供应电源的功能，
并且所述运算处理电路包括调制电路及解调电路。
4.根据权利要求1至3中任一项所述的半导体装置，
其中所述传感器元件具有测量选自力量、位移、位置、速度、加速度、角速度、转动数、距离、光、液、磁、温度、化学物质、声音、时间、硬度、电场、电流、电压、电力、辐射线、流量、湿度、斜率、振动、气味和红外线中的一个以上的功能。
5.一种半导体装置，包括：
传感器电路；
电源管理装置；以及
运算处理电路，
其中，所述传感器电路包括加速度传感器，
所述电源管理装置具有控制向所述运算处理电路供应电源的功能，
所述运算处理电路包括具有第一存储电路的第一电路及具有第二存储电路的第二电路，
所述第一电路具有在向所述运算处理电路供应电力的期间将第一数据保持在所述第一存储电路中的功能，
所述第二电路具有在向所述运算处理电路供应电力的期间读出所述第一存储电路所保持的所述第一数据并将所述第一数据写入到所述第二存储电路的功能以及在停止向所述运算处理电路供应电源的期间将所述第一数据保持在所述第二存储电路中的功能，
所述传感器电路具有判定所述加速度传感器的检测信号并根据判定结果向所述电源管理装置供应第二数据的功能，
并且，所述电源管理装置具有根据所述第二数据再次开始或停止向所述运算处理电路供应电源的功能。
6.一种控制系统，包括：
权利要求5所述的半导体装置；以及
控制装置，
其中，所述加速度传感器具有检测对象物的振动的功能，
所述控制装置具有控制所述对象物的功能，
所述传感器电路具有判定所述加速度传感器的所述检测信号而在被判断为所述加速度传感器检测出所述对象物的振动的异常的情况下再次开始向所述运算处理电路供应电源的功能，
所述运算处理电路具有随着再次开始电源供应分析所述加速度传感器的所述检测信号而根据分析结果向所述控制装置供应第三数据的功能，
并且，所述控制装置具有根据所述第二数据控制所述对象物的功能。
7.根据权利要求6所述的控制系统，
其中所述半导体装置包括天线，
所述运算处理电路包括调制电路及解调电路，
并且所述第三数据以无线通信从所述半导体装置供应到所述控制装置。
8.根据权利要求7所述的控制系统，
其中所述半导体装置包括二次电池，
并且所述电源管理装置具有从所述二次电池向所述运算处理电路供应电源的功能。
CN202080061179.5A 2019-08-30 2020-08-20 半导体装置及控制系统 Pending CN114303191A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019158041 2019-08-30
JP2019-158041 2019-08-30
PCT/IB2020/057819 WO2021038393A1 (ja) 2019-08-30 2020-08-20 半導体装置および制御システム

Publications (1)

Publication Number Publication Date
CN114303191A true CN114303191A (zh) 2022-04-08

Family

ID=74684055

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080061179.5A Pending CN114303191A (zh) 2019-08-30 2020-08-20 半导体装置及控制系统

Country Status (4)

Country Link
US (1) US20220334632A1 (zh)
JP (1) JPWO2021038393A1 (zh)
CN (1) CN114303191A (zh)
WO (1) WO2021038393A1 (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006201948A (ja) * 2005-01-19 2006-08-03 Seiko Epson Corp 割込み信号受け付け装置および割込み信号受け付け方法
JP5239714B2 (ja) * 2008-10-03 2013-07-17 トヨタ自動車株式会社 車両用無線通信装置、通信方法
US20110030039A1 (en) * 2009-07-31 2011-02-03 Eric Bilange Device, method and apparatus for authentication on untrusted networks via trusted networks
JPWO2015083598A1 (ja) * 2013-12-06 2017-03-16 京セラ株式会社 通信方法及び通信装置
DE112015002911T5 (de) * 2014-06-20 2017-03-09 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung

Also Published As

Publication number Publication date
WO2021038393A1 (ja) 2021-03-04
JPWO2021038393A1 (zh) 2021-03-04
US20220334632A1 (en) 2022-10-20

Similar Documents

Publication Publication Date Title
KR102119914B1 (ko) 반도체 장치 및 그 제작 방법
US20220085020A1 (en) Memory device
JP7232764B2 (ja) 半導体装置
US11854599B2 (en) Semiconductor device, electronic component, and electronic device
US11107929B2 (en) Semiconductor device
KR20200044851A (ko) 반도체 장치 및 반도체 장치의 제작 방법
WO2019048983A1 (ja) 半導体装置、および半導体装置の作製方法
JP2018201011A (ja) 半導体装置、および半導体装置の作製方法
JP7163294B2 (ja) 半導体装置
US9276125B2 (en) Semiconductor device and method for manufacturing the same
WO2020240311A1 (ja) 半導体装置および電子機器
KR20200018504A (ko) 반도체 장치 및 반도체 장치의 제작 방법
WO2020084415A1 (ja) 半導体装置、および半導体装置の作製方法
JP2018206841A (ja) 半導体装置、および半導体装置の作製方法
TWI776948B (zh) 半導體裝置及其製造方法
US20210183860A1 (en) Memory device and electronic device
JPWO2018215878A1 (ja) 半導体装置、および半導体装置の作製方法
US11894040B2 (en) Semiconductor device and wireless communication device
WO2021038393A1 (ja) 半導体装置および制御システム
US20220238560A1 (en) Semiconductor device
WO2020240341A1 (ja) 半導体装置、または発振器
US11711922B2 (en) Memory device with memory cells comprising multiple transistors
US20220238525A1 (en) Semiconductor device
US20220255511A1 (en) Communication device
US20220344511A1 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination