CN114284204A - 半导体器件的制作方法 - Google Patents
半导体器件的制作方法 Download PDFInfo
- Publication number
- CN114284204A CN114284204A CN202111466636.1A CN202111466636A CN114284204A CN 114284204 A CN114284204 A CN 114284204A CN 202111466636 A CN202111466636 A CN 202111466636A CN 114284204 A CN114284204 A CN 114284204A
- Authority
- CN
- China
- Prior art keywords
- layer
- polymer
- etching
- semiconductor device
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明提供一种半导体器件的制作方法，包括：提供一基底，基底包括衬底和介质层，介质层中嵌设有金属层以及阻挡层；形成隔离层；执行第一次刻蚀工艺，刻蚀隔离层和介质层直至暴露出阻挡层，通孔的侧壁和底部形成有第一聚合物；去除第一聚合物；执行第二次刻蚀工艺，刻蚀阻挡层直至暴露出金属层。本发明分两次逐步刻蚀，并在两次刻蚀工艺之间去除第一聚合物，避免第一聚合物与第二次刻蚀工艺产生的第二聚合物二者结合在一起，降低了去除聚合物的难度；并且第二次刻蚀因仅需刻蚀阻挡层，可以采用较低偏置功率刻蚀，降低了金属层的金属粒子溅射程度，提高了半导体器件的耐压性能，提高了电压击穿测试项的合格率。
Description
技术领域
本发明属于集成电路制造技术领域，具体涉及一种半导体器件的制作方法。
背景技术
TSV(Through Silicon Via，硅通孔)技术是通过在芯片与芯片之间，晶圆和晶圆之间制造垂直导通，实现芯片之间互连的新技术，其能在三维方向使得堆叠密度更大。
上晶圆和下晶圆键合后，采用刻蚀工艺形成硅通孔，硅通孔贯穿上晶圆和部分厚度的下晶圆介质层至暴露出下晶圆金属层(例如Cu)，然后再在硅通孔中填充互连层，互连层与下晶圆的金属层电连接，从而实现键合的上晶圆和下晶圆的电连接(互连)或电信号引出。
形成硅通孔暴露出下晶圆金属层(例如Cu)的工艺过程中，下晶圆金属层中轰击出的金属粒子容易溅射到硅通孔的侧壁上，影响上晶圆和下晶圆构成的器件性能。
发明内容
本发明的目的在于提供一种半导体器件的制作方法，降低去除聚合物的难度，降低金属层的金属粒子溅射程度，提高了半导体器件的耐压性能，提高了电压击穿测试项的合格率。
本发明提供一种半导体器件的制作方法，包括：
提供一基底，所述基底包括衬底和设置在所述衬底上的介质层，所述介质层中嵌设有金属层以及位于所述衬底与所述介质层之间的阻挡层；
在所述金属层上方的所述衬底远离所述介质层的表面开设通孔，所述通孔至少贯穿所述衬底且未暴露所述阻挡层；
形成隔离层，所述隔离层至少覆盖所述通孔的侧面和底面；
执行第一次刻蚀工艺，刻蚀位于所述通孔底部与所述阻挡层之间的所述隔离层和部分厚度的所述介质层直至暴露出所述阻挡层，所述通孔的侧壁和底部形成有第一聚合物；
去除所述第一聚合物；
执行第二次刻蚀工艺，刻蚀所述阻挡层直至暴露出所述金属层。
进一步的，所述第一聚合物至少包含C、F、O和Si元素。
进一步的，采用稀释的氢氟酸湿法去除所述第一聚合物，所述氢氟酸与水比例范围为1:100～1:200。
进一步的，采用感应耦合等离子刻蚀机台执行所述第二次刻蚀工艺，所述刻蚀机台的偏置功率小于500W。
进一步的，执行所述第二次刻蚀工艺过程中，所述刻蚀机台中通入N2和H2的混合气体使刻蚀飞溅出的金属粒子疏松。
进一步的，所述N2的流量为100sccm～200sccm，所述H2的流量为100sccm～200sccm。
进一步的，执行所述第二次刻蚀工艺之后所述通孔的侧壁和底部形成第二聚合物。
进一步的，采用灰化工艺去除所述第二聚合物，所述灰化工艺包含CF4和O2的混合气体，所述灰化工艺温度范围为80℃～100℃，所述灰化工艺功率范围为250W～450W。
进一步的，采用湿法去除所述第二聚合物和飞溅出的所述金属粒子。
进一步的，所述湿法清洗采用硫酸与双氧水混合溶液。
与现有技术相比，本发明具有如下有益效果：
本发明提供一种半导体器件的制作方法，包括：提供一基底，所述基底包括衬底和设置在所述衬底上的介质层，所述介质层中嵌设有金属层以及位于所述衬底与所述介质层之间的阻挡层；在所述金属层上方的所述衬底远离所述介质层的表面开设通孔，所述通孔至少贯穿所述衬底且未暴露所述阻挡层；形成隔离层，所述隔离层至少覆盖所述通孔的侧面和底面；执行第一次刻蚀工艺，刻蚀位于所述通孔底部与所述阻挡层之间的所述隔离层和部分厚度的所述介质层直至暴露出所述阻挡层，所述通孔的侧壁和底部形成有第一聚合物；去除所述第一聚合物；执行第二次刻蚀工艺，刻蚀所述阻挡层直至暴露出所述金属层。
本发明分两次逐步刻蚀，并在两次刻蚀工艺之间去除第一聚合物，避免第一聚合物与第二次刻蚀工艺产生的第二聚合物(含金属)二者结合在一起，降低了第二次刻蚀后去除聚合物(含金属)的难度；并且第二次刻蚀因仅需刻蚀通孔底部的阻挡层，所以可以采用较低偏置功率刻蚀，大大降低了金属层的金属粒子溅射(飞溅)程度，提高了半导体器件的耐压性能，提高了在晶圆可接受性测试中电压击穿测试项的合格率。
附图说明
图1为一种半导体器件形成上晶圆隔离层后的剖面示意图。
图2为一种半导体器件暴露出下晶圆金属层后的剖面示意图。
图3为本发明实施例的半导体器件的制作方法流程示意图。
图4至图7为本发明一实施例的半导体器件形成方法各步骤示意图。
图8为本发明另一实施例的半导体器件的基底示意图。
其中，附图标记如下：
10-下晶圆；101-下晶圆衬底；102-下晶圆介质层；103-下晶圆金属层；104-下晶圆阻挡层；105-下晶圆键合层；20-上晶圆；201-上晶圆衬底；202-上晶圆键合层；A-金属粒子；204-上晶圆隔离层；204a-氧化硅层；204b-氮化硅层；204c-氧化硅层。
30-第一晶圆；301-第一衬底；302-第一介质层；303-第一金属层；304-第一阻挡层；305-第一键合层；
40-第二晶圆；401-第二衬底；402-第二键合层；403-第二介质层；404-隔离层；404a-氧化硅层；404b-氮化硅层；404c-氧化硅层。
50-基底；501-衬底；502-介质层；503-金属层；504-阻挡层；505-隔离层；505a-氧化硅层；505b-氮化硅层；505c-氧化硅层。
具体实施方式
如背景技术所述，上晶圆和下晶圆键合后，形成通孔暴露出下晶圆的金属层(例如Cu)的工艺过程中，金属层中的金属粒子容易溅射到通孔的侧壁上，影响上晶圆和下晶圆构成的器件性能。
具体的，如图1所示，上晶圆20和下晶圆10键合后，采用刻蚀工艺形成通孔V1，通孔V1贯穿上晶圆衬底201、上晶圆键合层202、部分厚度的下晶圆介质层102至暴露出下晶圆金属层103(例如Cu)。下晶圆介质层102位于下晶圆衬底101上，下晶圆金属层103嵌设在下晶圆介质层102中。接着形成上晶圆隔离层204，上晶圆隔离层204覆盖通孔V1的侧面和底面。上晶圆隔离层204可为ONO膜层结构，包括依次层叠的氧化硅层204a、氮化硅层204b和氧化硅层204c。
接着，如图2所示，刻蚀通孔V1底部的膜层至暴露出下晶圆金属层103。具体的，依次刻蚀通孔V1底部的的上晶圆隔离层204、上晶圆键合层202、下晶圆键合层105和部分厚度的下晶圆介质层102以及下晶圆阻挡层104至暴露出下晶圆金属层103。上晶圆隔离层的材质204包括氧化硅和/或氮化硅。上晶圆键合层202、下晶圆键合层105和部分厚度的下晶圆介质层102，三者的材质均可包括氧化硅和/或氮化硅。
发明人研究发现，刻蚀通孔V1底部的膜层至暴露出下晶圆金属层103的步骤中，刻蚀通孔V1底部(正下方)的氧化硅和/或氮化硅形成的第一聚合物，与刻蚀下晶圆阻挡层(例如氮化钽)104和下晶圆金属层(例如Cu)103产生的第二聚合物结合在一起，形成非常难以去除(清洗)的含金属化合物的沉积物，含金属的沉积物附着在通孔V1侧壁表面进而底部表面。
由于通孔V1高深宽比的特性，形成通孔V1的刻蚀工艺要求较高的偏置功率(例如1000W～1500W)，在较高偏置功率下会有更多的下晶圆金属层103中的金属粒子溅射到通孔V1的侧壁上而没有被清洗掉。下晶圆金属层103的材质多采用Cu，但是由于Cu具有非常高的电子迁移率，因此活性非常高。溅射到通孔V1的侧壁上的金属粒子(例如Cu粒子)A在后期工艺中很容易逐步渗透到通孔贯穿的各层结构中，导致上晶圆20和下晶圆10构成的器件耐压降低，在晶圆可接受性测试(WAT，Wafer Accept Test)中电压击穿(VBD，Voltage BreakDown)测试失败。
基于上述研究，本发明实施例提供了一种半导体器件的制作方法。以下结合附图和具体实施例对本发明进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需要说明的是，附图均采用非常简化的形式且使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
需说明的是，在两个晶圆堆叠时总有一个晶圆处于上部，一个晶圆处于下部，但本发明并不限定第一晶圆和第二晶圆哪个晶圆必须要放在上方/下方，而是可以互换上下晶圆的位置。在本文中，为了描述简单、方便，只示出了这两个晶圆的一种位置关系，而本领域技术人员均能理解，在本文中描述的所有技术内容也同样适用于“第一晶圆”与“第二晶圆”的位置上下颠倒的情况，此时堆叠式半导体装置的各层的位置关系也相应地上下颠倒。
本发明实施例提供了一种半导体器件的制作方法，如图3所示，包括：
S1、提供一基底，所述基底包括衬底和设置在所述衬底上的介质层，所述介质层中嵌设有金属层以及位于所述衬底与所述介质层之间的阻挡层；
S2、在所述金属层上方的所述衬底远离所述介质层的表面开设通孔，所述通孔至少贯穿所述衬底且未暴露所述阻挡层；
S3、形成隔离层，所述隔离层至少覆盖所述通孔的侧面和底面；
S4、执行第一次刻蚀工艺，刻蚀位于所述通孔底部与所述阻挡层之间的所述隔离层和部分厚度的所述介质层直至暴露出所述阻挡层，所述通孔的侧壁和底部形成有第一聚合物；
S5、去除所述第一聚合物；
S6、执行第二次刻蚀工艺，刻蚀所述阻挡层直至暴露出所述金属层。
下面结合图4至图7介绍本发明一实施例的半导体器件的制作方法的各步骤。
如图4所示，步骤S1中，提供一基底50，所述基底50包括衬底501和设置在所述衬底501上的介质层502，所述介质层502中嵌设有金属层503以及位于所述衬底501与所述介质层502之间的阻挡层504，本实施例中，所述阻挡层504覆盖在所述金属层503上。
如图8所示，所述基底50可以是上下键合的第二晶圆40和第一晶圆30，第二晶圆40包括第二衬底401和设置在第二衬底401一侧的第二键合层402，第二衬底401在远离第二键合层402一侧还设置有第二介质层403，第二介质层403例如为高介电常数(HK)材料层。第一晶圆30包括第一衬底301和设置在第一衬底301一侧的第一介质层302，第一介质层302中嵌设有第一金属层303以及位于第二衬底401与第一介质层302之间的第一阻挡层304，第一阻挡层304可以覆盖在第一金属层303上，第一阻挡层304例如为氮化钽(TaN)层或者钽(Ta)层，也可为氮化钽(TaN)层和钽(Ta)层构成的叠层，第一阻挡层304的厚度例如为15埃～60埃；第一介质层302远离第一衬底301的一侧还设置有第一键合层305。第二晶圆40和第一晶圆30通过第二键合层402面向第一键合层305键合，两晶圆键合后，还可根据需要对第一晶圆30和/或第二晶圆40进行减薄。
继续如图4所示，步骤S2中，在所述金属层503上方的所述衬底501远离所述介质层502的表面开设通孔V3，所述通孔V3至少贯穿所述衬底501且未暴露所述阻挡层504。
步骤S3中，形成隔离层505，所述隔离层505至少覆盖所述通孔V3的侧面和底面，还可覆盖衬底501的上表面。示例性的，隔离层505包括依次层叠的氧化硅层505a、氮化硅层505b和氧化硅层505c的ONO膜层结构。
如图5所示，步骤S4中，执行第一次刻蚀工艺，刻蚀位于所述通孔底部与所述阻挡层504之间的所述隔离层505和部分厚度的所述介质层502直至暴露出所述阻挡层504，所述通孔的侧壁和底部形成有第一聚合物。此刻蚀步骤中，位于通孔V3侧壁的最外层的氧化硅层505c被一定程度的刻蚀损耗。刻蚀中所用的主蚀刻气体通常为四氟化碳(CF4)，其中氟的作用是与二氧化硅或氮化硅反应，产生挥发性的产物；碳的作用是提供聚合物的来源，抑制蚀刻的进行，产生的聚合物附着在通孔V3的侧壁上可以作为保护层，抑制各向同性蚀刻的影响。第一次刻蚀工艺结束后，通孔V3的侧壁和底部会残留一定量的第一聚合物，较多的第一聚合物粒子B聚集在通孔V3底部，残留的聚合物是第一次刻蚀工艺生成的副产物，所述第一聚合物至少包含C、F、O和Si元素。
如图6所示，步骤S5中，去除所述第一聚合物。可采用稀释的氢氟酸湿法去除所述第一聚合物，所述氢氟酸与水比例范围为1:100～1:200。
如图7所示，步骤S6中，执行第二次刻蚀工艺，刻蚀所述阻挡层504直至暴露出所述金属层503。可采用感应耦合等离子(ICP)刻蚀机台执行所述第二次刻蚀工艺，所述刻蚀机台的偏置功率小于500W。第一次刻蚀已经去除通孔V3底面至阻挡层504之间的膜层结构，第二次刻蚀工艺仅需刻蚀通孔V3底部(正下方)的阻挡层504，因此可以采用较低偏置功率刻蚀，降低第二次刻蚀工艺中暴露出金属层503时金属粒子溅射(飞溅)程度。
执行所述第二次刻蚀工艺过程中，所述刻蚀机台中通入N2和H2的混合气体使刻蚀飞溅出的金属粒子疏松。采用N2和H2来使溅射(飞溅)出的金属粒子(例如Cu粒子或Al粒子)变的疏松后续较容易被湿法清洗掉，如果金属粒子被包裹在含C、F、O和Si元素的第一聚合物里面，很难去除。通过步骤S5，去除含C、F、O和Si元素的第一聚合物，避免金属粒子被包裹在含C、F、O和Si元素的第一聚合物里面。所述N2的流量为100sccm～200sccm，所述H2的流量为100sccm～200sccm。执行所述第二次刻蚀工艺之后所述通孔的侧壁和底部形成第二聚合物。
在一示例中，执行第二次刻蚀工艺的刻蚀气体可采用C4F8、CO和Ar的混合气体；在另一示例中，执行第二次刻蚀工艺的刻蚀气体可采用C4F8、H2和Ar的混合气体。执行第二次刻蚀工艺过程中由于刻蚀机台中等离子体的轰击作用，产生较多的第二聚合物，这些第二聚合物堆积在通孔V3的底部和侧壁周围。
本实施例中，阻挡层504例如为氮化钽(TaN)层或者钽(Ta)层，也可为氮化钽(TaN)层和钽(Ta)层构成的叠层，第二聚合物至少包含Ta、C和O元素。
在一示例中，可采用灰化工艺去除所述第二聚合物，所述灰化工艺包含CF4和O2的混合气体，所述灰化工艺温度范围为80℃～100℃，所述灰化工艺功率范围为250W～450W。疏松后的金属粒子可能被包裹在第二聚合物内、或者附着在第二聚合物表面，或者附着在通孔V3表面，也可采用湿法去除所述第二聚合物和飞溅出的所述金属粒子。所述湿法清洗采用硫酸与双氧水混合溶液。清洗完第二聚合物之后，可在通孔V3中形成互连层，所述互连层填充所述通孔V3且与金属层503电连接。图4至图7介绍的实施例的半导体器件的制作方法中，通孔最终暴露出金属层503，通过通孔中填充的互连层，将衬底501的厚度方向一侧(例如下方一侧)的金属层503(电信号)引出至厚度方向的另一侧(例如上方一侧)。
应当理解，本发明中的衬底和介质层(介质层中嵌设有金属层和阻挡层)可位于同一晶圆中；衬底和介质层(介质层中嵌设有金属层和阻挡层)也可分别位于不同晶圆中，且衬底所在的晶圆与介质层(介质层中嵌设有金属层和阻挡层)所在的晶圆(例如通过键合)构成堆叠结构。
应理解，在本文中，“第一”、“第二”等编号只是为了对具有相同名称的各个不同部件或工艺进行区分之用，并不意味着顺序或位置关系等。另外，对于具有相同名称的各个不同部件，例如“第一衬底”和“第二衬底”、“第一介质层”和“第二介质层”等等，并不意味着它们都具有相同的结构或部件。例如，尽管图中未示出，但是在绝大部分情况下，“第一衬底”和“第二衬底”中形成的部件都不一样，衬底的结构也可能不一样。在一些实施方式中，衬底可以为半导体衬底，由适合于半导体装置的任何半导体材料(诸如Si、SiC、SiGe等)制成。在另一些实施方式中，衬底也可以为绝缘体上硅(SOI)、绝缘体上锗硅等各种复合衬底。本领域技术人员均理解衬底不受到任何限制，而是可以根据实际应用进行选择。衬底中可以形成有各种装置(不限于半导体装置)构件(图中未示出)。衬底还可以已经形成有其他层或构件，例如：栅极结构、接触孔、介质层、金属连线和通孔等等。
图1和图2所示的半导体器件的制作方法中，刻蚀通孔V1底部的氧化硅和氮化硅形成的聚合物和刻蚀下晶圆金属层103(例如Cu)产生的聚合物二者结合在一起，形成非常难以去除的含金属化合物的沉积物。
本实施例的半导体器件的制作方法中，分两次逐步刻蚀，并在两次刻蚀工艺中增加去除所述第一聚合物步骤，以去除第一次刻蚀产生的第一聚合物(副产物)，并且第二次刻蚀可以采用较低偏置功率刻蚀，降低了金属层503的金属粒子溅射(飞溅)程度。具体的，执行第一次刻蚀工艺，刻蚀位于所述通孔V3底部与所述阻挡层504之间的隔离层505；执行第二次刻蚀工艺，刻蚀位于所述通孔V3底部(正下方)的阻挡层504至暴露出金属层503；两次刻蚀工艺之间，加入去除第一聚合物步骤，先清除第一次刻蚀后通孔V3中累积的第一聚合物，亦即先去除含C、F、O和Si元素的第一聚合物，避免第一次刻蚀工艺产生的第一聚合物与第二次刻蚀工艺产生的第二聚合物(含金属)二者结合在一起，降低去除聚合物(含金属)的难度。分两次刻蚀工艺进行，第二次刻蚀工艺仅需刻蚀通孔V3底部(正下方)的阻挡层504，因此可以采用较低偏置功率刻蚀，降低了金属层503的金属粒子溅射(飞溅)程度。在没有含C、F、O和Si元素的第一聚合物(已去除)的情况下，采用氮气和氢气来使溅射(飞溅)出的金属粒子变的疏松较容易被湿法清洗掉，刻蚀阻挡层504和金属层503产生的第二聚合物没有与第一次刻蚀工艺产生的第一聚合物结合，第二聚合物也较容易被湿法清洗掉。
执行第二次刻蚀工艺暴露出金属层503，去除第二聚合物之后，可在通孔V3中形成互连层，所述互连层填充所述通孔V3覆盖所述隔离层505，之后执行化学机械研磨工艺，去除隔离层505表面的互连层。所述互连层通过通孔V3与金属层503电连接。所述互连层为导电材料，可以为铜或铜合金，如采用电镀铜方式填充通孔V3。
综上所述，本发明提供一种半导体器件的制作方法，包括：提供一基底，所述基底包括衬底和设置在所述衬底上的介质层，所述介质层中嵌设有金属层以及位于所述衬底与所述介质层之间的阻挡层；在所述金属层上方的所述衬底远离所述介质层的表面开设通孔，所述通孔至少贯穿所述衬底且未暴露所述阻挡层；形成隔离层，所述隔离层至少覆盖所述通孔的侧面和底面；执行第一次刻蚀工艺，刻蚀位于所述通孔底部与所述阻挡层之间的所述隔离层和部分厚度的所述介质层直至暴露出所述阻挡层，所述通孔的侧壁和底部形成有第一聚合物；去除所述第一聚合物；执行第二次刻蚀工艺，刻蚀所述阻挡层直至暴露出所述金属层。
本发明分两次逐步刻蚀，并在两次刻蚀工艺之间去除第一聚合物，避免第一聚合物与第二次刻蚀工艺产生的第二聚合物(含金属)二者结合在一起，降低了第二次刻蚀后去除聚合物(含金属)的难度；并且第二次刻蚀因仅需刻蚀通孔底部的第一阻挡层，所以可以采用较低偏置功率刻蚀，大大降低了第一金属层的金属粒子溅射(飞溅)程度，提高了半导体器件的耐压性能，提高了在晶圆可接受性测试中电压击穿测试项的合格率。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的方法而言，由于与实施例公开的器件相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明权利范围的任何限定，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (10)
1.一种半导体器件的制作方法，其特征在于，包括：
提供一基底，所述基底包括衬底和设置在所述衬底上的介质层，所述介质层中嵌设有金属层以及位于所述衬底与所述介质层之间的阻挡层；
在所述金属层上方的所述衬底远离所述介质层的表面开设通孔，所述通孔至少贯穿所述衬底且未暴露所述阻挡层；
形成隔离层，所述隔离层至少覆盖所述通孔的侧面和底面；
执行第一次刻蚀工艺，刻蚀位于所述通孔底部与所述阻挡层之间的所述隔离层和部分厚度的所述介质层直至暴露出所述阻挡层，所述通孔的侧壁和底部形成有第一聚合物；
去除所述第一聚合物；
执行第二次刻蚀工艺，刻蚀所述阻挡层直至暴露出所述金属层。
2.如权利要求1所述的半导体器件的制作方法，其特征在于，所述第一聚合物至少包含C、F、O和Si元素。
3.如权利要求2所述的半导体器件的制作方法，其特征在于，采用稀释的氢氟酸湿法去除所述第一聚合物，所述氢氟酸与水比例范围为1:100～1:200。
4.如权利要求1所述的半导体器件的制作方法，其特征在于，采用感应耦合等离子刻蚀机台执行所述第二次刻蚀工艺，所述刻蚀机台的偏置功率小于500W。
5.如权利要求4所述的半导体器件的制作方法，其特征在于，执行所述第二次刻蚀工艺过程中，所述刻蚀机台中通入N2和H2的混合气体使刻蚀飞溅出的金属粒子疏松。
6.如权利要求5所述的半导体器件的制作方法，其特征在于，所述N2的流量为100sccm～200sccm，所述H2的流量为100sccm～200sccm。
7.如权利要求1所述的半导体器件的制作方法，其特征在于，执行所述第二次刻蚀工艺之后所述通孔的侧壁和底部形成第二聚合物。
8.如权利要求7所述的半导体器件的制作方法，其特征在于，采用灰化工艺去除所述第二聚合物，所述灰化工艺包含CF4和O2的混合气体，所述灰化工艺温度范围为80℃～100℃，所述灰化工艺功率范围为250W～450W。
9.如权利要求7所述的半导体器件的制作方法，其特征在于，采用湿法去除所述第二聚合物和飞溅出的所述金属粒子。
10.如权利要求9所述的半导体器件的制作方法，其特征在于，所述湿法清洗采用硫酸与双氧水混合溶液。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111466636.1A CN114284204A (zh) | 2021-12-03 | 2021-12-03 | 半导体器件的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111466636.1A CN114284204A (zh) | 2021-12-03 | 2021-12-03 | 半导体器件的制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114284204A true CN114284204A (zh) | 2022-04-05 |
Family
ID=80870676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111466636.1A Pending CN114284204A (zh) | 2021-12-03 | 2021-12-03 | 半导体器件的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114284204A (zh) |
-
2021
- 2021-12-03 CN CN202111466636.1A patent/CN114284204A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10879178B2 (en) | Electrically conductive laminate structures | |
| JP6014354B2 (ja) | 半導体装置の製造方法 | |
| US9472504B2 (en) | Semiconductor having a high aspect ratio via | |
| JP5497756B2 (ja) | 半導体素子の製造方法および半導体素子 | |
| US7319271B2 (en) | Semiconductor device | |
| US8466055B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| US9543234B2 (en) | In-situ formation of silicon and tantalum containing barrier | |
| CN108074910A (zh) | 半导体器件及其制造方法 | |
| US6117793A (en) | Using silicide cap as an etch stop for multilayer metal process and structures so formed | |
| JP2009088269A (ja) | 半導体装置、およびその製造方法 | |
| CN107680932B (zh) | 互连结构及其制造方法 | |
| US7579258B2 (en) | Semiconductor interconnect having adjacent reservoir for bonding and method for formation | |
| US6881661B2 (en) | Manufacturing method of semiconductor device | |
| CN114284204A (zh) | 半导体器件的制作方法 | |
| US20220319958A1 (en) | Semiconductor structure, manufacturing method of semiconductor structure and stacked structure | |
| JP2009004633A (ja) | 多層配線構造および製造方法 | |
| JP2006351732A (ja) | 半導体装置の製造方法 | |
| US20080057727A1 (en) | Method of manufacturing a semiconductor device | |
| CN108091640B (zh) | 集成电容器及其形成方法 | |
| JP2003086679A (ja) | 集積回路装置およびその製造方法 | |
| CN111446204B (zh) | 半导体结构及其形成方法 | |
| JP3746231B2 (ja) | ビアボトムの絶縁膜の除去方法及び半導体装置の製造方法 | |
| CN117059565A (zh) | 封装方法 | |
| KR20020032698A (ko) | 반도체 소자의 구리 배선 형성 방법 | |
| KR20090068404A (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |