CN114284168A - 氮氧化硅栅介质层的测量方法及半导体器件的制造方法 - Google Patents

氮氧化硅栅介质层的测量方法及半导体器件的制造方法 Download PDF

Info

Publication number
CN114284168A
CN114284168A CN202210214057.6A CN202210214057A CN114284168A CN 114284168 A CN114284168 A CN 114284168A CN 202210214057 A CN202210214057 A CN 202210214057A CN 114284168 A CN114284168 A CN 114284168A
Authority
CN
China
Prior art keywords
dielectric layer
gate dielectric
silicon oxynitride
oxynitride gate
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202210214057.6A
Other languages
English (en)
Other versions
CN114284168B (zh
Inventor
王胜林
张志敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuexin Semiconductor Technology Co.,Ltd.
Original Assignee
Guangzhou Yuexin Semiconductor Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Yuexin Semiconductor Technology Co Ltd filed Critical Guangzhou Yuexin Semiconductor Technology Co Ltd
Priority to CN202210214057.6A priority Critical patent/CN114284168B/zh
Publication of CN114284168A publication Critical patent/CN114284168A/zh
Application granted granted Critical
Publication of CN114284168B publication Critical patent/CN114284168B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供一种氮氧化硅栅介质层的测量方法及半导体器件的制造方法,所述氮氧化硅栅介质层的测量方法包括:提供一衬底,衬底上形成有氮氧化硅栅介质层;获取氮氧化硅栅介质层的氮含量,并基于氮含量与氮氧化硅栅介质层厚度的补偿关系,得到有氮氧化硅栅介质层在氮含量下的补偿系数;利用氮氧化硅栅介质层的第一厚度及补偿系数及,获取氮氧化硅栅介质层的第二厚度,并以第二厚度作为氮氧化硅栅介质层的实际厚度。本发明中,通过氮含量与氮氧化硅栅介质层厚度的补偿关系,利用氮氧化硅栅介质层的氮含量获取其补偿系数,并结合其利用椭偏仪获得第一厚度,从而准确且及时获得氮氧化硅栅介质层的实际厚度。

Description

氮氧化硅栅介质层的测量方法及半导体器件的制造方法
技术领域
本发明涉及半导体技术领域,特别涉及一种氮氧化硅栅介质层的测量方法及半导体器件的制造方法。
背景技术
为抑制或避免短沟道效应(Short Channel Effect,SCE),业内通常采用氮氧化硅栅介质层代替传统的氧化硅栅介质层。
其中,氮氧化硅栅介质层的厚度对半导体器件至关重要,将直接决定晶体管的阈值电压、有效迁移率和器件的可靠性,进而影响半导体器件的质量及良率。
然而,在利用椭偏仪测量氮氧化硅栅介质层的厚度时,其所获得厚度往往与后续形成栅极结构后测得的厚度(实际厚度)具有较为明显的差异,从而不利用于氮氧化硅栅介质层的厚度测量及制程监控。
发明内容
本发明的目的在于提供一种氮氧化硅栅介质层的测量方法及半导体器件的制造方法,用于准确且及时获得氮氧化硅栅介质层的实际厚度。
为解决上述技术问题,本发明提供一种氮氧化硅栅介质层的测量方法,包括:提供一衬底,所述衬底上形成有氮氧化硅栅介质层,并利用椭偏仪测量得到所述氮氧化硅栅介质层的第一厚度;获取所述氮氧化硅栅介质层的氮含量;将所述氮氧化硅栅介质层视为氧化硅与氮化硅的混合体,以获得所述混合体中氮化硅的含量对所述第一厚度的补偿关系,并利用所述氮含量及所述补偿关系得到所述氮含量对所述第一厚度的补偿系数;利用所述氮氧化硅栅介质层的第一厚度及补偿系数,获取所述氮氧化硅栅介质层的第二厚度,并以所述第二厚度作为所述氮氧化硅栅介质层的实际厚度。
可选的,在所述衬底上形成氮氧化硅栅介质层的步骤包括:在所述衬底上形成氧化硅层;对所述氧化硅层进行氮注入以形成所述氮氧化硅栅介质层;以及,对所述氮氧化硅栅介质层进行退火处理。
可选的,对所述氧化硅层进行氮注入的工艺为去耦等离子体氮化工艺。
可选的,基于氮氧化硅栅介质层的氮注入时间与氮含量的数据关系,利用所述氮氧化硅栅介质层的氮注入时间获取所述氮氧化硅栅介质层的氮含量。
可选的,利用X射线光电子光谱术获取所述氮氧化硅栅介质层的氮含量。
可选的,结合二元合金理论模型,将所述氮氧化硅栅介质层视为氧化硅与氮化硅的混合体,利用测量所述第一厚度与测量所述混合体时光程不变的原理,获得所述混合体中氮化硅的含量对所述混合体的厚度的影响,以所述氮含量和所述混合体的厚度与所述第一厚度的差异的关系作为所述补偿关系,并得到所述补偿系数k:
Figure 170457DEST_PATH_IMAGE002
其中,k为所述氮氧化硅栅介质层的补偿系数,x为所述氮氧化硅栅介质层的氮含量。
可选的,所述氮氧化硅栅介质层的第二厚度D为:
D=d*(1-k),
其中,d为所述氮氧化硅栅介质层的第一厚度,k为所述氮氧化硅栅介质层的补偿系数。
可选的,利用测量氧化硅厚度的参数在椭偏仪上测量所述氮氧化硅栅介质层以获得所述第一厚度。
可选的,所述氮氧化硅栅介质层的第一厚度为10埃~30埃,所述氮氧化硅栅介质层的氮含量为2%~25%。
基于本发明的另一方面,本实施例还提供一种半导体器件的制造方法,包括:提供一衬底,在所述衬底上形成氮氧化硅栅介质层;以及,采用如上述的氮氧化硅栅介质层的测量方法得到所述氮氧化硅栅介质层的实际厚度。
综上所述,本发明提供的氮氧化硅栅介质层的测量方法及半导体器件的制造方法,基于氮含量对氮氧化硅栅介质层的厚度测量的补偿关系,通过氮氧化硅栅介质层的氮含量获取其补偿系数,并结合其利用椭偏仪获得的第一厚度,从而准确且及时获得氮氧化硅栅介质层的实际厚度。
附图说明
本领域的普通技术人员应当理解,提供的附图用于更好地理解本发明,而不对本发明的范围构成任何限定。
图1为本申请实施例提供的氮氧化硅栅介质层的测量方法的流程图。
图2a为本申请实施例提供的基于折射率的类似二元合金模型。
图2b为本申请实施例提供的第一厚度及实际厚度的测试示意图。
附图中:10-衬底。
具体实施方式
为使本发明的目的、优点和特征更加清楚,以下结合附图和具体实施例对本发明作进一步详细说明。需说明的是,附图均采用非常简化的形式且未按比例绘制,仅用以方便、明晰地辅助说明本发明实施例的目的。此外,附图所展示的结构往往是实际结构的一部分。特别的,各附图需要展示的侧重点不同,有时会采用不同的比例。
如在本发明中所使用的,单数形式“一”、“一个”以及“该”包括复数对象,术语“或”通常是以包括“和/或”的含义而进行使用的,术语“若干”通常是以包括“至少一个”的含义而进行使用的,术语“至少两个”通常是以包括“两个或两个以上”的含义而进行使用的,此外,术语“第一”、“第二”、“第三”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括一个或者至少两个该特征,除非内容另外明确指出外。
图1为本申请实施例提供的氮氧化硅栅介质层的测量方法的流程图。
如图1所示,本实施例提供的氮氧化硅栅介质层的测量方法,包括:
S01:提供一衬底,所述衬底上形成有氮氧化硅栅介质层,并利用椭偏仪测量得到所述氮氧化硅栅介质层的第一厚度;
S02:获取所述氮氧化硅栅介质层的氮含量;
S03:将所述氮氧化硅栅介质层视为氧化硅与氮化硅的混合体,以获得所述混合体中氮化硅的含量对所述第一厚度的补偿关系,并利用所述氮含量及所述补偿关系得到所述氮含量对所述第一厚度的补偿系数;
S04:利用所述氮氧化硅栅介质层的第一厚度及补偿系数,获取所述氮氧化硅栅介质层的第二厚度,并以所述第二厚度作为所述氮氧化硅栅介质层的实际厚度。
其中,在衬底上形成氮氧化硅栅介质层以形成场效应晶体管,可例如用于制造逻辑器件、存储器件、图像传感器件等,本实施例并不以利用氮氧化硅栅介质层所形成的器件的类型为限制。
下面将结合流程图对氮氧化硅栅介质层的测量方法进行详细介绍。
首先,执行步骤S01,提供一衬底,衬底上形成有氮氧化硅栅介质层,并利用椭偏仪测量得到氮氧化硅栅介质层的第一厚度。
具体的,在衬底上形成氮氧化硅栅介质层的步骤可例如包括:
S011:在衬底上形成氧化硅层;
S012:对氧化硅层进行氮注入以形成氮氧化硅栅介质层;以及,
S013:对氮氧化硅栅介质层进行退火处理。
在步骤S011中,衬底的材料可为本领域技术人员所熟知的任意合适的半导体材料,例如硅、碳化硅或绝缘体上硅(SOI)等。在本实施例中以衬底的材质为硅为例加以说明。在对衬底表面进行预处理后,可通过原位水蒸气氧化方法(In-situ Steam Generation,ISSG)或快速热氧化方法(Rapid Thermal Oxidation,RTO)形成例如厚度为10埃~30埃的氧化硅层(二氧化硅层),以便后续形成氮氧化硅栅介质层。在本实施例中,可采用原位水蒸气氧化方法形成氧化硅层,其工艺气体可例如为N2O/H2,或者O2/H2
在步骤S012中,可例如利用去耦等离子体氮化工艺(Decoupled PlasmaNitridation,DPN)对氧化硅层进行氮注入,以形成(转化)为氮氧化硅栅介质层,其氮注入的氮源可例如为NO、N2O或NH3
在步骤S013中,可例如采用(Rapid Thermal Process,RTP)工艺对氮氧化硅栅介质层进行退火处理,以修复注入损伤及防止表面的氮原子挥发。
在形成氮氧化硅栅介质层后,可利用椭偏仪(椭圆偏振仪)对氮氧化硅栅介质层按照测量氧化硅膜层的参数进行厚度测量,得到第一厚度d。需要说明的是,利用上述方法获得氧化硅栅介质层的第一厚度并不是氮氧化硅栅介质层的精确厚度,而且,上述第一厚度也难以满足栅极结构对栅介质层的厚度控制越来越高的要求。以技术节点在90纳至28纳米的制程为例,氮氧化硅栅介质层的厚度可例如为10埃~30埃,其制程对氮氧化硅栅介质层的厚度控制要求在1埃以下,而准确且及时测量氮氧化硅栅介质层则是控制厚度的重要前提。
接着,执行步骤S02及步骤S03,获取氮氧化硅栅介质层的氮含量,将氮氧化硅栅介质层视为氧化硅与氮化硅的混合体,以获得混合体中氮化硅的含量对第一厚度的补偿关系,并利用氮含量及补偿关系得到氮含量对第一厚度的补偿系数。
针对上述直接利用椭偏仪测得的氮氧化硅栅介质层的第一厚度,经发明人多次试验后发现,其测量的不确定性(准确性)还与形成该氮氧化硅栅介质层的氮含量具有一定相关性:氮氧化硅栅介质层的氮含量越高,其实际厚度相较于第一厚度越小。进一步的,发明人还发现,所形成的氮氧化硅栅介质层在实际中也并非是均质薄膜,例如氮氧化硅栅介质层的氮含量的峰值位于其表面,并且该峰值远比氮氧化硅栅介质层与衬底的界面的氮含量大(例如大4-6个数量级)。换言之,由于氮氧化硅栅介质层中不同区域折射率(材质的不同影响折射率)的相互耦合,导致在第一厚度的计算中,将部分折射率(氮含量)的变化计算为厚度的变化,进而产生较大的计算误差。
据此,如图2a所示,发明人结合(类比、借鉴)二元合金模型,将形成的氮氧化硅栅介质层视为氧化硅与氮化硅的混合体(固溶体),横坐标表示氮化硅在混合体中的含量(比例),纵坐标表示两者混合的结果(折射率),基于在第一厚度(椭偏仪以二氧化硅的参数测量)的测量中以及在借鉴二元合金理论模型(混合体)的厚度测量(虚拟测试,并未实际测量)中光程不变的原理,获得混合体中氮化硅的含量对第一厚度及混合体的厚度的影响,即建立以氮含量和混合体的厚度与第一厚度的差异的关系作为补偿关系。应理解,椭偏仪是基于氮氧化硅栅介质层的折射率计算膜层的第一厚度,当其折射率偏小时,其计算得到的第一厚度偏大,从而使得氮氧化硅栅介质层的的第一厚度相较于其实际厚度偏大。
其具体建立氮含量与氮氧化硅栅介质层测量厚度的补偿关系的过程可例如:
S021:将氮氧化硅栅介质层表示成(Si3N4a(SiO21-a,其中,a为利用二元合金理论模型近似的混合体中Si3N4的含量(个数),a=0.75*x/(1-x)(近似),x为氮氧化硅栅介质层的氮含量(氮原子个数的比例),可利用SIMS(二次离子质谱仪)或者XPS(X光电子能谱仪)获取氮氧化硅栅介质层的氮含量;
S022:基于(类比)二元合金模型,结合椭偏仪的测量原理,获得补偿系数k:
Figure 687020DEST_PATH_IMAGE002
在步骤S021中,还可根据形成氮氧化硅栅介质层中氮注入工艺参数与氮氧化硅栅介质层中氮含量的对应关系,较快的获取氮氧化硅栅介质层的氮含量。以利用耦等离子体氮化工艺对氧化硅层进行氮注入为例,在其他工艺条件不变的情况下,可利用氮注入时间控制氮氧化硅栅介质层的氮含量,由此,即可通过氮注入时间获取氮氧化硅栅介质层的氮含量。在本实施例中,氮氧化硅栅介质层的氮含量为2%~25%。
在步骤S022中,如图2b所示,AA表示第一厚度的测量模型,BB表示本实施(实际厚度)的测量模型,其具体推演过程可例如:
Figure 589861DEST_PATH_IMAGE003
Figure 468955DEST_PATH_IMAGE004
Figure 785667DEST_PATH_IMAGE005
Figure 38794DEST_PATH_IMAGE006
其中,
Figure 341730DEST_PATH_IMAGE007
为利用椭偏仪测量氮氧化硅栅介质层获得的第一厚度,
Figure 137648DEST_PATH_IMAGE008
为 氮氧化硅栅介质层的实际厚度(第二厚度),
Figure 15474DEST_PATH_IMAGE009
为第一厚度与实际厚度的差值,
Figure 255699DEST_PATH_IMAGE010
为氮 化硅的折射率(1.96),
Figure 486960DEST_PATH_IMAGE011
为氧化硅的折射率(1.46),
Figure 262018DEST_PATH_IMAGE012
为氮氧化硅栅介质层中氧化硅 的厚度,
Figure 186111DEST_PATH_IMAGE013
为氮氧化硅栅介质层中氮化硅的厚度,
Figure 164563DEST_PATH_IMAGE014
为氮氧化硅栅介质层中氮化硅 的体积,
Figure 324149DEST_PATH_IMAGE015
为氮氧化硅栅介质层中氧化硅的体积,RI表示折射率,
Figure 563500DEST_PATH_IMAGE016
为氮化硅的相对 分子质量(140),
Figure 533861DEST_PATH_IMAGE017
为氧化硅的相对分子质量(60),
Figure 124243DEST_PATH_IMAGE018
为氮化硅的密度(例如3.2g/ cm3),
Figure 821940DEST_PATH_IMAGE019
为氧化硅的密度(例如2.2g/cm3)。
特别的,在实际计算中,还可通过将a=0.75*x/(1-x)以及
Figure 56744DEST_PATH_IMAGE020
, 进一步化简得到
Figure 181694DEST_PATH_IMAGE021
,即
Figure 259372DEST_PATH_IMAGE022
在获得上述氮含量与氮氧化硅栅介质层厚度的补偿关系后,还可利用氮含量与氮氧化硅栅介质层的第一厚度及实际厚度的历史数据进行验证,或者专门设计相关试验进行验证。在本实施例中,通过仅改变氮注入时间以形成不同氮含量的氮氧化硅栅介质层,再利用椭偏仪测得第一厚度,接着,在氮氧化硅栅介质层上形成栅极导电层,并利用C-V法(与后续WAT中测试栅氧电性厚度相同)获取氮氧化硅栅介质层的实际厚度。其测量数据可例如下表:
表一为氮氧化硅栅介质层厚度验证数据
Figure 242984DEST_PATH_IMAGE023
如表一所示,利用前述补偿关系计算获得的厚度与C-V法获得的厚度的厚度差异小于0.3埃,可满足氮氧化硅栅介质层的厚度控制(厚度测量)的要求。应理解,相较于本实施例提供的方法,采用C-V法虽然也可获得较为准确的氮氧化硅栅介质层的实际厚度,但其获得实际厚度的及时性远不能满足在线监控氮氧化硅栅介质层的厚度的要求。
接着,执行步骤S03,利用氮氧化硅栅介质层的第一厚度及补偿系数,获取氮氧化硅栅介质层的第二厚度,并以第二厚度作为氮氧化硅栅介质层的实际厚度。
氮氧化硅栅介质层的第二厚度D为:
D=d*(1-k)
其中,d为氮氧化硅栅介质层的第一厚度,k为氮氧化硅栅介质层的补偿系数。
在具体实施时,还可将不同产品(器件)的氮氧化硅栅介质层的氮含量及对应的补偿系数等数据导入椭偏仪,在椭偏仪获取氮氧化硅栅介质层的第一厚度后直接输出对应的第二厚度,以便于测量及监控。
在实际批量生产中,在某一产品的氮氧化硅栅介质层的氮含量稳定(该工艺相对稳定)的情况下,可将补偿系数K可视为一固定值,通过上述方法得到氮氧化硅栅介质层的较为准确的实际厚度,从而可以对氮氧化硅栅介质层的实际厚度进行准确及时监控,使其处于工艺控制范围内。当然,本实施例提供的方法还特别适用于Fab同时跑货多种产品时的氮氧化硅栅介质层的厚度测量。
本实施例还提供一种半导体器件的制造方法,包括:
提供一衬底,在所述衬底上形成氮氧化硅栅介质层;以及,
采用如上述的氮氧化硅栅介质层的测量方法得到所述氮氧化硅栅介质层的实际厚度。
在本实施例中,通过准确且及时地获取氮氧化硅栅介质层的实际厚度,以达到对氮氧化硅栅介质层的厚度较佳的控制效果,从而提高制造具有氮氧化硅栅介质层的半导体器件的良率。
综上所述,本发明提供的氮氧化硅栅介质层的测量方法及半导体器件的制造方法,基于氮含量对氮氧化硅栅介质层的厚度测量的补偿关系,通过氮氧化硅栅介质层的氮含量获取其补偿系数,并结合其利用椭偏仪获得的第一厚度,从而准确且及时获得氮氧化硅栅介质层的实际厚度。
上述描述仅是对本发明较佳实施例的描述,并非对本发明范围的任何限定,本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。

Claims (10)

1.一种氮氧化硅栅介质层的测量方法,其特征在于,包括:
提供一衬底,所述衬底上形成有氮氧化硅栅介质层,并利用椭偏仪测量得到所述氮氧化硅栅介质层的第一厚度;
获取所述氮氧化硅栅介质层的氮含量;
将所述氮氧化硅栅介质层视为氧化硅与氮化硅的混合体,以获得所述混合体中氮化硅的含量对所述第一厚度的补偿关系,并利用所述氮含量及所述补偿关系得到所述氮含量对所述第一厚度的补偿系数;
利用所述氮氧化硅栅介质层的第一厚度及补偿系数,获取所述氮氧化硅栅介质层的第二厚度,并以所述第二厚度作为所述氮氧化硅栅介质层的实际厚度。
2.根据权利要求1所述的氮氧化硅栅介质层的测量方法,其特征在于,在所述衬底上形成氮氧化硅栅介质层的步骤包括:
在所述衬底上形成氧化硅层;
对所述氧化硅层进行氮注入以形成所述氮氧化硅栅介质层;以及,
对所述氮氧化硅栅介质层进行退火处理。
3.根据权利要求2所述的氮氧化硅栅介质层的测量方法,其特征在于,对所述氧化硅层进行氮注入的工艺为去耦等离子体氮化工艺。
4.根据权利要求3所述的氮氧化硅栅介质层的测量方法,其特征在于,基于氮氧化硅栅介质层的氮注入时间与氮含量的数据关系,利用所述氮氧化硅栅介质层的氮注入时间获取所述氮氧化硅栅介质层的氮含量。
5.根据权利要求1或2所述的氮氧化硅栅介质层的测量方法,其特征在于,利用X射线光电子光谱术获取所述氮氧化硅栅介质层的氮含量。
6.根据权利要求1所述的氮氧化硅栅介质层的测量方法,其特征在于,结合二元合金理论模型,将所述氮氧化硅栅介质层视为氧化硅与氮化硅的混合体,利用测量所述第一厚度与测量所述混合体时光程不变的原理,获得所述混合体中氮化硅的含量对所述混合体的厚度的影响,以所述氮含量和所述混合体的厚度与所述第一厚度的差异的关系作为所述补偿关系,并得到所述补偿系数k:
Figure DEST_PATH_IMAGE002
其中,k为所述氮氧化硅栅介质层的补偿系数,x为所述氮氧化硅栅介质层的氮含量。
7.根据权利要求6所述的氮氧化硅栅介质层的测量方法,其特征在于,所述氮氧化硅栅介质层的第二厚度D为:
D=d*(1-k)
其中,d为所述氮氧化硅栅介质层的第一厚度,k为所述氮氧化硅栅介质层的补偿系数。
8.根据权利要求1所述的氮氧化硅栅介质层的测量方法,其特征在于,利用测量氧化硅厚度的参数在椭偏仪上测量所述氮氧化硅栅介质层以获得所述第一厚度。
9.根据权利要求1所述的氮氧化硅栅介质层的测量方法,其特征在于,所述氮氧化硅栅介质层的第一厚度为10埃~30埃,所述氮氧化硅栅介质层的氮含量为2%~25%。
10.一种半导体器件的制造方法,其特征在于,包括:
提供一衬底,在所述衬底上形成氮氧化硅栅介质层;以及,
采用如权利要求1至9任一项所述的氮氧化硅栅介质层的测量方法得到所述氮氧化硅栅介质层的实际厚度。
CN202210214057.6A 2022-03-07 2022-03-07 氮氧化硅栅介质层的测量方法及半导体器件的制造方法 Active CN114284168B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202210214057.6A CN114284168B (zh) 2022-03-07 2022-03-07 氮氧化硅栅介质层的测量方法及半导体器件的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210214057.6A CN114284168B (zh) 2022-03-07 2022-03-07 氮氧化硅栅介质层的测量方法及半导体器件的制造方法

Publications (2)

Publication Number Publication Date
CN114284168A true CN114284168A (zh) 2022-04-05
CN114284168B CN114284168B (zh) 2022-05-31

Family

ID=80882220

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210214057.6A Active CN114284168B (zh) 2022-03-07 2022-03-07 氮氧化硅栅介质层的测量方法及半导体器件的制造方法

Country Status (1)

Country Link
CN (1) CN114284168B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU2003299876A1 (en) * 2003-03-31 2004-11-19 Advanced Micro Devices, Inc. Compensation for heterogeneous nitrogen concentration in a nitrided silicon oxide layer
TW200502528A (en) * 2002-12-27 2005-01-16 Physical Electronics Ind Inc Nondestructive characterization of thin films using measured basis spectra and/or based on acquired spectrum
US7103484B1 (en) * 2003-10-31 2006-09-05 Kla-Tencor Technologies Corp. Non-contact methods for measuring electrical thickness and determining nitrogen content of insulating films
CN103426784A (zh) * 2012-05-24 2013-12-04 上海宏力半导体制造有限公司 超薄栅极氮氧化硅薄膜的氮含量测量方法
CN105355595A (zh) * 2015-11-25 2016-02-24 上海华虹宏力半导体制造有限公司 半导体器件的形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200502528A (en) * 2002-12-27 2005-01-16 Physical Electronics Ind Inc Nondestructive characterization of thin films using measured basis spectra and/or based on acquired spectrum
AU2003299876A1 (en) * 2003-03-31 2004-11-19 Advanced Micro Devices, Inc. Compensation for heterogeneous nitrogen concentration in a nitrided silicon oxide layer
US7103484B1 (en) * 2003-10-31 2006-09-05 Kla-Tencor Technologies Corp. Non-contact methods for measuring electrical thickness and determining nitrogen content of insulating films
CN103426784A (zh) * 2012-05-24 2013-12-04 上海宏力半导体制造有限公司 超薄栅极氮氧化硅薄膜的氮含量测量方法
CN105355595A (zh) * 2015-11-25 2016-02-24 上海华虹宏力半导体制造有限公司 半导体器件的形成方法

Also Published As

Publication number Publication date
CN114284168B (zh) 2022-05-31

Similar Documents

Publication Publication Date Title
US7103484B1 (en) Non-contact methods for measuring electrical thickness and determining nitrogen content of insulating films
US7456110B2 (en) Method and apparatus for controlling etch selectivity
US7572052B2 (en) Method for monitoring and calibrating temperature in semiconductor processing chambers
EP2273539B1 (en) Method for formation of oxide film for silicon wafer
US6465265B2 (en) Analysis of interface layer characteristics
US6313466B1 (en) Method for determining nitrogen concentration in a film of nitrided oxide material
CN114284168B (zh) 氮氧化硅栅介质层的测量方法及半导体器件的制造方法
US7075318B1 (en) Methods for imperfect insulating film electrical thickness/capacitance measurement
US7033846B2 (en) Method for manufacturing semiconductor devices by monitoring nitrogen bearing species in gate oxide layer
CN110364449B (zh) 栅氧掺氮退火温度的监控方法
JP2001332723A (ja) 半導体装置の製造方法
US6303397B1 (en) Method for benchmarking thin film measurement tools
CN114068343B (zh) 栅介质层的厚度的监控方法
US6472236B1 (en) Determination of effective oxide thickness of a plurality of dielectric materials in a MOS stack
CN108180879B (zh) 超薄二氧化硅薄膜样片的定值方法
US6821892B1 (en) Intelligent wet etching tool as a function of chemical concentration, temperature and film loss
US6830943B1 (en) Thin film CMOS calibration standard having protective cover layer
JP2009099745A (ja) 半導体装置の生産管理装置及び生産管理方法
EP2549224A1 (en) Methods for improving integrated photonic device uniformity
US7459913B2 (en) Methods for the determination of film continuity and growth modes in thin dielectric films
Yoshida et al. A Novel Non-Destructive Characterization Method of Electronic Properties of Pre-and Post-Processing Silicon Surfaces Based on Ultrahigh-Vacuum Contactless Capacitance-Voltage Measurements
JP2004507878A (ja) 酸化膜電荷測定装置を監視ならびに較正するデバイスおよびその方法
JP2003163213A (ja) 半導体装置の製造方法
US6531411B1 (en) Surface roughness improvement of SIMOX substrates by controlling orientation of angle of starting material
JP3441355B2 (ja) 半導体装置の酸化膜厚さ標準試料の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP01 Change in the name or title of a patent holder

Address after: No. 28, Fenghuang 5th Road, Zhongxin Guangzhou Knowledge City, Huangpu District, Guangzhou, Guangdong 510000

Patentee after: Yuexin Semiconductor Technology Co.,Ltd.

Address before: No. 28, Fenghuang 5th Road, Zhongxin Guangzhou Knowledge City, Huangpu District, Guangzhou, Guangdong 510000

Patentee before: Guangzhou Yuexin Semiconductor Technology Co.,Ltd.

CP01 Change in the name or title of a patent holder