CN114280902B - 对准标记的制作方法及半导体器件的制作方法 - Google Patents
对准标记的制作方法及半导体器件的制作方法 Download PDFInfo
- Publication number
- CN114280902B CN114280902B CN202111484699.XA CN202111484699A CN114280902B CN 114280902 B CN114280902 B CN 114280902B CN 202111484699 A CN202111484699 A CN 202111484699A CN 114280902 B CN114280902 B CN 114280902B
- Authority
- CN
- China
- Prior art keywords
- mark
- pattern
- photoetching
- alignment
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 97
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 48
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 238000001259 photo etching Methods 0.000 claims abstract description 142
- 238000005259 measurement Methods 0.000 claims description 131
- 238000001459 lithography Methods 0.000 claims description 65
- 238000000206 photolithography Methods 0.000 claims description 38
- 238000005530 etching Methods 0.000 claims description 14
- 235000012431 wafers Nutrition 0.000 description 180
- 229920002120 photoresistant polymer Polymers 0.000 description 16
- 230000000149 penetrating effect Effects 0.000 description 5
- 238000004364 calculation method Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
本发明提供一种对准标记的制作方法及半导体器件的制作方法，提供相键合的上层晶圆和下层晶圆，上层晶圆靠近下层晶圆的一面和/或下层晶圆靠近上层晶圆的一面形成有第一光刻标识图形；形成第二光刻标识图形于上层晶圆的远离下层晶圆的一面；采用一量测机台识别第一光刻标识图形，以获得第二光刻标识图形和第一光刻标识图形之间的第一对准偏差；形成第三光刻标识图形于上层晶圆的远离下层晶圆的一面；其中，以第二光刻标识图形进行光刻工艺的对准，且将第一对准偏差补偿至光刻工艺中。本发明的技术方案使得上层晶圆的厚度不受限制的同时，还能提高工艺精度。
Description
技术领域
本发明涉及半导体集成电路制造领域，特别涉及一种对准标记的制作方法及半导体器件的制作方法。
背景技术
在三维堆栈技术应用场景里，需要先将两片/多片晶圆面对面的堆叠在一起，再在上层晶圆的背面制作图形。其中，在上层晶圆的背面制作图形时，光刻曝光时需要穿透上层晶圆，以识别上层晶圆正面的对准标识图形；若上层晶圆太厚，那么，曝光机台将无法识别到上层晶圆正面的对准标识图形，导致上层晶圆背面的光刻制程无法进行，从而限制了上层晶圆的厚度范围，进而限制了三维堆栈技术在某些领域的应用。
因此，如何在避免限制上层晶圆厚度范围的同时，还能进行上层晶圆背面的光刻制程是目前亟需解决的问题。
发明内容
本发明的目的在于提供一种对准标记的制作方法及半导体器件的制作方法，使得上层晶圆的厚度不受限制的同时，还能提高制作位于上层晶圆的远离下层晶圆的一面的半导体器件所需的膜层结构的工艺精度。
为实现上述目的，本发明提供了一种对准标记的制作方法，包括：
提供相键合的上层晶圆和下层晶圆，所述上层晶圆靠近所述下层晶圆的一面和/或所述下层晶圆靠近所述上层晶圆的一面形成有第一光刻标识图形；
形成第二光刻标识图形于所述上层晶圆的远离所述下层晶圆的一面；
采用一量测机台识别所述第一光刻标识图形，以获得所述第二光刻标识图形和所述第一光刻标识图形之间的第一对准偏差；以及，
执行光刻和刻蚀工艺，以形成第三光刻标识图形于所述上层晶圆的远离所述下层晶圆的一面；其中，以所述第二光刻标识图形进行所述光刻工艺的对准，且将所述第一对准偏差补偿至所述光刻工艺中。
可选地，获得所述第二光刻标识图形和所述第一光刻标识图形之间的所述第一对准偏差的步骤包括：
采用所述量测机台识别所述第一光刻标识图形和所述第二光刻标识图形；
采用所述量测机台量测所述第一光刻标识图形和所述第二光刻标识图形之间的偏差，以作为所述第一对准偏差。
可选地，所述第三光刻标识图形与所述第一光刻标识图形之间的第二对准偏差在设定规格内，所述设定规格大于或等于1μm，所述上层晶圆靠近所述下层晶圆的一面和/或所述下层晶圆靠近所述上层晶圆的一面还形成有刻度图形，所述第一光刻标识图形、所述第二光刻标识图形和所述第三光刻标识图形位于所述刻度图形的范围内；获得所述第二光刻标识图形和所述第一光刻标识图形之间的所述第一对准偏差的步骤包括：
采用所述量测机台识别所述第一光刻标识图形、所述第二光刻标识图形和所述刻度图形；
分别读取所述第一光刻标识图形和所述第二光刻标识图形在所述刻度图形上的第一坐标和第二坐标，并根据所述第一坐标和所述第二坐标计算获得所述第一对准偏差。
可选地，形成所述第三光刻标识图形于所述上层晶圆的远离所述下层晶圆的一面之后，所述对准标记的制作方法还包括：
采用所述量测机台识别所述第一光刻标识图形、所述第三光刻标识图形和所述刻度图形；
读取所述第一光刻标识图形和所述第三光刻标识图形在所述刻度图形上的第一坐标和第三坐标，并根据所述第一坐标和所述第三坐标计算获得所述第二对准偏差。
可选地，所述第一光刻标识图形、所述第二光刻标识图形和所述第三光刻标识图形为中心对称图形。
可选地，所述第一光刻标识图形包括偏差已知的第一对准标识和第一量测标识，所述第二光刻标识图形包括偏差已知的第二对准标识和第二量测标识，所述第三光刻标识图形包括偏差已知的第三对准标识和第三量测标识。
可选地，获得所述第二光刻标识图形和所述第一光刻标识图形之间的所述第一对准偏差的步骤包括：
采用所述量测机台识别所述第一量测标识和所述第二量测标识；
采用所述量测机台量测所述第一量测标识和所述第二量测标识之间的偏差，并对所述第一量测标识和所述第二量测标识之间的偏差、所述第一对准标识和所述第一量测标识之间的偏差以及所述第二对准标识和所述第二量测标识之间的偏差进行求和计算，以获得所述第一对准偏差。
可选地，所述第一光刻标识图形包括偏差已知的第一对准标识和第一量测标识，所述第二光刻标识图形包括偏差已知的第二对准标识和第二量测标识，所述第三光刻标识图形包括偏差已知的第三对准标识和第三量测标识；获得所述第二光刻标识图形和所述第一光刻标识图形之间的所述第一对准偏差的步骤包括：
采用所述量测机台识别所述第一量测标识、所述第二量测标识和所述刻度图形；
分别读取所述第一量测标识和所述第二量测标识在所述刻度图形上的第一坐标和第二坐标，并根据所述第一坐标和所述第二坐标计算获得所述第一对准偏差。
可选地，形成所述第三光刻标识图形于所述上层晶圆的远离所述下层晶圆的一面之后，所述对准标记的制作方法还包括：
采用所述量测机台识别所述第一量测标识、所述第三量测标识和所述刻度图形；
读取所述第一量测标识和所述第三量测标识在所述刻度图形上的第一坐标和第三坐标，并根据所述第一坐标和所述第三坐标计算获得所述第二对准偏差。
可选地，所述第一量测标识、所述第二量测标识和所述第三量测标识为中心对称图形，所述第一对准标识、所述第二对准标识和所述第三对准标识为中心对称图形或非中心对称图形。
可选地，所述刻度图形包括第一刻度线相互垂直交叉形成的多个大网格，每个大网格中形成有第二刻度线相互垂直交叉形成的多个小网格；以所述刻度图形的中心为坐标原点建立坐标系，从所述坐标原点沿着X轴方向以及平行于X轴方向的每个大网格中设置有第一计数标识，从所述坐标原点沿着Y轴方向以及平行于Y轴方向的每个大网格中设置有第二计数标识，且所述第一计数标识和所述第二计数标识的数量随着所述大网格数量的增加而逐个增加。
本发明还提供了一种半导体器件的制作方法，包括：
提供相键合的上层晶圆和下层晶圆；
采用所述的对准标记的制作方法制作所述第三光刻标识图形于所述上层晶圆的远离所述下层晶圆的一面，其中，所述第三光刻标识图形作为对准标记；以及，
以所述对准标记进行光刻对准，执行光刻和刻蚀工艺，以形成膜层结构于所述上层晶圆的远离所述下层晶圆的一面。
与现有技术相比，本发明的技术方案具有以下有益效果：
1、本发明的对准标记的制作方法，通过采用一发出的光能够穿透厚度很大的晶圆的量测机台识别位于所述上层晶圆靠近所述下层晶圆的一面和/或所述下层晶圆靠近所述上层晶圆的一面的第一光刻标识图形，并获得所述第一光刻标识图形和位于所述上层晶圆的远离所述下层晶圆的一面的所述第二光刻标识图形之间的第一对准偏差，且在形成第三光刻标识图形于所述上层晶圆的远离所述下层晶圆的一面时，以所述第二光刻标识图形进行所述光刻工艺的对准，且将所述第一对准偏差补偿至所述光刻工艺中，以使得所述第三光刻标识图形与所述第一光刻标识图形之间的第二对准偏差在设定规格内，从而使得后续采用光刻和刻蚀工艺在所述上层晶圆的远离所述下层晶圆的一面制作半导体器件所需的膜层结构时，能够直接以位于所述上层晶圆的远离所述下层晶圆的一面的所述第三光刻标识图形进行光刻工艺的对准，进而使得所述上层晶圆的厚度不受限制的同时，还能提高制作位于所述上层晶圆的远离所述下层晶圆的一面的半导体器件所需的膜层结构的工艺精度，使得三维堆栈技术能够应用于更多的领域。
2、本发明的半导体器件的制作方法，由于采用所述对准标记的制作方法将位于所述上层晶圆靠近所述下层晶圆的一面和/或所述下层晶圆靠近所述上层晶圆的一面的对准标记转移至所述上层晶圆的远离所述下层晶圆的一面，使得所述上层晶圆的厚度不受限制的同时，还能提高制作位于所述上层晶圆的远离所述下层晶圆的一面的半导体器件所需的膜层结构的工艺精度，使得三维堆栈技术能够应用于更多的领域。
附图说明
图1是本发明一实施例的对准标记的制作方法的流程图；
图2a～图2d是图1所示的对准标记的制作方法中的器件示意图；
图3是本发明一实施例的刻度图形的俯视示意图。
其中，附图1～图3的附图标记说明如下：
11-上层晶圆；111-键合层；112-硬掩膜层；113-第一图案化的光刻胶层；114-第二图案化的光刻胶层；12-下层晶圆；13-第一对准标识；14-第一量测标识；15-第二对准标识；151-第一开口；16-第二量测标识；161-第二开口；17-第三对准标识；171-第三开口；18-第三量测标识；181-第四开口；191-第一刻度线；192-第二刻度线；193-第一计数标识；194-第二计数标识。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下对本发明提出的对准标记的制作方法及半导体器件的制作方法作进一步详细说明。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。本文中“和/或”的含义是二选一或者二者兼具。
本发明一实施例提供一种对准标记的制作方法，参阅图1，图1是本发明一实施例的对准标记的制作方法的流程图，所述对准标记的制作方法包括：
步骤S1、提供相键合的上层晶圆和下层晶圆，所述上层晶圆靠近所述下层晶圆的一面和/或所述下层晶圆靠近所述上层晶圆的一面形成有第一光刻标识图形；
步骤S2、形成第二光刻标识图形于所述上层晶圆的远离所述下层晶圆的一面；
步骤S3、采用一量测机台识别所述第一光刻标识图形，以获得所述第二光刻标识图形和所述第一光刻标识图形之间的第一对准偏差；
步骤S4、执行光刻和刻蚀工艺，以形成第三光刻标识图形于所述上层晶圆的远离所述下层晶圆的一面；其中，以所述第二光刻标识图形进行所述光刻工艺的对准，且将所述第一对准偏差补偿至所述光刻工艺中。
下面参阅图2a～图2d和图3更为详细的介绍本实施例提供的对准标记的制作方法。
按照步骤S1，参阅图2a，提供相键合的上层晶圆11和下层晶圆12，所述上层晶圆11靠近所述下层晶圆12的一面和/或所述下层晶圆12靠近所述上层晶圆11的一面形成有第一光刻标识图形。
本领域技术人员所采用的所述上层晶圆11的厚度范围为小于775μm。当采用光刻和刻蚀工艺在所述上层晶圆11的远离所述下层晶圆12的一面制作半导体器件所需的膜层结构时，若所述上层晶圆11的厚度很厚(例如厚度位于50μm～775μm范围内)，会导致在执行光刻工艺时，光刻机台发出的光无法穿透所述上层晶圆11，光刻机台无法识别到用于光刻工艺对准的所述第一光刻标识图形，进而导致无法制作所述膜层结构或者制作的所述膜层结构异常。在其他实施例中，所述上层晶圆11的厚度能够使得所述光刻机台发出的光穿透。其中，光刻机台发出的光的波长较短，例如波长只能达到500nm～900nm，无法穿透厚度位于50μm～775μm范围内的所述上层晶圆11。
所述上层晶圆11为器件晶圆，所述下层晶圆12为承载晶圆；或者，所述上层晶圆11为承载晶圆，所述下层晶圆12为器件晶圆。
所述器件晶圆可以为包含图像传感器的像素阵列的像素晶圆，或者包含MEMS器件的MEMS微结构的MEMS晶圆，还可以为包含功率器件的MOSFET晶圆或者IGBT晶圆或者无源器件晶圆等，所述器件晶圆的种类取决于最终要制作的器件的功能。
所述承载晶圆可以未包含功能结构；或者，所述承载晶圆可以包含功能结构。
所述上层晶圆11靠近所述下层晶圆12的一面可以为所述上层晶圆11的正面或背面，所述下层晶圆12靠近所述上层晶圆11的一面可以为所述下层晶圆12的正面或背面。
所述第一光刻标识图形可以位于所述上层晶圆11靠近所述下层晶圆12的一面和/或所述下层晶圆12靠近所述上层晶圆11的一面。其中，可选的，所述上层晶圆11和所述下层晶圆12之间可以形成有键合层111，所述键合层111覆盖所述第一光刻标识图形；或者，所述第一光刻标识图形形成于所述键合层111中，那么，制作第一光刻标识图形的层可以为键合层111，也可以为靠近键合层111的一层或多层。
所述第一光刻标识图形可以为凸起或凹槽。
并且，如图2b所示，所述第一光刻标识图形可以包括第一对准标识13和第一量测标识14，所述第一对准标识13和所述第一量测标识14间隔设置，设计时已知所述第一对准标识13和所述第一量测标识14之间的偏差为A1；或者，所述第一光刻标识图形仅包括所述第一对准标识13或所述第一量测标识14，此时，所述第一对准标识13或所述第一量测标识14作为所述第一光刻标识图形。
所述第一对准标识13可以为中心对称图形或非中心对称图形，所述第一量测标识14可以为中心对称图形或非中心对称图形。所述中心对称图形例如可以为圆形、正三角形、正方形、正六边形和正八边形等，所述非中心对称图形例如为椭圆、钝角三角形和长方形等。
按照步骤S2，形成第二光刻标识图形于所述上层晶圆11的远离所述下层晶圆12的一面。所述第二光刻标识图形可以为凸起或凹槽。
所述第二光刻标识图形可以包括第二对准标识15和第二量测标识16，所述第二对准标识15和所述第二量测标识16间隔设置；或者，所述第一光刻标识图形仅包括所述第二对准标识15或所述第二量测标识16，此时，所述第二对准标识15或所述第二量测标识16作为所述第二光刻标识图形。
所述第二对准标识15可以为中心对称图形或非中心对称图形，所述第二量测标识16可以为中心对称图形或非中心对称图形。
以所述第二光刻标识图形为凹槽，且所述第二光刻标识图形包括所述第二对准标识15和所述第二量测标识16为例，参阅图2a和图2b，形成所述第二光刻标识图形的步骤包括：首先，形成硬掩膜层112和第一光刻胶层于所述上层晶圆11的远离所述下层晶圆12的一面；然后，执行光刻工艺，以使得所述第一光刻胶层形成为第一图案化的光刻胶层113，所述第一图案化的光刻胶层113具有暴露出所述硬掩膜层112的第一开口151和第二开口161；然后，以所述第一图案化的光刻胶层113为掩膜，执行刻蚀工艺，以形成贯穿所述硬掩膜层112和部分厚度所述上层晶圆11的凹槽，位于所述第一开口151下方的凹槽为所述第二对准标识15，位于所述第二开口161下方的凹槽为所述第二量测标识16，设计时已知所述第二对准标识15和所述第二量测标识16之间的偏差为A2；然后，去除所述第一图案化的光刻胶层113。可选的，可省略硬掩膜层112，直接利用光刻胶制作第二对准标识15和/或第二量测标识16。在其他实施例中，所述第二光刻标识图形为凸起，可以采用先沉积绝缘材料或金属材料于所述上层晶圆11的远离所述下层晶圆12的一面，然后在执行光刻工艺之后，对沉积的绝缘材料或金属材料进行刻蚀，以形成凸出于所述上层晶圆11的远离所述下层晶圆12的一面的所述第二对准标识15和/或第二量测标识16。
其中，在形成所述第二光刻标识图形的步骤中，若所述上层晶圆11的厚度很厚使得所述光刻机台无法识别到所述第一光刻标识图形，那么，在执行光刻工艺时未进行对准操作，使得所述第二光刻标识图形与所述第一光刻标识图形之间的偏差未知，即所述第二量测标识16与所述第一量测标识14之间的偏差A3未知。
按照步骤S3，采用一量测机台识别所述第一光刻标识图形，以获得所述第二光刻标识图形和所述第一光刻标识图形之间的第一对准偏差。其中，所述第一对准偏差是指所述第二光刻标识图形在所述第一光刻标识图形所在层的投影与所述第一光刻标识图形之间的偏差。
获得所述第二光刻标识图形和所述第一光刻标识图形之间的所述第一对准偏差的步骤可以包括：首先，采用所述量测机台识别所述第一光刻标识图形和所述第二光刻标识图形；然后，采用所述量测机台量测所述第一光刻标识图形和所述第二光刻标识图形之间的偏差，以作为所述第一对准偏差。
或者，若工艺对准精度较低，例如后续测得的第二对准偏差对应的设定规格大于或等于1μm时，则可在所述上层晶圆11靠近所述下层晶圆12的一面和/或所述下层晶圆12靠近所述上层晶圆11的一面形成如图3所示的刻度图形，且所述第一光刻标识图形和所述第二光刻标识图形在所述刻度图形所在层的投影位于所述刻度图形的范围内；那么，获得所述第二光刻标识图形和所述第一光刻标识图形之间的所述第一对准偏差的步骤可以包括：首先，采用所述量测机台识别所述第一光刻标识图形、所述第二光刻标识图形和所述刻度图形，所述量测机台可以对识别到的所述第一光刻标识图形、所述第二光刻标识图形和所述刻度图形进行拍照记录；然后，从所拍照片上分别读取所述第一光刻标识图形和所述第二光刻标识图形对应在所述刻度图形上的第一坐标和第二坐标，并根据所述第一坐标和所述第二坐标计算获得所述第一对准偏差。
所述第一光刻标识图形和所述刻度图形可以位于同一层中，同时通过光刻和刻蚀工艺形成；或者，所述第一光刻标识图形和所述刻度图形也可以位于不同层中。所述刻度图形的刻度线可以为凸起或凹槽。
对于上述两种获得所述第一对准偏差的步骤，即使所述上层晶圆11的厚度很厚(例如厚度位于50μm～775μm范围内)，所述量测机台发出的光也能够穿透所述上层晶圆11，以识别到所述第一光刻标识图形和所述刻度图形；可选的，所述量测机台发出的光为红外光，波长例如大于1000nm。
并且，在上述获得所述第一对准偏差的两种方法中，采用所述量测机台量测获得所述第一对准偏差的方法适用于任何工艺对准精度的情况；而若工艺对准精度较低，优选采用所述刻度图形获得所述第一对准偏差的方法，能够避免复杂的量测和计算过程，使得获得所述第一对准偏差的速度更快。
其中，若采用所述刻度图形获得所述第一对准偏差，所述刻度图形可以设计为覆盖所述上层晶圆11和/或所述下层晶圆12的部分表面，例如设计为所述刻度图形的长和宽均为100μm；如图3所示，所述刻度图形为第一刻度线191和第二刻度线192组成的网格结构，所述第一刻度线191的宽度大于所述第二刻度线192的宽度，多条宽度更大的所述第一刻度线191相互垂直交叉形成多个大网格，多条宽度更小的所述第二刻度线192相互垂直交叉将每个大网格又划分成多个小网格，可选的，每个大网格包含10*10个小网格，相邻两个所述第二刻度线192之间的距离例如为1μm；可以以所述刻度图形的中心为坐标原点建立坐标系，沿着相互垂直的两条所述第一刻度线191设置坐标系的X轴和Y轴，优选将所述第一光刻标识图形设计位于坐标原点(即所述第一坐标)，那么，直接读取所述第二光刻标识图形的所述第二坐标即可获得所述第一对准偏差。其中，在读取所述第二坐标时，可以从坐标原点开始读出在X轴方向和Y轴方向的小网格的数量以及所述第一刻度线191和第二刻度线192的数量，并乘以对应的宽度。
并且，为了提高读取速度，可以在所述刻度图形中设计形成第一计数标识193和第二计数标识194，可选的，所述第一计数标识193和所述第二计数标识194为长方形凸起或凹槽，所述第一计数标识193平行于X轴，所述第二计数标识194平行于Y轴，从坐标原点沿着X轴方向以及平行于X轴方向的每个大网格中设置所述第一计数标识193，且从坐标原点开始所述第一计数标识193的数量随着大网格数量的增加而逐个增加，从坐标原点沿着Y轴方向以及平行于Y轴方向的每个大网格中设置所述第二计数标识194，且从坐标原点开始所述第二计数标识194的数量随着大网格数量的增加而逐个增加，那么，通过直接读取所述量测机台所拍照片上的所述第一计数标识193和所述第二计数标识194的数量即可快速获得所述第一光刻标识图形和所述第二光刻标识图形的距离坐标原点的所在大网格的位置，再进一步读取所述第一光刻标识图形和所述第二光刻标识图形所在大网格中的小网格的数量即可快速获得所述第一坐标和所述第二坐标。
另外，在本申请的一个实施例中，所述第一光刻标识图形包括所述第一对准标识13和所述第一量测标识14，所述第二光刻标识图形包括所述第二对准标识15和所述第二量测标识16；则获得所述第二光刻标识图形和所述第一光刻标识图形之间的所述第一对准偏差的步骤包括：如图2b所示，先采用所述量测机台识别所述第一量测标识14和所述第二量测标识16，再采用所述量测机台量测所述第一量测标识14和所述第二量测标识16之间的偏差A3，并对所述第一量测标识14和所述第二量测标识16之间的偏差A3、所述第一对准标识13和所述第一量测标识14之间的偏差A1以及所述第二对准标识15和所述第二量测标识16之间的偏差A2进行求和计算，以获得所述第一对准偏差。或者，若工艺对准精度较低，则获得所述第二光刻标识图形和所述第一光刻标识图形之间的所述第一对准偏差的步骤包括：先采用所述量测机台识别所述第一量测标识、所述第二量测标识和所述刻度图形；然后，如图3所示，从所拍照片上分别读取所述第一量测标识14和所述第二量测标识16对应在所述刻度图形上的所述第一坐标和所述第二坐标，并根据所述第一坐标和所述第二坐标计算获得所述第一对准偏差，优选所述第一坐标为坐标原点。其中，在其他实施例中，所述第一量测标识14也可以替换为所述第一对准标识13，和/或，所述第二量测标识16也可以替换为所述第二对准标识15。
并且，在本申请的一个实施例中，在上述获得所述第二光刻标识图形和所述第一光刻标识图形之间的所述第一对准偏差的两种方法中，若所述第一光刻标识图形仅包括所述第一对准标识13或所述第一量测标识14，所述第二光刻标识图形仅包括所述第二对准标识15或所述第二量测标识16，则直接采用所述量测机台量测所述第一光刻标识图形和所述第二光刻标识图形之间的偏差即可，无需求和计算；或者，直接从所拍照片上分别读取所述第一光刻标识图形和所述第二光刻标识图形对应在所述刻度图形上的第一坐标和第二坐标。
并且，在上述获得所述第二光刻标识图形和所述第一光刻标识图形之间的所述第一对准偏差的两种方法中，优选所述量测机台量测偏差时所抓取的所述第一光刻标识图形和所述第二光刻标识图形中的对应标识为中心对称图形，且读取坐标时所述第一光刻标识图形和所述第二光刻标识图形中的对应标识为中心对称图形。例如，在图2b和图3所示的实施例中，优选所述第一量测标识14和所述第二量测标识16为中心对称图形，以使得所述量测机台能够抓取到所述第一量测标识14和所述第二量测标识16的中心，以及使得能够读取所述第一量测标识14和所述第二量测标识16的中心的坐标，从而使得量测的偏差A3以及读取的第一坐标和第二坐标更加准确；此时，所述第一对准标识13和所述第二对准标识15可以为中心对称图形或非中心对称图形。在其他实施例中，若所述第一光刻标识图形仅包括所述第一对准标识13或所述第一量测标识14，所述第二光刻标识图形仅包括所述第二对准标识15或所述第二量测标识16，则优选所述第一光刻标识图形和所述第二光刻标识图形为中心对称图形。
按照步骤S4，执行光刻和刻蚀工艺，以形成第三光刻标识图形于所述上层晶圆11的远离所述下层晶圆12的一面；其中，以所述第二光刻标识图形进行所述光刻工艺的对准，且将所述第一对准偏差补偿至所述光刻工艺中，以使得所述第三光刻标识图形与所述第一光刻标识图形之间的第二对准偏差在设定规格内。
其中，所述第二对准偏差是指所述第三光刻标识图形在所述第一光刻标识图形所在层的投影与所述第一光刻标识图形之间的偏差。所述第三光刻标识图形可以为凸起或凹槽。
所述第三光刻标识图形可以包括第三对准标识17和第三量测标识18，所述第三对准标识17和第三量测标识18间隔设置；或者，所述第三光刻标识图形仅包括所述第三对准标识17或第三量测标识18，此时，所述第三对准标识17或所述第三量测标识18作为所述第三光刻标识图形。
所述第三对准标识17可以为中心对称图形或非中心对称图形，所述第三量测标识18可以为中心对称图形或非中心对称图形。
以所述第三光刻标识图形为凹槽，且所述第三光刻标识图形包括所述第三对准标识17和第三量测标识18为例，参阅图2c和图2d，形成所述第三光刻标识图形的步骤包括：首先，形成第二光刻胶层于所述硬掩膜层112上；然后，执行光刻工艺，以所述第二对准标识15进行光刻工艺的对准，且将所述第一对准偏差补偿至光刻工艺中，以使得所述第二光刻胶层形成为第二图案化的光刻胶层114，所述第二图案化的光刻胶层114具有暴露出所述硬掩膜层112的第三开口171和第四开口181；然后，以所述第二图案化的光刻胶层114为掩膜，执行刻蚀工艺，以形成贯穿所述硬掩膜层112和部分厚度所述上层晶圆11的凹槽，位于所述第三开口171下方的凹槽为所述第三对准标识17，位于所述第四开口181下方的凹槽为所述第三量测标识18，设计时已知所述第三对准标识17和第三量测标识18之间的偏差，且此偏差等于所述第一对准标识13和所述第一量测标识14之间的偏差A1；然后，去除所述第二图案化的光刻胶层114。可选的，可省略所述硬掩膜层112，直接利用光刻胶制作第三对准标识17和/或第三量测标识18。并且，在其他实施例中，所述第三光刻标识图形为凸起，那么，可以对形成所述第二对准标识15和/或第二量测标识16时所沉积的绝缘材料或金属材料进行刻蚀，以形成凸出于所述上层晶圆11的远离所述下层晶圆12的一面的第三对准标识17和/或第三量测标识18。
形成所述第三光刻标识图形于所述上层晶圆11的远离所述下层晶圆12的一面之后，所述对准标记的制作方法还包括：首先，采用所述量测机台识别所述第一光刻标识图形和所述第三光刻标识图形；然后，采用所述量测机台量测所述第一光刻标识图形和所述第三光刻标识图形之间的偏差，以作为所述第二对准偏差。
或者，若工艺对准精度较低，则通过设置所述刻度图形获得所述第二对准偏差，所述第三光刻标识图形在所述刻度图形所在层的投影位于所述刻度图形的范围内；那么，获得所述第二对准偏差的步骤可以包括：首先，采用所述量测机台识别所述第一光刻标识图形、所述第三光刻标识图形和所述刻度图形，所述量测机台可以对识别到的所述第一光刻标识图形、所述第三光刻标识图形和所述刻度图形进行拍照记录；然后，从所拍照片上分别读取所述第一光刻标识图形和所述第三光刻标识图形在所述刻度图形上的第一坐标和第三坐标，并根据所述第一坐标和所述第三坐标计算获得所述第二对准偏差。
在上述获得所述第二对准偏差的两种方法中，采用所述量测机台量测获得所述第二对准偏差的方法适用于任何工艺对准精度的情况；若工艺对准精度较低，优选采用所述刻度图形获得所述第二对准偏差的方法，能够避免复杂的量测和计算过程，使得获得所述第二对准偏差的速度更快。
另外，在本申请的一个实施例中，所述第一光刻标识图形包括所述第一对准标识13和所述第一量测标识14，所述第三光刻标识图形包括所述第三对准标识17和所述第三量测标识18；则形成所述第三光刻标识图形于所述上层晶圆11的远离所述下层晶圆12的一面之后，所述对准标记的制作方法还包括：如图2d所示，先采用所述量测机台识别所述第一量测标识14和所述第三量测标识18，再采用所述量测机台量测所述第一量测标识14和所述第三量测标识18之间的偏差，以作为所述第二对准偏差。或者，若工艺对准精度较低，则形成所述第三光刻标识图形于所述上层晶圆11的远离所述下层晶圆12的一面之后，所述对准标记的制作方法还包括：先采用所述量测机台识别所述第一量测标识14、所述第三量测标识18和所述刻度图形；然后，如图3所示，从所拍照片上分别读取所述第一量测标识14和所述第三量测标识18对应在所述刻度图形上的所述第一坐标和所述第三坐标，并根据所述第一坐标和所述第三坐标计算获得所述第二对准偏差，优选所述第一坐标为坐标原点。其中，在本实施例中，若所述第一量测标识14和所述第三量测标识18之间的偏差在所述设定规格内，由于已知所述第三对准标识17和第三量测标识18之间的偏差等于所述第一对准标识13和所述第一量测标识14之间的偏差A1，那么，所述第一对准标识13和所述第三对准标识17之间的偏差也在所述设定规格内。并且，在其他实施例中，可以将本实施例中的所述第一量测标识14替换为所述第一对准标识13，且所述第三量测标识18也可以替换为所述第三对准标识17。
并且，在上述获得所述第三光刻标识图形和所述第一光刻标识图形之间的所述第二对准偏差的两种方法中，优选所述量测机台所量测偏差时所抓取的所述第一光刻标识图形和所述第三光刻标识图形中的对应标识为中心对称图形，且读取坐标时所述第一光刻标识图形和所述第三光刻标识图形中的对应标识为中心对称图形。例如，在图2d和图3所示的实施例中，优选所述第一量测标识14和所述第三量测标识18为中心对称图形，以使得所述量测机台能够抓取到所述第一量测标识14和所述第三量测标识18的中心，以及使得能够读取所述第一量测标识14和所述第三量测标识18的中心的坐标，从而使得量测的偏差以及读取的第一坐标和第三坐标更加准确；此时，所述第一对准标识13和所述第三对准标识17可以为中心对称图形或非中心对称图形。在其他实施例中，若所述第一光刻标识图形仅包括所述第一对准标识13或所述第一量测标识14，所述第三光刻标识图形仅包括所述第三对准标识17或所述第三量测标识18，则优选所述第一光刻标识图形和所述第三光刻标识图形为中心对称图形。
在获得所述第二对准偏差之后，可以确认所述第二对准偏差是否在所述设定规格内；若所述第二对准偏差在所述设定规格内，则后续采用光刻和刻蚀工艺在所述上层晶圆11的远离所述下层晶圆12的一面制作半导体器件所需的膜层结构时，无需再以位于所述上层晶圆11靠近所述下层晶圆12的一面和/或所述下层晶圆12靠近所述上层晶圆11的一面的所述第一光刻标识图形进行光刻工艺的对准，而是直接以位于所述上层晶圆11的远离所述下层晶圆12的一面的所述第三光刻标识图形进行光刻工艺的对准，相当于将用于光刻工艺对准的对准标记从所述上层晶圆11靠近所述下层晶圆12的一面和/或所述下层晶圆12靠近所述上层晶圆11的一面转移到了所述上层晶圆11的远离所述下层晶圆12的一面，使得光刻机台无需穿透所述上层晶圆11即可进行对准，所述上层晶圆11的厚度不再受到限制。
并且，若所述第三光刻标识图形包括所述第三对准标识17和所述第三量测标识18，则后续采用光刻和刻蚀工艺在所述上层晶圆11的远离所述下层晶圆12的一面制作半导体器件所需的膜层结构时，可以以所述第三对准标识17或所述第三量测标识18进行光刻工艺的对准。
从上述内容可知，本发明提供的对准标记的制作方法，通过采用一发出的光能够穿透厚度很大的晶圆的量测机台识别位于所述上层晶圆靠近所述下层晶圆的一面和/或所述下层晶圆靠近所述上层晶圆的一面的第一光刻标识图形，并获得所述第一光刻标识图形和位于所述上层晶圆的远离所述下层晶圆的一面的所述第二光刻标识图形之间的第一对准偏差，且在形成第三光刻标识图形于所述上层晶圆的远离所述下层晶圆的一面时，以所述第二光刻标识图形进行所述光刻工艺的对准，且将所述第一对准偏差补偿至所述光刻工艺中，以使得所述第三光刻标识图形与所述第一光刻标识图形之间的第二对准偏差在设定规格内，从而使得后续采用光刻和刻蚀工艺在所述上层晶圆的远离所述下层晶圆的一面制作半导体器件所需的膜层结构时，能够直接以位于所述上层晶圆的远离所述下层晶圆的一面的所述第三光刻标识图形进行光刻工艺的对准，进而使得所述上层晶圆的厚度不受限制的同时，还能提高制作位于所述上层晶圆的远离所述下层晶圆的一面的半导体器件所需的膜层结构的工艺精度，使得三维堆栈技术能够应用于更多的领域。
基于同一发明构思，本发明一实施例提供了一种半导体器件的制作方法，包括：
首先，提供相键合的上层晶圆和下层晶圆。
然后，采用所述的对准标记的制作方法制作所述第三光刻标识图形于所述上层晶圆的远离所述下层晶圆的一面，其中，所述第三光刻标识图形作为对准标记。所述对准标记的制作方法参见上述内容，在此不再赘述。
接着，以所述对准标记进行光刻对准，执行光刻和刻蚀工艺，以形成膜层结构于所述上层晶圆的远离所述下层晶圆的一面。
由于采用所述对准标记的制作方法将位于所述上层晶圆靠近所述下层晶圆的一面和/或所述下层晶圆靠近所述上层晶圆的一面的对准标记转移至所述上层晶圆的远离所述下层晶圆的一面，使得所述上层晶圆的厚度不受限制的同时，还能提高制作位于所述上层晶圆的远离所述下层晶圆的一面的半导体器件所需的膜层结构的工艺精度，使得三维堆栈技术能够应用于更多的领域。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (11)
1.一种半导体器件的制作方法，其特征在于，包括：
提供相键合的上层晶圆和下层晶圆，所述上层晶圆靠近所述下层晶圆的一面和/或所述下层晶圆靠近所述上层晶圆的一面形成有第一光刻标识图形；
形成第二光刻标识图形于所述上层晶圆的远离所述下层晶圆的一面；
采用一量测机台识别所述第一光刻标识图形，以获得所述第二光刻标识图形和所述第一光刻标识图形之间的第一对准偏差；以及，
执行光刻工艺和刻蚀工艺，以形成第三光刻标识图形于所述上层晶圆的远离所述下层晶圆的一面，所述第三光刻标识图形作为对准标记；其中，以所述第二光刻标识图形进行所述光刻工艺的对准，且将所述第一对准偏差补偿至所述光刻工艺中，以使得所述第三光刻标识图形与所述第一光刻标识图形之间的第二对准偏差在设定规格内；
以所述对准标记进行光刻对准，执行光刻和刻蚀工艺，以形成膜层结构于所述上层晶圆的远离所述下层晶圆的一面。
2.如权利要求1所述的半导体器件的制作方法，其特征在于，获得所述第二光刻标识图形和所述第一光刻标识图形之间的所述第一对准偏差的步骤包括：
采用所述量测机台识别所述第一光刻标识图形和所述第二光刻标识图形；
采用所述量测机台量测所述第一光刻标识图形和所述第二光刻标识图形之间的偏差，以作为所述第一对准偏差。
3.如权利要求1所述的半导体器件的制作方法，其特征在于，所述设定规格大于或等于1μm，所述上层晶圆靠近所述下层晶圆的一面和/或所述下层晶圆靠近所述上层晶圆的一面还形成有刻度图形，所述第一光刻标识图形、所述第二光刻标识图形和所述第三光刻标识图形位于所述刻度图形的范围内；获得所述第二光刻标识图形和所述第一光刻标识图形之间的所述第一对准偏差的步骤包括：
采用所述量测机台识别所述第一光刻标识图形、所述第二光刻标识图形和所述刻度图形；
分别读取所述第一光刻标识图形和所述第二光刻标识图形在所述刻度图形上的第一坐标和第二坐标，并根据所述第一坐标和所述第二坐标计算获得所述第一对准偏差。
4.如权利要求3所述的半导体器件的制作方法，其特征在于，形成所述第三光刻标识图形于所述上层晶圆的远离所述下层晶圆的一面之后，所述半导体器件的制作方法还包括：
采用所述量测机台识别所述第一光刻标识图形、所述第三光刻标识图形和所述刻度图形；
读取所述第一光刻标识图形和所述第三光刻标识图形在所述刻度图形上的第一坐标和第三坐标，并根据所述第一坐标和所述第三坐标计算获得所述第二对准偏差。
5.如权利要求2~4中任一项所述的半导体器件的制作方法，其特征在于，所述第一光刻标识图形、所述第二光刻标识图形和所述第三光刻标识图形为中心对称图形。
6.如权利要求1所述的半导体器件的制作方法，其特征在于，所述第一光刻标识图形包括偏差已知的第一对准标识和第一量测标识，所述第二光刻标识图形包括偏差已知的第二对准标识和第二量测标识，所述第三光刻标识图形包括偏差已知的第三对准标识和第三量测标识。
7.如权利要求6所述的半导体器件的制作方法，其特征在于，获得所述第二光刻标识图形和所述第一光刻标识图形之间的所述第一对准偏差的步骤包括：
采用所述量测机台识别所述第一量测标识和所述第二量测标识；
采用所述量测机台量测所述第一量测标识和所述第二量测标识之间的偏差，并对所述第一量测标识和所述第二量测标识之间的偏差、所述第一对准标识和所述第一量测标识之间的偏差以及所述第二对准标识和所述第二量测标识之间的偏差进行求和计算，以获得所述第一对准偏差。
8.如权利要求3所述的半导体器件的制作方法，其特征在于，所述第一光刻标识图形包括偏差已知的第一对准标识和第一量测标识，所述第二光刻标识图形包括偏差已知的第二对准标识和第二量测标识，所述第三光刻标识图形包括偏差已知的第三对准标识和第三量测标识；获得所述第二光刻标识图形和所述第一光刻标识图形之间的所述第一对准偏差的步骤包括：
采用所述量测机台识别所述第一量测标识、所述第二量测标识和所述刻度图形；
分别读取所述第一量测标识和所述第二量测标识在所述刻度图形上的第一坐标和第二坐标，并根据所述第一坐标和所述第二坐标计算获得所述第一对准偏差。
9.如权利要求8所述的半导体器件的制作方法，其特征在于，形成所述第三光刻标识图形于所述上层晶圆的远离所述下层晶圆的一面之后，所述半导体器件的制作方法还包括：
采用所述量测机台识别所述第一量测标识、所述第三量测标识和所述刻度图形；
读取所述第一量测标识和所述第三量测标识在所述刻度图形上的第一坐标和第三坐标，并根据所述第一坐标和所述第三坐标计算获得所述第二对准偏差。
10.如权利要求6~9中任一项所述的半导体器件的制作方法，其特征在于，所述第一量测标识、所述第二量测标识和所述第三量测标识为中心对称图形，所述第一对准标识、所述第二对准标识和所述第三对准标识为中心对称图形或非中心对称图形。
11.如权利要求3所述的半导体器件的制作方法，其特征在于，所述刻度图形包括第一刻度线相互垂直交叉形成的多个大网格，每个大网格中形成有第二刻度线相互垂直交叉形成的多个小网格；以所述刻度图形的中心为坐标原点建立坐标系，从所述坐标原点沿着X轴方向以及平行于X轴方向的每个大网格中设置有第一计数标识，从所述坐标原点沿着Y轴方向以及平行于Y轴方向的每个大网格中设置有第二计数标识，且所述第一计数标识和所述第二计数标识的数量随着所述大网格数量的增加而逐个增加。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111484699.XA CN114280902B (zh) | 2021-12-07 | 2021-12-07 | 对准标记的制作方法及半导体器件的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111484699.XA CN114280902B (zh) | 2021-12-07 | 2021-12-07 | 对准标记的制作方法及半导体器件的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114280902A CN114280902A (zh) | 2022-04-05 |
| CN114280902B true CN114280902B (zh) | 2024-01-05 |
Family
ID=80871054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111484699.XA Active CN114280902B (zh) | 2021-12-07 | 2021-12-07 | 对准标记的制作方法及半导体器件的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114280902B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116544181B (zh) * | 2023-07-07 | 2023-11-28 | 长鑫存储技术有限公司 | 半导体封装方法与半导体封装结构 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000156339A (ja) * | 1998-11-20 | 2000-06-06 | Sony Corp | 半導体装置の製造方法およびフォトリソグラフィー方法 |
| CN105225978A (zh) * | 2014-06-17 | 2016-01-06 | 联华电子股份有限公司 | 叠对误差的校正方法 |
| CN110620104A (zh) * | 2019-09-20 | 2019-12-27 | 武汉新芯集成电路制造有限公司 | 测试片及其制造方法和晶圆键合缺陷的检测方法 |
| CN111158217A (zh) * | 2020-01-02 | 2020-05-15 | 长江存储科技有限责任公司 | 一种套刻偏差的确定方法及系统 |
| CN112201572A (zh) * | 2020-09-18 | 2021-01-08 | 武汉新芯集成电路制造有限公司 | 多层晶圆的堆叠方法及用于多层晶圆堆叠的系统 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11367747B2 (en) * | 2017-03-01 | 2022-06-21 | G-Ray Switzerland Sa | Electromagnetic radiation detector based on wafer bonding |
-
2021
- 2021-12-07 CN CN202111484699.XA patent/CN114280902B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000156339A (ja) * | 1998-11-20 | 2000-06-06 | Sony Corp | 半導体装置の製造方法およびフォトリソグラフィー方法 |
| CN105225978A (zh) * | 2014-06-17 | 2016-01-06 | 联华电子股份有限公司 | 叠对误差的校正方法 |
| CN110620104A (zh) * | 2019-09-20 | 2019-12-27 | 武汉新芯集成电路制造有限公司 | 测试片及其制造方法和晶圆键合缺陷的检测方法 |
| CN111158217A (zh) * | 2020-01-02 | 2020-05-15 | 长江存储科技有限责任公司 | 一种套刻偏差的确定方法及系统 |
| CN112201572A (zh) * | 2020-09-18 | 2021-01-08 | 武汉新芯集成电路制造有限公司 | 多层晶圆的堆叠方法及用于多层晶圆堆叠的系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114280902A (zh) | 2022-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4594280B2 (ja) | 偏向リソグラフィーのためのアライメントマークおよびその検出方法 | |
| CN102087488B (zh) | 具有对准标记的装置及用于制作半导体组件的方法 | |
| US7944064B2 (en) | Semiconductor device having alignment post electrode and method of manufacturing the same | |
| US7732105B2 (en) | Photomask with overlay mark and method of fabricating semiconductor device | |
| US20090040536A1 (en) | Mark for alignment and overlay, mask having the same, and method of using the same | |
| US20190109092A1 (en) | Positioning structure having positioning unit | |
| CN114280902B (zh) | 对准标记的制作方法及半导体器件的制作方法 | |
| KR100392744B1 (ko) | 반도체 장치, 그 제조에 이용하는 포토마스크, 및 그 중첩정밀도 향상 방법 | |
| US7136520B2 (en) | Method of checking alignment accuracy of patterns on stacked semiconductor layers | |
| JPS5846054B2 (ja) | フオトマスク | |
| CN114121707A (zh) | 一种检测sti沟槽深度的方法 | |
| CN114256209A (zh) | 一种大尺寸芯片设计版图结构 | |
| US20040238973A1 (en) | Semiconductor device having alignment post electrode and method of manufacturing the same | |
| CN109509738B (zh) | 在晶片上制造对准标记的方法以及对准标记的结构 | |
| CN111948919A (zh) | 光刻标记、对准标记及对准方法 | |
| CN111508825B (zh) | 一种器件偏移监测方法、半导体器件及其制作方法 | |
| JP3196721B2 (ja) | 半導体装置の製造方法と測定装置 | |
| JP6202521B2 (ja) | シリコンウエハ及び配線形成方法 | |
| JP4013727B2 (ja) | バーニアパターン及びそれを用いたマスク合わせ方法、パターン測長方法 | |
| KR100866747B1 (ko) | 반도체 소자의 오버레이 버니어 및 그 형성 방법 | |
| KR100685597B1 (ko) | 반도체소자의 측정마크 및 그 형성방법 | |
| JP4845005B2 (ja) | 半導体装置及びその製造方法 | |
| CN118348755A (zh) | 一种光刻拼接偏移量测量结构及其形成方法、光刻拼接偏移量测量方法 | |
| JP2012191011A (ja) | 半導体装置の製造方法および半導体装置 | |
| KR20070071657A (ko) | 반도체 소자의 오버레이 버니어 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd. Country or region after: China Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd. Country or region before: China |
|
| CP03 | Change of name, title or address |