CN114268292A - 一种改善数字可控衰减半导体芯片误差的装置 - Google Patents

Abstract

本发明公开了一种改善数字可控衰减半导体芯片误差的装置，包括旁路串联开关组和调控装置，旁路串联开关组与数字可控衰减器并联设置于端口P1和端口P2之间的电节点；旁路串联开关组连接调控装置后接地，调控装置用于提高衰减态时端口P1和端口P2之间的隔离度。本装置在衰减器上并联接地的旁路串联开关组，可有效提高端口P1和端口P2在衰减状态时的隔离度，减少衰减误差，保证直通状态和衰减状态相对衰减的准确性和稳定性。

Description

一种改善数字可控衰减半导体芯片误差的装置

技术领域

本发明涉及一种改善数字可控衰减半导体芯片误差的装置，属于可控衰减器技术领域。

背景技术

基于半导体工艺设计的数字可控衰减器其内部核心为数字可控衰减半导体芯片，数字可控衰减器的电路集成设置在半导体芯片中。

数字可控衰减器通常利用各个开关的不同状态实现衰减态与直通态的切换，其结构类型主要包括π型和T型，其功能结构如图1所示。

以π型结构为例，如图2所示，在直通状态下，开关Sws1 ON，开关Swp1 OFF、开关Swp2 OFF，开关Sws1等效成电阻，开关Swp1、开关Swp2等效成电容，开关Sws1与电阻Rs1并联形成通路，信号从P1由此通路传到P2，其中，ON为导通，OFF为断开。

在衰减状态下，开关Sws1 OFF，开关Swp1 ON、开关Swp2 ON，开关Sws1等效成电容，开关Swp1、开关Swp2等效成电阻，分别与电阻Rp1、电阻Rp2串联形成π型对称结构。通过不同的电阻值实现对应的衰减值。

半导体芯片上的开关通常使用MOS管或BJT管，以MOS管为例，当MOS管的宽度增加时，伴随着的是过电流能力增强与导通态电阻减小，但关断时的等效电容会随之增大。反之，MOS管宽度减小时，导通态电阻增大，关断时电容减小。由此可见，导通态的电阻与关断时的电容是一对矛盾关系。

由于希望直通态时的插入损耗小，因此要求开关Sws1 ON时的等效电阻也尽量小，这将使得开关Sws1 OFF时的等效电容变大（开关FET OFF时的等效电容值乘以ON时的等效电阻值近似为常数）。衰减态时，由于开关Sws1的等效电容值较大，端口P1与端口P2之间的隔离度较小，其阻抗随着频率升高而逐渐下降，当阻抗值与电感Rs1可相比拟时，其衰减值会受到电容带来的较大影响，频率越高，影响越大。如图3和图4所示，以24dB衰减为例，可以得出与以上分析相符合的仿真结果，在0-10GHz，衰减值会有4dB左右的变化，且与直通态时随频率变化呈相反趋势，导致相对衰减误差的进一步加大。

发明内容

本发明所要解决的技术问题是克服现有技术的缺陷，提供一种改善数字可控衰减半导体芯片误差的装置，降低由于两端口隔离度不够带来的衰减值误差，保证相对衰减的准确性。

为达到上述目的，本发明提供一种改善数字可控衰减半导体芯片衰减误差的装置，包括旁路串联开关组和用于提高数字可控衰减器衰减态时隔离度的调控装置，所述旁路串联开关组与数字可控衰减器并联设置于端口P1和端口P2之间的电节点；

所述旁路串联开关组为对称电路结构，所述调控装置的一端连接旁路开关组对称中心的电节点处，另一端接地。

本技术方案中，在衰减器上并联旁路串联开关组，旁路串联开关组连接调控装置后接地，可有效提高端口P1和端口P2在衰减状态时的隔离度，减少衰减误差，保证相对衰减的准确性。

进一步地，所述调控装置包括开关Sws3，在衰减器处于直通状态时开关Sws3 OFF，开关Sws3等效为电容，频率较低时对插入损耗无影响，频率过高时，会有小部分信号从开关Sws3泄露到地；在衰减器处于衰减状态时，开关Sws3 ON，开关Sws3并联到地，增加了端口P1与端口P2之间的隔离度，因此其衰减值取决于衰减网络电阻值，且不随频率出现较大变化。

进一步地，所述旁路串联开关组包括串接的开关Sws1和开关Sws2，将为可控衰减器提供直通状态的开关分为两部分，可有效保证结构的对称性。

进一步地，所述调控装置连接开关Sws1和开关Sws2之间的电节点，可有效保证结构的对称性。

进一步地，所述数字可控衰减器为π型衰减器。

进一步地，所述数字可控衰减器为T型衰减器。

本发明所达到的有益效果：

本装置在衰减器上并联接地的旁路串联开关组，可有效提高端口P1和端口P2在衰减状态时的隔离度，减少衰减误差，保证直通状态和衰减状态相对衰减的准确性和稳定性。

附图说明

图1是可控衰减器功能结构示意图 ；

图2是数字可控π型衰减器结构；

图3是π型衰减器24dB直通状态仿真结果；

图4是π型衰减器24dB衰减状态仿真结果；

图5是本发明实施例1提供的一种改善数字可控衰减半导体衰减误差的装置的结构图

图6是本发明实施例1提供的一种改善数字可控衰减半导体衰减误差的装置直通状态下的等效电路图；

图7是本发明实施例1提供的一种改善数字可控衰减半导体衰减误差的装置衰减状态下的等效电路图；

图8是本发明实施例1提供的一种改善数字可控衰减半导体衰减误差的装置直通状态下的仿真结果；

图9是本发明实施例1提供的一种改善数字可控衰减半导体衰减误差的装置衰减状态下的仿真结果；

图10是本发明实施例1提供的一种改善数字可控衰减半导体衰减误差的装置与现有技术相对衰减误差的比较结果；

图11是本发明实施例1和实施例2提供的一种改善数字可控衰减半导体衰减误差的装置的总体功能结构图。

具体实施方式

下面结合附图对本发明作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。

在本发明专利的描述中，需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，除了包含所列的那些要素，而且还可包含没有明确列出的其他要素。

在本发明专利的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明专利和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明专利的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。

在本发明专利的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明专利中的具体含义。

实施例1：

本实施例提供的一种改善数字可控衰减半导体芯片误差的装置，如图5和图11所示，包括旁路串联开关组和调控装置，旁路串联开关组和数字可控衰减器并联设置于端口P1和端口P2之间的电节点，所述旁路串联开关组为对称电路结构，所述调控装置的一端连接旁路开关组对称中心的电节点处，另一端接地，本装置在衰减器上并联旁路串联开关组，并通过调控装置接地，可有效提高端口P1和端口P2在衰减状态时的隔离度，减少衰减误差，保证数字可控衰减器在直通状态和衰减状态其相对衰减的准确性和稳定性。

本发明的实施例中，所述调控装置包括开关Sws3，所述开关Sws3的一端接地，所述开关Sws3的另一端连接旁路串联开关组。

本发明的实施例中，旁路串联开关组包括串接的开关Sws1和开关Sws2，本发明选用双开关串联的结构将数字衰减器提供直通状态的开关分为对称的两部分，如图6所示，当开关Sws1和开关Sws2闭合时，开关Sws1和开关Sws2等效为电感，可有效保证结构的对称性，开关Sws2和开关Sws1之间的电节点连接开关Sws3实现旁路开关的接地，本发明的实施例中，将开关Sws3设置在开关Sws1和开关Sws2之间，避免开关Sws3偏向一边导致在衰减态时开关Sws3等效成阻值较小的电阻，并与开关Swp1、电阻Rp1以及其他电阻形成串并联，影响衰减态。

在衰减器处于直通状态时，开关Sws1 ON，开关Sws2 ON，开关Sws3 OFF，开关Sws3等效为电容，其等效电路如图6所示，在频率较低的状态时，对插入损耗无影响，当频率过高时，会有小部分信号从开关Sws3泄露到地；在衰减器处于衰减状态时，开关Sws1 OFF，开关Sws2 OFF，开关Sws3 ON，其等效电路如图7所示，由于开关Sws3并联到地，增加了端口P1与端口P2之间的隔离度，因此其衰减值便取决于衰减网络中的电阻，且不受频率的影响产生较大的变化。

衰减器选用π型数字可控衰减器，通过电磁仿真验证，其直通状态下和衰减状态下频率和插入损耗的关系如图8和图9所示，从图明显可见，在直通状态和衰减状态下衰减值随频率的变化趋势相同；如图10所示，将本发明直通状态和衰减状态下的相对误差与现有技术中衰减器的相对误差进行比较，明显可见本发明可很大程度上保证相对衰减的准确性。

实施例2：

据实施例1所述的一种改善数字可控衰减半导体芯片误差的装置，π型数字可控衰减器替换为T型数字可控衰减器。

本发明的有益效果：

本发明在数字可控衰减器并联可接地的旁路串联开关组，可有效增加端口P1和端口P2之间的隔离度，显著降低由于隔离度不够带来的衰减值误差，从而很大程度上保证相对衰减的准确性。

本领域内的技术人员应明白，本申请的实施例可提供为方法、系统、或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例、或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质（包括但不限于磁盘存储器、CD-ROM、光学存储器等）上实施的计算机程序产品的形式。

本申请是参照根据本申请实施例的方法、设备（系统）、和计算机程序产品的流程图和／或方框图来描述的。应理解可由计算机程序指令实现流程图和／或方框图中的每一流程和／或方框、以及流程图和／或方框图中的流程和／或方框的结合。可提供这些计算机程序指令到通用计算机、专用计算机、嵌入式处理机或其他可编程数据处理设备的处理器以产生一个机器，使得通过计算机或其他可编程数据处理设备的处理器执行的指令产生用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的装置。

这些计算机程序指令也可存储在能引导计算机或其他可编程数据处理设备以特定方式工作的计算机可读存储器中，使得存储在该计算机可读存储器中的指令产生包括指令装置的制造品，该指令装置实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能。

这些计算机程序指令也可装载到计算机或其他可编程数据处理设备上，使得在计算机或其他可编程设备上执行一系列操作步骤以产生计算机实现的处理，从而在计算机或其他可编程设备上执行的指令提供用于实现在流程图一个流程或多个流程和／或方框图一个方框或多个方框中指定的功能的步骤。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变型，这些改进和变型也应视为本发明的保护范围。

Claims (6)

1.一种改善数字可控衰减半导体芯片误差的装置，其特征在于：包括旁路串联开关组和用于提高数字可控衰减器衰减态时隔离度的调控装置，所述旁路串联开关组与数字可控衰减器并联设置于端口P1和端口P2之间的电节点；

所述旁路串联开关组为对称电路结构，所述调控装置的一端连接旁路开关组对称中心的电节点处，另一端接地。

2.根据权利要求1所述一种改善数字可控衰减半导体芯片误差的装置，其特征在于：所述调控装置包括开关Sws3。

3.根据权利要求1所述的一种改善数字可控衰减半导体芯片误差的装置，其特征在于：所述旁路串联开关组包括串接的开关Sws1和开关Sws2。

4.根据权利要求3所述的一种改善数字可控衰减半导体芯片误差的装置，其特征在于：所述调控装置连接开关Sws1和开关Sws2之间的电节点。

5.根据权利要求1所述的一种改善数字可控衰减半导体芯片误差的装置，其特征在于：所述数字可控衰减器为π型衰减器。

6.根据权利要求1所述的一种改善数字可控衰减半导体芯片误差的装置，其特征在于：所述数字可控衰减器为T型衰减器。

Images