CN114267653A - 包括贯通电极的半导体芯片及包括其的半导体封装件 - Google Patents

包括贯通电极的半导体芯片及包括其的半导体封装件 Download PDF

Info

Publication number
CN114267653A
CN114267653A CN202110563211.6A CN202110563211A CN114267653A CN 114267653 A CN114267653 A CN 114267653A CN 202110563211 A CN202110563211 A CN 202110563211A CN 114267653 A CN114267653 A CN 114267653A
Authority
CN
China
Prior art keywords
connection electrode
power supply
electrode
rear connection
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110563211.6A
Other languages
English (en)
Inventor
孙晧荣
金成圭
杨周宪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN114267653A publication Critical patent/CN114267653A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0651—Function
    • H01L2224/06515—Bonding areas having different functions
    • H01L2224/06517—Bonding areas having different functions including bonding areas providing primarily mechanical bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H01L2224/16146—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked the bump connector connecting to a via connection in the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1705—Shape
    • H01L2224/17051—Bump connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1751—Function
    • H01L2224/17515—Bump connectors having different functions
    • H01L2224/17517—Bump connectors having different functions including bump connectors providing primarily mechanical support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • H01L2225/06544—Design considerations for via connections, e.g. geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06565—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having the same size and there being no auxiliary carrier between the devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本申请涉及包括贯通电极的半导体芯片及包括其的半导体封装件。一种半导体芯片包括：主体部分，其具有前表面和后表面；贯通电极，其贯穿主体部分；布线部分，其设置在主体部分的前表面上方；后连接电极，其设置在主体部分的后表面上方；以及前连接电极，其设置在布线部分上方，其中，后连接电极包括同时连接至两个或更多个电源贯通电极的电源后连接电极，并且其中，电源后连接电极的宽度大于前连接电极的宽度。

Description

包括贯通电极的半导体芯片及包括其的半导体封装件
技术领域
本专利文档涉及半导体技术，并且更具体地涉及包括贯通电极的半导体芯片以及包括半导体芯片的半导体封装件。
背景技术
电子产品需要多功能和大容量数据处理，同时它们的尺寸越来越小。因此，还要求用于这种电子产品的半导体芯片厚度薄并且尺寸小。此外，已经制造了其中嵌入有多个半导体芯片的半导体封装件。
多个半导体芯片可以通过穿过每个半导体芯片并提供电连接路径的贯通孔(through via)彼此连接。
发明内容
在实施方式中，一种半导体芯片可以包括：主体部分，其具有前表面和后表面；贯通电极，其贯穿主体部分；布线部分，其设置在主体部分的前表面上方；后连接电极，其设置在主体部分的后表面上方；以及前连接电极，其设置在布线部分上方，其中，后连接电极包括同时连接至两个或更多个电源贯通电极的电源后连接电极，并且其中，电源后连接电极的宽度大于前连接电极的宽度。
在另一实施方式中，一种半导体芯片可以包括：主体部分，其具有前表面和后表面；贯通电极，其贯穿主体部分；以及后连接电极，其设置在主体部分的后表面上方，其中，后连接电极包括同时连接至两个或更多个电源贯通电极的电源后连接电极，并且其中，电源后连接电极的宽度大于不是电源后连接电极的其它后连接电极的宽度。
在另一实施方式中，一种半导体封装件可以包括：第一半导体芯片，其包括具有前表面和后表面的第一主体部分、贯穿第一主体部分的第一贯通电极、以及设置在第一主体部分的后表面上方的第一后连接电极；以及第二半导体芯片，其包括具有前表面和后表面的第二主体部分、设置在第二主体部分的前表面上方的第二布线部分、以及设置在第二布线部分上方的第二前连接电极，其中，第一后连接电极和第二前连接电极彼此电连接，第一后连接电极包括同时连接至两个或更多个第一电源贯通电极的第一电源后连接电极，并且第一电源后连接电极的宽度大于第二前连接电极的宽度。
在实施方式中，一种半导体芯片可以包括：主体部分，其具有前表面和后表面；多个贯通电极，其贯穿主体部分；布线部分，其设置在主体部分的前表面上方；多个后连接电极，其设置在主体部分的后表面上方以连接至相应的贯通电极；以及多个前连接电极，其设置在布线部分上方以连接至相应的贯通电极，其中，后连接电极中的一个或更多个后连接电极同时连接至两个或更多个贯通电极，并且其中，后连接电极中的同时连接至两个或更多个贯通电极的一个或更多个后连接电极的宽度大于前连接电极的宽度。
附图说明
图1是例示根据本公开的实施方式的半导体芯片的截面图。
图2是例示根据本公开的实施方式的层叠的半导体芯片的截面图。
图3A是例示接合至第一虚设后连接电极或第一信号后连接电极的第二接合层的形状的示例的截面图。
图3B是例示接合至第一电源后连接电极的第二接合层的形状的示例的截面图。
图4A是例示根据本公开的另一实施方式的半导体芯片的平面图。
图4B是沿着图4A的线A1-A1′截取的截面图。
图5是例示根据本公开的另一实施方式的半导体芯片的平面图。
图6是例示根据本公开的实施方式的半导体封装件的截面图。
图7是例示根据本公开的另一实施方式的层叠的半导体芯片的截面图。
图8示出了例示采用包括根据实施方式的半导体封装件的存储卡的电子系统的框图。
图9示出了例示包括根据实施方式的半导体封装件的另一电子系统的框图。
具体实施方式
在下文中，将参照附图详细描述本公开的各种实施方式。
附图不一定按比例绘制。在一些情况下，附图中至少一些结构的比例可能已经被夸大，以便清楚地例示所描述的实施方式的一些特征。在附图或描述中用多层结构中的两个或更多个层来呈现特定示例时，所示的这样的层的相对位置关系或这些层的布置顺序反映了所描述或所示的示例的特定实现，并且也可以有不同的相对位置关系或层的布置顺序。另外，多层结构的所描述或所示的示例可能没有反映存在于该特定多层结构中的所有层(例如，在两个所示的层之间可以存在一个或更多个附加层)。作为特定示例，当所描述或所示的多层结构中的第一层称为在第二层“上”或“上方”或在基板“上”或“上方”时，第一层可以直接形成在第二层或基板上，但是也可以表示在第一层与第二层或基板之间可以存在一个或更多个其它中间层的结构。
图1是例示根据本公开的实施方式的半导体芯片的截面图。
参照图1，本实施方式的半导体芯片100可以包括主体部分110、布线部分120、贯通电极130、后连接电极140、前连接电极150和接合层160。
主体部分110可以由诸如硅或锗之类的半导体材料形成，并且可以具有前表面110A、后表面110B以及将前表面110A和后表面110B彼此连接的侧表面。主体部分110的前表面110A可以是指设置有布线部分120的有源表面，并且主体部分110的后表面110B可以是指位于前表面110A的相对侧的表面。
布线部分120可以形成于主体部分110的前表面110A上方。布线部分120可以包括电连接至贯通电极130的电路/布线结构。为了便于描述，电路/布线结构简单地例示为布线部分120中的线，但不限于此。在这种情况下，可以基于半导体芯片100的类型以各种方式实现电路/布线结构。例如，当半导体芯片100包括诸如DRAM(动态随机存取存储器)或SRAM(静态RAM)之类的易失性存储器或者诸如NAND闪存、RRAM(电阻式RAM)、PRAM(相变RAM)、MRAM(磁阻RAM)、或FRAM(铁电RAM)之类的非易失性存储器时，电路/布线结构可以包括具有多个存储器单元的存储器单元阵列。
贯通电极130可以形成在主体部分110中。贯通电极130可以具有从前表面110A延伸至后表面110B以贯穿主体部分110的柱形状。作为示例，贯通电极130可以是TSV(ThroughSilicon Via：硅通孔)。贯通电极130可以包括各种导电材料。作为示例，贯通电极130可以包括诸如铜(Cu)、锡(Sn)、银(Ag)、钨(W)、镍(Ni)、钌(Ru)、钴(Co)之类的金属或这种金属的化合物。尽管未示出，但使贯通电极130和主体部分110彼此绝缘的绝缘衬层(liner)可以插置于贯通电极130和主体部分110之间。此外，尽管未示出，但防止贯通电极130的金属扩散的阻挡金属层可以形成为围绕贯通电极130的侧壁。贯通电极130的一端可以连接至布线部分120，并且贯通电极130的另一端可以连接至后连接电极140。
在这种情况下，贯通电极130可以包括传输信号的信号贯通电极130S和提供电源的电源贯通电极130P。信号可以包括用于驱动半导体芯片100所需的各种信号。作为示例，当半导体芯片100包括存储器时，诸如数据输入/输出信号(DQ)、命令/地址信号(CA)、或芯片选择信号(CS)之类的信号可以通过信号贯通电极130S移动。此外，电源可以包括驱动半导体芯片100所需的电源电压或接地电压的各种电平。在本实施方式中，例示了一个信号贯通电极130S和六个电源贯通电极130P，但是本公开不限于此，并且信号贯通电极130S的数量和电源贯通电极130P的数量可以变化。在水平方向上，即，在与主体部分110的前表面110A和后表面110B平行的方向上，贯通电极130的宽度可以是恒定的。也就是说，每个信号贯通电极130S的宽度和每个电源贯通电极130P的宽度可以相同。
后连接电极140可以形成在主体部分110的后表面110B上方。后连接电极140可以将贯通电极130连接至另一组件，例如要位于半导体芯片100的后表面110B上方的另一半导体芯片。作为示例，后连接电极140可以包括导电凸块。后连接电极140可以包括各种金属材料，诸如铜、镍或其组合，并且可以具有单层结构或多层结构。
后连接电极140可以包括连接至信号贯通电极130S的信号后连接电极140S、连接至电源贯通电极130P的电源后连接电极140P、以及未连接至贯通电极130的虚设后连接电极140D。
信号后连接电极140S可以形成为与每个信号贯通电极130S交叠并连接。一个信号后连接电极140S可以对应于一个信号贯通电极130S。在水平方向上，信号后连接电极140S的宽度WS可以大于信号贯通电极130S的宽度。
电源后连接电极140P可以形成为同时与一对电源贯通电极130P连接。也就是说，一个电源后连接电极140P可以对应于两个电源贯通电极130P。一对电源贯通电极130P可以彼此间隔开，并且主体部分110的一部分在它们之间。为此原因，电源后连接电极140P可以具有与一对电源贯通电极130P以及它们之间的空间交叠的宽度/尺寸。结果，电源后连接电极140P的宽度WP可以大于信号后连接电极140S的宽度WS。
虚设后连接电极140D可以处于电浮置状态。虚设后连接电极140D可以在稍后将描述的层叠多个半导体芯片的工艺中起到维持工艺稳定性的作用，这改善了包括多个层叠的半导体芯片的半导体封装件中的散热特性。将在相关部分更详细地对此进行描述。虚设后连接电极140D的宽度WD可以与信号后连接电极140S的宽度WS基本相同。另外，虚设后连接电极140D的宽度WD可以小于电源后连接电极140P的宽度WP。如果需要，可以省略虚设后连接电极140D。
尽管信号后连接电极140S、电源后连接电极140P和虚设后连接电极140D的宽度/尺寸有所不同，后连接电极140的节距(即，后连接电极140的中心和相邻的后连接电极140的中心之间的距离)可以是恒定的。例如，如图所示，两个相邻的电源后连接电极140P之间的节距P1、彼此相邻的电源后连接电极140P和虚设后连接电极140D之间的节距P2、以及彼此相邻的电源后连接电极140P和信号后连接电极140S之间的节距P3可以具有固定值。在这种情况下，因为电源后连接电极140P的宽度/尺寸相对大，所以电源后连接电极140P和与其相邻的后连接电极140之间的空间可以减小。然而，如稍后将描述的，前连接电极150的宽度/尺寸可以保持恒定，从而防止由于空间的这种减小而引起的电短路。将在相关部分中更详细地对此进行描述。
前连接电极150可以形成在布线部分120上方。前连接电极150可以用于电连接至另一组件，例如，另一半导体芯片或要位于半导体芯片100的前表面110A上方的基板。前连接电极150可以包括导电凸块。前连接电极150可以包括各种金属材料，诸如铜、镍或其组合，并且可以具有单层结构或多层结构。
前连接电极150可以电连接至布线部分120。此外，前连接电极150可以通过布线部分120电连接至贯通电极130。也就是说，与后连接电极140不同，前连接电极150可能不直接接触贯通电极130。为此原因，即使前连接电极150同时电连接至一对电源贯通电极130P，也可能不需要增加前连接电极的尺寸。这是由于以下事实：包括于布线部分120中的电路/布线结构将一对电源贯通电极130P彼此连接并连接至前连接电极150。前连接电极150的宽度WF可以与信号后连接电极140S的宽度WS和/或虚设后连接电极140D的宽度WD基本上相同。前连接电极150的宽度WF可以小于电源后连接电极140P的宽度WP。多个前连接电极150可以具有相同的宽度/尺寸。前连接电极150可以设置在与后连接电极140相对应的位置。前连接电极150可以设置为使得其中心与后连接电极140的中心基本交叠。前连接电极150之间的节距可以与后连接电极140之间的节距相同。
接合层160可以形成在前连接电极150的位于与布线部分120接触的表面的相对侧上的表面上方。当在垂直方向上(即，在垂直于主体部分110的前表面110A和后表面110B的方向上)层叠多个半导体芯片100时，接合层160可以接合至面对自身的后连接电极140。接合层160可以包括具有半球形状、球形状或类似形状的焊料材料。然而，本实施方式不限于此，并且可以以各种方式修改接合层160的形状和材料。
根据以上描述的半导体芯片100，因为一个电源后连接电极140P同时与一对电源贯通电极130P接触，所以可以减小穿过电源后连接电极140P和一对电源贯通电极130P的电源供应路径的电阻。结果，可以容易且稳定地供应电源。
另外，通过在增加电源后连接电极140P的宽度/尺寸的同时维持后连接电极140的节距和前连接电极150的节距，可以适应半导体芯片100的高输入/输出密度要求。
此外，即使当通过层叠多个半导体芯片100来实现高密度半导体封装件时，也可以容易且稳定地供应电源，并且可以防止诸如在水平方向上的相邻连接电极之间的电短路之类的缺陷。以下将参照图2更详细地对此进行描述。
图2是例示根据本公开的实施方式的层叠的半导体芯片的截面图。图2示出了在垂直方向上层叠两个半导体芯片的情况。
参照图2，第二半导体芯片200可以层叠在第一半导体芯片100上方。
第一半导体芯片100可以与以上描述的图1的半导体芯片100基本相同。因此，使用与图1的附图标记相同的附图标记。第一半导体芯片100可以包括：第一主体部分110，其具有前表面110A和后表面110B；第一布线部分120，其设置在第一主体部分110的前表面110A上方；第一贯通电极130，其贯穿第一主体部分110；第一后连接电极140，其设置在第一主体部分110的后表面110B上方并连接至第一贯通电极130；第一前连接电极150，其设置在第一布线部分120上方并通过第一布线部分120连接至第一贯通电极130；以及第一接合层160，其设置在第一前连接电极150上方。第一贯通电极130可以包括第一信号贯通电极130S和第一电源贯通电极130P。第一后连接电极140可以包括第一信号后连接电极140S、第一电源后连接电极140P和第一虚设后连接电极140D。
除了接合层260的形状之外，第二半导体芯片200也可以与图1的半导体芯片100基本相同。也就是说，第二半导体芯片200可以包括：第二主体部分210，其具有前表面210A和后表面210B；第二布线部分220，其设置在第二主体部分210的前表面210A上方；第二贯通电极230，其贯穿第二主体部分210；第二后连接电极240，其设置在第二主体部分210的后表面210B上方并连接至第二贯通电极230；第二前连接电极250，其设置在第二布线部分220上方并通过第二布线部分220连接至第二贯通电极230；以及第二接合层260，其设置在第二前连接电极250上方。第二贯通电极230可以包括第二信号贯通电极230S和第二电源贯通电极230P。第二后连接电极240可以包括第二信号后连接电极240S、第二电源后连接电极240P和第二虚设后连接电极240D。第二贯通电极230、第二后连接电极240和第二前连接电极250的布置、节距和宽度可以与第一贯通电极130、第一后连接电极140和第一前连接电极150的布置、节距和宽度基本相同。
第二半导体芯片200可以层叠在第一半导体芯片100上方，并且其前表面210A面对第一半导体芯片100的后表面110B。更具体地，第二半导体芯片200的第二接合层260可以通过接合工艺接合至第一半导体芯片100的第一后连接电极140。在接合工艺期间，第二接合层260的形状可以变型以不同于第一接合层160的形状。在第二接合层260当中，接合至第一信号后连接电极140S和第一虚设后连接电极140D的第二接合层由附图标记260A标示，并且被称为具有正常接合层的形状的第二正常接合层260A。另一方面，在第二接合层260当中，要接合至第一电源后连接电极140P的第二接合层由附图标记260B标示，并且被称为与正常接合层不同的具有倾斜侧壁的第二倾斜接合层260B。将参照图3A和图3B更详细地描述第二正常接合层260A和第二倾斜接合层260B的形状。
图3A是例示接合至第一虚设后连接电极或第一信号后连接电极的第二接合层的形状的示例的截面图，而图3B是例示接合至第一电源后连接电极的第二接合层的形状的示例的截面图。
参照图3A，由于在接合工艺期间施加的压力，在第一虚设后连接电极140D和第二前连接电极250之间的第二正常接合层260A或者在第一信号后连接电极140S和第二前连接电极250之间的第二正常接合层260A可以具有凸出的侧壁，该凸出的侧壁突出超过由第一虚设后连接电极140D或第一信号后连接电极140S的侧表面形成的边界。这是因为第一虚设后连接电极140D或第一信号后连接电极140S的宽度/尺寸与第二前连接电极250的宽度/尺寸基本相同。在这种情况下，由第二标准接合层260A的侧壁和第一虚设后连接电极140D或第一信号后连接电极140S的水平表面(例如，上表面)形成的角度θ1可以大于90度。
另一方面，参照图3B，即使在接合工艺期间施加了压力，在第一电源后连接电极140P和第二前连接电极250之间的第二倾斜接合层260B可以具有不突出超过由第一电源后连接电极140P的侧表面形成的边界的侧壁。这是由于以下事实：第一电源后连接电极140P的宽度/尺寸大于第二前连接电极250的宽度/尺寸。因此，第二倾斜接合层260B可以具有其中第二倾斜接合层260B的宽度随着它接近第一电源后连接电极140P而增加的形状。在这种情况下，由第二倾斜接合层260B的侧壁和第一电源后连接电极140P的水平表面(例如，上表面)形成的角度θ2可以小于90度。该角度θ2可以小于上述角度θ1。
回到参照图2，在垂直方向上层叠的第一半导体芯片100和第二半导体芯片200可以通过第一后连接电极140、第二接合层260和第二前连接电极250的层叠结构彼此电连接。
更具体地，第一信号贯通电极130S可以通过第一信号后连接电极140S、第二标准接合层260A、第二前连接电极250和第二布线部分220电连接至第二信号贯通电极230S。结果，可以形成电连接路径(即，信号传输路径)以穿过第一接合层160、第一前连接电极150、第一布线部分120、第一信号贯通电极130S、第一信号后连接电极140S、第二正常接合层260A、第二前连接电极250、第二布线部分220、第二信号贯通电极230S和第二信号后连接电极240S。
另外，一对第一电源贯通电极130P可以通过第一电源后连接电极140P、第二倾斜接合层260B、第二前连接电极250和第二布线部分220电连接至一对第二电源贯通电极230P。结果，可以形成电连接路径(即，电源供应路径)以穿过第一接合层160、第一前连接电极150、第一布线部分120、一对第一电源贯通电极130P、第一电源后连接电极140P、第二倾斜接合层260B、第二前连接电极250、第二布线部分220、一对第二电源贯通电极230P和第二电源后连接电极240P。
第一虚设后连接电极140D、第二正常接合层260A和第二前连接电极250的层叠结构可以不电连接至第一贯通电极130和第二贯通电极230。也就是说，这种层叠结构可以与第一半导体芯片100和第二半导体芯片200之间的电连接无关。然而，这种层叠结构可以用作散热路径。此外，这种层叠结构可以用于均匀地分布在第一半导体芯片100和第二半导体芯片200之间的接合工艺期间施加的压力。此外，当用间隙填充材料(未示出)填充第一半导体芯片100和第二半导体芯片200之间的空间时，这种层叠结构还可以用于通过使间隙填充材料的速度均匀来防止诸如间隙填充材料中的空隙之类的工艺缺陷。
在本实施方式中，已经描述了在垂直方向上层叠两个半导体芯片100和200的情况，但是本公开不限于此。在另一实施方式中，可以在垂直方向上重复地层叠三个或更多个半导体芯片。
因此，可以实现其中在垂直方向上层叠多个半导体芯片的高密度半导体封装件。
另外，通过在这种半导体封装件中形成穿过一对电源贯通电极的电源供应路径，与使用单个电源贯通电极的情况相比，可以减小电源供应路径的电阻。因此，即使多个半导体芯片的层叠导致贯通电极的总长度/电源供应路径的总长度的增加，也可以容易且稳定地向每个半导体芯片供应电源。
另外，可以通过在增加电源后连接电极的宽度/尺寸的同时维持每个半导体芯片的后连接电极和前连接电极的节距来维持半导体封装件在水平方向上的尺寸。
另外，通过在增加电源后连接电极的宽度/尺寸的同时维持每个半导体芯片的前连接电极的宽度/尺寸，可以防止设置在半导体芯片之间并且在水平方向上布置的连接结构之间的电短路。具体而言，可以防止水平方向上的接合层之间的电短路。更详细地，当在图2中增加第一电源后连接电极140P的尺寸时，第一电源后连接电极140P和与其相邻的另一后连接电极140之间的距离可以减小。然而，即使该距离减小，接合至第一电源后连接电极140P的第二倾斜接合层260B的侧壁也不会突出超过由第一电源后连接电极140P的侧表面形成的边界。这是因为第二前连接电极250比第一电源后连接电极140P具有更小的宽度/尺寸。因此，可以防止相邻的第二接合层260彼此接触的桥接现象，并且因此，可以防止在水平方向上彼此相邻的第一后连接电极140、第二接合层260和第二前连接电极的层叠结构之间的电短路。作为参考，因为前连接电极和后连接电极在接合工艺中不融合并且维持它们的形状，所以通过接合层之间的桥接可能引起连接结构之间的电短路。在本实施方式中，可以阻断接合层之间的桥接。
此外，通过多个半导体芯片之间的虚设结构，例如，第一虚设后连接电极140D、与其连接的第二正常接合层260A以及第二前连接电极250的层叠结构，可以增强散热特性并且可以改善工艺。
此外，在图1和图2的实施方式中，已经描述了一个电源后连接电极连接至一对电源贯通电极的情况。然而，本公开不限于此，并且一个电源后连接电极可以连接至三个或更多个电源贯通电极。也就是说，一个电源后连接电极可以对应于多个电源贯通电极。将参照图4A至图5对此进行示例性地描述。
图4A是例示根据本公开的另一实施方式的半导体芯片的平面图，并且图4B是沿着图4A的线A1-A1′截取的截面图。为了便于描述，主要例示了一个信号后连接电极和一个电源后连接电极。
参照图4A和图4B，本实施方式的半导体芯片400可以包括：主体部分410，其具有前表面410A和后表面410B；布线部分420，其设置在主体部分410的前表面410A上方；信号贯通电极430S和电源贯通电极430P，其贯穿主体部分410；信号后连接电极440S和电源后连接电极440P，其设置在主体部分410的后表面410B上方并分别连接至信号贯通电极430S和电源贯通电极430P；前连接电极450，其设置在布线部分420上方并通过布线部分420连接至信号贯通电极430S和电源贯通电极430P；以及接合层460，其设置在前连接电极450上方。
这里，一个信号后连接电极440S可以与一个信号贯通电极430S交叠并且连接。另一方面，一个电源后连接电极440P可以同时与三个电源贯通电极430P交叠并且连接。三个电源贯通电极430P可以在一个方向上(例如，在与线A1-A1′平行的方向上)布置成一排。电源后连接电极440P可以具有条形状，该条形状具有在一个方向上的长轴以及在与该一个方向交叉的方向上的短轴。
根据本实施方式，因为通过三个电源贯通电极430P来供应电源，所以可以进一步减小电源供应路径的电阻。
图5是例示根据本公开的另一实施方式的半导体芯片的平面图。为了便于描述，主要例示了一个信号后连接电极和一个电源后连接电极。
参照图5，在本实施方式的半导体芯片500中，一个信号后连接电极540S可以与一个信号贯通电极530S交叠并且连接。另一方面，一个电源后连接电极540P可以同时与三个电源贯通电极530P交叠并且连接。在这种情况下，三个电源贯通电极530P中的每一个可以设置在三角形的顶点处。电源后连接电极540P可以具有与该三角形交叠的圆形形状或类似形状。
根据本实施方式，因为通过三个电源贯通电极530P来供应电源，所以可以进一步减小电源供应路径的电阻。
可以以各种方式修改图4A至图5的实施方式。例如，当多个电源贯通电极同时连接至一个电源后连接电极时，多个电源贯通电极可以布置成一排，或者可以分别设置在多边形的顶点处。另外，可以以各种方式布置多个电源贯通电极。
连接至一个后连接电极的多个电源贯通电极可以被称为一组电源贯通电极。也就是说，图1的一对电源贯通电极130P、图2的一对第一电源贯通电极130P和一对第二电源贯通电极230P、图4A和图4B的三个电源贯通电极430P、图5的三个电源贯通电极530P可以形成一组电源贯通电极。
图6是例示根据本公开的实施方式的半导体封装件的截面图。根据本实施方式的半导体封装件可以包括在垂直方向上层叠的多个半导体芯片。多个半导体芯片中的每个可以包括与上述实施方式的半导体芯片基本相同的半导体芯片。
参照图6，本实施方式的半导体封装件可以包括基层600、以及在垂直方向上层叠在基层600上方的多个半导体芯片610、620、630、640和650。在本实施方式中，层叠了五个半导体芯片610、620、630、640和650，但是本公开不限于此，并且在垂直方向上层叠的半导体芯片的数量可以以各种方式进行修改。为了便于描述，五个半导体芯片610、620、630、640和650根据距基层600的距离将称为第一半导体芯片610、第二半导体芯片620、第三半导体芯片630、第四半导体芯片640和第五半导体芯片650。
基层600可以是具有电路和/或布线结构的层，以便将多个半导体芯片610、620、630、640和650的层叠结构与外部组件连接。例如，基层600可以包括基板，诸如印刷电路板(PCB)、介入层、重分布层等。另选地，当多个半导体芯片610、620、630、640和650是存储器芯片时，基层600可以是具有逻辑电路的半导体芯片，该逻辑电路支持这些存储器芯片的操作，例如，从存储器芯片读取数据的操作或将数据写入到存储器芯片的操作。
基层600可以具有上表面和下表面，在上表面上设置有多个半导体芯片610、620、630、640和650，并且在下表面上设置有将半导体封装件连接至外部组件的外部连接端子680，同时下表面位于上表面的相对侧。
除了位于第一半导体芯片至第五半导体芯片610、620、630、640和650的最上部分的第五半导体芯片650之外，第一半导体芯片至第四半导体芯片610、620、630和640中的每一个可以与上述实施方式的半导体芯片(参见图1中的100)基本相同，除了接合层616、626、636和646的形状之外。
也就是说，第一半导体芯片610可以包括：主体部分611，其具有前表面和后表面；布线部分612，其设置在主体部分611的前表面上方；贯通电极613，其贯穿主体部分611；后连接电极614，其设置在主体部分611的后表面上方并连接至贯通电极613；前连接电极615，其设置在布线部分612上方；以及接合层616，其设置在前连接电极615上方。贯通电极613可以包括信号贯通电极613S和电源贯通电极613P。后连接电极614可以包括信号后连接电极614S、电源后连接电极614P和虚设后连接电极614D。接合层616可以接合至基层600的上表面，并且可以具有相同的形状/尺寸。
第二半导体芯片620可以包括：主体部分621，其具有前表面和后表面；布线部分622，其设置在主体部分621的前表面上方；贯通电极623，其贯穿主体部分621；后连接电极624，其设置在主体部分621的后表面上方并连接至贯通电极623；前连接电极625，其设置在布线部分622上方；以及接合层626，其设置在前连接电极625上方。贯通电极623可以包括信号贯通电极623S和电源贯通电极623P。后连接电极624可以包括信号后连接电极624S、电源后连接电极624P和虚设后连接电极624D。接合层626可以接合至第一半导体芯片610的后连接电极614。接合层626可以包括：正常接合层626A，其接合至信号后连接电极614S和虚设后连接电极614D中的每一个；以及倾斜接合层626B，其连接至第一半导体芯片610的电源后连接电极614P。
因为第三半导体芯片630和第四半导体芯片640中的每个与第二半导体芯片620具有相同的结构，所以将省略其详细描述。第三半导体芯片630可以包括主体部分631，布线部分632，具有信号贯通电极633S和电源贯通电极633P的贯通电极633，具有信号后连接电极634S、电源后连接电极634P和虚设后连接电极634D的后连接电极634，前连接电极635和具有正常接合层636A和倾斜接合层636B的接合层636。第四半导体芯片640可以包括主体部分641，布线部分642，具有信号贯通电极643S和电源贯通电极643P的贯通电极643，具有信号后连接电极644S、电源后连接电极644P和虚设后连接电极644D的后连接电极644，前连接电极645以及具有正常接合层646A和倾斜接合层646B的接合层646。
因为第五半导体芯片650位于最上部分，所以它可能不包括贯通电极和后连接电极。也就是说，如图所示，第五半导体芯片650可以包括：主体部分651，其具有前表面和后表面；布线部分652，其设置在主体部分651的前表面上方；前连接电极655，其设置在主体部分651的前表面上方；以及接合层656，其设置在前连接电极655上方。接合层656可以包括正常接合层656A和倾斜接合层656B。
可以用间隙填充材料660填充第一半导体芯片610与基层600之间的空间、第一半导体芯片610与第二半导体芯片620之间的空间、第二半导体芯片620与第三半导体芯片630之间的空间、第三半导体芯片630与第四半导体芯片640之间的空间、以及第四半导体芯片640与第五半导体芯片650之间的空间。间隙填充材料660可以通过使底部填充材料通过毛细现象流入空间然后固化而形成。
另外，基层600和第一半导体芯片至第五半导体芯片610、620、630、640和650可以被模制层670围绕。也就是说，模制层670可以形成为在基层600的上表面上方覆盖第一半导体芯片至第五半导体芯片610、620、630、640和650。模制层670可以包括各种模制材料，诸如EMC(环氧树脂模塑封料)。作为示例，当省略间隙填充材料660时，模制层670可以形成为填充第一半导体芯片610和基层600之间的空间、第一半导体芯片610和第二半导体芯片620之间的空间、第二半导体芯片620和第三半导体芯片630之间的空间、第三半导体芯片630和第四半导体芯片640之间的空间以及第四半导体芯片640和第五半导体芯片650之间的空间。
根据本实施方式的半导体封装件，可以获得在图2的实施方式中描述的所有优点。
图7是例示根据本公开的另一实施方式的层叠的半导体芯片的截面图。图7示出了在垂直方向上层叠两个半导体芯片的情况。描述将集中于与上述图2的实施方式的不同之处。另外，为了便于描述，在本实施方式中，省略了信号传输路径，即，信号贯通电极，信号后连接电极以及电连接至其的组件。
参照图7，第二半导体芯片720可以层叠在第一半导体芯片710上方。
第一半导体芯片710可以包括：第一主体部分711，其具有前表面和后表面；第一布线部分712，其设置在第一主体部分711的前表面上方；第一电源贯通电极713P，其贯穿第一主体部分711；第一电源后连接电极714P，其设置在第一主体部711的后表面上方并连接至第一电源贯通电极713P；第一前连接电极715，其设置在第一布线部分712上方并通过第一布线部分712连接至第一电源贯通电极713P；以及第一接合层716，其设置在第一前连接电极715上方。此外，第一半导体芯片710可以还包括未连接至第一电源贯通电极713P的第一虚设后连接电极714D。在这种情况下，第一前连接电极715可以进一步形成在与第一虚设后连接电极714D相对应的位置。第一虚设后连接电极714D和第一电源后连接电极714P可以称为第一后连接电极714。
第一半导体芯片710可以包括分别在水平方向上与第一半导体芯片710的两个侧表面相邻的边缘区域ER以及位于边缘区域ER之间的中央区域CR。
第一电源贯通电极713P可以包括位于边缘区域ER中的第一边缘电源贯通电极713PE和位于中央区域CR中的第一中央电源贯通电极713PC。另外，第一电源后连接电极714P可以包括：第一边缘电源后连接电极714PE，其在边缘区域ER中连接至第一边缘电源贯通电极713PE；以及第一中央电源后连接电极714PC，其在中央区域CR中连接至第一中央电源贯通电极713PC。
这里，第一中央电源后连接电极714PC可以形成为与每个第一中央电源贯通电极713PC交叠并连接。也就是说，一个第一中央电源后连接电极714PC可以对应于一个第一中央电源贯通电极713PC。因此，第一中央电源后连接电极714PC可以形成为具有相对小的宽度/尺寸。例如，第一中央电源后连接电极714PC的宽度/尺寸可以与第一虚设后连接电极714D的宽度/尺寸、第一前连接电极715的宽度/尺寸和/或信号后连接电极(未示出)的宽度/尺寸基本相同。
另一方面，第一边缘电源后连接电极714PE可以形成为同时与两个或更多个第一边缘电源贯通电极713PE连接。也就是说，一个第一边缘电源后连接电极714PE可以对应于多个第一边缘电源贯通电极713PE。为此原因，第一边缘电源后连接电极714PE的宽度/尺寸可以形成为相对大。例如，第一边缘电源后连接电极714PE的宽度/尺寸可以大于第一中央电源后连接电极714PC的宽度/尺寸、第一虚设后连接电极714D的宽度/尺寸、第一前连接电极715的宽度/尺寸和/或信号后连接电极(未示出)的宽度/尺寸。
第二半导体芯片720可以包括：第二主体部分721，其具有前表面和后表面；第二布线部分722，其设置在第二主体部分721的前表面上方；第二电源贯通电极723P，其贯穿第二主体部分721；第二电源后连接电极724P，其设置在第二主体部分721的后表面上方并且连接至第二电源贯通电极723P；第二前连接电极725，其设置在第二布线部分722上方并通过第二布线部分722连接至第二电源贯通电极723P；以及第二接合层726，其设置在第二前连接电极725上方。此外，第二半导体芯片720可以进一步包括未连接至第二电源贯通电极723P的第二虚设后连接电极724D。在这种情况下，第二前连接电极725可以进一步形成在与第二虚设后连接电极724D相对应的位置。第二虚设后连接电极724D和第二电源后连接电极724P可以称为第二后连接电极724。
第二半导体芯片720可以包括分别在水平方向上与第二半导体芯片720的两个侧表面相邻的边缘区域ER以及位于边缘区域ER之间的中央区域CR。因为第一半导体芯片710和第二半导体芯片720层叠并且它们的两个侧表面对准，所以第二半导体芯片720的边缘区域ER和中央区域CR分别可以与第一半导体芯片710的边缘区域ER和中央区域CR交叠。
第二电源贯通电极723P可以包括位于边缘区域ER中的第二边缘电源贯通电极723PE和位于中央区域CR中的第二中央电源贯通电极723PC。另外，第二电源后连接电极724P可以包括：第二边缘电源后连接电极724PE，其在边缘区域ER中连接至第二边缘电源贯通电极723PE；以及第二中央电源后连接电极724PC，其在中央区域CR中连接至第二中央电源贯通电极723PC。
这里，第二中央电源后连接电极724PC可以形成为与每个第二中央电源贯通电极723PC交叠并连接。也就是说，一个第二中央电源后连接电极724PC可以对应于一个第二中央电源贯通电极723PC。因此，第二中央电源后连接电极724PC可以形成为具有相对小的宽度/尺寸。
另一方面，第二边缘电源后连接电极724PE可以形成为同时与两个或更多个第二边缘电源贯通电极723PE连接。也就是说，一个第二边缘电源后连接电极724PE可以对应于多个第二边缘电源贯通电极723PE。为此原因，第二边缘电源后连接电极724PE的宽度/尺寸可以形成为相对大。
第二接合层726可以包括：第二倾斜接合层726B，其接合至第一边缘电源后连接电极714PE；以及第二正常接合层726A，其接合至第一中央电源后连接电极714PC和/或第一虚设后连接电极714D。
当层叠具有贯通电极的多个半导体芯片时，在边缘区域中比在中央区域中，电源供应的劣化可能更为严重。因此，在本实施方式中，可以通过在中央区域CR中使用一个电源贯通电极713PC和723PC并且通过在边缘区域ER中使用两个或更多个电源贯通电极713PE和723PE来供应电源，以促进供应电源。当本实施方式的第一半导体芯片710和第二半导体芯片720是存储器芯片时，边缘区域ER可以对应于其中布置有多个存储器单元的单元垫(mat)，并且中央区域CR可以对应于其中设置有用于驱动单元垫的外围电路的外围电路区域。
然而，本公开不限于这些区域，并且如果需要，电源后连接电极中的任何一个可以连接至具有两个或更多个电源贯通电极的电源贯通电极组，并且电源后连接电极中的另一个可以连接至单个电源贯通电极。即使在这种情况下，连接至电源贯通电极组的电源后连接电极的宽度/尺寸可以大于连接至单个电源贯通电极的电源后连接电极的宽度/尺寸。
根据本公开的以上实施方式，可以提供一种具有贯通电极的半导体芯片以及具有该半导体芯片的半导体封装件，它们能够增强操作特性并改善工艺。
图8示出了例示包括采用根据实施方式的半导体封装件的至少一个的存储卡7800的电子系统的框图。存储卡7800包括诸如非易失性存储器装置之类的存储器7810和存储器控制器7820。存储器7810和存储器控制器7820可以存储数据或读出所存储的数据。存储器7810和存储器控制器7820中的至少一个可以包括根据所描述的实施方式的半导体封装件中的至少一个。
存储器7810可以包括应用了本公开的实施方式的技术的非易失性存储器装置。存储器控制器7820可以控制存储器7810，使得响应于来自主机7830的读/写请求，读出所存储的数据或者存储数据。
图9示出了例示包括根据所描述的实施方式的半导体封装件中的至少一个的电子系统8710的框图。电子系统8710可以包括控制器8711、输入/输出装置8712和存储器8713。控制器8711、输入/输出装置8712和存储器8713可以通过提供数据移动所经过的路径的总线8715而彼此联接。
在实施方式中，控制器8711可以包括一个或更多个微处理器、数字信号处理器、微控制器和/或能够执行与这些组件相同功能的逻辑器件。控制器8711或存储器8713可以包括根据本公开的实施方式的半导体封装件中的一个或更多个。输入/输出装置8712可以包括从小键盘、键盘、显示装置、触摸屏等当中选择的至少一个。存储器8713是用于存储数据的装置。存储器8713可以存储数据和/或控制器8711要执行的命令等。
存储器8713可以包括诸如DRAM之类的易失性存储器装置和/或诸如闪存之类的非易失性存储器装置。例如，闪存可以安装到诸如移动终端或台式计算机之类的信息处理系统。闪存可以构成固态盘(SSD)。在这种情况下，电子系统8710可以在闪存系统中稳定地存储大量数据。
电子系统8710可以进一步包括接口8714，其被配置为向通信网络发送数据和从通信网络接收数据。接口8714可以是有线或无线类型。例如，接口8714可以包括天线、或者有线或无线收发器。
电子系统8710可以被实现为移动系统、个人计算机、工业计算机或执行各种功能的逻辑系统。例如，移动系统可以是个人数字助理(PDA)、便携式计算机、平板计算机、移动电话、智能电话、无线电话、膝上型计算机、存储卡、数字音乐系统和信息发送/接收系统中的任何一种。
如果电子系统8710表示能够执行无线通信的装备，则电子系统8710可以用于使用以下技术的通信系统中：CDMA(码分多址)、GSM(全球移动通信系统)、NADC(北美数字蜂窝)、E-TDMA(增强型时分多址)、WCDMA(宽带码分多址)、CDMA2000、LTE(长期演进)或Wibro(无线宽带互联网)。
尽管已经出于示例性目的描述了各种实施方式，但是对于本领域技术人员将显而易见的是，在不脱离如所附权利要求所限定的本教导的精神和范围的情况下，可以进行各种变型和修改。
相关申请的交叉引用
本申请要求于2020年9月16日提交的韩国专利申请No.10-2020-0118873的优先权，通过引用将其全部内容合并于此。

Claims (28)

1.一种半导体芯片，该半导体芯片包括：
主体部分，所述主体部分具有前表面和后表面；
贯通电极，所述贯通电极贯穿所述主体部分；
布线部分，所述布线部分设置在所述主体部分的所述前表面上方；
后连接电极，所述后连接电极设置在所述主体部分的所述后表面上方；以及
前连接电极，所述前连接电极设置在所述布线部分上方，
其中，所述后连接电极包括同时连接至两个或更多个电源贯通电极的电源后连接电极，并且
其中，所述电源后连接电极的宽度大于所述前连接电极的宽度。
2.根据权利要求1所述的半导体芯片，其中，所述后连接电极还包括连接至一个信号贯通电极的信号后连接电极，并且
其中，所述电源后连接电极的宽度大于所述信号后连接电极的宽度。
3.根据权利要求1所述的半导体芯片，其中，所述后连接电极还包括未连接至所述贯通电极的虚设后连接电极，并且
其中，所述电源后连接电极的宽度大于所述虚设后连接电极的宽度。
4.根据权利要求1所述的半导体芯片，其中，多个后连接电极之间的节距是恒定的。
5.根据权利要求1所述的半导体芯片，其中，所述两个或更多个电源贯通电极被布置成一排。
6.根据权利要求1所述的半导体芯片，其中，所述两个或更多个电源贯通电极中的每一个被设置在多边形的顶点。
7.根据权利要求1所述的半导体芯片，其中，所述后连接电极还包括连接至一个电源贯通电极的其它电源后连接电极，并且
其中，所述电源后连接电极的宽度大于所述其它电源后连接电极的宽度。
8.根据权利要求7所述的半导体芯片，其中，所述电源后连接电极被设置在边缘区域中，并且
其中，所述其它电源后连接电极被设置在中央区域中。
9.一种半导体芯片，该半导体芯片包括：
主体部分，所述主体部分具有前表面和后表面；
贯通电极，所述贯通电极贯穿所述主体部分；以及
后连接电极，所述后连接电极设置在所述主体部分的所述后表面上方；
其中，所述后连接电极包括同时连接至两个或更多个电源贯通电极的电源后连接电极，并且
其中，所述电源后连接电极的宽度大于不是所述电源后连接电极的其它后连接电极的宽度。
10.根据权利要求9所述的半导体芯片，其中，所述其它后连接电极包括连接至一个信号贯通电极的信号后连接电极，并且
其中，所述电源后连接电极的宽度大于所述信号后连接电极的宽度。
11.根据权利要求9所述的半导体芯片，其中，所述其它后连接电极包括未连接至所述贯通电极的虚设后连接电极，并且
其中，所述电源后连接电极的宽度大于所述虚设后连接电极的宽度。
12.根据权利要求9所述的半导体芯片，其中，多个后连接电极之间的节距是恒定的。
13.根据权利要求9所述的半导体芯片，其中，所述两个或更多个电源贯通电极被布置成一排。
14.根据权利要求9所述的半导体芯片，其中，所述两个或更多个电源贯通电极中的每一个被设置在多边形的顶点。
15.根据权利要求9所述的半导体芯片，其中，所述后连接电极还包括连接至一个电源贯通电极的其它电源后连接电极，并且
其中，所述电源后连接电极的宽度大于所述其它电源后连接电极的宽度。
16.根据权利要求15所述的半导体芯片，其中，所述电源后连接电极被设置在边缘区域中，并且
其中，所述其它电源后连接电极被设置在中央区域中。
17.一种半导体封装件，该半导体封装件包括：
第一半导体芯片，所述第一半导体芯片包括：具有前表面和后表面的第一主体部分、贯穿所述第一主体部分的第一贯通电极、以及设置在所述第一主体部分的后表面上方的第一后连接电极；以及
第二半导体芯片，所述第二半导体芯片包括：具有前表面和后表面的第二主体部分、设置在所述第二主体部分的前表面上方的第二布线部分、以及设置在第二布线部分上方的第二前连接电极，
其中，所述第一后连接电极和所述第二前连接电极彼此电连接，
所述第一后连接电极包括同时连接至两个或更多个第一电源贯通电极的第一电源后连接电极，并且
所述第一电源后连接电极的宽度大于所述第二前连接电极的宽度。
18.根据权利要求17所述的半导体封装件，其中，所述第一后连接电极还包括连接至一个第一信号贯通电极连接的第一信号后连接电极，并且
其中，所述第一电源后连接电极的宽度大于所述第一信号后连接电极的宽度。
19.根据权利要求17所述的半导体封装件，其中，所述第一后连接电极还包括未连接至所述第一贯通电极的第一虚设后连接电极，并且
其中，所述第一电源后连接电极的宽度大于所述第一虚设后连接电极的宽度。
20.根据权利要求17所述的半导体封装件，其中，多个第一后连接电极之间的节距是恒定的，并且
其中，分别连接至所述多个第一后连接电极的多个第二前连接电极之间的节距是恒定的。
21.根据权利要求17所述的半导体封装件，其中，所述两个或更多个第一电源贯通电极被布置成一排。
22.根据权利要求17所述的半导体封装件，其中，所述两个或更多个第一电源贯通电极中的每一个被设置在多边形的顶点。
23.根据权利要求17所述的半导体封装件，其中，所述第一后连接电极还包括连接至一个第一电源贯通电极的第一其它电源后连接电极，并且
其中，所述第一电源后连接电极的宽度大于所述第一其它电源后连接电极的宽度。
24.根据权利要求23所述的半导体封装件，其中，所述第一电源后连接电极被设置在边缘区域中，并且
其中，所述第一其它电源后连接电极被设置在中央区域中。
25.根据权利要求17所述的半导体封装件，该半导体封装件还包括：
接合层，所述接合层在所述第一后连接电极和所述第二前连接电极之间接合至所述第一后连接电极的一个表面和所述第二前连接电极的一个表面，
其中，由接合至所述第一电源后连接电极的接合层的侧壁和所述第一电源后连接电极的一个表面形成的角度小于由接合至除了所述第一电源后连接电极以外的第一其它后连接电极的接合层的侧壁和所述第一其它后连接电极的一个表面形成的角度。
26.根据权利要求17所述的半导体封装件，其中，所述第二半导体芯片还包括贯穿所述第二主体部分的第二贯通电极以及设置在所述第二主体部分的后表面上方的第二后连接电极，
其中，所述第二后连接电极包括同时连接至两个或更多个第二电源贯通电极的第二电源后连接电极，并且
其中，所述第二电源后连接电极的宽度大于所述第二前连接电极的宽度。
27.根据权利要求17所述的半导体封装件，该半导体封装件还包括：
接合层，所述接合层插置于所述第一电源后连接电极和所述第二前连接电极之间，并且
其中，所述接合层的宽度随着所述接合层接近所述第一电源后连接电极而增加。
28.一种半导体芯片，该半导体芯片包括：
主体部分，所述主体部分具有前表面和后表面；
多个贯通电极，所述多个贯通电极贯穿所述主体部分；
布线部分，所述布线部分设置在所述主体部分的所述前表面上方；
多个后连接电极，所述多个后连接电极设置在所述主体部分的所述后表面上方以连接至相应的贯通电极；以及
多个前连接电极，所述多个前连接电极设置在所述布线部分上方以连接至相应的贯通电极，
其中，所述多个后连接电极中的一个或更多个后连接电极同时连接至两个或更多个贯通电极，并且
其中，所述多个后连接电极中的同时连接至所述两个或更多个贯通电极的所述一个或更多个后连接电极的宽度大于所述前连接电极的宽度。
CN202110563211.6A 2020-09-16 2021-05-24 包括贯通电极的半导体芯片及包括其的半导体封装件 Pending CN114267653A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200118873A KR20220036534A (ko) 2020-09-16 2020-09-16 관통 전극을 포함하는 반도체 칩, 및 이 반도체 칩을 포함하는 반도체 패키지
KR10-2020-0118873 2020-09-16

Publications (1)

Publication Number Publication Date
CN114267653A true CN114267653A (zh) 2022-04-01

Family

ID=80626999

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110563211.6A Pending CN114267653A (zh) 2020-09-16 2021-05-24 包括贯通电极的半导体芯片及包括其的半导体封装件

Country Status (4)

Country Link
US (1) US11502051B2 (zh)
KR (1) KR20220036534A (zh)
CN (1) CN114267653A (zh)
TW (1) TW202213675A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220058683A (ko) * 2020-10-29 2022-05-10 삼성전자주식회사 반도체 패키지
KR20220072366A (ko) * 2020-11-25 2022-06-02 에스케이하이닉스 주식회사 관통 전극을 포함하는 반도체 칩, 및 이를 포함하는 반도체 패키지

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8264067B2 (en) * 2009-10-09 2012-09-11 Taiwan Semiconductor Manufacturing Company, Ltd. Through silicon via (TSV) wire bond architecture
US8957508B2 (en) * 2011-05-13 2015-02-17 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing the same
KR101840447B1 (ko) 2011-08-09 2018-03-20 에스케이하이닉스 주식회사 반도체 패키지 및 이를 갖는 적층 반도체 패키지
JP2013115236A (ja) * 2011-11-29 2013-06-10 Elpida Memory Inc 半導体チップ及びその抵抗測定方法、並びに半導体装置
US20130249011A1 (en) * 2012-03-22 2013-09-26 Texas Instruments Incorporated Integrated circuit (ic) having tsvs and stress compensating layer
JP2016006806A (ja) * 2013-06-05 2016-01-14 富士電機株式会社 半導体装置
JP2017168548A (ja) * 2016-03-15 2017-09-21 ソニー株式会社 ガラス配線基板及びその製造方法、部品実装ガラス配線基板及びその製造方法、並びに、表示装置用基板
JP6824501B2 (ja) * 2017-02-08 2021-02-03 ウシオ電機株式会社 半導体発光素子
KR102494655B1 (ko) * 2017-06-19 2023-02-03 삼성전자주식회사 반도체 패키지
US11581398B2 (en) * 2018-09-07 2023-02-14 Lfoundry S.R.L Method of fabrication of an integrated spiral inductor having low substrate loss
US20220037300A1 (en) * 2018-12-11 2022-02-03 Sony Semiconductor Solutions Corporation Semiconductor device and electronic equipment
US11270977B2 (en) * 2019-11-08 2022-03-08 Xilinx, Inc. Power delivery network for active-on-active stacked integrated circuits
JP2021189221A (ja) * 2020-05-26 2021-12-13 キヤノン株式会社 定着装置及び画像形成装置
KR102599631B1 (ko) * 2020-06-08 2023-11-06 삼성전자주식회사 반도체 칩, 반도체 장치, 및 이를 포함하는 반도체 패키지
US11581281B2 (en) * 2020-06-26 2023-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. Packaged semiconductor device and method of forming thereof

Also Published As

Publication number Publication date
TW202213675A (zh) 2022-04-01
KR20220036534A (ko) 2022-03-23
US20220084968A1 (en) 2022-03-17
US11502051B2 (en) 2022-11-15

Similar Documents

Publication Publication Date Title
US9985002B2 (en) Thin stack packages
US10741529B2 (en) Semiconductor packages
US10903131B2 (en) Semiconductor packages including bridge die spaced apart from semiconductor die
US11201140B2 (en) Semiconductor packages including stacked sub-packages with interposing bridges
US11380651B2 (en) Semiconductor package including stacked semiconductor chips
CN110379798B (zh) 芯片层叠封装
CN112786565A (zh) 具有中介层桥的层叠封装
US11462511B2 (en) Semiconductor package including stacked semiconductor chips
CN114267653A (zh) 包括贯通电极的半导体芯片及包括其的半导体封装件
CN112466835A (zh) 半导体封装及其制造方法
US11637089B2 (en) Semiconductor package including stacked semiconductor chips
US20230068842A1 (en) Semiconductor package including stacked semiconductor chips
CN113257787A (zh) 包括层叠在基础模块上的芯片的半导体封装
US11515254B2 (en) Semiconductor chip including penetrating electrodes, and semiconductor package including the semiconductor chip
US11764128B2 (en) Semiconductor chip including through electrode, and semiconductor package including the same
US20200328189A1 (en) Semiconductor packages including a thermal conduction network structure
US11823982B2 (en) Semiconductor chip including through electrode, and semiconductor package including the same
US11705416B2 (en) Semiconductor package including stacked semiconductor chips and method for fabricating the same
US11217544B2 (en) Semiconductor package including a semiconductor chip having a redistribution layer

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination