CN114267638B - 一种鳍及鳍式场效应晶体管的制备方法 - Google Patents

一种鳍及鳍式场效应晶体管的制备方法 Download PDF

Info

Publication number
CN114267638B
CN114267638B CN202110616316.3A CN202110616316A CN114267638B CN 114267638 B CN114267638 B CN 114267638B CN 202110616316 A CN202110616316 A CN 202110616316A CN 114267638 B CN114267638 B CN 114267638B
Authority
CN
China
Prior art keywords
layer
fin
well region
substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110616316.3A
Other languages
English (en)
Other versions
CN114267638A (zh
Inventor
肖德元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qingdao Shengrui Photoelectric Technology Co ltd
Original Assignee
Qingdao Shengrui Photoelectric Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qingdao Shengrui Photoelectric Technology Co ltd filed Critical Qingdao Shengrui Photoelectric Technology Co ltd
Priority to CN202110616316.3A priority Critical patent/CN114267638B/zh
Publication of CN114267638A publication Critical patent/CN114267638A/zh
Application granted granted Critical
Publication of CN114267638B publication Critical patent/CN114267638B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种鳍及鳍式场效应晶体管的制备方法,包括:提供衬底;在衬底上形成P阱区和N阱区;在衬底上形成均匀分布的侧墙;去除多余的侧墙;以侧墙为掩膜刻蚀外延硅层至P阱区或N阱区内部以形成鳍,不同鳍之间形成沟道;在沟道处形成沟道隔离层。该方法只需提前将多余鳍的侧墙去除,即可避免了后续工艺中对多余的鳍的刻蚀过程,从而避免了刻蚀不足或者刻蚀过量所导致的沟道深度不均匀、沟道隔离层高度不均匀的现象。该方法所制备出的鳍的高度均匀、沟道深度均匀以及沟道隔离层高度均匀,改善了由依据该方法所制备出的鳍形成的器件的性能,提高了产品品质。

Description

一种鳍及鳍式场效应晶体管的制备方法
技术领域
本发明涉及半导体相关技术领域,尤其涉及一种鳍及鳍式场效应晶体管的制备方法。
背景技术
现有的互补金属氧化物半导体晶体管是二维的,其目前存在着与短沟道效应有关的问题越来越难以克服,因此,为了追求更高的器件密度、更高的性能和更低的成本,开发商研究出三维立体式的晶体管,例如,鳍式场效应晶体管。典型的鳍式场效应晶体管被制造为具有从衬底延伸的细长的垂直“鳍”,鳍的两侧形成鳍形沟道,该鳍形沟道取代了传统晶体管中的平面沟道,能够提供更为高效的静电控制能力。但是现有的鳍及鳍式场效应晶体管的制造工艺存在一些问题,例如,为了对阱内的驱动电流调整到期望的值,某些阱中可能不希望有额外的鳍,然而现有的鳍的制备过程中,一般会采用先形成鳍,然后对不需要的鳍刻蚀以去除鳍的方法,但是,去除不需要的鳍过程中容易出现刻蚀不足或者刻蚀过量的现象,从而导致鳍形沟道深度不均匀、沟道隔离层高度不均匀,降低了器件性能。
发明内容
本发明提供了一种鳍及鳍式场效应晶体管的制备方法,用于解决现有的鳍及鳍式场效应晶体管的制备方法中对不需要的鳍刻蚀过程中沟道深度不均匀、沟道隔离层高度不均匀所导致的器件性能差的问题。
为了解决上述问题,本发明采用如下的技术方案:一种鳍的制备方法,包括以下步骤:
提供衬底,并在衬底上生长第一氧化物层,该衬底包括硅基体和形成在硅基体上的外延硅层;
在衬底上形成P阱区和N阱区,并在形成P阱区和N阱区之后去除第一氧化物层;衬底上的外延硅层包括P阱区和N阱区;
在衬底上形成均匀分布的侧墙,该侧墙作为形成鳍的掩膜层,该侧墙包括第三氧化物层;
去除多余的侧墙;
以侧墙为掩膜刻蚀外延硅层至P阱区或N阱区内部,以形成鳍;不同鳍之间形成沟道;鳍包括上鳍和下鳍,上鳍为位于外延硅层的垂直鳍,下鳍为位于P阱区或N阱区的倾斜鳍;
在沟道处形成沟道隔离层。
可选地,在衬底上形成P阱区和N阱区的步骤,还包括:
在外延硅层上形成第二氧化物层。
可选地,在衬底上形成均匀分布的侧墙的步骤,还包括:
在第二氧化物层上沉积硬掩膜层和牺牲层;
局部刻蚀牺牲层,并暴露出部分硬掩模层,剩余的牺牲层均匀分布;
在所暴露的硬掩模层上沉积第三氧化物层,并对第三氧化物层刻蚀,在牺牲层的侧壁上形成侧墙;
去除剩余的牺牲层。
可选地,第三氧化物层的高度与牺牲层的高度相同。
可选地,硬掩模层的材料包括氮化物。
可选地,还包括以下步骤:在去除多余的侧墙后,以侧墙为掩膜刻蚀硬掩模层,以形成多个彼此隔离的硬掩模层。
可选地,还包括以下步骤:在去除多余的侧墙前,以侧墙为掩膜刻蚀硬掩模层,以形成多个彼此隔离的硬掩模层;在去除多余的侧墙时,多余的侧墙与根据该多余的侧墙形成的硬掩模层一块被去除。
可选地,以侧墙为掩膜刻蚀外延硅层至P阱区或N阱区内部,以形成鳍的步骤,还包括:
以侧墙为掩膜刻蚀第二氧化物层、外延硅层至P阱区或N阱区内部,以形成鳍。
可选地,在沟道处形成沟道隔离层的步骤,还包括:
在沟道处沉积第四氧化物层;
去除硬掩模层和第二氧化物层;
刻蚀第四氧化物层,去除上鳍周围所有的氧化物,下鳍之间剩余的第四氧化物层为沟道隔离层。
可选地,沟道隔离层的高度与鳍在P阱区或N阱区的高度相同。
可选地,第一氧化物层、第二氧化物层、第三氧化物层和第四氧化物层包括二氧化硅层。
一种鳍式场效应晶体管的制备方法,其特征在于,包括:
提供衬底,并在衬底上生长第一氧化物层,衬底包括硅基体和形成在硅基体上的外延硅层;
在衬底上形成P阱区和N阱区,并在形成P阱区和N阱区之后去除第一氧化物层;衬底上的外延硅层包括P阱区和N阱区;
在衬底上形成均匀分布的侧墙,该侧墙作为形成鳍的掩膜层,侧墙包括第三氧化物层;
去除多余的侧墙;
以侧墙为掩膜刻蚀外延硅层至P阱区或N阱区内部,以形成鳍;不同鳍之间形成沟道;鳍包括上鳍和下鳍,上鳍为位于所述外延硅层的垂直鳍,下鳍为位于P阱区或N阱区的倾斜鳍;
在沟道处形成沟道隔离层;
在衬底上方和沟道隔离层上形成堆叠结构,其中,堆叠结构横跨和位于鳍的上方,堆叠结构覆盖鳍的部分;
在沟道隔离层之间和在堆叠结构的相对两侧上形成应变层;
去除堆叠结构,在衬底上方和沟道隔离层上形成栅极堆叠件。
可选地,应变层的材料包括硅锗、碳化硅或磷化硅。
与现有技术相比,本发明的有益效果:
1、本发明提供的一种鳍的制备方法,可以克服现有的鳍的制备过程中,对不需要的鳍刻蚀过程中刻蚀不足或者刻蚀过量所导致的沟道深度不均匀、沟道隔离层高度不均匀的现象,该方法只需提前将多余鳍的侧墙去除,即可避免了后续对多余的鳍的刻蚀过程,该方法所制备出的鳍的高度均匀、沟道深度均匀以及沟道隔离层高度均匀,改善了由依据该方法所制备出的鳍形成的器件的性能,提高了产品品质。
2、本发明提供的一种鳍式场效应晶体管的制备方法,该方法所制备出的鳍的高度均匀、沟道深度均匀以及沟道隔离层高度均匀,改善了鳍式场效应晶体管的性能,提高了产品品质。
附图说明
图1是实施例一中一种鳍的制备方法的流程图;
图2~图11是实施例一中的一种鳍的制备方法的各个阶段的截面示意图;
图12是实施例一中的一种鳍的制备方法的刻蚀硬掩模层阶段的截面示意图;
图13是实施例一中的一种鳍的制备方法的去除多余的侧墙阶段的截面示意图;
图14是实施例二中一种鳍式场效应晶体管的制备方法的流程图;
图15是实施例二中一种鳍式场效应晶体管的制备方法的形成堆叠结构阶段的截面示意图;
图16是实施例二中一种鳍式场效应晶体管的制备方法的形成应变层阶段的截面示意图;
图17是实施例二中一种鳍式场效应晶体管的制备方法的形成栅极堆叠件阶段的截面示意图。
图示说明:
100、衬底 101、硅基体
102、外延硅层 103、第一氧化物层
104、P阱区 105、N阱区
106、第二氧化物层 107、硬掩膜层
108、牺牲层 109、第三氧化物层
110、侧墙 111、鳍
112、沟道 113、沟道隔离层
114、第四氧化物层 115、堆叠结构
116、应变层 117、栅极堆叠件
具体实施方式
下面结合附图对本发明具体实施方式的技术方案作进一步详细说明,这些实施方式仅用于说明本发明,而非对本发明的限制。
实施例一
本实施例提供了一种鳍的制备方法,图1是示出了用于形成鳍的制备方法的一些工艺步骤的示例性流程图。虽然该方法的步骤被示出和描述为一系列的动作和事件,但是应当理解为,这些动作和事件的所示出的顺序不应解释为限制意义。
参照图2~图11,该方法包括如下步骤:
如图2所示,提供衬底100,并在衬底100上生长第一氧化物层103;该衬底100包括单晶半导体衬底或绝缘体上硅(SOI)衬底等,在本实施例中,该衬底100为SOI衬底,衬底100包括硅基体101和形成在硅基体101上的外延硅层102,该外延硅层102为单晶硅或多晶硅,用以形成鳍111。在本实施例中,该衬底100为P型衬底或N型衬底。清洗衬底100并在衬底100上外延硅层102的上表面生长第一氧化物层103。
如图3所示,在衬底100上形成P阱区104和N阱区105,并在形成P阱区104和N阱区105之后去除第一氧化物层103,外延硅层102包括P阱区104和N阱区105;首先,在N阱区105所在的区域涂上光刻胶层,在衬底100所暴露的区域通过离子注入方式向外延硅层102中注入三氟化硼(BF3)以形成P阱区104,去除光刻胶层,并清洗衬底100;然后,在P阱区104所在的区域涂上光刻胶层,在衬底100所暴露的区域通过离子注入方式向外延硅层102注入磷烷(PH3)以形成N阱区105,去除光刻胶层,并利用氢氟酸(HF)清洗衬底100以去除第一氧化物层103;形成P阱区104和N阱区105之后,对衬底100快速热退火,以激活注入P阱区104和N阱区105的三氟化硼或磷烷。P阱区104或N阱区105在外延硅层102中的高度通过入射离子的质量或能量来控制,入射离子的质量越大和/或能量越高,则P阱区104或者N阱区105在外延硅层102中的高度越高。最后,在外延硅层102的上表面形成第二氧化物层106,第二氧化物层106的厚度为80~100埃。
如图4~图7所示,在衬底100上形成均匀分布的侧墙110,该侧墙110作为形成鳍111的掩膜层,该侧墙110包括第三氧化物层109;首先,在第二氧化物层106上沉积硬掩膜层107和牺牲层108,硬掩模层107和牺牲层108均是通过化学气相沉积(CVD)沉积在第二氧化物层106上,该硬掩膜层107的材料为氮化物,在本实施例中,该硬掩模层107包括氮化硅;牺牲层108的材料为无定型碳层。然后,局部刻蚀牺牲层108,并暴露出部分硬掩模层107,剩余的牺牲层108作为形成侧墙110的支撑结构,剩余的牺牲层108均匀分布;在所暴露的硬掩模层107上沉积第三氧化物层109,并对该第三氧化物层109进行有选择性的高度各向异性刻蚀,以使在牺牲层108的侧壁上形成薄的第三氧化物层作为侧墙110;对牺牲层108进行各向异性刻蚀以移除牺牲层108。
如图8所示,去除多余的侧墙110;在需要形成鳍111的侧墙110上涂上光刻胶层,刻蚀不需要形成鳍111的侧墙110,至此,只保留了需要形成鳍111的侧墙110,避免了在形成鳍111之后,对不需要的鳍111刻蚀过程中刻蚀不足或者刻蚀过量所导致的沟道112深度不均匀所带来的问题。
如图9所示,以侧墙110为掩膜刻蚀外延硅层102至P阱区104或N阱区105内部,以形成鳍111,不同鳍111之间形成沟道112;鳍111包括上鳍和下鳍,上鳍为位于外延硅层102的垂直鳍,下鳍为位于P阱区或N阱区的倾斜鳍。以侧墙110为掩膜刻蚀第二氧化物层106、外延硅层102至P阱区或N阱区内部,形成鳍111;在刻蚀过程中,通过调节刻蚀条件,使鳍111为上鳍垂直,下鳍倾斜的结构,根据实际需要,鳍111在P阱区或N阱区的高度也是可以调节的,适当改变刻蚀条件,即可得到在P阱区或者N阱区不同高度的鳍111。
如图10~图11所示,在沟道112处形成沟道隔离层113;首先,在沟道112处沉积第四氧化物层114,在1000℃下加热20分钟,使第四氧化物层114更紧密,更耐湿刻蚀。然后,去除硬掩模层107和第二氧化物层106。最后,对第四氧化物层114刻蚀,去除上鳍周围所有的氧化物,使上鳍完全暴露出来,则下鳍之间剩余的第四氧化物层114为沟道隔离层113。
进一步地来说,该方法的步骤还包括:在去除多余的侧墙110后,以侧墙110为掩膜刻蚀硬掩模层107,以形成多个彼此隔离的硬掩模层107。
作为可替换的实施方式,如图12~图13所示,在去除多余的侧墙110前,以侧墙110为掩膜刻蚀硬掩模层107,以形成多个彼此隔离的硬掩模层107;在去除多余的侧墙110时,多余的侧墙110及根据该多余的侧墙形成的硬掩模层107一块被去除。
进一步地来说,第一氧化物层103、第二氧化物层106、第三氧化物层109和第四氧化物层114的材料包括二氧化硅层。在衬底100上形成P阱区104和N阱区105,也可以替换为在衬底100上分别形成P阱区104或N阱区105。
本实施例提供的一种鳍的制备方法,可以克服现有的鳍的制备过程中,对不需要的鳍刻蚀过程中刻蚀不足或者刻蚀过量所导致的沟道深度不均匀的现象,从而也避免了沟道隔离层高度不均匀的现象。该方法只需提前将多余鳍的侧墙去除,即可避免了后续对多余的鳍的刻蚀过程,该方法所制备出的鳍的高度均匀、沟道深度均匀以及沟道隔离层高度均匀,改善了由依据该方法所制备出的鳍形成的器件的性能,提高了产品品质。
实施例二
本实施例提供了一种鳍式场效应晶体管的制备方法,本实施例所提供的制备方法中包括实施例一提供的一种鳍的制备方法,本实施例与实施例一的相同之处不再赘述,仅叙述区别特征,具体地:
如图14所示,图14是示出了用于形成鳍式场效应晶体管的制备方法的一些工艺步骤的示例性流程图。虽然该方法的步骤被示出和描述为一系列的动作和事件,但是应当理解为,这些动作和事件的所示出的顺序不应解释为限制意义。
参照图2~图11及图15~图17,该方法包括如下步骤:
提供衬底100,并在衬底100上生长第一氧化物层103,衬底100包括硅基体101和形成在硅基体上的外延硅层102;
在衬底100上形成P阱区104和N阱区105,并在形成P阱区104和N阱区105之后去除第一氧化物层103;衬底100上的外延硅层102包括P阱区104和N阱区105;
在衬底100上形成均匀分布的侧墙110,侧墙110作为形成鳍111的掩膜层,侧墙111包括第三氧化物层109;
去除多余的侧墙110;
以侧墙110为掩膜刻蚀外延硅层102至P阱区或N阱区内部,以形成鳍111;不同鳍111之间形成沟道112;鳍111包括上鳍和下鳍,上鳍为位于外延硅层102的垂直鳍,下鳍为位于所述P阱区104或N阱区105的倾斜鳍;
在沟道112处形成沟道隔离层113;
上述步骤为该鳍式场效应晶体管的制备方法中的鳍的制备步骤,该步骤与实施例一所提供的鳍的制备步骤相同,在这里就不再进行具体的叙述,具体步骤参考实施例一及图2~图11。
如图15所示,在衬底100上方和沟道隔离层113上形成堆叠结构115,其中,堆叠结构115横跨和位于鳍111的上方,该堆叠结构115覆盖鳍111的部分;堆叠结构115平行分布在衬底100上,堆叠结构115的延伸方向垂直于鳍111的延伸方向。在本实施例中,该堆叠结构115包括多晶硅带和位于多晶硅带上方的硬掩膜带,硬掩膜带由氮化硅、氧化硅或它们的组合形成。
如图16所示,在沟道隔离层113之间和在堆叠结构115的相对两侧上形成应变层116,该应变层116用作源极区域和漏极区域;应变层116的材料包括硅锗、碳化硅或磷化硅。
如图17所示,去除堆叠结构115,在衬底100上方和沟道隔离层113上形成栅极堆叠件117,其中,应变层116位于栅极堆叠件117的相对两侧上。
进一步地来说,该方法的步骤还包括:在去除多余的侧墙110后,以侧墙110为掩膜刻蚀硬掩模层107,以形成多个彼此隔离的硬掩模层107。
作为可替换的实施方式,如图12~图13所示,在去除多余的侧墙110前,以侧墙110为掩膜刻蚀硬掩模层107,以形成多个彼此隔离的硬掩模层107;在去除多余的侧墙110时,多余的侧墙110及根据该多余的侧墙形成的硬掩模层107一块被去除。
本实施例所提供的一种鳍式场效应晶体管的制备方法,该方法所制备出的鳍的高度均匀、沟道深度均匀以及沟道隔离层高度均匀,改善了鳍式场效应晶体管的性能,提高了产品品质。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明技术原理的前提下,还可以做出若干改进和替换,这些改进和替换也应视为本发明的保护范围。

Claims (10)

1.一种鳍的制备方法,其特征在于,包括以下步骤:
提供衬底,并在所述衬底上生长第一氧化物层,所述衬底包括硅基体和形成在所述硅基体上的外延硅层;
在所述衬底上形成P阱区和N阱区,并在形成所述P阱区和N阱区之后去除所述第一氧化物层,在所述外延硅层上形成第二氧化物层;所述衬底上的外延硅层包括所述P阱区和N阱区;
在所述第二氧化物层上沉积硬掩膜层和牺牲层,局部刻蚀所述牺牲层,并暴露出部分所述硬掩膜层,剩余的所述牺牲层均匀分布,在所述暴露的硬掩膜层上沉积第三氧化物层,并对所述第三氧化物层刻蚀,在所述牺牲层的侧壁上形成侧墙,去除剩余的所述牺牲层,以在所述衬底上形成均匀分布的侧墙,所述侧墙作为形成鳍的掩膜层,所述侧墙包括第三氧化物层,且所述第三氧化物层的高度与所述牺牲层的高度相同;
去除多余的所述侧墙;
以所述侧墙为掩膜刻蚀所述外延硅层至所述P阱区或N阱区内部,以形成鳍;所述不同鳍之间形成沟道;所述鳍包括上鳍和下鳍,所述上鳍为位于所述外延硅层的垂直鳍,所述下鳍为位于所述P阱区或N阱区的倾斜鳍;
在所述沟道处形成沟道隔离层。
2.根据权利要求1所述的一种鳍的制备方法,其特征在于,所述硬掩膜层的材料包括氮化物。
3.根据权利要求1所述的一种鳍的制备方法,其特征在于,还包括以下步骤:
在去除所述多余的侧墙后,以所述侧墙为掩膜刻蚀所述硬掩膜层,以形成多个彼此隔离的所述硬掩膜层。
4.根据权利要求1所述的一种鳍的制备方法,其特征在于,还包括以下步骤:
在去除所述多余的侧墙前,以所述侧墙为掩膜刻蚀所述硬掩膜层,以形成多个彼此隔离的所述硬掩膜层;在去除所述多余的侧墙时,所述多余的侧墙与根据所述多余的侧墙形成的硬掩膜层一块被去除。
5.根据权利要求1所述的一种鳍的制备方法,其特征在于,以所述侧墙为掩膜刻蚀所述外延硅层至所述P阱区或N阱区内部,以形成鳍的步骤,还包括:
以所述侧墙为掩膜刻蚀所述第二氧化物层、外延硅层至所述P阱区或N阱区内部,以形成鳍。
6.根据权利要求1所述的一种鳍的制备方法,其特征在于,在所述沟道处形成沟道隔离层的步骤,还包括:
在所述沟道处沉积第四氧化物层;
去除所述硬掩膜层和所述第二氧化物层;
刻蚀所述第四氧化物层,去除上鳍周围所有的氧化物,下鳍之间剩余的所述第四氧化物层为所述沟道隔离层。
7.根据权利要求6所述的一种鳍的制备方法,其特征在于,所述沟道隔离层的高度与所述鳍在所述P阱区或N阱区的高度相同。
8.根据权利要求6所述的一种鳍的制备方法,其特征在于,所述第一氧化物层、第二氧化物层、第三氧化物层和第四氧化物层包括二氧化硅层。
9.一种鳍式场效应晶体管的制备方法,其特征在于,包括:
提供衬底,并在所述衬底上生长第一氧化物层,所述衬底包括硅基体和形成在所述硅基体上的外延硅层;
在所述衬底上形成P阱区和N阱区,并在形成所述P阱区和N阱区之后去除所述第一氧化物层;所述衬底上的外延硅层包括所述P阱区和N阱区;
在所述衬底上形成均匀分布的侧墙,所述侧墙作为形成鳍的掩膜层,所述侧墙包括第三氧化物层;
去除多余的所述侧墙;
以所述侧墙为掩膜刻蚀所述外延硅层至所述P阱区或N阱区内部,以形成鳍;所述不同鳍之间形成沟道;所述鳍包括上鳍和下鳍,所述上鳍为位于所述外延硅层的垂直鳍,所述下鳍为位于所述P阱区或N阱区的倾斜鳍;
在所述沟道处形成沟道隔离层;
在所述衬底上方和所述沟道隔离层上形成堆叠结构,其中,所述堆叠结构横跨和位于所述鳍的上方,所述堆叠结构覆盖所述鳍的部分;
在所述沟道隔离层之间和在所述堆叠结构的相对两侧上形成应变层;
去除所述堆叠结构,在所述衬底上方和所述沟道隔离层上形成栅极堆叠件。
10.根据权利要求9所述的一种鳍的制备方法,其特征在于,所述应变层的材料包括硅锗、碳化硅或磷化硅。
CN202110616316.3A 2021-06-02 2021-06-02 一种鳍及鳍式场效应晶体管的制备方法 Active CN114267638B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110616316.3A CN114267638B (zh) 2021-06-02 2021-06-02 一种鳍及鳍式场效应晶体管的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110616316.3A CN114267638B (zh) 2021-06-02 2021-06-02 一种鳍及鳍式场效应晶体管的制备方法

Publications (2)

Publication Number Publication Date
CN114267638A CN114267638A (zh) 2022-04-01
CN114267638B true CN114267638B (zh) 2024-01-26

Family

ID=80824575

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110616316.3A Active CN114267638B (zh) 2021-06-02 2021-06-02 一种鳍及鳍式场效应晶体管的制备方法

Country Status (1)

Country Link
CN (1) CN114267638B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103887172A (zh) * 2012-12-21 2014-06-25 意法半导体公司 全衬底隔离finfet晶体管
CN106486377A (zh) * 2015-09-01 2017-03-08 中芯国际集成电路制造(上海)有限公司 鳍片式半导体器件及其制造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9105478B2 (en) * 2013-10-28 2015-08-11 Globalfoundries Inc. Devices and methods of forming fins at tight fin pitches
US10134760B2 (en) * 2017-01-10 2018-11-20 International Business Machines Corporation FinFETs with various fin height

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103887172A (zh) * 2012-12-21 2014-06-25 意法半导体公司 全衬底隔离finfet晶体管
CN106486377A (zh) * 2015-09-01 2017-03-08 中芯国际集成电路制造(上海)有限公司 鳍片式半导体器件及其制造方法

Also Published As

Publication number Publication date
CN114267638A (zh) 2022-04-01

Similar Documents

Publication Publication Date Title
TWI595600B (zh) 用於塊材鰭式場效電晶體結構之無植入物擊穿摻雜層形成及其製造方法
US7575968B2 (en) Inverse slope isolation and dual surface orientation integration
KR100499159B1 (ko) 리세스 채널을 갖는 반도체장치 및 그 제조방법
US6660590B2 (en) Vertical transistor and method of manufacturing thereof
US6703271B2 (en) Complementary metal oxide semiconductor transistor technology using selective epitaxy of a strained silicon germanium layer
US9837415B2 (en) FinFET structures having silicon germanium and silicon fins with suppressed dopant diffusion
US8557656B2 (en) Cross-hair cell based floating body device
US10249536B2 (en) Semiconductor fins for FinFET devices and sidewall image transfer (SIT) processes for manufacturing the same
US9472470B2 (en) Methods of forming FinFET with wide unmerged source drain EPI
US20100127328A1 (en) Semiconductor-on-insulator (soi) devices using void spaces
WO2014110852A1 (zh) 半导体器件及其制造方法
US9209094B2 (en) Fin field effect transistor with dielectric isolation and anchored stressor elements
WO2014071661A1 (zh) 半导体器件及其制造方法
US10804136B2 (en) Fin structures with bottom dielectric isolation
CN114267638B (zh) 一种鳍及鳍式场效应晶体管的制备方法
US10593555B2 (en) Composite sacrificial gate with etch selective layer
KR20160061615A (ko) 반도체 장치의 제조 방법
CN113270368B (zh) 半导体器件的制作方法
KR20080011488A (ko) 다중 채널 모스 트랜지스터를 포함하는 반도체 장치의 제조방법
JP3818452B2 (ja) 半導体素子の製造方法
KR100743652B1 (ko) Soi 소자의 제조방법
KR940010920B1 (ko) Soi 구조의 반도체 장치 제조 방법
US7465632B2 (en) Method for forming buried doped region

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant