CN114255482A - 纹路识别像素电路、纹路检测电路、显示基板及显示装置 - Google Patents

Abstract

本公开实施例公开了一种纹路识别像素电路、纹路检测电路及显示装置，涉及显示技术领域，用于提高纹路识别准确性。纹路识别像素电路包括感光子电路、电位抬升子电路及驱动输出子电路。感光子电路与第一电压信号端及读取节点电连接；感光子电路被配置为感应包含纹路信息的光信号，将光信号转换为第一检测信号传输至读取节点。电位抬升子电路与第二电压信号端及读取节点电连接；电位抬升子电路被配置为在第二电压信号作用下抬高读取节点电位。驱动输出子电路与第三电压信号端、第四电压信号端及读取节点电连接；驱动输出子电路被配置为在抬高后第一检测信号及第四电压信号控制下生成并输出第二检测信号。本公开提供的纹路识别像素电路用于检测纹路。

Description

纹路识别像素电路、纹路检测电路、显示基板及显示装置

技术领域

本公开涉及显示技术领域，尤其涉及一种纹路识别像素电路、纹路检测方法、纹路检测电路、显示基板及显示装置。

背景技术

随着科技的发展，纹路传感技术(例如为指纹传感技术)在日常生活中的应用越来越广泛。

按照指纹的成像原理，指纹传感技术可以划分为光学式指纹传感技术、半导体电容式指纹传感技术、半导体热敏式指纹传感技术、半导体压感式指纹传感技术和超声波式指纹传感技术等。其中，光学式指纹传感技术，主要是通过图像传感器采集照射至指纹(例如为手指的指纹)后的反射光信号(也即手指反射光)来获取指纹的纹路的技术。

发明内容

本公开实施例的目的在于提供一种纹路识别像素电路、纹路检测方法、纹路检测电路、显示基板及显示装置，用于提高纹路识别的准确性，并避免纹路识别像素电路出现漏电的情况。

为达到上述目的，本公开实施例提供了如下技术方案：

本公开实施例的第一方面，提供一种纹路识别像素电路。所述纹路识别像素电路包括：感光子电路、电位抬升子电路及驱动输出子电路。所述感光子电路与第一电压信号端及读取节点电连接；所述感光子电路被配置为，感应包含纹路信息的光信号，将所述光信号转换为第一检测信号，传输至所述读取节点。所述电位抬升子电路与第二电压信号端及所述读取节点电连接；所述电位抬升子电路被配置为，在所述第二电压信号端所传输的第二电压信号的作用下，抬高所述读取节点的电位。所述驱动输出子电路与第三电压信号端、第四电压信号端及所述读取节点电连接；所述驱动输出子电路被配置为，在抬高后的第一检测信号以及所述第四电压信号端所传输的第四电压信号的控制下，生成第二检测信号，并输出所述第二检测信号。

本公开的一些实施例提供的纹路识别像素电路，通过在感光子电路和驱动输出子电路的连接点(也即读取节点)处，连接电位抬升子电路，可以在感光子电路感应包含纹路信息的光信号，并将该光信号转换为第一检测信号之后，利用电位抬升子电路抬高读取节点的电位(也即提升感光子电路的静态工作点值)，可以有效增大读取节点和驱动输出子电路的输出端之间的电位差值，进而可以有效增大驱动输出子电路在光信号为脊反射光的情况下所输出的第二检测信号和在光信号为谷反射光的情况下所输出的第二检测信号之间的差异，有利于降低对第二检测信号的识别分析的难度，提高纹路识别的准确性。

此外，通过在读取节点处连接电位抬升子电路，可以在未进行第一检测信号的读取的情况下，使得读取节点的电位保持为较小的电位。这样可以有效避免纹路识别像素电路出现漏电的情况。

在一些实施例中，所述电位抬升子电路包括第一晶体管。所述第一晶体管的控制极与所述读取节点电连接，所述第一晶体管的第一极和第二极均与所述第二电压信号端电连接。

在一些实施例中，所述电位抬升子电路包括第一存储电容器。所述第一存储电容器的第一极板与所述读取节点电连接，所述第一存储电容器的第二极板与所述第二电压信号端电连接。

在一些实施例中，所述感光子电路包括光电探测器；所述光电探测器的第一端与所述第一电压信号端电连接，所述光电探测器的第二端与所述读取节点电连接。所述驱动输出子电路包括第二晶体管和第三晶体管；所述第二晶体管的控制极与所述读取节点电连接，所述第二晶体管的第一极与所述第三电压信号端电连接，所述第二晶体管的第二极与所述第三晶体管的第一极电连接；所述第三晶体管的控制极与所述第四电压信号端电连接，所述第三晶体管的第二极被配置为输出所述第二检测信号。

在一些实施例中，所述第二电压信号端和所述第四电压信号端为同一电压信号端。

在一些实施例中，所述纹路识别像素电路，还包括：复位子电路。所述复位子电路与第五电压信号端、扫描信号端及所述读取节点电连接；所述复位子电路被配置为，在所述扫描信号端所传输的扫描信号的控制下，将所述第五电压信号端传输的第五电压信号传输至所述读取节点，以对所述读取节点进行复位。

在一些实施例中，所述复位子电路包括第四晶体管。所述第四晶体管的控制极与所述扫描信号端电连接，所述第四晶体管的第一极与所述第五电压信号端电连接，所述第四晶体管的第二极与所述读取节点电连接。

在一些实施例中，所述纹路识别像素电路，还包括：第二存储电容器。所述第二存储电容器的第一极板与第六电压信号端电连接，所述第二存储电容器的第二极板与所述读取节点电连接。所述第二存储电容器被配置为，对传输至所述读取节点的所述第一检测信号进行存储。

另一方面，提供一种纹路检测方法。所述纹路检测方法应用于如上述任一实施例所述的纹路识别像素电路。所述纹路检测方法包括：一个驱动周期包括曝光阶段和输出阶段。所述曝光阶段包括：所述纹路识别像素电路中的感光子电路感应包含纹路信息的光信号，将所述光信号转换为第一检测信号，并将所述第一检测信号传输至读取节点。所述输出阶段包括：所述纹路识别像素电路中的电位抬升子电路在第二电压信号端所传输的第二电压信号的作用下，抬升所述读取节点的电位，所述纹路识别像素电路中的驱动输出子电路在抬高后的第一检测信号以及所述第四电压信号端所传输的第四电压信号的控制下，生成并输出第二检测信号。

本公开实施例提供的纹路检测方法所能实现的有益效果，与上述技术方案提供的纹路识别像素电路所能实现的有益效果相同，此处不再赘述。

又一方面，提供一种纹路检测电路。所述纹路检测电路包括：如上述任一实施例所述的多个纹路识别像素电路，及多个放大子电路。其中，一个放大子电路与至少一个纹路识别像素电路的驱动输出子电路电连接。所述放大子电路被配置为，对所述纹路识别像素电路输出的第二检测信号进行放大。

本公开实施例提供的纹路检测电路所能实现的有益效果，与上述技术方案提供的纹路识别像素电路所能达到的有益效果相同，在此不做赘述。

在一些实施例中，所述放大子电路包括：负反馈放大电路、第三存储电容器和开关。所述负反馈放大电路的同相输入端与第七电压信号端电连接，所述负反馈放大电路的反向输入端与所述驱动输出子电路、第三存储电容器的第一极板及所述开关的第一端电连接，所述负反馈放大电路的输出端与所述第三存储电容器的第二极板及所述开关的第二端电连接。

在一些实施例中，所述多个纹路识别像素电路呈多列设置，一列纹路识别像素电路包括至少一个纹路识别像素电路。一个所述放大子电路与一列纹路识别像素电路中的各纹路识别像素电路电连接。

又一方面，提供一种显示基板。所述显示基板具有显示区以及位于所述显示区旁侧的非显示区。所述显示区包括纹路识别区。其中，所述显示基板包括：衬底；以及，设置在所述衬底一侧的如上述任一实施例所述的纹路检测电路。其中，所述纹路检测电路中的多个纹路识别像素电路位于所述纹路识别区，所述纹路检测电路中的多个放大子电路位于所述非显示区。

本公开实施例提供的显示基板所能实现的有益效果，与上述技术方案提供的纹路识别像素电路所能达到的有益效果相同，在此不做赘述。

又一方面，提供一种显示装置。所述显示装置包括：如上述任一实施例所述的显示基板。

本公开实施例提供的显示装置所能实现的有益效果，与上述技术方案提供的显示基板所能达到的有益效果相同，在此不做赘述。

在一些实施例中，所述显示装置，还包括：与所述显示基板电连接的纹路识别芯片，所述纹路识别芯与所述显示基板的纹路检测电路的多个放大子电路电连接。所述纹路识别芯片被配置为，接收所述多个放大子电路输出的放大后的第二检测信号，根据所述放大后的第二检测信号，确定待识别的纹路。

附图说明

为了更清楚地说明本公开中的技术方案，下面将对本公开一些实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例的附图，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。此外，以下描述中的附图可以视作示意图，并非对本公开实施例所涉及的产品的实际尺寸、方法的实际流程等的限制。

图1为根据本公开一些实施例中的一种纹路识别像素电路的电路图；

图2为根据本公开一些实施例中的一种晶体管的输出特性曲线的示意图；

图3为根据本公开一些实施例中的另一种纹路识别像素电路的电路图；

图4为根据本公开一些实施例中的又一种纹路识别像素电路的电路图；

图5为根据本公开一些实施例中的又一种纹路识别像素电路的电路图；

图6为根据本公开一些实施例中的又一种纹路识别像素电路的电路图；

图7为根据本公开一些实施例中的一种纹路检测方法的流程图；

图8为根据本公开一些实施例中的一种纹路检测电路的结构图；

图9为根据本公开一些实施例中的另一种纹路检测电路的结构图；

图10为根据本公开一些实施例中的一种显示基板的结构图；

图11为根据本公开一些实施例中的一种显示装置的结构图。

具体实施方式

下面将结合附图，对本公开一些实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开所提供的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本公开保护的范围。

除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括(comprise)”及其其他形式例如第三人称单数形式“包括(comprises)”和现在分词形式“包括(comprising)”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一个实施例(one embodiment)”、“一些实施例(some embodiments)”、“示例性实施例(exemplary embodiments)”、“示例(example)”、“特定示例(specific example)”或“一些示例(some examples)”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。

以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。

在描述一些实施例时，可能使用了“连接”及其衍伸的表达。例如，描述一些实施例时可能使用了术语“连接”以表明两个或两个以上部件彼此间有直接物理接触或电接触。这里所公开的实施例并不必然限制于本文内容。

如本文中所使用，根据上下文，术语“如果”任选地被解释为意思是“当……时”或“在……时”或“响应于确定”或“响应于检测到”。类似地，根据上下文，短语“如果确定……”或“如果检测到[所陈述的条件或事件]”任选地被解释为是指“在确定……时”或“响应于确定……”或“在检测到[所陈述的条件或事件]时”或“响应于检测到[所陈述的条件或事件]”。

本文中“适用于”或“被配置为”的使用意味着开放和包容性的语言，其不排除适用于或被配置为执行额外任务或步骤的设备。

另外，“基于”的使用意味着开放和包容性，因为“基于”一个或多个所述条件或值的过程、步骤、计算或其他动作在实践中可以基于额外条件或超出所述的值。

如本文所使用的那样，“约”或“近似”包括所阐述的值以及处于特定值的可接受偏差范围内的平均值，其中所述可接受偏差范围如由本领域普通技术人员考虑到正在讨论的测量以及与特定量的测量相关的误差(即，测量系统的局限性)所确定。

本文参照作为理想化示例性附图的剖视图和/或平面图描述了示例性实施方式。在附图中，为了清楚，放大了层和区域的厚度。因此，可设想到由于例如制造技术和/或公差引起的相对于附图的形状的变动。因此，示例性实施方式不应解释为局限于本文示出的区域的形状，而是包括因例如制造而引起的形状偏差。例如，示为矩形的蚀刻区域通常将具有弯曲的特征。因此，附图中所示的区域本质上是示意性的，且它们的形状并非旨在示出设备的区域的实际形状，并且并非旨在限制示例性实施方式的范围。

上述图像传感器主要包括被动式像素传感器(Passive Pixel Sensor，简称PPS)和主动式像素传感器(Active Pixel Sensor，简称APS)。

下面以上面提及的纹路传感技术为指纹传感技术、图像传感器为APS为例进行示意性说明。

本公开的一些实施例提供了一种纹路识别像素电路100。该纹路识别像素电路100可以为主动式纹路识别像素电路。如图1、图3～图6所示，该纹路识别像素电路100包括：感光子电路1和驱动输出子电路2。

在一些实施例中，如图1、图3～图6所示，上述感光子电路1与第一电压信号端V1及读取节点G电连接。其中，第一电压信号端V1被配置为，接收第一电压信号，并向感光子电路1输入该第一电压信号。

在一些示例中，上述感光子电路1被配置为，感应包含纹路信息的光信号，将该光信号转换为第一检测信号，传输至上述读取节点G。

示例性的，上述包含纹路信息的光信号可以为照射至手指的指纹处后，被反射的光信号(也即手指反射光)。由于指纹具有脊和谷，这也就使得该包含纹路信息的光信号可以包括脊反射光(也即照射至手指指纹中的脊后被反射的光线)和谷反射光(也即照射至手指指纹中的谷后被反射的光线)。其中，脊反射光和谷反射光的光强度不同。

示例性的，感光子电路1能够进行光电转换，也即，感光子电路1在感应到光信号后，能够将光信号转换为电信号(也即第一检测信号)，并将该第一检测信号传输至读取节点G。在第一检测信号传输至读取节点G后，会使得读取节点G的电位下降。

其中，感光子电路1所感应的光信号的光强度不同，则所转换的电信号大小不同。这样，在感光子电路1所感应的光信号为脊反射光的情况下读取节点G所下降的电位，与在感光子电路1所感应的光信号为谷反射光的情况下读取节点G所下降的电位不同。例如，在感光子电路1所感应的光信号为脊反射光的情况下，可以使得读取节点G的电位下降0.5V，在感光子电路1所感应的光信号为谷反射光的情况下，可以使得读取节点G的电位下降1V。

上述感光子电路1的结构包括多种，可以根据实际需要选择设置。

在一些示例中，如图1所示，感光子电路1包括光电探测器11。该光电探测器11的第一端111与第一电压信号端V1电连接，光电探测器11的第二端112与读取节点G电连接。

示例性的，上述光电探测器11的第一端111可以为正极，光电探测器11的第二端112可以为负极。第一电压信号的电压值与读取节点G的电位之间的差值为负(也即第一电压信号的电压值小于读取节点G的电位)，这样可以使得光电探测器11处于反向偏置状态，进而在光信号未照射至感光子电路1的情况下，可以使得上述光电探测器11处于关断状态，在光信号照射至感光子电路1的情况下，可以使得光电探测器11处于导通状态，能够将光信号转换为第一检测信号，并将第一检测信号传输至读取节点G。

此处，第一电压信号与读取节点G的电位之间的差值的范围例如可以为2V～7V。

在另一些示例中，如图4所示，上述纹路识别像素电路100还包括：第二存储电容器12。上述感光子电路1可以在包括光电探测器11的同时，还包括第二存储电容器12。

示例性的，如图4所示，第二存储电容器12的第一极板121可以与第六电压信号端V6电连接，第二存储电容器12的第二极板122可以与读取节点G电连接。其中，第六电压信号端V6被配置为接收第六电压信号，并向第二存储电容器12的第一极板121输入第六电压信号。

上述第二存储电容器12被配置为，对传输至读取节点G的第一检测信号进行存储。也即，在与读取节点G电连接的驱动输出子电路2未工作的情况下，第二存储电容器12可以对光电探测器11所转换的第一检测信号进行存储。然后在驱动输出子电路2需要工作的情况下，第二存储电容器12对所存储的第一检测信号进行释放。

需要说明的是，光电探测器11可以具有电荷存储能力。这也就意味着，在感光子电路1不包括第二存储电容器12的情况下，光电探测器11也可以在驱动输出子电路2未工作的情况下将其自身所转换的第一检测信号进行存储，并在驱动输出子电路2需要工作的情况下，对其自身所存储的第一检测信号进行释放。

上述光电探测器11的结构包括多种，示例性的，上述光电探测器11可以为光敏二极管。

在一些实施例中，如图1、图3～图6所示，上述驱动输出子电路2与第三电压信号端V3、第四电压信号端V4及读取节点G电连接。其中，第三电压信号端V3被配置为，接收第三电压信号，并向驱动输出子电路2输入该第三电压信号；第四电压信号端V4被配置为，接收第四电压信号，并向驱动输出子电路2输入该第四电压信号。

此处，读取节点G为感光子电路1和驱动输出子电路2的连接点，而非实际存在的部件。

在一些示例中，驱动输出子电路2被配置为，在第一检测信号和第四电压信号端V4所传输的第四电压信号的控制下，生成第二检测信号，并输出该第二检测信号。

在一些示例中，如图1、图3～图6所示，驱动输出子电路2的结构例如可以为：驱动输出子电路2包括第二晶体管M2和第三晶体管M3。其中，第二晶体管M2的控制极M21(也即第二晶体管M2的栅极)与读取节点G电连接，第二晶体管M2的第一极M22(也即第二晶体管M2的源极和漏极中的一者)与第三电压信号端V3电连接，第二晶体管M2的第二极M23(也即第二晶体管M2的源极和漏极中的另一者)与第三晶体管M3的第一极M32(也即第三晶体管M3的源极和漏极中的一者)电连接，第三晶体管M3的控制极M31(也即第三晶体管M3的栅极)与第四电压信号端V4电连接，第三晶体管M3的第二极M33(也即第三晶体管M3的源极和漏极中的另一者)被配置为输出第二检测信号。

示例性的，上述第二晶体管M2被配置为，在第一检测信号的控制下导通，使得第二晶体管M2处于线性导通状态，并在第三电压信号的作用下生成第二检测信号。上述第三晶体管M3被配置为，在第四电压信号的控制下导通，使得第三晶体管M3处于饱和导通状态，并输出第二检测信号。

示例性的，上述第三晶体管M3的第二极M33与第八电压信号端V8电连接，其中，第八电压信号端V8被配置为，接收第八电压信号，并向第三晶体管M3的第二极M33输入该第八电压信号。这样在第三晶体管M3在第四电压信号的控制下处于饱和导通状态的情况下，可以将第八电压信号传输至第二晶体管M2的第二极M23。

在一些示例中，第三电压信号例如可以为直流高电平信号，第八电压信号例如可以为直流低电平信号。此处的“高”和“低”仅是第三电压信号和第八电压信号相比较而言的，第三电压信号的电压值大于第八电压信号的电压值。

此时，在第二晶体管M2和第三晶体管M3导通的情况下，可以使得第二晶体管M2的第一极M22和第二极M23之间的电位差值为一固定值。这样通过第二晶体管M2的控制极M21的电位(也即读取节点G的电位)，可以控制第二晶体管M2的特性，使得第二晶体管M2的第二极M23输出的电流(也即第二检测信号)能够随着读取节点G的电位的变化而发生相应的变化。

感光子电路1所感应的光信号的不同，会使得读取节点G所下降的电位不同，也就会使得驱动输出子电路2在光信号为脊反射光的情况下所输出的第二检测信号和在光信号为谷反射光的情况下所输出的第二检测信号不同。在得到多个第二检测信号后，便可以对该多个第二检测信号进行分析，确定该多个第二检测信号所对应的指纹中的位置(也即脊或谷)，进而实现对指纹纹路的识别。

在上述一些实施例中，第二晶体管M2的控制极M21的电位较低，第二晶体管M2的控制极M21和第二晶体管M2的第二极M33之间的压差较小。

如图2所示，图2为晶体管的输出特性曲线的示意图。第二晶体管M2处于线性导通状态，此时，第二晶体管M2的输出特性可以参照图2中所示的线性区部分。在第二晶体管M2的第一极M22和第二极M23之间的电位差值为一固定值的情况下，由于第二晶体管M2的控制极M21的电位较低，第二晶体管M2的控制极M21和第二极M23之间的的电位差值较低，且感光子电路1感应脊反射光后使读取节点G下降的电位和感应谷反射光后使读取节点G下降的电位之间的差异较小(也即第二晶体管M2的控制极M21的电位变化较小)，这样会使得第二晶体管M2的第二极M23在光信号为脊反射光的情况下所输出第二检测信号和在光信号为谷反射光的情况下所输出的第二检测信号之间的差异较小，增大了对第二检测信号的识别分析的难度，降低了纹路识别的准确性。

基于此，在一些实施例中，如图3～图6所示，上述纹路识别像素电路100还包括：电位抬升子电路3。

在一些示例中，如图3～图6所示，上述电位抬升子电路3与第二电压信号端V2及读取节点G电连接。其中，第二电压信号端V2被配置为接收第二电压信号，并向电位抬升子电路3输入该第二电压信号。

在一些示例中，电位抬升子电路3被配置为，在第二电压信号端V2所传输的第二电压信号的作用下，抬高读取节点G的电位。

此处，抬高读取节点G的电位指的是，在读取节点G的原本电位的基础上，增加一定的电位。示例性的，将第一检测信号传输至读取节点G后，读取节点G的电位可以为1V，在此基础上，电位抬升子电路3可以将读取节点G的电位抬高5V，此时，读取节点G的电位(也即抬高后的第一检测信号的电位)可以为6V。

在第二晶体管M2的第一极M22和第二极M23之间的电位差值为一固定值的情况下，抬高读取节点G的电位(也即抬高第二晶体管M2的控制极M21的电位)，可以增大第二晶体管M2的控制极M21和第二极M23之间的的电位差值。如图2所示，这样即便感光子电路1感应脊反射光后使读取节点G下降的电位和感应谷反射光后使读取节点G下降的电位之间的差异较小，也会使得第二晶体管M2的第二极M23在光信号为脊反射光的情况下所输出第二检测信号和在光信号为谷反射光的情况下所输出的第二检测信号之间具有较大的差异。这样有利于降低对第二检测信号的识别分析的难度，提高纹路识别的准确性。

由此，本公开的一些实施例提供的纹路识别像素电路100，通过在感光子电路1和驱动输出子电路2的连接点(也即读取节点G)处，连接电位抬升子电路3，可以在感光子电路1感应包含纹路信息的光信号，并将该光信号转换为第一检测信号之后，利用电位抬升子电路3抬高读取节点G的电位(也即提升感光子电路1的静态工作点值)，可以有效增大读取节点G和驱动输出子电路2的输出端之间的电位差值，进而可以有效增大驱动输出子电路2在光信号为脊反射光的情况下所输出的第二检测信号和在光信号为谷反射光的情况下所输出的第二检测信号之间的差异，有利于降低对第二检测信号的识别分析的难度，提高纹路识别的准确性。

此外，通过在读取节点G处连接电位抬升子电路3，可以在未进行第一检测信号的读取的情况下，使得读取节点G的电位保持为较小的电位。这样可以有效避免纹路识别像素电路100出现漏电的情况。

在一些实施例中，上述电位抬升子电路3的结构包括多种，可以根据实际需要选择设置。

在一些示例中，如图3～图5所示，上述电位抬升子电路3包括第一晶体管M1。该第一晶体管M1的控制极M11(也即第一晶体管M1的栅极)与读取节点G电连接，第一晶体管M1的第一极M12(也即第一晶体管M1的源极和漏极中的一者)和第二极M13(也即第一晶体管M1的源极和漏极中的另一者)均与第二电压信号端V2电连接。

此处，在第一晶体管M1的第一极M12和第二极M13未与同一电压信号端电连接的情况下，第一晶体管M1的第一极M12和第二极M13之间处于绝缘状态。而第一晶体管M1的第一极M12和第二极M13均与第二电压信号端V2电连接，这也就意味着，第一晶体管M1的第一极M12和第二极M13形成了电连接。

由于第一晶体管M1的控制极M11和第一晶体管M1的第一极M12之间绝缘设置，第一晶体管M1的控制极M11和第一晶体管M1的第二极M13之间绝缘设置，且第一晶体管M1的第一极M12和第二极M13形成了电连接，这样，第一晶体管M1的第一极M12和第二极M13以及第一晶体管M1的控制极M11之间便可以构成类似于存储电容器的结构。

在第一晶体管M1的第一极M12和第二极M13输入第二电压信号的情况下，基于存储电容器的耦合原理，第一晶体管M1的控制极M11的电位会在第二电压信号的作用下发生改变。这样通过设置输入至第一晶体管M1的第一极M12和第二极M13的第二电压信号的值，便可以抬高第一晶体管M1的控制极M11的电位，也即可以抬高读取节点G的电位。

本示例中，电位抬升子电路3采用上述结构，可以在制备形成第二晶体管M2和第三晶体管M3的工艺过程中，同步制备形成第一晶体管M1，进而可以在有效增大脊反射光所对应的第二检测信号和谷反射光所对应的第二检测信号之间的差异的同时，避免额外增加制备形成纹路识别像素电路100的工艺流程。

在另一些示例中，如图6所示，上述电位抬升子电路3包括第一存储电容器C1。该第一存储电容器C1的第一极板C11与读取节点G电连接，第一存储电容器C1的第二极板C12与第二电压信号端V2电连接。

此处，基于第一存储电容器C1的耦合原理，在第一存储电容器C1的第二极板C12的电位发生变化(例如电位升高)的情况下，第一存储电容器C1的第一极板C11的电位也会随之发生变化(例如电位升高)。这样通过向第一存储电容器C1的第二极板C12输入第二电压信号，并合理设置第二电压信号的值，便可以抬高第一存储电容器C1的第一极板C11的电位，也即可以抬高读取节点G的电位。

本示例中，电位抬升子电路3采用上述结构，例如可以将第一存储电容器C1的第一极板C11与第一晶体管M1的控制极M11及第二晶体管M2的控制极M2同层设置，并将第一存储电容器C1的第二极板C12与第一晶体管M1的第一极M12、第二极M13及第二晶体管M2的第一极M22、第二极M23同层设置，这样可以在有效增大脊反射光所对应的第二检测信号和谷反射光所对应的第二检测信号之间的差异的同时，避免额外增加制备形成纹路识别像素电路100的工艺流程。

需要说明的是，本文中提及的“同层”指的是采用同一成膜工艺形成用于形成特定图形的膜层，然后利用同一掩膜板通过一次构图工艺形成的层结构。根据特定图形的不同，一次构图工艺可能包括多次曝光、显影或刻蚀工艺，而形成的层结构中的特定图形可以是连续的也可以是不连续的，这些特定图形还可能处于不同的高度或者具有不同的厚度。这样一来，可以在一次构图工艺中同时制备形成第一存储电容器C1的第一极板C11、第一晶体管M1的控制极M11及第二晶体管M2的控制极M2，在一次构图工艺中同时制备形成第一存储电容器C1的第二极板C12、第一晶体管M1的第一极M12和第二极M13及第二晶体管M2的第一极M22和第二极M23，有利于简化纹路识别像素电路100的制备工艺。

在一些实施例中，第二电压信号端V2和第四电压信号端V4之间的设置方式包括多种，可以根据实际需要选择设置。

在一些示例中，如图3和图4所示，第二电压信号端V2和第四电压信号端V4为不同的电压信号端。

此时，第二电压信号端V2所接收的第二电压信号与第四电压信号端V4所接收的第四电压信号可以相同，也可以不同。读取节点G的电位能够在第二电压信号的作用下得到提高、且第三晶体管M3能够在第四电压信号的控制下处于饱和导通状态即可。

通过将第二电压信号端V2和第四电压信号端V4设置为不同的电压信号端，可以便于分别对读取节点G的电位和第三晶体管M3的导通状态进行控制。

在另一些示例中，如图5和图6所示，第二电压信号端V2和第四电压信号端V4为同一电压信号端。

例如将第二电压信号端V2和第四电压信号端V4统称为第二电压信号端V2。这样在第二电压信号端V2接收第二电压信号的过程中，可以将第二电压信号同时传输至电位抬升子电路3和驱动输出子电路2的第三晶体管M3的控制极M31，进而可以在抬升读取节点G的电位的同时，控制第三晶体管M3处于饱和导通状态。

通过将第二电压信号端V2和第四电压信号端V4设置为同一电压信号端，可以同时对读取节点G的电位和第三晶体管M3的导通状态进行控制，避免出现读取节点G的电位的提高及第三晶体管M3的导通不同步的情况，进而有利于提高纹路检测结果的准确性。

此处，将第二电压信号端V2和第四电压信号端V4设置为同一电压信号端的方式包括多种，可以根据实际需要选择设置。

例如，电位抬升子电路3和第三晶体管M3的控制极M31可以分别通过一条走线与第二电压信号端V2电连接。这样有利于提高纹路识别像素电路100的使用可靠性。

又如，如图5所示，电位抬升子电路3和第三晶体管M3的控制极M31两者电连接，然后通过一条走线与第二电压信号端V2电连接。这样有利于减少走线的数量，进而有利于减小纹路识别像素电路100的占用面积。

此处，以电位抬升子电路3包括第一晶体管M1为例，电位抬升子电路3和第三晶体管M3的控制极M31两者电连接的实现方式可以为：第三晶体管M3的控制极M31通过过孔与第一晶体管M1的第一极M12或第二极M13电连接。之后可以通过第一晶体管M1的第一极M12或第二极M13与第二电压信号端V2电连接。

在一些实施例中，如图3～图6所示，上述纹路识别像素电路100还包括：复位子电路4。

在一些示例中，如图3～图6所示，复位子电路4与第五电压信号端V5、扫描信号端Gate及读取节点G电连接。其中，第五电压信号端V5被配置为，接收第五电压信号，并向复位子电路4输入该第五电压信号；扫描信号端Gate被配置为，接收扫描信号，并向复位子电路4输入该扫描信号。

在一些示例中，复位子电路4被配置为，在扫描信号端Gate所传输的扫描信号的控制下，将第五电压信号端V5传输的第五电压信号传输至读取节点G，以对读取节点G进行复位。也即，在扫描信号的控制下，可以通过复位子电路4，将第五电压信号传输至读取节点G，也即，将第五电压信号传输至感光子电路1的与读取节点G电连接的一端、驱动输出子电路2的与读取节点G电连接的一端以及电位抬升子电路3的与读取节点G电连接的一端。

示例性的，在感光子电路1感应光信号之前，可以将第五电压信号传输至读取节点G，对读取节点G进行复位，给感光子电路1的与读取节点G电连接的一端、驱动输出子电路2的与读取节点G电连接的一端以及电位抬升子电路3的与读取节点G电连接的一端一个初始电位值，这样可以对感光子电路1、驱动输出子电路2以及电位抬升子电路3进行降噪，提高第一检测信号及第二检测信号的准确性。

上述复位子电路4的结构包括多种，可以根据实际需要选择设置。

在一些示例中，如图3～图6所示，复位子电路4包括第四晶体管M4。其中，第四晶体管M4的控制极M41(也即第四晶体管M4的栅极)与扫描信号端Gate电连接，第四晶体管M4的第一极M42(也即第四晶体管M4的源极和漏极中的一者)与第五电压信号端V5电连接，第四晶体管M4的第二极M43(也即第四晶体管M4的源极和漏极中的另一者)与读取节点G电连接。

示例性的，上述第四晶体管M4被配置为，在扫描信号的控制下导通，使得第四晶体管M4处于饱和导通状态，并在第五电压信号端V5的作用下，将第五电压信号传输至读取节点G，对读取节点G进行复位。

需要说明的是，在对读取节点G进行复位后，感光子电路1感应光信号之前，读取节点G的第五电压信号(也即感光子电路1中光电探测器11的第二端112的电位信号)和光电探测器11的第一端111的第一电压信号之间可以相互配合，使得光电探测器11处于反向偏置状态。

本公开的一些实施例提供了一种纹路检测方法，该纹路检测方法应用于上述任一实施例中所述的纹路识别像素电路100。该纹路检测方法包括：一个驱动周期包括曝光阶段和输出阶段。

在一些示例中，如图7所示，上述曝光阶段包括：S100。

S100，纹路识别像素电路100中的感光子电路1感应包含纹路信息的光信号，将该光信号转换为第一检测信号，并将第一检测信号传输至读取节点G。

示例性的，如图3～图6所示，在感光子电路1包括光电探测器11的情况下，第一电压信号端V1将第一电压信号传输至光电探测器11的第一端111，该第一电压信号和读取节点G的电位相配合，使得光电探测器11在未感应光信号的情况下处于反向偏置状态，并使得光电探测器11在感应光信号的情况下，能够进行光电转换，将光信号转换为第一检测信号。

在一些示例中，如图7所示，上述输出阶段包括S200。

S200，纹路识别像素电路100中的电位抬升子电路3在第二电压信号端V2所传输的第二电压信号的作用下，抬升读取节点G的电位，纹路识别像素电路100中的驱动输出子电路2在抬高后的第一检测信号以及第四电压信号端V4所传输的第四电压信号的控制下，生成并输出第二检测信号。

示例性的，如图3～图6所示，在电位抬升子电路3包括第一晶体管M1、且驱动输出子电路2包括第二晶体管M2和第三晶体管M3的情况下：

在第二电压信号端V2将第二电压信号传输至第一晶体管M1的第一极M12和第二极M13的情况下，第一晶体管M1的控制极M11的电位(也即读取节点G的电位)可以在第二电压信号的作用下得到抬高。

第二晶体管M2可以在抬高后的第一检测信号的控制下导通(也即线性导通)，第三晶体管M3在第四电压信号的控制下导通(也即饱和导通)，第二晶体管M2根据抬高后的第一检测信号生成第二检测信号，第三晶体管M3将第二检测信号输出。

本公开的一些实施例所提供的纹路检测方法所能实现的有益效果与上述一些实施例中提供的纹路识别像素电路100所能实现的有益效果相同，此处不再赘述。

在一些实施例中，一个驱动周期还包括：复位阶段。

在一些示例中，上述复位阶段包括S300。

S300，纹路识别像素电路100中的复位子电路4在扫描信号端Gate所传输的扫描信号的控制下，将第五电压信号端V5传输的第五电压信号传输至读取节点G，以对读取节点G进行复位。

示例性的，如图3～图6所示，在复位子电路4包括第四晶体管M4的情况下，第四晶体管M4在扫描信号的控制下导通(也即饱和导通)，将第五电压信号传输至读取节点G，对与读取节点G电连接的感光子电路1、驱动输出子电路2及电位抬升子电路3进行复位。

本公开的一些实施例提供了一种纹路检测电路1000。如图8所示，该纹路检测电路1000包括如上述任一实施例中所述的多个纹路识别像素电路100，以及多个放大子电路200。

在一些示例中，如图8所示，一个放大子电路200与至少一个纹路识别像素电路100的驱动输出子电路2电连接。该放大子电路200被配置为，对纹路识别像素电路100输出的第二检测信号进行放大。

上述放大子电路200的结构包括多种，可以根据实际需要选择设置。

在一些示例中，如图8所示，放大子电路200包括：负反馈放大电路5、第三存储电容器C3和开关6。其中，负反馈放大电路5的同相输入端51与第七电压信号端V7电连接，负反馈放大电路5的反向输入端52与驱动输出子电路2(也即驱动输出子电路2中第三晶体管M3的第二极M33)、第三存储电容器C3的第一极板C31及开关6的第一端61电连接，负反馈放大电路5的输出端53与第三存储电容器C3的第二极板C32及开关6的第二端62电连接。第七电压信号端V7被配置为，接收第七电压信号，并向负反馈放大电路5的同相输入端51输入该第七电压信号。

此处，在向负反馈放大电路5的同相输入端51输入第七电压信号之后，负反馈放大电路5的反向输入端52可以输出与第七电压信号的电压值相反的电压信号(也即第八电压信号)。

示例性的，上述第七电压信号可以为直流电压信号。例如第一电压信号的电压值为-1V，在将第七电压信号输入至负反馈放大电路5的同相输入端51后，负反馈放大电路5的反向输入端52输出的第八电压信号的电压值可以为1V。

下面对纹路检测电路1000的工作原理进行示意性说明。

纹路识别像素电路100中的感光子电路1感应包含纹路信息的光信号，并将该光信号转换为第一检测信号，传输至读取节点G。

纹路识别像素电路100中的电位抬升子电路3，在第二电压信号端V2所传输的第二电压信号的作用下，抬高读取节点G的电位。

驱动输出子电路2中的第三晶体管M3在第四电压信号端V4所传输的第四电压信号的控制下导通(饱和导通)，将负反馈放大电路5的反向输入端52输出的电压信号，从第三晶体管M3的第二极M33传输至第三晶体管M3的第一极M32，也即，传输至与第三晶体管M3的第一极M32电连接的第二晶体管M2的第二极M23。

驱动输出子电路2中的第二晶体管M2在抬高后的第一检测信号的控制下导通(线性导通)，此时，第二晶体管M2中生成的电流即为第二检测信号。例如，第二晶体管M2中电流的计算公式为：

其中，Mob表示为载流子迁移率，C_ox表示为第二晶体管M2的单位面积沟道电容，

表示为第二晶体管M2的沟道的宽长比，V_gs表示为第二晶体管M2中控制极M21和第一极M22之间的电位差，V_th表示为第二晶体管M2的阈值电压。根据上述公式，即可得到第二检测信号的值。

第二检测信号通过第三晶体管M3的第二极M33输入至负反馈放大电路5的反向输入端52，经由负反馈放大电路5和第三存储电容器C3的作用，对第二检测信号进行放大，放大后的第二检测信号可以从负反馈放大电路5的输出端53的输出端输出。此时，开关6处于断开的状态。

此处，在对第二检测信号进行放大的过程中，输入至放大子电路200的电量和从放大子电路200输出的电量是相同的，也即，I×t＝C×V_out，其中，I表示为第二晶体管M2中生成的电流(也即第二检测信号的电流值)，t表示为感光子电路1的感光时间，C表示为第三存储电容器C3的电容量，V_out表示为放大后的第二检测信号的电压值。根据上述公式，即可得到放大后的第二检测信号。

在放大子电路200输出放大后的第二检测信号后，可以通过复位子电路4对读取节点G进行复位。此时，还可以将开关6闭合，将负反馈放大电路5的反向输入端52输出的第八电压信号输入至负反馈放大电路5的输出端53，对负反馈放大电路5的输出端53进行复位。在分别对读取节点G以及反馈放大电路5的输出端53复位完成后，可以将开关6断开，为下一阶段的第二检测信号的放大做准备。

本公开的一些实施例所提供的纹路检测电路1000所能实现的有益效果与上述一些实施例中提供的纹路识别像素电路100所能实现的有益效果相同，此处不再赘述。

上述多个放大子电路200和多个纹路识别像素电路100之间的连接方式包括多种，可以根据实际需要选择设置。

在一些示例中，如图8所示，放大子电路200和纹路识别像素电路100可以一一对应地电连接。这样，可以分别对每个纹路识别像素电路100输出的第二检测信号进行放大及检测识别，有利于提高纹路检测结果的准确性。

在另一些示例中，如图9所示，上述多个纹路识别像素电路100呈多列设置，每一列纹路识别像素电路100包括至少一个纹路识别像素电路100。此时，该多个纹路识别像素电路100也可以呈多行设置，每一行纹路识别像素电路100包括至少一个纹路识别像素电路100。

其中，一个放大子电路200可以与一列纹路识别像素电路100中的各纹路识别像素电路100电连接。也即，放大子电路200的数量与多个纹路识别像素电路100的列的数量相同。这样在对第二检测信号进行放大的过程中，可以先对其中一行的各纹路识别像素电路100生成的第二检测信号进行放大，然后依次对其余行的各纹路识别像素电路100生成的第二检测信号进行放大。

通过将一个放大子电路200与一列纹路识别像素电路100进行电连接，有利于减少放大子电路200的数量，进而有利于简化纹路检测电路1000的结构，减小纹路检测电路1000的占用面积。

本公开的一些实施例提供了一种显示基板2000。如图10所示，该显示基板2000具有显示区A以及位于显示区A旁侧的非显示区B。该非显示区B例如可以位于显示区A的一侧、两侧或者周侧(如图10所示)等。

在一些示例中，显示区A包括纹路识别区A1。该纹路识别区A1的边界形状、大小及设置位置可以根据实际需要选择设置。示例性的，如图10所示，纹路识别区A1可以位于显示区A的中部，且呈椭圆形或圆形。

在一些示例中，如图10所示，上述显示基板2000包括：衬底7，以及设置在衬底7一侧的如上述任一实施例所述的纹路检测电路1000。其中，该纹路检测电路1000中的多个纹路识别像素电路100位于纹路识别区A1，纹路检测电路1000中的多个放大子电路200位于非显示区B。这样有利于减小纹路检测电路1000在显示区A中的占用面积，避免因纹路检测电路100的设置而降低显示基板2000的分辨率。

本公开的一些实施例所提供的显示基板2000所能实现的有益效果与上述一些实施例中提供的纹路识别像素电路100所能实现的有益效果相同，此处不再赘述。

在一些实施例中，上述纹路识别区A1包括多个纹路识别像素区，该多个纹路识别像素区和上述多个纹路识别像素电路100可以一一对应设置，也即，每个纹路示例像素区内可以设置有一个纹路识别像素电路100。

在一些实施例中，上述显示区A包括呈阵列状排布的多个子像素区域。其中，位于纹路识别区A1内的多个子像素区域中，一个纹路识别像素区可以与一个子像素区域对应设置，或者，一个纹路识别像素区也可以与至少两个子像素区域对应设置。

在一些示例中，每个子像素区域内设置的子像素可以包括发光器件以及被配置为驱动该发光器件发光的像素驱动电路。该发光器件的结构例如可以为OLED(Organic LightEmitting Diode，有机发光二极管)器件或者QLED(Quantum Dot Light Emitting Diodes，量子点发光二极管)器件。

这样在进行纹路识别检测的过程中，可以利用发光器件发出光线，并照射至手指，在该光线被手指反射后，可以对反射后的光线(也即包含纹路信息的光信号)进行检测识别。这样可以避免额外设置光线发射器件，有利于简化显示基板2000的结构。

本公开的一些实施例提供了一种显示装置3000。如图11所示，该显示装置3000包括如上述任一实施例中所述的显示基板2000。

本公开的一些实施例所提供的显示装置3000所能实现的有益效果与上述一些实施例中提供的纹路识别像素电路100所能实现的有益效果相同，此处不再赘述。

在一些实施例中，如图11所示，上述显示装置3000还包括：与显示基板2000电连接的纹路识别芯片8。该纹路识别芯8与显示基板2000的纹路检测电路1000的多个放大子电路200电连接。其中，该纹路识别芯片8被配置为，接收上述多个放大子电路200输出的放大后的第二检测信号，根据放大后的第二检测信号，确定待识别的纹路。

在多个放大子电路200输出放大后的第二检测信号后，纹路识别芯片8可以对该多个放大后的第二检测信号进行分析计算，并进行整合，确定每个放大后的第二检测信号对应的脊或谷的信息，进而确定出待识别的纹路。

在一些实施例中，上述显示装置3000可以为手机、平板电脑、笔记本电脑、显示器、数码相框或导航仪等具有显示功能及纹路识别功能的产品，本公开对此并不设限。

以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (15)

1.一种纹路识别像素电路，其特征在于，所述纹路识别像素电路包括：感光子电路、电位抬升子电路及驱动输出子电路；

所述感光子电路与第一电压信号端及读取节点电连接；所述感光子电路被配置为，感应包含纹路信息的光信号，将所述光信号转换为第一检测信号，传输至所述读取节点；

所述电位抬升子电路与第二电压信号端及所述读取节点电连接；所述电位抬升子电路被配置为，在所述第二电压信号端所传输的第二电压信号的作用下，抬高所述读取节点的电位；

所述驱动输出子电路与第三电压信号端、第四电压信号端及所述读取节点电连接；所述驱动输出子电路被配置为，在抬高后的第一检测信号以及所述第四电压信号端所传输的第四电压信号的控制下，生成第二检测信号，并输出所述第二检测信号。

2.根据权利要求1所述的纹路识别像素电路，其特征在于，所述电位抬升子电路包括第一晶体管；

所述第一晶体管的控制极与所述读取节点电连接，所述第一晶体管的第一极和第二极均与所述第二电压信号端电连接。

3.根据权利要求1所述的纹路识别像素电路，其特征在于，所述电位抬升子电路包括第一存储电容器；

所述第一存储电容器的第一极板与所述读取节点电连接，所述第一存储电容器的第二极板与所述第二电压信号端电连接。

4.根据权利要求1所述的纹路识别像素电路，其特征在于，

所述感光子电路包括光电探测器；所述光电探测器的第一端与所述第一电压信号端电连接，所述光电探测器的第二端与所述读取节点电连接；

所述驱动输出子电路包括第二晶体管和第三晶体管；所述第二晶体管的控制极与所述读取节点电连接，所述第二晶体管的第一极与所述第三电压信号端电连接，所述第二晶体管的第二极与所述第三晶体管的第一极电连接；所述第三晶体管的控制极与所述第四电压信号端电连接，所述第三晶体管的第二极被配置为输出所述第二检测信号。

5.根据权利要求1所述的纹路识别像素电路，其特征在于，所述第二电压信号端和所述第四电压信号端为同一电压信号端。

6.根据权利要求1～5中任一项所述的纹路识别像素电路，其特征在于，所述纹路识别像素电路还包括：复位子电路；

所述复位子电路与第五电压信号端、扫描信号端及所述读取节点电连接；所述复位子电路被配置为，在所述扫描信号端所传输的扫描信号的控制下，将所述第五电压信号端传输的第五电压信号传输至所述读取节点，以对所述读取节点进行复位。

7.根据权利要求6所述的纹路识别像素电路，其特征在于，所述复位子电路包括第四晶体管；

所述第四晶体管的控制极与所述扫描信号端电连接，所述第四晶体管的第一极与所述第五电压信号端电连接，所述第四晶体管的第二极与所述读取节点电连接。

8.根据权利要求1～5中任一项所述的纹路识别像素电路，其特征在于，所述纹路识别像素电路还包括：第二存储电容器；

所述第二存储电容器的第一极板与第六电压信号端电连接，所述第二存储电容器的第二极板与所述读取节点电连接；

所述第二存储电容器被配置为，对传输至所述读取节点的所述第一检测信号进行存储。

9.一种纹路检测方法，其特征在于，所述纹路检测方法应用于如权利要求1～8中任一项所述的纹路识别像素电路；所述纹路检测方法包括：一个驱动周期包括曝光阶段和输出阶段；

所述曝光阶段包括：所述纹路识别像素电路中的感光子电路感应包含纹路信息的光信号，将所述光信号转换为第一检测信号，并将所述第一检测信号传输至读取节点；

所述输出阶段包括：所述纹路识别像素电路中的电位抬升子电路在第二电压信号端所传输的第二电压信号的作用下，抬升所述读取节点的电位，所述纹路识别像素电路中的驱动输出子电路在抬高后的第一检测信号以及所述第四电压信号端所传输的第四电压信号的控制下，生成并输出第二检测信号。

10.一种纹路检测电路，其特征在于，所述纹路检测电路包括：如权利要求1～8中任一项所述的多个纹路识别像素电路，及多个放大子电路；

其中，一个放大子电路与至少一个纹路识别像素电路的驱动输出子电路电连接；

所述放大子电路被配置为，对所述纹路识别像素电路输出的第二检测信号进行放大。

11.根据权利要求10所述的纹路检测电路，其特征在于，所述放大子电路包括：负反馈放大电路、第三存储电容器和开关；

所述负反馈放大电路的同相输入端与第七电压信号端电连接，所述负反馈放大电路的反向输入端与所述驱动输出子电路、第三存储电容器的第一极板及所述开关的第一端电连接，所述负反馈放大电路的输出端与所述第三存储电容器的第二极板及所述开关的第二端电连接。

12.根据权利要求10或11所述的纹路检测电路，其特征在于，所述多个纹路识别像素电路呈多列设置，一列纹路识别像素电路包括至少一个纹路识别像素电路；

一个所述放大子电路与一列纹路识别像素电路中的各纹路识别像素电路电连接。

13.一种显示基板，其特征在于，所述显示基板具有显示区以及位于所述显示区旁侧的非显示区；所述显示区包括纹路识别区；其中，

所述显示基板包括：

衬底；以及，

设置在所述衬底一侧的如权利要求10～12中任一项所述的纹路检测电路；

其中，所述纹路检测电路中的多个纹路识别像素电路位于所述纹路识别区，所述纹路检测电路中的多个放大子电路位于所述非显示区。

14.一种显示装置，其特征在于，所述显示装置包括：如权利要求13所述的显示基板。

15.根据权利要求14所述的显示装置，其特征在于，所述显示装置还包括：与所述显示基板电连接的纹路识别芯片，所述纹路识别芯与所述显示基板的纹路检测电路的多个放大子电路电连接；所述纹路识别芯片被配置为，接收所述多个放大子电路输出的放大后的第二检测信号，根据所述放大后的第二检测信号，确定待识别的纹路。

Images