CN114254581B - 一种基于半导体的版图压缩方法及装置 - Google Patents
一种基于半导体的版图压缩方法及装置 Download PDFInfo
- Publication number
- CN114254581B CN114254581B CN202111562650.1A CN202111562650A CN114254581B CN 114254581 B CN114254581 B CN 114254581B CN 202111562650 A CN202111562650 A CN 202111562650A CN 114254581 B CN114254581 B CN 114254581B
- Authority
- CN
- China
- Prior art keywords
- pattern
- layout
- grid
- hole
- scanning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 76
- 239000004065 semiconductor Substances 0.000 title claims abstract description 47
- 238000007906 compression Methods 0.000 title claims abstract description 45
- 230000006835 compression Effects 0.000 title claims abstract description 41
- 239000002184 metal Substances 0.000 claims abstract description 62
- 238000011282 treatment Methods 0.000 abstract description 4
- 238000005520 cutting process Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000004422 calculation algorithm Methods 0.000 description 4
- 238000003860 storage Methods 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/392—Floor-planning or layout, e.g. partitioning or placement
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Architecture (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本申请提供一种基于半导体的版图压缩方法及装置,利用扫描矩形从当前版图的第一侧开始移动,在扫描的过程中确定是否存在与扫描矩形有交集的目标图形,当扫描到栅极图形时,调整当前栅极图形与上一个栅极图形之间的栅间距为固定值,当扫描到孔图形时,移动孔图形,直至孔图形和栅极图形产生交集时停止,当扫描到金属层图形时,移动与孔图形连接的金属层图形,使得压缩前后的金属层图形和孔图形的一一对应。由此可见,本申请实施例利用扫描矩形确定芯片版图中的目标图形,对不同的目标图形进行不同的处理,保证栅极、孔和金属层之间的拓扑连接关系不变压缩版图,简化芯片版图在压缩过程中的复杂性,可以快速压缩版图,提升版图压缩的效率。
Description
技术领域
本发明涉及半导体领域,特别涉及一种基于半导体的版图压缩方法及装置。
背景技术
随着半导体技术的快速发展,半导体制造工艺也达到了纳米级别。随着半导体制造工艺级别不断提升,在进行芯片的版图设计时,也需要结合实际工艺进行版图的压缩,也就是说,在不改变芯片版图的图形拓扑连接的情况下,缩小图形之间的间距,使其符合对应的半导体工艺对应的设计规则。
但是现有的版图压缩方法,例如基于约束图的版图压缩算法,对于连接关系较为复杂的芯片,版图压缩的复杂性较高,最终导致版图压缩效率较低。
发明内容
有鉴于此,本申请的目的在于提供一种基于半导体的版图压缩方法及装置,降低版图压缩的复杂性,提高版图压缩效率。
本申请实施例提供一种基于半导体的版图压缩方法,预先利用脚本设定当前版图的扫描矩形的特征尺寸,所述扫描矩形的特征尺寸至少大于所述半导体工艺允许的图形的最小特征尺寸;所述方法包括:
从当前版图的第一侧开始移动所述扫描矩形,确定是否存在与所述扫描矩形有交集的目标图形;所述目标图形至少包括栅极图形、孔图形和金属层图形;
若与所述扫描矩形有交集的目标图形为所述栅极图形,则调整当前栅极图形与上一个栅极图形之间的栅间距为固定值;
若与所述扫描矩形有交集的目标图形为所述孔图形,则以所述最小特征尺寸移动所述孔图形,直至所述孔图形和所述栅极图形产生交集时停止,所述孔图形的移动方向与所述扫描矩形的移动方向相反;
若与所述扫描矩形有交集的目标图形为所述金属层图形,移动与所述孔图形连接的所述金属层图形,与所述孔图形连接的所述金属层图形的移动距离与所述孔图形的移动距离相同;
其中,所述扫描矩形扫描完毕所述当前版图中的图形之后,所述当前版图压缩为目标版图,所述目标版图中栅极图形的栅间距小于所述当前版图中的栅间距。
可选地,所述若与所述扫描矩形有交集的目标图形为所述栅极图形,则调整当前栅极图形与上一个栅极图形之间的栅间距为固定值包括:
若与所述扫描矩形有交集的目标图形为所述栅极图形,则确定当前栅极图形是否是第一个栅极图形,若否,则调整当前栅极图形与上一个栅极图形之间的栅间距为固定值。
可选地,所述确定当前栅极图形是否是第一个栅极图形包括:
将所述当前版图中的栅极图形与栅极图形集合进行布尔运算,若结果不为空,则确定当前栅极图形不是第一个栅极图形,所述栅极图形集合是所述扫描图形已经扫描通过后的栅极图形。
可选地,所述方法还包括:
确定所述当前栅极图形是否是第一个栅极图形,若是,则所述当前栅极图形的位置不变。
可选地,所述方法还包括:
判断所述当前栅极图形的沟道长度是否小于工艺规定值,若大于,则所述当前栅极图形的位置不变。
可选地,所述孔图形包括接触孔,所述若与所述扫描矩形有交集的目标图形为所述孔图形,则以所述最小特征尺寸移动所述孔图形,直至所述孔图形和所述栅极图形产生交集时停止包括:
若与所述扫描矩形有交集的目标图形为所述接触孔图形,则以所述最小特征尺寸移动所述接触孔图形,并同时与所述栅极图形进行布尔运算,若结果不为空,则所述接触孔图形和所述栅极图形产生交集,停止移动所述接触孔图形。
可选地,所述方法还包括:
将未调整栅间距的栅极图形和所述当前版图的有源区进行布尔运算,得到的交集图形为栅极有源区;
在所述目标版图中将所述栅极有源区拉伸至至少覆盖所述栅极图形两端的孔图形,形成所述目标版图的有源区。
可选地,从当前版图的第一侧开始移动所述扫描矩形之前,所述方法还包括:
利用所述脚本预先创建所述当前版图中的孔对应的孔图形,所述孔图形为矩形,所述孔图形至少覆盖所述当前版图中的孔;
所述扫描矩形扫描完毕所述当前版图中的图形之后,所述方法还包括:
将所述目标版图中的孔图形转换为对应的孔。
可选地,所述从当前版图的第一侧开始移动所述扫描矩形,确定是否存在与所述扫描矩形有交集的目标图形包括:
在移动所述扫描图形时,所述扫描图形与所述当前版图进行布尔运算,若结果不为空,则确定存在与所述扫描矩形有交集的目标图形。
本申请实施例提供一种基于半导体的版图压缩装置,所述装置包括:
预先设定单元,用于预先利用脚本设定当前版图的扫描矩形的特征尺寸,所述扫描矩形的特征尺寸至少大于所述半导体工艺允许的图形的最小特征尺寸;
确定单元,用于从当前版图的第一侧开始移动所述扫描矩形,确定是否存在与所述扫描矩形有交集的目标图形;所述目标图形至少包括栅极图形、孔图形和金属层图形;
调整单元,用于若与所述扫描矩形有交集的目标图形为所述栅极图形,则调整当前栅极图形与上一个栅极图形之间的栅间距为固定值;
第一移动单元,用于若与所述扫描矩形有交集的目标图形为所述孔图形,则以所述最小特征尺寸移动所述孔图形,直至所述孔图形和所述栅极图形产生交集时停止,所述孔图形的移动方向与所述扫描矩形的移动方向相反;
第二移动单元,用于若与所述扫描矩形有交集的目标图形为所述金属层图形,移动与所述孔图形连接的所述金属层图形,与所述孔图形连接的所述金属层图形的移动距离与所述孔图形的移动距离相同;
其中,所述扫描矩形扫描完毕所述当前版图中的图形之后,所述当前版图压缩为目标版图,所述目标版图中栅极图形的栅间距小于所述当前版图中的栅间距。
本申请实施例提供了一种基于半导体的版图压缩方法,预先利用脚本设定当前版图的扫描矩形的特征尺寸,扫描矩形的特征尺寸至少大于半导体工艺允许的图形的最小特征尺寸,利用扫描矩形从当前版图的第一侧开始移动,进行扫描,在扫描的过程中确定是否存在与扫描矩形有交集的目标图形,目标图形可以至少包括栅极图形、孔图形和金属层图形,当扫描到栅极图形时,调整当前栅极图形与上一个栅极图形之间的栅间距为固定值,当扫描到孔图形时,以与扫描图形相反的方向移动孔图形,直至孔图形和栅极图形产生交集时停止,当扫描到金属层图形时,直接移动与孔图形连接的金属层图形,金属层图形和孔图形的移动距离相同,使得压缩前后的金属层图形和孔图形的一一对应,当扫描矩形扫描完毕当前版图中的所有图形之后,当前版图压缩为目标版图,目标版图中栅极图形的栅间距小于当前版图中的栅间距,将当前版图中的芯片制造工艺转换为目标版图中的芯片制造工艺。由此可见,本申请实施例利用扫描矩形确定芯片版图中的目标图形,对不同的目标图形进行不同的处理,主要利用栅极、孔和金属层之间的拓扑连接压缩版图,在保证栅极、孔和金属层之间的拓扑连接关系不变的同时压缩版图,简化芯片版图在压缩过程中的复杂性,可以快速压缩版图,提升版图压缩的效率。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本申请的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其它的附图。
图1示出了本申请实施例提供的一种基于半导体的版图压缩方法的流程示意图;
图2示出了本申请实施例提供的一种金属层图形移动示意图;
图3示出了本申请实施例提供的一种多边形切割示意图;
图4示出了本申请实施例提供的一种基于半导体的版图压缩装置的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本申请方案,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
随着半导体技术的快速发展,半导体制造工艺也达到了纳米级别。随着半导体制造工艺级别不断提升,在进行芯片的版图设计时,也需要结合实际工艺进行版图的压缩,也就是说,在不改变芯片版图的图形拓扑连接的情况下,缩小图形之间的间距,使其符合对应的半导体工艺对应的设计规则。例如,当半导体工艺从0.35工艺转为0.28工艺时,要求版图中的图形之间的间距缩小。
现有的版图压缩方法之一为基于约束图的版图压缩算法,是将版图的所有图形看作节点,通过建立节点之间的约束关系来进行求解每个节点的位置坐标,从而达到压缩的目的。版图压缩算法是将工艺规则为基础建立约束条件,将物理位置问题转化为数学问题。通过求解各个节点的位置,来实现版图压缩,减小版图面积。基于约束图的版图压缩算法关键是生成节点之间的约束关系,求解关系节点的位置,由于版图中各种图形之间的关系比较复杂,难以建立有效的约束图,版图压缩的复杂性较高,并且根据约束图求解各节点的位置,版图压缩效率较低。
基于此,本申请实施例提供了一种基于半导体的版图压缩方法,预先利用脚本设定当前版图的扫描矩形的特征尺寸,扫描矩形的特征尺寸至少大于半导体工艺允许的图形的最小特征尺寸,利用扫描矩形从当前版图的第一侧开始移动,进行扫描,在扫描的过程中确定是否存在与扫描矩形有交集的目标图形,目标图形可以至少包括栅极图形、孔图形和金属层图形,当扫描到栅极图形时,调整当前栅极图形与上一个栅极图形之间的栅间距为固定值,当扫描到孔图形时,以与扫描图形相反的方向移动孔图形,直至孔图形和栅极图形产生交集时停止,当扫描到金属层图形时,直接移动与孔图形连接的金属层图形,金属层图形和孔图形的移动距离相同,使得压缩前后的金属层图形和孔图形的一一对应,当扫描矩形扫描完毕当前版图中的所有图形之后,当前版图压缩为目标版图,目标版图中栅极图形的栅间距小于当前版图中的栅间距,将当前版图中的芯片制造工艺转换为目标版图中的芯片制造工艺。由此可见,本申请实施例利用扫描矩形确定芯片版图中的目标图形,对不同的目标图形进行不同的处理,主要利用栅极、孔和金属层之间的拓扑连接压缩版图,在保证栅极、孔和金属层之间的拓扑连接关系不变的同时压缩版图,简化芯片版图在压缩过程中的复杂性,可以快速压缩版图,提升版图压缩的效率。
为了更好地理解本申请的技术方案和技术效果,以下将结合附图对具体的实施例进行详细的描述。
参见图1,该图为本申请实施例提供的一种基于半导体的版图压缩方法的流程图。
本实施例提供的基于半导体的版图压缩方法包括如下步骤:
在本申请的实施例中,预先利用脚本设定当前版图的扫描矩形的特征尺寸,扫描矩形的特征尺寸至少大于半导体工艺允许的图形的最小特征尺寸。
扫描矩形可以扫描全部的版图中的图形,即扫描矩形可以遍历整个版图的图形。在当前版图对应的半导体工艺允许的图形的最小特征尺寸是w,即半导体工艺最小格点是w,因此扫描矩形的特征尺寸至少大于w。
在实际应用过程中,若扫描矩形的特征尺寸为w,扫描矩形在移动时距离太短,导致遍历整个版图时时间过长,遍历效率低,因此可以采用较大的扫描矩形特征尺寸,缩短遍历时间,提高遍历效率。
作为一种示例,扫描矩形的特征尺寸可以为4w,即为半导体工艺允许的图形的最小特征尺寸的4倍。
脚本可以是利用编程语言编写的,例如可以是利用skill语言编写的脚本。
S101,从当前版图的第一侧开始移动所述扫描矩形,确定是否存在与所述扫描矩形有交集的目标图形。
在本申请的实施例中,扫描矩形从当前版图的第一侧开始移动,每次移动的距离可以是扫描矩形的特征尺寸,逐渐遍历整个版图的图形。
作为一种可能的实现方式,扫描矩形从当前版图的左侧开始向右移动,则每次移动的距离可以是扫描矩形的宽度。
目标图形至少包括栅极图形、孔图形和金属层图形,栅极图形为半导体器件中栅极的图形,孔图形为半导体器件中的通孔的图形或接触孔的图形,金属层图形为半导体器件中金属层的图形。
在本申请的实施例中,在移动扫描图形时,扫描图形与当前版图进行布尔运算,若结果不为空,则确定存在与扫描矩形有交集的目标图形,具体的,扫描矩形在版图中进行移动时,可以与版图进行布尔与运算,结果不为空时,说明扫描矩形遇到目标图形。布尔与运算为图形之间进行逻辑与,输出交集图形的运算。
S102,若与所述扫描矩形有交集的目标图形为所述栅极图形,则调整当前栅极图形与上一个栅极图形之间的栅间距为固定值。
在本申请的实施例中,扫描矩形在进行移动的过程中,若与扫描矩形有交集的目标图形为栅极图形,则可以调整当前栅极图形与上一个栅极图形之间的栅间距为固定值,以便将当前版图中的栅间距调整为目标版图中的栅间距,目标版图和当前版图对应的半导体工艺不同,因此版图中的图形间距不同。
在本申请的实施例中,当扫描矩形在当前版图中有交集的目标图形为栅极图形时,将栅极图形加入预先创建的栅极图形集合,例如栅极poly列表中,栅极图形集合是扫描图形已经扫描通过后的栅极图形。在调整栅间距之前,可以判断当前栅极图形的沟道长度是否小于工艺规定值,若大于,则当前栅极图形的位置不变,无需调整当前栅极图形与上一栅极图形之间的栅间距,若小于,则可以调整当前栅极图形与上一栅极图形之间的栅间距。
在调整栅间距之前,还可以判断当前栅极图形是否是第一个栅极图形,若是,则当前栅极图形的位置不变,若否,则可以调整当前栅极图形与上一栅极图形之间的栅间距为固定值。
作为一种可能的实现方式,将当前版图中的栅极图形与栅极图形集合进行布尔运算,若结果不为空,则确定当前栅极图形不是第一个栅极图形。具体的,将当前栅极图形向一侧移动,移动方向与扫描图形的移动方向相反,例如扫描图形从左向右扫描,当前栅极图形向左移动最终移出有源区,并与poly列表进行布尔运算,判断同一个有源区中是否存在已扫描过的栅极图形,若否,则表示当前栅极图形是该有源区的第一个栅极图形,版图位置不变。
S103,若与所述扫描矩形有交集的目标图形为所述孔图形,则以所述最小特征尺寸移动所述孔图形,直至所述孔图形和所述栅极图形产生交集时停止。
在本申请的实施例中,扫描矩形在进行移动的过程中,若与扫描矩形有交集的目标图形为孔图形,则以最小特征尺寸移动孔图形,直至孔图形和栅极图形产生交集时停止,孔图形的移动方向与扫描矩形的移动方向相反,也就是说,在栅极图形改变位置之后,相应地,栅极图形附近的孔图形的位置可能也要变化。
在实际应用中,孔图形包括接触孔和通孔,接触孔是半导体器件中有源区与金属层M1之间的过孔,通孔是金属层之间的过孔。
作为一种可能的实现方式,若与扫描矩形有交集的目标图形为接触孔图形,则以最小特征尺寸移动接触孔图形,并同时与栅极图形进行布尔运算,若结果不为空,则接触孔图形和栅极图形产生交集,停止移动接触孔图形。
作为一种示例,扫描矩形依次从左往右移动,遇到接触孔图形时,将接触孔图形与有源区进行布尔inside运算,运算结果返回接触孔图形时,说明该接触孔在有源区内。将接触孔图形放在孔via1列表中,表示扫描矩形通过了该接触孔图形。将接触孔图形往左以w格点移动,移动的过程中不断与栅极图形进行布尔与运算,遇到栅极图形时停止移动。
接触孔图形在移动过程中同时还与有源区进行布尔运算,例如布尔inside运算,确定接触孔图形还在有源区内部,如果没遇到栅极图形,并且在有源区外部,接触孔图形回到原来位置,即在版图中的位置不变。布尔inside运算为一种布尔运算,图形是否在另一个图形内部运算,输出交集图形。
S104,若与所述扫描矩形有交集的目标图形为所述金属层图形,移动与所述孔图形连接的所述金属层图形。
在本申请的实施例中,扫描矩形在进行移动的过程中,若与扫描矩形有交集的目标图形为金属层图形时,移动与孔图形连接的金属层图形,与孔图形连接的金属层图形的移动距离与孔图形的移动距离相同,以保证在版图压缩之后,孔图形与金属层图形依旧一一对应,图形的拓扑连接不变。
在本申请的实施例中,扫描矩形扫描完毕当前版图中的图形之后,当前版图压缩为目标版图,目标版图中栅极图形的栅间距小于当前版图中的栅间距。
将未调整栅间距的栅极图形和当前版图的有源区进行布尔运算,得到的交集图形为栅极有源区,具体的,可以将栅极图形与有源区进行布尔与运算,判断栅极有源区,同时将布尔与运算的结果图形,即得到的交集图形保存到栅极有源区poly1列表中。
之后在目标版图中将栅极有源区拉伸至至少覆盖栅极图形两端的孔图形,形成目标版图的有源区。具体的,可以删除当前版图中的栅极有源区,保留衬底和N阱接触的有源区,将poly1列表中的结果图形左右两边伸长至通孔的中间位置,而后将全部的目标图形合并成一个完整的有源区,再将每个有源区的两边伸长,将通孔包围。
在本申请的实施例中,孔的属性不是图形,无法进行布尔运算。因此可以利用脚本预先创建当前版图中的孔对应的孔图形,孔图形为矩形,孔图形至少覆盖当前版图中的孔,也就是说,创建矩形覆盖过孔,大小采用孔的边界。由于栅极图形在移动的过程中,需要考虑与通孔(有源区与金属M1)的间距,因此把间距考虑进去,将覆盖孔的矩形扩大,创建一个孔via列表,将孔及其对应的孔图形作为列表的元素。
当扫描矩形扫描完毕当前版图中的图形之后,将目标版图中的孔图形转换为对应的孔,也就是说执行完扫描之后,根据via列表,将孔图形替换为孔。
在本申请的实施例中,由于版图中的图形存在不规则情况,可能经常存在多边形图形,参考图2所示,本申请实施例提供的一种金属层图形移动示意图,在扫描矩形扫描的过程中,目标图标若为多边形,可以以多边形中的单个矩形为单位进行移动。图2中示出了金属层的一种多边形,位于最下部的矩形的位置发生改变,这有可能是由于与该下部矩形连接的其他图形的位置有所改变,进而该下部矩形的位置改变。也就是说,多边形图形可以切割为多个矩形,以每个矩形为基准进行移动,在移动过程中不改变图形的拓扑连接即可。
在具体将多边形切割为多个矩形时,参考图3所示,为本申请实施例提供的一种多边形切割示意图。以多边形的最左边为起点,构建切割矩形,以格点w为间隔拉伸切割矩形,当切割矩形覆盖的图形为多边形时,往前退一格,切割多边形,得到第一矩形,参考图3中左图所示,之后不改变切割矩形的起点位置,继续以格点w为间隔拉伸切割矩形,当切割矩形覆盖的图形为多边形时,往前退一格,切割多边形,得到第二矩形,参考图3中右图所示,之后重复进行拉伸切割矩形,再切割多边形的步骤,直到把多边形切割完毕,得到多个矩形,之后该多个矩形可以分别进行移动,只要移动后该多个矩形之间的拓扑连接不变即可。
在本申请的实施例中,在进行版图压缩的过程中考虑了与栅极有关的通孔、接触孔、金属层M1的设计规则问题,在保证栅极、孔和金属层之间的拓扑连接关系不变的同时压缩版图,简化了层次间规则的复杂性。可以快速地将栅间距缩短,完成版图的优化。
由此可见,本申请实施例提供了一种基于半导体的版图压缩方法,预先利用脚本设定当前版图的扫描矩形的特征尺寸,扫描矩形的特征尺寸至少大于半导体工艺允许的图形的最小特征尺寸,利用扫描矩形从当前版图的第一侧开始移动,进行扫描,在扫描的过程中确定是否存在与扫描矩形有交集的目标图形,目标图形可以至少包括栅极图形、孔图形和金属层图形,当扫描到栅极图形时,调整当前栅极图形与上一个栅极图形之间的栅间距为固定值,当扫描到孔图形时,以与扫描图形相反的方向移动孔图形,直至孔图形和栅极图形产生交集时停止,当扫描到金属层图形时,直接移动与孔图形连接的金属层图形,金属层图形和孔图形的移动距离相同,使得压缩前后的金属层图形和孔图形的一一对应,当扫描矩形扫描完毕当前版图中的所有图形之后,当前版图压缩为目标版图,目标版图中栅极图形的栅间距小于当前版图中的栅间距,将当前版图中的芯片制造工艺转换为目标版图中的芯片制造工艺。由此可见,本申请实施例利用扫描矩形确定芯片版图中的目标图形,对不同的目标图形进行不同的处理,在保证栅极、孔和金属层之间的拓扑连接关系不变的同时压缩版图,主要利用栅极、孔和金属层之间的拓扑连接压缩版图,简化芯片版图在压缩过程中的复杂性,可以快速压缩版图,提升版图压缩的效率。
基于以上实施例提供的一种基于半导体的版图压缩方法,本申请实施例还提供了一种基于半导体的版图压缩装置,下面结合附图来详细说明其工作原理。
参见图4,该图为本申请实施例提供的一种基于半导体的版图压缩装置的结构框图。
本实施例提供的基于半导体的版图压缩装置400包括:
预先设定单元410,用于预先利用脚本设定当前版图的扫描矩形的特征尺寸,所述扫描矩形的特征尺寸至少大于所述半导体工艺允许的图形的最小特征尺寸;
确定单元420,用于从当前版图的第一侧开始移动所述扫描矩形,确定是否存在与所述扫描矩形有交集的目标图形;所述目标图形至少包括栅极图形、孔图形和金属层图形;
调整单元430,用于若与所述扫描矩形有交集的目标图形为所述栅极图形,则调整当前栅极图形与上一个栅极图形之间的栅间距为固定值;
第一移动单元440,用于若与所述扫描矩形有交集的目标图形为所述孔图形,则以所述最小特征尺寸移动所述孔图形,直至所述孔图形和所述栅极图形产生交集时停止,所述孔图形的移动方向与所述扫描矩形的移动方向相反;
第二移动单元450,用于若与所述扫描矩形有交集的目标图形为所述金属层图形,移动与所述孔图形连接的所述金属层图形,与所述孔图形连接的所述金属层图形的移动距离与所述孔图形的移动距离相同;
其中,所述扫描矩形扫描完毕所述当前版图中的图形之后,所述当前版图压缩为目标版图,所述目标版图中栅极图形的栅间距小于所述当前版图中的栅间距。
可选地,所述调整单元430,用于:
若与所述扫描矩形有交集的目标图形为所述栅极图形,则确定当前栅极图形是否是第一个栅极图形,若否,则调整当前栅极图形与上一个栅极图形之间的栅间距为固定值。
可选地,所述调整单元430,用于:
将所述当前版图中的栅极图形与栅极图形集合进行布尔运算,若结果不为空,则确定当前栅极图形不是第一个栅极图形,所述栅极图形集合是所述扫描图形已经扫描通过后的栅极图形。
可选地,所述装置还包括:
位置确定单元,用于确定所述当前栅极图形是否是第一个栅极图形,若是,则所述当前栅极图形的位置不变。
可选地,所述装置还包括:
判断单元,用于判断所述当前栅极图形的沟道长度是否小于工艺规定值,若大于,则所述当前栅极图形的位置不变。
可选地,所述孔图形包括接触孔,第一移动单元440,用于:
若与所述扫描矩形有交集的目标图形为所述接触孔图形,则以所述最小特征尺寸移动所述接触孔图形,并同时与所述栅极图形进行布尔运算,若结果不为空,则所述接触孔图形和所述栅极图形产生交集,停止移动所述接触孔图形。
可选地,所述装置还包括有源区确定单元,用于:
将未调整栅间距的将栅极图形和所述当前版图的有源区进行布尔运算,得到的交集图形为栅极有源区;
在所述目标版图中将所述栅极有源区拉伸至至少覆盖所述栅极图形两端的孔图形,形成所述目标版图的有源区。
可选地,所述装置还包括:
预先创建单元,用于利用所述脚本预先创建所述当前版图中的孔对应的孔图形,所述孔图形为矩形,所述孔图形至少覆盖所述当前版图中的孔;
转换单元,用于将所述目标版图中的孔图形转换为对应的孔。
可选地,确定单元420,用于:
在移动所述扫描图形时,所述扫描图形与所述当前版图进行布尔运算,若结果不为空,则确定存在与所述扫描矩形有交集的目标图形。
当介绍本申请的各种实施例的元件时,冠词“一”、“一个”、“这个”和“所述”都意图表示有一个或多个元件。词语“包括”、“包含”和“具有”都是包括性的并意味着除了列出的元件之外,还可以有其它元件。
需要说明的是,本领域普通技术人员可以理解实现上述方法实施例中的全部或部分流程,是可以通过计算机程序来指令相关的硬件来完成,所述的程序可存储于一计算机可读取存储介质中,该程序在执行时,可包括如上述各方法实施例的流程。其中,所述存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory,ROM)或随机存储记忆体(RandomAccess Memory,RAM)等。
本说明书中的各个实施例均采用递进的方式描述,各个实施例之间相同相似的部分互相参见即可,每个实施例重点说明的都是与其他实施例的不同之处。尤其,对于装置实施例而言,由于其基本相似于方法实施例,所以描述得比较简单,相关之处参见方法实施例的部分说明即可。以上所描述的装置实施例仅仅是示意性的,其中所述作为分离部件说明的单元及模块可以是或者也可以不是物理上分开的。另外,还可以根据实际的需要选择其中的部分或者全部单元和模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性劳动的情况下,即可以理解并实施。
以上所述仅是本申请的具体实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本申请原理的前提下,还可以做出若干改进和润饰,这些改进和润饰也应视为本申请的保护范围。
Claims (10)
1.一种基于半导体的版图压缩方法,其特征在于,预先利用脚本设定当前版图的扫描矩形的特征尺寸,所述扫描矩形的特征尺寸至少大于所述半导体工艺允许的图形的最小特征尺寸;所述方法包括:
从当前版图的第一侧开始移动所述扫描矩形,确定是否存在与所述扫描矩形有交集的目标图形;所述目标图形至少包括栅极图形、孔图形和金属层图形;
若与所述扫描矩形有交集的目标图形为所述栅极图形,则调整当前栅极图形与上一个栅极图形之间的栅间距为固定值;
若与所述扫描矩形有交集的目标图形为所述孔图形,则以所述最小特征尺寸移动所述孔图形,直至所述孔图形和所述栅极图形产生交集时停止,所述孔图形的移动方向与所述扫描矩形的移动方向相反;
若与所述扫描矩形有交集的目标图形为所述金属层图形,移动与所述孔图形连接的所述金属层图形,与所述孔图形连接的所述金属层图形的移动距离与所述孔图形的移动距离相同;
其中,所述扫描矩形扫描完毕所述当前版图中的图形之后,所述当前版图压缩为目标版图,所述目标版图中栅极图形的栅间距小于所述当前版图中的栅间距。
2.根据权利要求1所述的方法,其特征在于,所述若与所述扫描矩形有交集的目标图形为所述栅极图形,则调整当前栅极图形与上一个栅极图形之间的栅间距为固定值包括:
若与所述扫描矩形有交集的目标图形为所述栅极图形,则确定当前栅极图形是否是第一个栅极图形,若否,则调整当前栅极图形与上一个栅极图形之间的栅间距为固定值。
3.根据权利要求2所述的方法,其特征在于,所述确定当前栅极图形是否是第一个栅极图形包括:
将所述当前版图中的栅极图形与栅极图形集合进行布尔运算,若结果不为空,则确定当前栅极图形不是第一个栅极图形,所述栅极图形集合是所述扫描图形已经扫描通过后的栅极图形。
4.根据权利要求2所述的方法,其特征在于,所述方法还包括:
确定所述当前栅极图形是否是第一个栅极图形,若是,则所述当前栅极图形的位置不变。
5.根据权利要求1-4任意一项所述的方法,其特征在于,所述方法还包括:
判断所述当前栅极图形的沟道长度是否小于工艺规定值,若大于,则所述当前栅极图形的位置不变。
6.根据权利要求1-4任意一项所述的方法,其特征在于,所述孔图形包括接触孔,所述若与所述扫描矩形有交集的目标图形为所述孔图形,则以所述最小特征尺寸移动所述孔图形,直至所述孔图形和所述栅极图形产生交集时停止包括:
若与所述扫描矩形有交集的目标图形为所述接触孔图形,则以所述最小特征尺寸移动所述接触孔图形,并同时与所述栅极图形进行布尔运算,若结果不为空,则所述接触孔图形和所述栅极图形产生交集,停止移动所述接触孔图形。
7.根据权利要求1-4任意一项所述的方法,其特征在于,所述方法还包括:
将未调整栅间距的栅极图形和所述当前版图的有源区进行布尔运算,得到的交集图形为栅极有源区;
在所述目标版图中将所述栅极有源区拉伸至至少覆盖所述栅极图形两端的孔图形,形成所述目标版图的有源区。
8.根据权利要求1-4任意一项所述的方法,其特征在于,从当前版图的第一侧开始移动所述扫描矩形之前,所述方法还包括:
利用所述脚本预先创建所述当前版图中的孔对应的孔图形,所述孔图形为矩形,所述孔图形至少覆盖所述当前版图中的孔;
所述扫描矩形扫描完毕所述当前版图中的图形之后,所述方法还包括:
将所述目标版图中的孔图形转换为对应的孔。
9.根据权利要求1-4任意一项所述的方法,其特征在于,所述从当前版图的第一侧开始移动所述扫描矩形,确定是否存在与所述扫描矩形有交集的目标图形包括:
在移动所述扫描图形时,所述扫描图形与所述当前版图进行布尔运算,若结果不为空,则确定存在与所述扫描矩形有交集的目标图形。
10.一种基于半导体的版图压缩装置,其特征在于,所述装置包括:
预先设定单元,用于预先利用脚本设定当前版图的扫描矩形的特征尺寸,所述扫描矩形的特征尺寸至少大于所述半导体工艺允许的图形的最小特征尺寸;
确定单元,用于从当前版图的第一侧开始移动所述扫描矩形,确定是否存在与所述扫描矩形有交集的目标图形;所述目标图形至少包括栅极图形、孔图形和金属层图形;
调整单元,用于若与所述扫描矩形有交集的目标图形为所述栅极图形,则调整当前栅极图形与上一个栅极图形之间的栅间距为固定值;
第一移动单元,用于若与所述扫描矩形有交集的目标图形为所述孔图形,则以所述最小特征尺寸移动所述孔图形,直至所述孔图形和所述栅极图形产生交集时停止,所述孔图形的移动方向与所述扫描矩形的移动方向相反;
第二移动单元,用于若与所述扫描矩形有交集的目标图形为所述金属层图形,移动与所述孔图形连接的所述金属层图形,与所述孔图形连接的所述金属层图形的移动距离与所述孔图形的移动距离相同;
其中,所述扫描矩形扫描完毕所述当前版图中的图形之后,所述当前版图压缩为目标版图,所述目标版图中栅极图形的栅间距小于所述当前版图中的栅间距。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111562650.1A CN114254581B (zh) | 2021-12-20 | 2021-12-20 | 一种基于半导体的版图压缩方法及装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111562650.1A CN114254581B (zh) | 2021-12-20 | 2021-12-20 | 一种基于半导体的版图压缩方法及装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114254581A CN114254581A (zh) | 2022-03-29 |
CN114254581B true CN114254581B (zh) | 2024-04-09 |
Family
ID=80793146
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111562650.1A Active CN114254581B (zh) | 2021-12-20 | 2021-12-20 | 一种基于半导体的版图压缩方法及装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114254581B (zh) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102402630A (zh) * | 2010-09-10 | 2012-04-04 | 北京华大九天软件有限公司 | 一种层次版图验证中单元间图形连接关系的识别方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP3183743A4 (en) * | 2014-08-19 | 2018-04-18 | Intel Corporation | Cross scan proximity correction with ebeam universal cutter |
-
2021
- 2021-12-20 CN CN202111562650.1A patent/CN114254581B/zh active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102402630A (zh) * | 2010-09-10 | 2012-04-04 | 北京华大九天软件有限公司 | 一种层次版图验证中单元间图形连接关系的识别方法 |
Non-Patent Citations (1)
Title |
---|
面向VLSI版图复用技术的二维层次式压缩算法;赵子健, 蔡懿慈, 洪先龙, 黄松珏, 刘毅, 谢民;半导体学报;20000808(08);全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN114254581A (zh) | 2022-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5416722A (en) | System and method for compacting integrated circuit layouts | |
Weste | Virtual grid symbolic layout | |
US6175950B1 (en) | Method and apparatus for hierarchical global routing descend | |
US6324674B2 (en) | Method and apparatus for parallel simultaneous global and detail routing | |
US6247167B1 (en) | Method and apparatus for parallel Steiner tree routing | |
US6289495B1 (en) | Method and apparatus for local optimization of the global routing | |
US6154874A (en) | Memory-saving method and apparatus for partitioning high fanout nets | |
US6253363B1 (en) | Net routing using basis element decomposition | |
US6457163B1 (en) | Method and system for constructing and manipulating a physical integrated circuit layout of a multiple-gate semiconductor device | |
US6260183B1 (en) | Method and apparatus for coarse global routing | |
CN110795908B (zh) | 偏差驱动的总线感知总体布线方法 | |
CN109002566B (zh) | 一种冗余金属的填充方法及系统 | |
US20100287519A1 (en) | Method and system for constructing a customized layout figure group | |
CN114254581B (zh) | 一种基于半导体的版图压缩方法及装置 | |
CN100592494C (zh) | 修正接触孔金属覆盖层布图设计的方法 | |
US6269469B1 (en) | Method and apparatus for parallel routing locking mechanism | |
CN112685991B (zh) | 一种满足约束的布线方法 | |
WO2018047411A1 (ja) | 露光装置および露光データ構造 | |
JP3246551B2 (ja) | 電子線描画描画用パターンデータ作成方法、電子線描画用パターンデータ作成装置および電子線描画装置 | |
Hama et al. | Curvilinear detailed routing with simultaneous wire-spreading and wire-fattening | |
Garretón et al. | A new approach for 2-d mesh generation for complex device structures | |
Apanovich et al. | Top-down approach to technology migration for full-custom mask layouts | |
JPH11194480A (ja) | 描画用マスクパタンデータ生成方法とその装置 | |
CN113887961A (zh) | 激光加工方法、装置、激光加工设备和存储介质 | |
JPH02305452A (ja) | 集積回路用コンパクション法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |