CN114254580A - 用于芯片id生成的装置和方法 - Google Patents

用于芯片id生成的装置和方法 Download PDF

Info

Publication number
CN114254580A
CN114254580A CN202111553712.2A CN202111553712A CN114254580A CN 114254580 A CN114254580 A CN 114254580A CN 202111553712 A CN202111553712 A CN 202111553712A CN 114254580 A CN114254580 A CN 114254580A
Authority
CN
China
Prior art keywords
chip
pin
level detection
generation
detection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111553712.2A
Other languages
English (en)
Inventor
李侃
王瑞玉
王佩瑶
党艳杰
郑金汪
郭恒
原慎
亓巧云
孟浩
钱永学
蔡光杰
黄鑫
胡勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangzhou Aung Rui Microelectronics Technology Co ltd
Original Assignee
Guangzhou Aung Rui Microelectronics Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangzhou Aung Rui Microelectronics Technology Co ltd filed Critical Guangzhou Aung Rui Microelectronics Technology Co ltd
Priority to CN202111553712.2A priority Critical patent/CN114254580A/zh
Publication of CN114254580A publication Critical patent/CN114254580A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2115/00—Details relating to the type of the circuit
    • G06F2115/02—System on chip [SoC] design

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Architecture (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明提供了一种芯片ID生成装置和方法，所述芯片ID生成装置包括：N个芯片管脚连接端子，其被配置为与芯片管脚连接；芯片ID生成电路，其被配置为根据N个芯片管脚端子与芯片输入信号的不同连接方式来生成芯片ID，其中，N是大于等于2的自然数。

Description

用于芯片ID生成的装置和方法
技术领域
本发明涉及芯片ID生成，具体涉及一种根据芯片管脚的连接方式来生成芯片ID并且对芯片进行区分的装置和方法。
背景技术
随着各类应用的复杂程度的不停提高，一个系统里面的芯片使用会越来越多。一个手持系统(比如手机)里面的芯片使用量可以是几十到几百个。多数的芯片都是在控制器的控制下按照系统指令进行工作。为了能分别控制这些芯片，这些芯片必须有不同的ID地址值。这样它们可以同时放在同一个系统通信总线上。有些应用情形下，需要在同一个通信总线下面使用多颗同样的芯片，因此，对于其的控制必须是分别控制的。在这种情况下，同样需要这两个或者几个芯片的ID必须不一样才能实现分别被控制。为了实现上述功能，通常的做法是在芯片设计的时候使用额外的管脚(pin)，一般将其称为用户ID(userID)管脚。通过把这个管脚接地或者接高电平或者浮空，由芯片内部的译码电路来得到芯片不同的ID以区分不同的芯片。图1是示出了射频开关芯片的管脚连接方式的示意图。参考图1，其中以射频开关芯片的SP4T开关芯片为例进行说明。但是本领域技术人员应该理解，该示例仅仅用于说明其并不对本发明的范围进行限定。在图1中，通信总线上有两个相同的射频开关芯片。通过对图1中射频开关芯片的UserID管脚的接法不同实现了这两个芯片的区分。
然而，但是随着现在的各类的电子产品的尺寸越来越小，使用的芯片的管脚数目也越来越少。还是以图1中所示的SP4T开关芯片为例子，它的封装管脚如图2所示。
图2是示出了射频开关芯片的管脚分布的示意图。参考图2中所示的芯片管脚图，所有的9个管脚已经全部被设置，如果要求加入新的UserID管脚，则需要增加芯片的尺寸。
因此，需要提供一种用于在保持封装尺寸封装管脚数目的基础上实现对芯片的不同的ID地址进行区分的方法和装置。
发明内容
本发明的一方面提供了一种芯片ID生成装置，包括：N个芯片管脚连接端子，其被配置为与芯片管脚连接；芯片ID生成电路，其被配置为根据N个芯片管脚端子与芯片输入信号的不同连接方式来生成芯片ID，其中，N是大于等于2的自然数。
本发明的一方面提供了一种芯片ID生成装置，其中，所述芯片管脚连接端子包括数据线连接端子和时钟信号连接端子。
本发明的一方面提供了一种芯片ID生成装置，其中，所述芯片ID生成电路包括两个电平检测电路，所述电平检测电路分别与数据线连接端子和时钟信号连接端子连接并且被配置为用于检测从芯片管脚输入的脉冲信号。
本发明的一方面提供了一种芯片ID生成装置，其中，所述芯片ID生成电路被配置为将与最先检测到脉冲信号的电平检测电路连接的芯片管脚判断为数据线管脚，并且根据判断结果设置芯片ID。
本发明的一方面提供了一种芯片ID生成装置，其中，所述芯片ID生成电路包括两个计数器，所述计数器分别与相应的电平检测电路连接，并且被配置为用于对相应的电平检测电路检测的脉冲信号数量进行计数。
本发明的一方面提供了一种芯片ID生成装置，其中，所述芯片ID生成电路被配置为判断计数器的计数是否达到预定阈值，并且当计数器的计数达到预定阈值时，将与计数达到阈值的计数器连接的芯片管脚判断为是与时钟信号连接的管脚。
本发明的一方面提供了一种芯片ID生成装置，其中，所述芯片ID生成电路被配置为当根据所述电平检测电路的判断结果与根据所述计数器的判断结果不一致时，更改设置的芯片ID。
本发明的一方面提供了一种芯片ID生成装置，其中，所述电平检测电路包括用于检测脉冲信号上升沿和下降沿的反相器。
本发明的一方面提供了一种用于生成芯片ID的方法，包括：通过N个芯片管脚连接端子与芯片管脚连接来接收不同的芯片输入信号，根据N个芯片管脚端子与芯片输入信号的不同连接方式来生成芯片ID，其中，N是大于等于2的自然数。
有益效果
根据本发明的各方面，实现了在保持封装尺寸封装管脚数目的基础上实现对芯片的不同的ID地址进行区分的装置和方法。
附图说明
图1是示出了射频开关芯片的管脚连接方式的示意图；
图2是示出了射频开关芯片的管脚分布的示意图；
图3是根据本发明实施例的通过管脚的不同连接方式来区分不同芯片的示意图；
图4是示出了根据本发明实施例的系统通信总线协议的信号波形图；
图5示出了根据本发明实施例的用于生成芯片ID的电路的示意图；以及
图6是示出了根据本发明实施例的用于生成芯片ID的电路的示意图。
具体实施方式
在进行下面的详细描述之前，阐述贯穿本专利文件使用的某些单词和短语的定义可能是有利的。术语“耦接”“连接”及其派生词指两个或多个元件之间的任何直接或间接通信或者连接，而无论那些元件是否彼此物理接触。术语“传输”、“接收”和“通信”及其派生词涵盖直接和间接通信。术语“包括”和“包含”及其派生词是指包括但不限于。术语“或”是包含性的，意思是和/或。短语“与……相关联”及其派生词是指包括、包括在……内、互连、包含、包含在……内、连接或与……连接、耦接或与……耦接、与……通信、配合、交织、并列、接近、绑定或与……绑定、具有、具有属性、具有关系或与……有关系等。术语“驱动器”是指控制至少一个操作的任何设备、系统或其一部分。这种驱动器可以用硬件、或者硬件和软件和/或固件的组合来实施。与任何特定驱动器相关联的功能可以是集中式的或分布式的，无论是本地的还是远程的。短语“至少一个”，当与项目列表一起使用时，意指可以使用所列项目中的一个或多个的不同组合，并且可能只需要列表中的一个项目。例如，“A、B、C中的至少一个”包括以下组合中的任意一个：A、B、C、A和B、A和C、B和C、A和B和C。
贯穿本专利文件提供了其他特定单词和短语的定义。本领域普通技术人员应该理解，在许多情况下，即使不是大多数情况下，这种定义也适用于这样定义的单词和短语的先前和将来使用。
在本专利文件中，模块的应用组合以及子模块的划分仅用于说明，在不脱离本公开的范围内，模块的应用组合以及子模块的划分可以具有不同的方式。
图3是根据本发明实施例的通过管脚的不同连接方式来区分不同芯片的示意图。
根据本发明的实施例，通过利用芯片的两个管脚与系统的不同连接方式来区分不同芯片。在图3中所示的实施例中，示出了使用两个管脚的示例，但是本领域技术人员应该理解，在不脱离本发明的范围的情况下，可以使用其他数量的管脚的实施方式。此外，在图3的示例中，通过数据线(DATA)管脚和时钟(SCLK)管脚作为示例来对本发明进行说明，但是本领域技术人员也应该理解，在不脱离本发明的范围的情况下，可以使用其他的管脚来实施本发明。参考图3，根据数据线(DATA)管脚和时钟(SCLK)管脚与系统的不同连接方式，通过芯片内部的电路判断连接方式的不同，并且相应地设定各自不同的ID值，从而实现对于不同芯片的区分。
参考图3，芯片的pin1和pin2管脚分别既可以用作芯片的数据线管脚也可以用作时钟管脚。当其中一个芯片的pin1脚连接到系统数据线DATA，pin2脚连接到系统时钟CLK时，该芯片内部的电路能够检测到这个连接方式，并且将该芯片的ID值自动设置为第一值(例如，图3中将ID值设置为“0”)。当另外一个芯片的pin1脚连接到系统时钟CLK，pin2脚连接到系统数据线DATA时，该芯片内部的电路能够检测到这个连接方式，并且将该芯片的ID值自动设置为第二值(例如，图3中将ID值设置为“1”)，其中，第一值与第二值不同。根据上述操作，芯片生成用于与总线通信的不同ID值，使得系统能够分辨出其为两个不同的芯片，进而可以分开进行通信与控制。
图4是示出了根据本发明实施例的系统通信总线(MIPI)的协议的信号波形图。
参考图4，当系统在和芯片通信的时候首先会在数据信号线上发出一个如图的“脉冲(pulse)”。这个脉冲代表“010”的数据。之后总线上开始发出时钟和数据信号。芯片并且会相应对这个时钟和数据信号做出相应反应。如果地址和芯片的ID相匹配，芯片会解析收到的数据指令并且进行响应，比如根据收到信息控制芯片内部逻辑，芯片对于系统要求的读要求回复相应内容等等。如果地址或者芯片的ID不能匹配，则这个芯片不做出响应。
根据本发明的实施例，通过判断芯片的管脚中管脚pin1和管脚pin2哪个连接了时钟(CLK)哪个连接了数据线(DATA)，可以利用两种可能的不同连接来设置芯片ID，从而在芯片的管脚完全一样的情况下分辨两个不同的芯片。
图5示出了根据本发明实施例的用于生成芯片ID的电路的示意图。
参考图5，pin1管脚和pin2管脚分别与电平检测电路501和电平检测电路502连接。所述电平检测电路501和电平检测电路502用于检测pin1管脚和pin2管脚的电平。此外，电平检测电路501和电平检测电路502的检测输出连接到判断电路503。当通过判断电路503在一个管脚上最先检测到脉冲信号就可以判断该管脚连在了系统数据线上。结合图3和图5所示的示例，当系统和芯片通信时候，左边的第一芯片的pin1管脚会比pin2管脚先检测到脉冲信号(“010”)，此时，该第一芯片的判断电路根据这个信息决定第一芯片的ID为第一值(例如，为“0”)。而右边的第二芯片在pin2管脚比pin1管脚先检测到脉冲(“010”)，此时，该第二芯片的判断电路根据这个信息决定第二芯片的ID为不同于第一值的第二值(例如，为“1”)。本领域技术人员应该理解，本发明实施例的示例仅仅用于举例，其并不意在限制本发明，在不脱离本发明范围的情况下，可以对本发明进行适当的修改。
图6是示出了根据本发明实施例的用于生成芯片ID的电路的示意图。
为了消除可能的毛刺等噪声而导致的一定概率的误判。可以考虑对本发明实施例的实施方式进行优化。参考图6，pin1管脚和pin2管脚分别与电平检测电路601和电平检测电路602连接。所述电平检测电路601和电平检测电路602用于检测pin1管脚和pin2管脚的电平，并且将检测结果输出到判断电路605。根据本发明的实施例，电平检测电路601和电平检测电路602由包括用于检测脉冲的上升沿和下降沿的反相器的电路组成。此外，电平检测电路601和电平检测电路602还分别连接到计数器603和计数器604，以对电平检测电路601和电平检测电路602检测到的脉冲信号数量进行计数。并且将计数结果输出到判断电路605。
参考图4，系统与芯片通信时，在数据线SDATA上会首先发送一个脉冲信号。但是如果由于某种原因系统时钟总线(SCLK)上先出现了毛刺信号，则将会给芯片的判断产生干扰，进而会发生误判。由于系统的时钟SCLK的时间域的占空比大于数据线SDATA的时间域的占空比，一般而言，时钟SCLK的时间域的占空比大于两倍的数据线SDATA的时间域的占空比。利用上述特征，为了消除由于毛刺等噪声造成的误判，根据本发明实施例，通过两个计数器对pin1管脚和pin2管脚的脉冲数量分别进行计数，与计数首先达到预定阈值的计数器连接的管脚被判定为与时钟SCLK连接的管脚。其中，所述阈值越大则出错的概率越低。
根据本发明实施例，当不存在毛刺等噪声的干扰时，根据电平检测电路601和电平检测电路602的测量结果，通过判断电路605生成芯片ID。当存在噪声干扰而导致电平检测电路601和电平检测电路602有可能出现错误判断时，通过计数器603和计数器604提供的计数结果来对电平检测电路601和电平检测电路602的判定结果进行验证，当计数器603和计数器604提供的判断结果与对电平检测电路601和电平检测电路602的判断结果不一致时，根据计数器603和计数器604的判断结果来更改芯片ID的设置。根据本发明的实施例，可以在快速设置芯片ID的同时，减小判断错误的可能性。
尽管已经用示例性实施例描述了本公开，但是可以向本领域技术人员建议各种改变和修改。本公开旨在涵盖落入所附权利要求范围内的这种改变和修改。
本发明中的任何描述都不应被理解为暗示任何特定的元件、步骤或功能是必须包括在权利要求范围内的必要元件。专利主题的范围仅由权利要求限定。

Claims (9)

1.一种芯片ID生成装置，包括：
N个芯片管脚连接端子，其被配置为与芯片管脚连接；
芯片ID生成电路，其被配置为根据N个芯片管脚端子与芯片输入信号的不同连接方式来生成芯片ID，
其中，N是大于等于2的自然数。
2.根据权利要求1所述的芯片ID生成装置，其中，所述芯片管脚连接端子包括数据线连接端子和时钟信号连接端子。
3.根据权利要求2所述的芯片ID生成装置，其中，所述芯片ID生成电路包括两个电平检测电路，所述电平检测电路分别与数据线连接端子和时钟信号连接端子连接并且被配置为用于检测从芯片管脚输入的脉冲信号。
4.根据权利要求3所述的芯片ID生成装置，其中，所述芯片ID生成电路被配置为将与最先检测到脉冲信号的电平检测电路连接的芯片管脚判断为数据线管脚，并且根据判断结果设置芯片ID。
5.根据权利要求3所述的芯片ID生成装置，其中，所述芯片ID生成电路包括两个计数器，所述计数器分别与相应的电平检测电路连接，并且被配置为用于对相应的电平检测电路检测的脉冲信号数量进行计数。
6.根据权利要求5所述的芯片ID生成装置，其中，所述芯片ID生成电路被配置为判断计数器的计数是否达到预定阈值，并且当计数器的计数达到预定阈值时，将与计数达到阈值的计数器连接的芯片管脚判断为是与时钟信号连接的管脚。
7.根据权利要求6所述的芯片ID生成装置，其中，所述芯片ID生成电路被配置为当根据所述电平检测电路的判断结果与根据所述计数器的判断结果不一致时，更改设置的芯片ID。
8.根据权利要求3所述的芯片ID生成装置，其中，所述电平检测电路包括用于检测脉冲信号上升沿和下降沿的反相器。
9.一种用于生成芯片ID的方法，包括：
通过N个芯片管脚连接端子与芯片管脚连接来接收不同的芯片输入信号，
根据N个芯片管脚端子与芯片输入信号的不同连接方式来生成芯片ID，
其中，N是大于等于2的自然数。
CN202111553712.2A 2021-12-17 2021-12-17 用于芯片id生成的装置和方法 Pending CN114254580A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111553712.2A CN114254580A (zh) 2021-12-17 2021-12-17 用于芯片id生成的装置和方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111553712.2A CN114254580A (zh) 2021-12-17 2021-12-17 用于芯片id生成的装置和方法

Publications (1)

Publication Number Publication Date
CN114254580A true CN114254580A (zh) 2022-03-29

Family

ID=80792835

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111553712.2A Pending CN114254580A (zh) 2021-12-17 2021-12-17 用于芯片id生成的装置和方法

Country Status (1)

Country Link
CN (1) CN114254580A (zh)

Similar Documents

Publication Publication Date Title
KR100798496B1 (ko) 호스트와 통신하기 위한 방법 및 장치
US7509446B2 (en) IIC bus communication system capable of suppressing freeze of IIC bus communication due to a noise and method for controlling IIC bus communication
EP2584471A1 (en) Method and terminal for selecting internal circuit according to USB interface status
US6691201B1 (en) Dual mode USB-PS/2 device
US20130179603A1 (en) Apparatus and method of identifying a usb or an mhl device
US8179148B2 (en) Information detecting apparatus and method
US10776288B2 (en) Apparatus for adapting interface type of peripheral device and method thereof
EP3683688B1 (en) Corrosion protection circuit for serial bus connector
CN114385527B (zh) 硬盘兼容平台的控制方法及主板
CN111104278B (zh) Sas连接器导通检测系统及其方法
CN111835631A (zh) 一种智能网关扩展板热插拔检测系统及检测方法
US6523071B1 (en) Process and apparatus for configuring the direct memory access transfer mode of a motherboard or host computer
US7334738B2 (en) Riser card identification system
CN108718192B (zh) 数据信号检测装置、mipi rffe设备及系统
US20020084988A1 (en) Apparatus and method for automatically detecting USB mode and PS/2 mode computer keyboard
CN114254580A (zh) 用于芯片id生成的装置和方法
US10909047B2 (en) Flash memory control device capable of detecting type of interface and method thereof
CN115729872A (zh) 一种计算设备及pcie线缆连接的检测方法
TW202008718A (zh) 信號介面系統及其資料傳送方法
US9128839B2 (en) Numerical control system having removable filter circuit
CN110989451A (zh) 多点触摸与遥控共用检测控制方法
JP3262386B2 (ja) 電気部品接続認識装置
CN111082779A (zh) 数据传输电路、数据传输方法以及电子设备
US5557233A (en) Filter for computer bus signals
US6499071B1 (en) Interconnection system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination