CN1142499C - 利用片上总线传输数据的装置和方法 - Google Patents

Abstract

公开了利用片上总线传输数据的一种方法和装置。由地址以及数据分组构成的数据处理在一条片上总线上传输，所述片上总线是由地址线和数据线构成的以菊花链的形式将众多的卫星单元连接到一个中央源的一种双线串行总线。每个片上卫星单元都与唯一的标识符相关。响应处理卫星单元接收的由地址分组内的地址与该卫星单元的唯一标识符进行的确定比较而作出的确定，修改地址分组，以便处理的中央源返回接收了所述地址分组的肯定确认。

Description

利用片上总线传输数据的装置和方法

技术领域

本发明一般涉及一种改进的数据处理系统。尤其是，本发明涉及一种用于片上数据传送的处理控制方法和装置。

背景技术

由于用于数字逻辑电路的制造技术的不断改进，芯片设计者不断地将更多的数字处理器件以及逻辑功能放入片上。随着更多的功能被放入片上，也增加了用于对芯片的操作模式进行配置以及为新功能而检测芯片的状态的需要。因此，芯片设计者还需要增加芯片上的模式配置以及状态监视功能的量。

将所有这种功能都放置到芯片上的做法引起对物理资源的争用，而物理资源在设计芯片时是设计人最关心的。每个元件都需要一定量的功率，它会导致产生必须被分散掉的热。另外，每个元件都需要一定量的物理空间。随着压缩电路元件体积的能力的增强，因而可以在片上创建用于更多元件的更大的物理空间，则设计人所需的放置在片上的元件的数目可以很快归入放置这些元件所需的物理空间。

现在，许多处理器都是可用的，其中一种处理器具有能让其系统时钟停止，以便激活特定的片上测试电路的能力。在测试时钟的控制下，测试电路对遍及芯片的锁存器和寄存器执行读以及写扫描。举个例子，这些寄存器中的一个可以位于处理器内的指令执行单元内部。数据被扫描出，这样可以在处理器的时钟停止的时刻，对内部寄存器的内容进行检查。之后，一个不同的值可被写入寄存器，且处理器的时钟重新启动。如此，开发工程师就可以测试以及调试处理器电路的硬件设计。

通常，在芯片正在功能性地运行而没有停止系统时钟并执行测试时钟操作时，都需要设定模式寄存器或特别地对状态寄存器进行检查。另外，对于某些设计，由于停止系统时钟可能会扰乱系统内芯片的同步，因此，停止系统时钟会引起这样一种情况：如果没有系统的完全的加电重起，则芯片不能重新启动。

在其它一些已知的设计中，许多可配置的状态位必须表现为芯片模块上的插脚，并被设定在系统平面上。由于计算机芯片变得越来越复杂，因而增加了需要非常多插脚的状态位的数目。通常，插脚是硬布线于系统平面上的，且通常不是软件可配置的。对状态插脚的另一种解决方法是：使用芯片上的配置寄存器，但与上述情况相似，由于芯片变得越来越复杂，因而这样大量的配置线不能由单个片上单元提供，而需要在整个系统内进行分配。

因此，具有改进的通信系统以及协议，以用于可以使专用电路的数量以及线路阻塞情况减为最小的专用配置和测试电路，是非常有益的。

发明内容

根据本发明一方面，提供一种利用片上总线传输数据的装置，所述装置包括：双线串行总线，由一条地址线和一条数据线构成；多个片上卫星单元，由所述双线串行总线以菊花链的方式连接在一起，每个片上卫星单元可以由唯一的卫星单元地址识别，其中每个所述片上卫星单元包括一个双线串行总线数据单元和一个双线串行总线地址单元，其中所述双线串行总线地址单元与所述地址线相连，所述双线串行总线数据单元与所述数据线相连，其中所述双线串行总线地址单元包括：一个地址移位寄存器，用于在所述地址线上串行输入以及串行输出一个地址分组；一个地址比较器，用于将在所述地址线上接收的一个地址分组中的一个地址与所述唯一的卫星单元地址进行比较；以及一个肯定确认产生单元，用于对所述地址分组进行修改，以便向所述地址分组的源提供接收了所述地址分组的肯定确认。

根据本发明另一方面，提供一种利用一条片上总线传输数据的方法，所述方法包括以下步骤：利用所述片上总线将多个片上卫星单元以菊花链的方式连接在一起；在多个片上卫星单元中的一个片上卫星单元处接收一个来自片上总线的地址分组，其中所述片上总线是包含一条地址线和一条数据线的一种双线串行总线，其中每个所述片上卫星单元与一个唯一的标识符相关；将所述地址分组内的一个地址与用于所述片上卫星单元的一个唯一的标识符进行肯定比较，以确定数据处理是由该片上卫星单元接收的；以及响应上述肯定比较的确定，修改所述地址分组，以便向所述地址分组的一个源提供接收了所述地址分组的肯定确认。

根据本发明再一方面，提供一种利用一条片上总线传输数据的装置，所述装置包括：接收装置，用于在多个片上卫星单元中的一个片上卫星单元处接收一个来自片上总线的地址分组，其中所述片上总线是一种由一条地址线和一条数据线构成的双线串行总线，它以菊花链方式连接多个片上卫星单元，其中每个所述片上卫星单元与一个唯一的标识符相关；比较装置，用于所述地址分组内的一个地址与用于所述卫星单元的一个唯一的标识符的肯定比较，以确定数据处理是由该片上卫星单元接收的，以及修改装置，响应上述肯定比较的确定，修改所述地址分组，以便向所述地址分组的一个源提供对所述地址分组的接收的肯定确认。

上述地址分组的修改是通过清除地址分组的结束位即选通关闭结束位或对结束位求非而实现的。另一种方法是，也可以这样修改地址分组，使其表示对数据分组的接收。通过检测到已经从帧地址分组中清除了结束位，地址分组的源识别出操作是成功的，因而接收肯定确认的指示，这就表明发生了成功的处理。

附图说明

对于本发明本身，同时还有其使用的最佳方式、进一步的目的以及其优点，则通过将在参照附图阅读以下实施例的详细说明之后，才能得到最好的理解，其中：

图1是一种示意图，它示出了可以实现本发明的一种数据处理系统；

图2是一个例子的框图，说明了可以实现本发明的服务器型数据处理系统的内部构件；

图3A和3B是一张框图，它说明了依据本发明最佳实施例的提供肯定确认功能的一个双线串行总线以及各种控制单元的布局；

图4A-4B示出了依据本发明最佳实施例的一种数据分组和地址分组的格式，该数据分组和地址分组可用于在双线串行总线上传送信息，这样可以由各种控制单元产生肯定确认；以及

图5是依据本发明最佳实施例的一个逻辑电路，它能利用双线串行总线上的地址分组产生肯定确认。

具体实施方式

现在请参见图1，示意图示出了可以实现本发明的一种数据处理系统。所示出的计算机100包含系统单元110、视频显示终端102、键盘104、可包括软盘驱动器以及其它类型的永久的或可装卸的存储媒体的存储设备108，以及鼠标106。另外的输入设备也可以与计算机100包含在一起。可以用任何适当的计算机来实现计算机100，这些适当的计算机例如可以是IBM RISC/System 6000系统，它是New York的Armonk的国际商业机器公司的产品，它运行的是高级交互执行程序(AIX)操作系统，它也是IBM的产品。虽然示意图示出了服务器型的计算机，但本发明的其它实施例也可以用其它类型的处理系统来实现，例如是工作站、网络计算机、基于网络的电视机顶盒、互联网设备等。计算机100最好包括一个图形用户界面，它可以通过驻留在工作于计算机100内的计算机可读媒体内的一个系统软件来实现。

图1可以作为一个例子，但并不能作为对本发明的结构限定。

现在，参见图2，框图说明了数据处理系统内的内部构件的典型构成。数据处理系统200采用了多种总线结构以及协议。虽然所说明的例子采用了PCI总线、ISA总线以及6XX总线，但也可以使用其它类型的总线结构和协议。

处理器卡201包括与6XX总线205相连的处理器202以及L2高速缓冲存储器203。系统200可以包括若干处理器卡。处理器卡206包括处理器207以及L2高速缓冲存储器208。

6XX总线205支持系统平面210，系统平面210包含6XX桥211以及支持存储卡213的存储器主控单元212。存储卡213包含由若干双列直插式存储器模块(DIMM)215和216构成的本地存储器214。

6XX桥211通过系统总线222与PCI桥220以及221相连。PCI桥220和221包含在支持各种I/O器件和接口的本地I/O(NIO)平面223内。PCI桥221通过PCI总线227，经由网络适配器224以及若干插件槽225-226为外部数据流提供连接。PCI桥220通过PCI总线228连接多种I/O设备。硬盘229可以连接到SCSI主适配器230，该主适配器与PCI总线228相连。图形适配器231也可以连接到PCI总线228，正如直接或间接说明的那样。

ISA桥232通过PCI总线228连接到PCI桥220上。ISA桥232通过ISA总线234，提供经由NIO主控单元233与例如是串行连接235和236的连接能力。软盘驱动器连接237提供可装卸的存储器。键盘连接238以及鼠标连接239允许数据处理系统200接收来自用户的输入数据。非易失性RAM(NVRAM)240提供非易失性存储器，用于保存由象电源问题这样的系统中断或系统故障产生的某种类型的数据。系统固件241也连接到ISA总线234，并控制初始的BIOS。服务处理器244与ISA总线234相连，并为系统诊断程序或系统服务提供各种功能。

服务处理器244检测错误，并将信息传送给操作系统。在检测出错误的时刻，也可能知道也可能不知道其确定的原因。操作系统可以只记录错误，或者也可以处理所报告的错误。

本领域的普通技术人员将会理解图2中的硬件可以随系统的实施手段而改变。例如，系统可以具有更多的处理器，除了图2中所示的硬件外，也可以使用其它的外围设备，或是用其它的外围设备来替代图2中的硬件。所说明的例子并不意味着是对本发明的结构限定。

参见图3A和3B，它是一张框图，说明了依据本发明最佳实施例的、提供肯定确认功能的双线串行总线以及各种控制单元的布局。图3A和3B示出了具有双线或两线串行总线(TLSB)的电路300，这种总线能以菊花链形式穿过芯片上的被称为卫星单元的成百个串行总线接口单元。TLSB总线提供了一种有效装置，以便出于配置、检测以及监视目的，对芯片上的众多卫星单元执行读以及写，正如以下将进一步说明的那样。

与控制对TLSB的存取相比，TLSB并串转换器(PSC)350是TLSB的控制者，其中TLSB是以菊花链形式穿过卫星单元311-313的一种双线串行总线。TLSB PSC 350位于VLSI芯片上。服务处理器可以通过芯片上的JTAG接口与TLSB PSC 350进行通信。

另外，TLSB PSC 350可以位于具有众多处理器核心的一个芯片上。处理器核心可以包括与中央处理单元相似的功能，位于单个芯片上的众多的处理器核心可以共享某些资源，例如是片上高速缓冲存储器等。在这种结构中，一个处理器核心可以通过例如象图3A和3B所示的一个接口与TLSB PSC 350进行通信，这里的处理器核心可以作为一种TLSB主控单元330或332。可以通过使用在所指定的特定目的寄存器的处理器核心上执行的指令，将命令传送给TLSB PSC 350，其中，所指定的特定目的寄存器是用于保留放置于串行接口上的并行数据。软件或固件可被读或写到这些寄存器中，以使命令能被送到TLSB PSC 350。之后，这些相同的寄存器可被读出，以发现TLSB的通信错误。例如，可以通知服务处理器由TLSB上的通信错误所产生的肯定确认错误，之后，服务处理器可以读一个寄存器TLSB 350，以识别错误的类型等。将在下文中，进一步详细说明依据本发明最佳实施例的肯定确认错误的产生。

如图所示，卫星单元311-313位于包含处理器核心的整个VLSI芯片上。可支持的卫星单元数目依赖于系统的实现手段、与用于其功能的TLSB相连的芯片的面积大小、以及芯片设计者所需的功能。卫星单元311-313包含TLSB数据单元314-316以及TLSB地址单元317-319。位于一个卫星单元内的TLSB数据单元对所接收到的来自TLSB的数据分组提供串并转换，并为要放置在TLSB上的数据分组提供并串转换。位于一个卫星单元内的TLSB地址单元对所接收到的来自TLSB的地址分组提供串并转换，并负责实现肯定确认的功能。

TLSB包括一条数据线以及一条地址线。数据线被显示为从TLSB PSC 350输出的TLSB_Data_Out 322、穿过这些卫星单元的菊花链、以及返回到TLSB PSC 350的作为TLSB_Data_In 324的输入。地址线被显示为TLSB_Addr_Out 326、穿过这些卫星单元的菊花链、以及返回到TLSB PSC 350的作为TLSB_Addr_In 328的输入。

TLSB由TLSB主控单元330和332分接。TLSB是一种资源，可以被多种器件所用。几种数据源可以连接到TLSB，如果这样的化，判优器可被用于对TLSB的存取进行仲裁。判优器可以位于TLSB PSC 350的内部或外部。这些主控单元中的一个或多个可以由服务处理器来驱动，或是处于软件的控制之下。

主控单元330和332通过TLSB_Addr_In 328以及TLSB_Data_In 324接收来自TLSB的地址和数据信息的1比特宽串行输入。主控单元330和332可包括一个串并转换器(未示出)，以便将所接收到的串行数据转换为并行格式。主控单元330和332接收来自TLSB PSC 350的象许可333和334这样的TLSB许可，这些许可信号表明主控单元可以开始传输数据。主控单元330-332将Data_Out 335和336上的数据分组和Address_Out 337和338上的地址分组输出到数据总线340和地址总线341上，此后，它们被输入到TLSB PSC 350。

TLSB PSC 350分别接收作为Data_Out 342和Address_Out 344的输入。在例子中，与要放置到TLSB上的数据以及地址分组的大小相应的宽度分别为64位和16位加一个读/写位。这些线的宽度可以随系统实施手段的不同而改变。

另外也可以这样，主控单元可以通过分别具有相似的并串转换或串并转换功能的相似的双线串行总线，与TLSB PSC进行通信。

这些输入的名称Data_Out 342和Address_Out 344，可以从主控单元的图中看到，数据的方向为朝着卫星单元。换言之，由TLSBPSC 350所接收的数据和地址会被由并行格式转换为串行格式，并被输出给卫星单元。卫星单元可以接收数据，之后，将这些数据放到TLSB上，之后，它被作为TLSB_Data_In 324以及TLSB_Addr_In328，从主控单元反馈回TLSB PSC 350，数据的方向是朝向主控单元的。

TLSB PSC 350还包括中央控制单元352，用于向TLSB主控单元提供各种控制信号，或用于控制TLSB PSC 350内的信号。TLSBPSC 350包括用于将数据分组放置到TLSB上的数据串行控制单元354，以及用于接收来自TLSB的输入数据分组的串并数据转换器356。尽管主控单元330和332也通过TLSB接收了这些数据分组，但也可选择通过并行接口，将这些分组提供给其它器件，以便根据所需用于各种目的。

TLSB PSC 350包括用于将地址分组放到TLSB上的地址串行控制单元358，以及用于接收来自TLSB的输入地址分组的地址接收寄存器360。虽然主控单元330和332通过TLSB也接收了这些地址分组，但也可以选择通过一个并行接口，将这些分组提供给其它器件，以便根据所需用于各种目的。

TLSB PSC 350通过TLSB_Addr_In 328接收地址分组，并将输入的地址分组放入地址接收寄存器360，并判定是否存在一个肯定确认错误。如果是这样的话，则产生PosAckFailed信号364，且例如是通过将错误信号传送到服务处理器，而使该信号得到适当的处理。参照与地址分组的格式相关的以下讨论，可以更好地理解肯定确认的方式，以及卫星单元处理地址分组内的结束位的方式。地址分组的起始位标定了地址分组的开始，它被作为“与”门363的一个输入，因而提供对“与”门进行选择的一种方式。来自地址分组的结束位的补码也被送到“与”门363的一个输入端。由于结束位应当已经被一个卫星单元剥离出来，以便确认对地址分组的接收，因而用于结束位的逻辑“1”与起始位“1”一起，使得“与”门363产生PosAckFailed信号364。

比较器362将放置于TLSB上的输出的地址分组与来自从TLSB接收的输入包的地址相比较。地址分组的比较结果被送到“与”门365。起始位标明了地址分组的开始，它被作为一个输入送到“与”门365，因而提供了对“与”门进行选择的一种方式。如果地址被误用，则产生一个地址误用信号366，且以适当方式处理该信号。

现在，请参见图4A-4B，这两张图说明了依据本发明的最佳实施例的数据分组和地址分组的格式，这些数据分组可用于与双线串行总线进行通信，这样可以由各种控制单元产生肯定确认。

与参见图3A和3B所作的上述说明相似，TLSB是以菊花链穿过包含串并转换器的TLSB卫星单元的一种双线串行总线，因而向串并转换器提供两个串行输入。以被称作包的比特组的形式，在这些串行线上传输数据。地址分组输入到TLSB地址输入端上，数据分组被TLSB数据输入端接收。

串并转换器的设计有以下几种假设：

1.数据分组由65位构成，包括一个起始位以及64个数据位(LSB在先)，如图4A所示。

2.地址分组由19位组成，包括一个起始位、一个读/写位、16个地址位(LSB在先)，以及一个结束位，如图4B所示。用起始位和结束位对包进行组帧，使得在卫星单元部分317-319处的地址移位寄存器能持续地移动。

3.地址分组包括一个读写位：“1”表示读请求，“0”意味着写操作。

4.数据分组是在地址分组结束至少两个周期后(在数据分组之间至少有两个空白周期)，由卫星单元接收的。

5.所有的串行线在没有数据分组在其上传输时，输出一组零。

6.串并转换器总是锁存串行地址和数据，并将串行地址和数据发送到链内的下一个转换器，而不管地址是否匹配。

7.在任何一个显著的数据分组被串并转换器从在先处理中完整地送出之前，即由并串转换器接收到之前，地址分组不能被送到串行接口上。换言之，再次参见图3A和3B，在在先数据分组被TLSBPSC接收到之前，TLSB PSC 350将不送出下一个地址分组。这将会消除后续TLSB存取即地址分组传输的可能性，这种后续的TLSB存取会在与由串并转换器所执行的数据传输即在TLSB读取期间发生冲突。这还能确保在地址分组传输之间至少存在一个地址分组大小的间隙，这对防止错误的地址触发是很必要的。

为简单起见，串并转换器依赖于使用起始位的传输协议，用于输入包。如图3A和3B中的TLSB地址单元317中所示的地址移位寄存器持续地执行移位，如图3A和3B中的TLSB数据单元314中所示的数据移位寄存器将会保持为默认值，直到有一个匹配地址。这样，地址移位寄存器还需要一个结束位，来表示何时执行地址比较。当寻找一个包时，移位寄存器持续移位，直到被触发，这种触发发生在地址移位寄存器内时，其起始位和结束位都等于“1”，发生在数据移位寄存器内时，其起始位等于“1”，此时，一些操作被启动了。当地址移位寄存器被触发时，地址被检查是否与卫星单元的TLSB ID相匹配，这将在下文进一步详细介绍。对于一个TLSB写，一个地址匹配启动了数据移位寄存器执行移位，直到数据移位寄存器被触发，此时其内容被并行调入数据寄存器。对于TLSB读，地址匹配使得数据寄存器被并行调入数据移位器，之后数据移位器开始移位，其停止依赖于对下一个处理的地址起始位的观察。

参见图5，它是一张图，示出了依据本发明最佳实施例的一个逻辑电路，该电路利用双线串行总线上的一个地址分组，产生肯定确认。

每一个串并转换器被赋予一个唯一的16位TLSB_ID，它用于与输入的TLSB地址进行比较。所有转换器都锁存输入的TLSB_Addr以及TLSB_Data位，并在三个周期后，将它们不加改变地重新送到输出的TLSB_Addr以及TLSB_Data线上，所谓不改变不包括地址结束位，该位用于肯定确认，正如后面将说明的那样。这使得通过将第一块的输出TLSB_Addr线与下一个块的输入TLSB_Addr线连接在一起，从而允许极其接近的TLSB块能被链接在一起。与此相似，可以以相同的方式，将TLSB_Data线链接在一起。这些转换器构成一个链，它能返回到向TLSB提供存取的单元，例如是图3A和3B中的TLSB PSC 350。

地址分组是由转换器500接收的，并进入TLSB_Addr线501上的地址移位器521，且该地址分组在TLSB_Addr线502上被移出。当转换器具有一个地址匹配时，如“异或非”比较器503将16位地址504与转换器或卫星单元的TLSB_ID 505相比所提供的比较结果，由于该转换器已经将结束位传送给链内的下一个转换器，因此，转换器关闭了地址分组内的结束位。由于所有的转换器都具有唯一的地址，因此将只有一个转换器与之匹配；所有其它转换器，在它们接收到地址分组之后，将不与那个特定地址分组匹配。即便在发生了某种类型的硬件或设计错误，而使这些转换器认为其拥有相同地址的情况下，被清除的结束位也会防止后续卫星单元，使其不会看到这些组成帧的包。

对于一个写操作，在地址匹配508发生之后，来自数据串行总线的下一个输入数据分组将被捕获。在读操作的情况下，地址匹配508使得数据分组的产生是由卫星单元利用其数据寄存器的内容而产生的。多种装置可被用于对捕获的正被写入的数据或是产生的或发送的正被读出的数据进行排序，例如象依赖于系统实施手段的状态装置或数据流电路。

结束位被按下述方式关闭，即被设定为零。读/写卫星单元匹配单元506限定地址匹配，这样，可以建立只读、只写以及读/写卫星单元。如果有人试图对只读地址执行写操作，则由于读/写卫星单元型匹配单元506的输出阻塞了“与”门520处的地址比较，则转换器不允许匹配。TLSB ID与唯一的TLSB标识符匹配，正如由“异或非”503所确定的那样，“与”门520产生addr_match信号508，该信号被提供给“与”门509。如果已经接收了完整的地址分组，正如由起始位510和结束位511适当地对地址分组组帧所确定的结果，“与”门509提供一个为“1”的输出512，表明数据分组已经被完整地以及适当地接收。之后，由“与”门513对输出512求非，以“剥出”结束位，因此提供了肯定确认标识。锁存器514提供1周期的延迟，以确保当锁存器516的输出将被正常输入给锁存器515时，输出512能在该周期内被输入给锁存器515。

再请参看图3A和3B，这样，TLSB PSC 350可以检测从环路中返回的地址分组，同时，利用比较器362和“与”门363以及365，将包送到链路上。以起始位开始，地址加R/W字段，与最初传送的精确匹配。如果不是这样，就会发生某种形式的硬件错误。表明处理成功的肯定确认是在同一地址分组被返回而结束位消失的情况下发生的。如果结束位还在地址分组内，它表示处理不被识别，因而不成功。这通常表明一种软件错误，在这种错误中，TLSB用户代码尝试了一个无效地址。这也表明目标转换器内的一个硬件错误，它使得该转换器不能识别出其地址。

或者也可以，可以用各种不同的方式来修改地址分组，以提供对肯定确认的一种指示，这种修改例如可以是相对于地址分组的发信方，对处于返回路径上的地址分组修改其它位、增加其它位或是修改其格式。

通过以上所提供的详细说明，将使本发明的优点更加明显。串行通信协议允许处理器通过特殊的端口例如是JTAG端口对数据进行读和写，同时系统时钟处于运行状态。可以在串行总线上实现特殊的功能，以用于操作的配置模式、用于启动特定的性能、以及用于在不中断计算机系统的情况下实时动态检查微处理器的状态。对每一个可存取配置寄存器，使用只并行接口会引起严重的线路阻塞。本发明还提供了象串行总线主控单元这样的包发送方的能力，以接收表示数据传输成功的一个肯定确认。如果没有接收到肯定确认，则可能发生了硬件错误或软件错误，并产生一个错误。之后，如果需要，可以执行进一步的重配置或诊断，以便允许处理可以继续或确定错误的原因。

注意以下一点非常重要：虽然本文中所说明的本发明是一个功能数据处理系统，但本领域内的那些技术人员将能理解本发明的处理还能被分配为包含微代码指令的计算机可读媒体的形式和多种形式，本发明可等效应用，而不管实际用于实现分配的信号承载媒体的具体类型。计算机可读媒体的例子包括象软盘、硬盘驱动器、RAM以及CD-ROM这样的可读型媒体，以及象数字和模拟通信链这样的传输型媒体。

对本发明的说明是出于说明以及描述的目的，但它所公开的形式并不意味着是对本发明的穷举或是对本发明的限定。对本领域人员来说，许多修改和变化都是显然的。所选出并说明的实施例只是为了能更好地说明发明的原理、实际应用，并使本领域内的其它人员能理解适用于具体目的的具有各种变化的各种实施例的本发明。

Claims (12)

1.一种利用片上总线传输数据的装置，所述装置包括：

双线串行总线，由一条地址线和一条数据线构成；

多个片上卫星单元，由所述双线串行总线以菊花链的方式连接在一起，每个片上卫星单元可以由唯一的卫星单元地址识别，其中每个所述片上卫星单元包括一个双线串行总线数据单元和一个双线串行总线地址单元，其中所述双线串行总线地址单元与所述地址线相连，所述双线串行总线数据单元与所述数据线相连，其中所述双线串行总线地址单元包括：

一个地址移位寄存器，用于在所述地址线上串行输入以及串行输出一个地址分组；

一个地址比较器，用于将在所述地址线上接收的一个地址分组中的一个地址与所述唯一的卫星单元地址进行比较；以及

一个肯定确认产生单元，用于对所述地址分组进行修改，以便向所述地址分组的源提供接收了所述地址分组的肯定确认。

2.权利要求1的装置，其中用于肯定确认的对所述地址分组的修改是通过舍弃结束位而实现的。

3.如权利要求1的装置，其中所述肯定确认产生单元还包括：

一个地址分组组帧单元，用于确定所述地址分组是否被适当组帧，其中所述地址分组组帧单元接收一个起始位、一个结束位，以及一个地址匹配信号，其中所述地址分组组帧单元产生一个肯定确认信号；以及

一个地址分组修改单元，用于响应来自所述地址分组组帧单元的所述肯定确认信号而修改所述地址分组，以便向所述地址分组的源表示一个肯定确认。

4.依据权利要求1的装置，其中所述双线串行总线地址单元还包括：

一个读-写卫星单元型匹配单元，用于使所述地址分组中的一个读-写位与用于该卫星单元的读-写类型相匹配；以及

一个阻塞单元，用于响应所述读-写卫星单元型匹配单元与用于所述卫星单元的所述读-写类型的不匹配，而阻塞所述肯定确认单元中使用的一个成功的地址比较。

5.一种利用一条片上总线传输数据的方法，所述方法包括以下步骤：

利用所述片上总线将多个片上卫星单元以菊花链的方式连接在一起；

在多个片上卫星单元中的一个片上卫星单元处接收一个来自片上总线的地址分组，其中所述片上总线是包含一条地址线和一条数据线的一种双线串行总线，其中每个所述片上卫星单元与一个唯一的标识符相关；

将所述地址分组内的一个地址与用于所述片上卫星单元的一个唯一的标识符进行肯定比较，以确定数据处理是由该片上卫星单元接收的；以及

响应上述肯定比较的确定，修改所述地址分组，以便向所述地址分组的一个源提供接收了所述地址分组的肯定确认。

6.依据权利要求5的方法，还包括：

舍弃结束位，以修改地址分组，从而向所述地址分组的一个源提供一个肯定确认。

7.依据权利要求5的方法，还包括：

校验一个适当的地址分组帧。

8.依据权利要求6的方法，进一步包括：

确定所述地址分组是否包括一个起始位；以及

确定所述地址分组是否包括一个结束位。

9.一种利用一条片上总线传输数据的装置，所述装置包括：

接收装置，用于在多个片上卫星单元中的一个片上卫星单元处接收一个来自片上总线的地址分组，其中所述片上总线是一种由一条地址线和一条数据线构成的双线串行总线，它以菊花链方式连接多个片上卫星单元，其中每个所述片上卫星单元与一个唯一的标识符相关；

比较装置，用于所述地址分组内的一个地址与用于所述卫星单元的一个唯一的标识符的肯定比较，以确定数据处理是由该片上卫星单元接收的，以及

修改装置，用于响应上述肯定比较的确定，修改所述地址分组，以便向所述地址分组的一个源提供对所述地址分组的接收的肯定确认。

10.依据权利要求9的装置，进一步包括：

舍弃装置，用于舍弃结束位，以修改所述地址分组，从而向所述地址分组的源提供一个肯定确认。

11.依据权利要求9的装置，还包括：

校验装置，用于校验一个适当的地址分组帧。

12.依据权利要求11的装置，还包括：

第一确定装置，用于确定所述地址分组是否包含一个起始位；以及

第二确定装置，用于确定所述地址分组是否包含一个结束位。

Images