CN114242852B - 一种全色Micro LED的制备方法以及结构 - Google Patents

一种全色Micro LED的制备方法以及结构 Download PDF

Info

Publication number
CN114242852B
CN114242852B CN202111607826.0A CN202111607826A CN114242852B CN 114242852 B CN114242852 B CN 114242852B CN 202111607826 A CN202111607826 A CN 202111607826A CN 114242852 B CN114242852 B CN 114242852B
Authority
CN
China
Prior art keywords
layer
sub
gallium nitride
light
pixel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111607826.0A
Other languages
English (en)
Other versions
CN114242852A (zh
Inventor
李利哲
王国斌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Third Generation Semiconductor Research Institute Co Ltd
Original Assignee
Jiangsu Third Generation Semiconductor Research Institute Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Third Generation Semiconductor Research Institute Co Ltd filed Critical Jiangsu Third Generation Semiconductor Research Institute Co Ltd
Priority to CN202111607826.0A priority Critical patent/CN114242852B/zh
Publication of CN114242852A publication Critical patent/CN114242852A/zh
Application granted granted Critical
Publication of CN114242852B publication Critical patent/CN114242852B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes

Abstract

本发明公开了一种全色Micro LED的制备方法以及结构，包括：提供一涂有光刻胶层的半导体堆叠结构；提供一掩膜版，掩膜版上设有四个子像素区域，掩膜版的四个子像素区域仅在其中一个子像素区域设有曝光窗口；将掩膜版的曝光窗口与光刻胶层的子像素区域相对应，进行曝光显影处理，以暴露出子像素区域的半导体堆叠结构，生长第一发光量子阱层；旋转掩膜版，使曝光窗口依次来到光刻胶层的第二子像素，第三子像素和第四子像素所在的区域，并在每个子像素区域内重复曝光显影处理，生长发光量子阱层，从而分别得到第二发光量子阱层，第三发光量子阱层和第四发光量子阱层。本发明采用一个掩膜版形成多个发光量子阱层，减少了制造成本，并提高了发光效率。

Description

一种全色Micro LED的制备方法以及结构
技术领域
本发明涉及半导体领域，特别是涉及一种全色micro-LED的制备方法以及结构。
背景技术
微型发光二极管(Micro light emitting diode，Micro LED)通常是指在传统Micro LED芯片结构基础上，将Micro LED芯片尺寸规格缩小到200微米以内的尺寸，将红、绿、蓝三色Micro LED按照一定的规则排列在薄膜晶体管(Thin Film Transistor，TFT)或互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，COMS)上，则形成了能够实现全彩显示的微器件。
传统的Micro LED芯片结合量子点荧光材料方案采用在Micro LED基板上形成的凹槽中放置量子点，但由于凹槽层为有机材料制作而成，厚度越厚，越容易出现底切现象，影响凹槽的形态，且量子点层越薄，量子点的浓度猝灭越严重，将造成光转换效率越低，并且由于在制备不同颜色的发光像素时使用多个掩模曝光和刻蚀，影响效率，成本较高。因此，需要设计一种发光效率高，且生产成本低的全色Micro LED制备方法。
发明内容
本发明的目的是提供一种全色Micro LED的制备方法以及结构，解决了现有技术中使用多个掩膜版制造多个发光像素成本高且发光效率低的缺陷。
为解决上述技术问题，本发明提供一种全色Micro LED的制备方法，包括：提供一涂有光刻胶层的半导体堆叠结构，对所述半导体堆叠结构进行光刻工艺，光刻时，包括：S1：提供一掩膜版，所述掩膜版上设有四个子像素区域，所述掩膜版的四个子像素区域仅在其中一个子像素区域设有曝光窗口；S2：将所述掩膜版的所述曝光窗口与所述光刻胶层的第一子像素区域相对应，进行曝光显影处理，在所述光刻胶层中形成第一凹槽，以暴露出第一子像素区域的半导体堆叠结构，在暴露的半导体堆叠结构上生长第一发光量子阱层；S3：旋转所述掩膜版，使所述曝光窗口依次来到所述光刻胶层的第二子像素，第三子像素和第四子像素所在的区域，并在每个对应的子像素区域内重复步骤S2，从而分别得到第二发光量子阱层，第三发光量子阱层和第四发光量子阱层。
优选地，所述提供一涂有光刻胶层的半导体堆叠结构包括：
提供一衬底层，在所述衬底层上生长缓冲层和过渡层；
在所述过渡层上生长欧姆接触层，在所述欧姆接触层上生长N型氮化镓层；
在所述N型氮化镓层上形成所述光刻胶层。
优选地，所述在所述光刻胶层中形成第一凹槽，以暴露出第一子像素区域的半导体堆叠结构之后还包括，使用氢气对暴露的所述半导体堆叠结构的表面进行处理的步骤。
优选地，所述衬底层为氮化镓衬底层，所述缓冲层为结构疏松的多晶氮化镓缓冲层，所述过渡层为结构致密的单晶氮化镓过渡层。
优选地，所述提供一衬底层，在所述衬底层上生长缓冲层和过渡层包括：
将反应腔室控制为第一温度和第一压力，通入氮源和镓源，在所述衬底层上生长所述多晶氮化镓缓冲层；
将反应腔室控制为第二温度和第二压力，通入氮源和镓源，在所述多晶氮化镓缓冲层上生长单晶氮化镓过渡层；
其中，所述第二温度大于所述第一温度，所述第二压力大于所述第一压力。
优选地，所述对所述半导体堆叠结构进行光刻工艺后包括：
移除所述掩膜版，在四个子像素区域的每个发光量子阱层上同时生长P型氮化镓层；
去除四个子像素区域外的所述光刻胶层，暴露出边缘的N型氮化镓层；
对所述边缘的N型氮化镓层进行刻蚀，暴露出边缘的欧姆接触层；
在所述边缘的欧姆接触层上生长第一电极，在每个P型氮化镓层上形成第二电极，得到完整的全色Micro LED。
优选地，所述旋转所述掩膜版，使所述曝光窗口依次来到所述光刻胶层的第二子像素，第三子像素和第四子像素所在的区域，并在每个子像素区域内重复步骤S2，从而分别得到第二发光量子阱层，第三发光量子阱层和第四发光量子阱层包括：
旋转所述掩膜版，将所述掩膜版的所述曝光窗口子像素区域与所述光刻胶层的第二子像素区域相对应，进行曝光显影处理，直至露出所述第二子像素区域的半导体堆叠结构，在所述光刻胶层中形成第二凹槽，利用氢气处理所述第二凹槽内部，在所述第二凹槽内生长所述第二发光量子阱层；
旋转所述掩膜版，将所述掩膜版的所述曝光窗口子像素区域与所述光刻胶层的第三子像素区域相对应，进行曝光显影处理，直至露出所述第三子像素区域的半导体堆叠结构，在所述光刻胶层中形成第三凹槽，利用所述氢气处理所述第三凹槽内部，在所述第三凹槽内生长所述第三发光量子阱层；
旋转所述掩膜版，将所述掩膜版的所述曝光窗口子像素区域与所述光刻胶层的第四子像素区域相对应，进行曝光-显影处理，直至露出所述第四子像素区域的半导体堆叠结构，在所述光刻胶层中形成第四凹槽，利用所述氢气处理所述第四凹槽内部，在所述第四凹槽内生长所述第四发光量子阱层。
优选地，所述第一至第四发光量子阱层的厚度相同。
优选地，一种全色Micro LED结构，所述结构采用上述任一项所述的制备方法。
优选地，一种全色Micro LED结构，包括：
衬底层，缓冲层，过渡层，欧姆接触层，N型氮化镓层，多个发光量子阱层，P型氮化镓层，第一电极和第二电极；
其中，所述缓冲层位于所述衬底层上层；
所述过渡层位于所述缓冲层上层；
所述欧姆接触层位于所述过渡层；
所述N型氮化镓层位于所述欧姆接触层上层，所述第一电极位于所述欧姆接触层上层；
所述多个发光量子阱层位于所述N型氮化镓层上层；
所述P型氮化镓层位于所述多个发光量子阱层上层；
所述第二电极位于所述P型氮化镓层上层。
本发明所提供的一种全色Micro LED的制备方法以及结构，提供一个涂有光刻胶层的半导体堆叠结构，提供一掩膜版，所述掩膜版有四个子像素区域，只有一个子像素区域设有曝光窗口，将掩膜版的曝光窗口与所述光刻胶层的子像素区域相对应，进行曝光显影处理，以暴露出子像素区域的半导体堆叠结构，在暴露的半导体层上生长发光量子阱层；然后旋转掩膜版，将所述曝光窗口依次来到所述光刻胶层的第二子像素、第三子像素和第四子像素所在的区域，并在每个子像素区域内重复所述上述曝光显影，生长发光量子阱层，从而得到第二发光量子阱层，第三发光量子阱层和第四发光量子阱层。本发明利用一个设有曝光窗口的掩膜版，通过旋转依次形成四个发光量子阱层，节省了生产成本，提升了制备速度；采用发光量子阱，摆脱了荧光粉的束缚，不使用滤色片，可以制备出结构更薄且发光效率更好的发光层。
附图说明
为了更清楚的说明本发明实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明所提供的全色Micro LED的制备方法的第一种具体实施例的流程图；
图2为本发明所提供的全色Micro LED的制备方法的第二种具体实施例的流程图；
图3为本发明所提供的全色Micro LED的制备方法的第三种具体实施例的流程图；
图4为本发明所提供的全色Micro LED的制备方法的第四种具体实施例的流程图；
图5为本发明所提供的掩膜版结构示意图；
图6为本发明所提供的形成第一发光量子阱层的结构示意图；
图7为本发明所提供的形成四个发光量子阱层的结构示意图；
图8为本发明所提供的全色Micro LED的结构示意图。
具体实施方式
本发明的核心是提供一种全色Micro LED的制备方法以及结构，利用设有一个子像素区域曝光窗口的掩膜版，依次生成四个发光量子阱层，减少了生产成本，提升了生产效率，并且采用发光量子阱作为发光层，使得结构更薄，发光效率更好。
为了使本技术领域的人员更好地理解本发明方案，下面结合附图和具体实施方式对本发明作进一步的详细说明。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参考图1，图1为本发明所提供一种全色Micro LED的制备方法的第一种具体实施例的流程图；具体操作步骤如下：
步骤S101：提供一涂有光刻胶层的半导体堆叠结构；
步骤S102：提供一掩膜版，所述掩膜版上设有四个子像素区域，所述掩膜版的四个子像素区域仅在其中一个子像素区域设有曝光窗口；
步骤S103：将所述掩膜版的所述曝光窗口与所述光刻胶层的第一子像素区域相对应，进行曝光显影处理，以暴露出第一子像素区域的半导体堆叠结构，在暴露的半导体堆叠结构上生长第一发光量子阱层；
步骤S104：旋转所述掩膜版，使所述曝光窗口依次来到所述光刻胶层的第二子像素，第三子像素和第四子像素所在的区域，并在每个子像素区域内重复步骤S103，从而分别得到第二发光量子阱层，第三发光量子阱层和第四发光量子阱层。
本实施例所提供的方法，提供一涂有光刻胶层的半导体堆叠结构，提供一仅有一子像素区域设有曝光窗口的掩膜版，将所述掩膜版的所述曝光窗口与所述光刻胶层的一个子像素区域相对应，进行处理，暴露出子像素区域的半导体堆叠结构，在暴露的半导体堆叠结构上生长发光量子阱层；然后旋转掩膜版，将曝光窗口依次对准第二、第三和第四子像素区域，在每个子像素区域内重复上述曝光显影处理，生成发光量子阱层，从而得到第二发光量子阱层，第三发光量子阱层和第四发光量子阱层。本发明利用一个掩膜版，对光刻胶层进行处理形成四个发光量子阱，减少了制备成本，提高了生产效率；采用发光量子阱层，摆脱了荧光粉的束缚，不采用滤色片，能够使结构更加薄，并且发光量子阱的发光效率高，整体提升了发光效率；第一电极在欧姆接触层上，不影响发光效率，第二电极是相互独立的，实现了独立的开关控制，并且电极采用透明电极材料，不会遮挡发光面积，提高发光效率。
基于上述实施例，本实施例对上述实施例的制备方法做了更加详细的说明，请参考图2，图2为本发明实施例提供的全色Micro LED的制备方法以及结构第二种具体实施例的流程图；具体操作步骤如下：
步骤S201：提供一衬底层，在所述衬底层上生长缓冲层和过渡层；
步骤S202：在所述过渡层上生长欧姆接触层，在所述欧姆接触层上生长N型氮化镓层；
在本发明的micro LED阵列中，共用N型电极(第一电极)，为了更好的进行电连接，减少接触电阻，在形成过渡层之后，在N型氮化镓层和过渡层之间具有欧姆接触层，欧姆接触层为超晶格结构，这种结构使具高迁移率的电子的二维气体形成在其层中，这样提高载流子的迁移率，减少接触电阻。超晶格结构包括多个周期，其中每一周期的厚度都小于300nm。在一个特定范例中，每一周期都包括厚度80-100nm的n型氮化镓子层以及厚度10-25nm的未掺杂的氮化镓铝子层，如有3个GaN子层以及2个AlGaN子层，n-GaN层掺杂至浓度1×1018原子/立方厘米。
在欧姆接触层上形成500nm～1000nm的n型氮化镓层,其n型掺杂源是SiH4，掺杂浓度为(5～8)×1017个原子/cm3。
步骤S203：在所述N型氮化镓层上形成所述光刻胶层；
然后在n型氮化镓层上旋涂光刻胶层，在本发明中使用的是正光刻胶材料，然后对光刻胶层进行烘烤固化，在n型氮化镓层的表面形成光刻胶层。
步骤S204：提供一掩膜版，所述掩膜版上设有四个子像素区域，所述掩膜版的四个子像素区域仅在其中一个子像素区域设有曝光窗口；
步骤S205：将所述掩膜版的所述曝光窗口与所述光刻胶层的一子像素区域相对应，进行曝光显影处理，以暴露出一子像素区域的半导体堆叠结构，在暴露的半导体堆叠结构上生长发光量子阱层；
步骤S206：旋转所述掩膜版，使所述曝光窗口依次来到所述光刻胶层的第二子像素，第三子像素和第四子像素所在的区域，并在每个对应的子像素区域内重复步骤S205，从而分别得到第二发光量子阱层，第三发光量子阱层和第四发光量子阱层；
步骤S207：将所述掩膜版去掉，在四个子像素区域的每个发光量子阱层上同时生长P型氮化镓层；
在四个子像素区域中均形成有发光量子阱层之后，去掉掩模版，在四个子像素区域中发光量子阱层表面均形成P型氮化镓，P型氮化镓的掺杂浓度为(5～8)×1017个原子/cm3。
步骤S208：去除四个子像素区域外的所述光刻胶层，暴露出边缘的N型氮化镓层；
步骤S209：对所述边缘的N型氮化镓层进行刻蚀，暴露出边缘的欧姆接触层；
在形成P型氮化镓层之后，去掉多余的光刻胶层，在边缘处去掉光刻胶层之后暴露出的N型氮化镓层处进行刻蚀，刻蚀去掉N型氮化镓层，暴露出欧姆接触层，刻蚀可以使用干法或者湿法刻蚀。
步骤S210：在所述边缘的欧姆接触层上生长第一电极，在每个P型氮化镓层上形成第二电极，得到完整的全色Micro LED。
经过刻蚀之后暴露出边缘的欧姆接触层，在边缘的欧姆接触层上形成第一电极，在每个P型氮化镓层上形成第二电极，电极材料可以为透明导电材料ITO等。这样就形成了全色micro LED阵列基板结构，在该结构中具有RGBW四色子像素，能够提高阵列基板的全色显示，并且子像素共用欧姆接触层，每个子像素上面的第二电极进行分别控制，能够更好的与控制电路进行控制，控制每个子像素的开启和关闭。
本实施例所提供的方法，提供衬底层，在衬底层上生长缓冲层和过渡层，在过渡层上生长欧姆接触层，在所述欧姆接触层上生长N型氮化镓层，在N型氮化镓层上生长光刻胶层，利用一掩膜版对光刻胶层的四个子像素区域进行处理，依次得到四个发光量子阱层，在每个发光量子阱层上生长P型氮化镓层，去除子像素区域外的光刻胶层，暴露出边缘的N型氮化镓层，对边缘的N型氮化镓层进行刻蚀，暴露出边缘的欧姆接触层，然后在边缘的欧姆接触层上形成第一电极，在P型氮化镓层上生长第二电极，得到完整的Micro LED。本发明采用缓冲层缓冲晶体之间产生的应力，过渡层的晶体质量较高，能够提高上层结构形成的质量；利用一个掩膜版，对光刻胶层进行处理形成四个发光量子阱，减少了制备成本；采用发光量子阱层，摆脱了荧光粉的束缚，不采用滤色片，能够使结构更加薄，并且发光量子阱的发光效率高，整体提升了发光效率；第一电极在欧姆接触层上，不影响发光效率，第二电极是相互独立的，实现了独立的开关控制，并且电极采用透明电极材料，不会遮挡发光面积，提高发光效率。
基于上述实施例，本实施例中衬底层采用氮化镓衬底，缓冲层为多晶氮化镓层，过渡层为单晶氮化镓层作了更加详细的说明，请参考图3，图3为本发明实施例提供的全色Micro LED的制备方法以及结构第三种具体实施例的流程图；具体操作步骤如下：
步骤S301：提供一氮化镓衬底层；
首先提供氮化镓衬底。氮化镓衬底通常是以碳化硅基底、硅基底或者蓝宝石基底为基底，然后通过HVPE工艺形成，然后经过激光剥离工艺剥离而得。虽然在制备氮化镓衬底时会在基底材料上方形成与氮化镓晶格匹配的缓冲层和过渡层，但形成的氮化镓衬底上仍然会具有大量的位错，位错密度可能会高达108/cm2，在如此高的位错密度的衬底上形成的量子阱层，会影响后续形成的LED的发光效率，所以在后续生长过程中需要降低位错密度。
步骤S302：将反应腔室温度和压力控制为第一温度和第一压力，通入氮源和镓源，以便在所述氮化镓衬底层上生长所述多晶氮化镓缓冲层；
为了提高上层发光层和整个晶体质量，在氮化镓衬底层上生长所述缓冲层，缓冲层的材料为GaN，形成缓冲层时，将反应腔室内的温度控制为第一温度900-1050摄氏度，反应腔室的压力控制为第一压力120-150mbar，通入氮源氨气和镓源三甲基镓，所述缓冲层在较低的温度下形成多晶氮化镓层，氮化镓会沿着成核区域进行成核，形成多个岛状的氮化镓结构，在温度较低时，多个岛状的细小且密集的晶粒状的氮化镓在形成氮化镓层时，岛状晶粒之间会存在有一定的间隙，虽然在高温下为了降低表面能晶粒会变形，使间隙闭合，在低温下岛状的细小晶粒之间还会有一定的间隙，而形成疏松结构的多晶氮化镓层，疏松的结构可以缓冲应力。
步骤S303：将所述反应腔室温度和压力控制为第二温度和第二压力，通入所述氮源和所述镓源，以便在所述多晶氮化镓缓冲层上生长所述单晶氮化镓过渡层。
其中，所述第二温度大于所述第一温度，所述第二压力大于所述第一压力。
将反应腔室内的温度控制为第二温度1080-1150摄氏度，反应腔室的压力控制为第二压力200-280mbar，通入氮源氨气和镓源三甲基镓，在较高温度下形成过渡层时，在高温高压下，形成的较为致密的单晶氮化镓层，晶体质量较高，能够提高上方层结构的形成质量，能够提高Micro LED中每个子像素的发光效率。
在本实施例中，采用氮化镓层作为衬底，控制反应腔室温度和压力为第一温度和第一压力，在氮化镓衬底层上生长多晶氮化镓缓冲层；然后将反应腔室的生长温度和压力升高到第二温度和第二压力，以便在多晶氮化镓缓冲层上生长单晶氮化镓过渡层。本发明采用氮化镓衬底层，在氮化镓衬底层上生长多晶氮化镓缓冲层，采用多晶氮化镓缓冲层缓冲应力，采用单晶氮化镓过渡层，不仅可以提高上层的晶体质量，还提高发光效率。
在本实施例中，重点对提供一个掩膜版，利用所述掩膜版对所述光刻胶层的四个子像素区域进行处理，依次形成四个发光量子阱层进行了更加详细的说明，请参考图4，图4为本发明实施例提供的一种全色Micro LED的制备方法以及结构第四种具体实施例的流程图；具体操作步骤如下：
步骤S401：提供一掩膜版，所述掩膜版上设有形状大小相同的四个子像素区域，所述掩膜版的四个子像素区域仅在其中一个子像素区域设有曝光窗口；
参考图5，图5为掩膜版的结构示意图，提供一掩膜版结构，该掩膜版用于对光刻胶层进行曝光处理，并且使用该掩膜版在n型氮化镓层表面形成不同颜色的发光层，可以减少掩膜版的使用量，同时，该掩膜版结构具有对应的四个子像素区域，但只在一个子像素区域形成开口，开口的大小对应于发光区域的大小，而小于子像素区域的大小，因为在每个像素中包括有四个子像素，相邻像素之间具有一定的间隔防止光的串扰，因此发光区域的大小小于子像素区域的大小。
步骤S402：将所述掩膜版的所述曝光窗口子像素区域与所述光刻胶层的第一子像素区域相对应，进行曝光-显影处理，直至露出所述第一子像素区域的半导体堆叠结构，在所述光刻胶层中形成第一凹槽，利用氢气处理所述第一凹槽内部，在所述第一凹槽内生成第一发光量子阱层；
将掩膜版的开口用于暴露下方的光刻胶层的第一子像素区域，使用该掩模版对光阻层进行曝光，曝光之后进行显影处理，在第一子像素区域中的光刻胶层形成第一开口，暴露出下方的N型氮化镓层，然后将具有第一开口暴露N型氮化镓的外延结构放入到设备中，保持所述掩膜版与具有第一开口的外延片的相对位置不变，继续使用该掩模版为掩模，在暴露的N型氮化镓表面形成第一发光量子阱层，在形成第一发光量子阱层之前，先对暴露的N型氮化镓层表面进行氢气处理，能够去除表面残余的光阻层、水和氧等杂质，确保形成高质量的量子阱层。第一子像素区域为蓝光子像素区域，那么第一发光量子阱层为蓝光发光量子阱层，在该实施例中蓝光发光量子阱层选用InxGa1-xN/GaN蓝光多量子阱，生长5～20对蓝光InxGa1-xN/GaN量子阱发光区，其中InxGa1-xN量子阱层厚度2nm～6nm，GaN量子垒层厚度为10nm～20nm，且x＝0.15～0.20，形成的结构如图6所示。
步骤S403：旋转所述掩膜版，将所述掩膜版的所述曝光窗口子像素区域与所述光刻胶层的第二子像素区域相对应，进行曝光-显影处理，直至露出所述第二子像素区域的半导体堆叠结构，在所述光刻胶层中形成第二凹槽，利用氢气处理所述第二凹槽内部，在所述第二凹槽内生长所述第二发光量子阱层；
将掩膜版在第一像素区域的开口旋转90度，使开口位于第二子像素区域中，然后对第二子像素区域的光刻胶层进行曝光处理，曝光之后进行显影处理，在第二子像素区域中的光刻胶层形成第二开口，暴露出下方的N型氮化镓层，然后将具有第二开口暴露N型氮化镓的外延结构放入到设备中，保持所述掩膜版与具有第二开口的外延片的相对位置不变，继续使用该掩模版为掩模，在暴露的N型氮化镓表面形成第二发光量子阱层，在形成第二发光量子阱层之前，先对暴露的N型氮化镓层表面进行氢气处理，能够去除表面残余的光阻层、水和氧等杂质，确保形成高质量的量子阱层。第二子像素区域为绿光子像素区域，那么第二发光量子阱层为绿光发光量子阱层，在该实施例中绿光发光量子阱层，生长5～20对绿光InyGa1-yN/GaN量子阱发光区，其中InyGa1-yN量子阱层厚度2nm～6nm，GaN量子垒层厚度为10nm～20nm，且y＝0.20～0.40。
步骤S404：旋转所述掩膜版，将所述掩膜版的所述曝光窗口子像素区域与所述光刻胶层的第三子像素区域相对应，进行曝光-显影处理，直至露出所述第三子像素区域的半导体堆叠结构，在所述光刻胶层中形成第三凹槽，利用所述氢气处理所述第三凹槽内部，在所述第三凹槽内生长所述第三发光量子阱层；
将掩膜版旋转90度对第三子像素区域的光阻层进行曝光，曝光之后进行显影处理，在第三子像素区域中的光刻胶层形成第三开口，暴露出下方的N型氮化镓层，然后将具有第三开口暴露N型氮化镓的外延结构放入到设备中，保持所述掩膜版与具有第三开口的外延片的相对位置不变，继续使用该掩模版为掩模，在暴露的N型氮化镓表面形成第三发光量子阱层，在形成第三发光量子阱层之前，先对暴露的N型氮化镓层表面进行氢气处理，能够去除表面残余的光阻层、水和氧等杂质，确保形成高质量的量子阱层。第三子像素区域为红光子像素区域，那么第三发光量子阱层为红光发光量子阱层，在该实施例中红光发光量子阱层，红光(AlzGa1-z)aIn1-aP/(AlbGa1-b)cIn1-cP多量子阱发光区，红光多量子阱的周期数为5～20对，其中，阱层厚度为3-5nm，垒层的厚度为10-20nm，阱层(AlzGa1-z)aIn1-aP的z＝0.1，a＝0.9，垒层(AlbGa1-b)cIn1-cP的b＝0.5，c＝0.5。
步骤S405：旋转所述掩膜版，将所述掩膜版的所述曝光窗口子像素区域与所述光刻胶层的第四子像素区域相对应，进行曝光-显影处理，直至露出所述第四子像素区域的半导体堆叠结构，在所述光刻胶层中形成第四凹槽，利用所述氢气处理所述第四凹槽内部，在所述第四凹槽内生长所述第四发光量子阱层。
将掩膜版旋转90度对第四子像素区域的光阻层进行曝光，曝光之后进行显影处理，在第四子像素区域中的光刻胶层形成第四开口，暴露出下方的N型氮化镓层，然后将具有第四开口暴露N型氮化镓的外延结构放入到设备中，保持所述掩膜版与具有第四开口的外延片的相对位置不变，继续使用该掩模版掩模，在暴露的N型氮化镓表面形成第四发光量子阱层，在形成第四发光量子阱层之前，先对暴露的N型氮化镓层表面进行氢气处理，能够去除表面残余的光阻层、水和氧等杂质，确保形成高质量的量子阱层。第四子像素区域为白光子像素区域，那么第四发光量子阱层为白光发光量子阱层，在该实施例中白光发光量子阱层可以选用常见的单量子阱或者多量子阱层，所述量子阱层为InGaN/GaN或InGaN/AlGaInN量子阱。
由于在本发明的一个像素中包括四个子像素，蓝光子像素(B-sub-pixel)、绿光子像素(G-sub-pixel)红光子像素(R-sub-pixel)和白光子像素(W-sub-pixel)，四个子像素呈矩阵状排布且大小相同，无论单量子阱或者多量子阱结构，确定四个子像素中的发光量子层的厚度相同，形成的结构如图7所示。
在本实施中，利用一个掩膜版将开口子像素区域对光刻胶层的第一子像素区域进行曝光-显影处理，形成凹槽，然后在凹槽内生长第一发光量子阱层，旋转掩膜版将开口子像素区域对准第二子像素区域进行处理，形成第二发光量子阱层，再旋转掩膜版，形成第三发光量子阱层，最后旋转掩膜版，形成第四发光量子阱层。本发明中，使用单次曝光光刻胶层之后，在相应的子像素区域中去除对应的光刻胶层，使用一个掩膜版完成整个发光量子阱层，降低了生产难度，减少了制备成本，提高了生产效率，在去除光刻胶层区域形成发光量子阱层，这样能够精准的对每个子像素区域中的发光材料进行沉积，不会造成混色，使每个子像素区域中形成单色的发光量子阱层，并且摆脱了荧光粉的束缚，不使用滤波片，采用发光量子阱作为发光层，提高了发光的效率。
基于上述的制备方法，制备得到全色Micro LED结构，请参考图8，图8为一种全色Micro LED结构，所述完整的全色Micro LED结构为：衬底层，缓冲层，过渡层，欧姆接触层，N型氮化镓层，多个发光量子阱层，P型氮化镓层，第一电极和第二电极；
首先，氮化镓作为衬底，氮化镓衬底通常是以碳化硅基底、硅基底或者是蓝宝石基底。
在氮化镓衬底层上的为内部结构疏松的多晶氮化镓缓冲层，在多晶氮化镓缓冲层上为致密的单晶氮化镓过渡层，通过多晶氮化镓缓冲层缓冲应力，单晶氮化镓过渡层提高生产发光层的结晶质量，提高每个子发光量子阱的发光效率。
在单晶氮化镓过渡层之上的为欧姆接触层，欧姆接触层为超晶格结构，这种结构使具高迁移率的电子的二维气体形成在其层中，这样提高载流子的迁移率，减少接触电阻。超晶格结构包括多个周期，其中每一周期的厚度都小于300nm。在一个特定范例中，每一周期都包括厚度80-100nm的N型氮化镓子层以及厚度10-25nm的未掺杂的氮化镓铝子层。
在欧姆接触层上是N型氮化镓层，其n型掺杂源是SiH4，掺杂浓度为(5～8)×1017个原子/cm3。
在N型氮化镓层上有四个发光量子阱层，第一子像素区域为蓝光子像素区域，蓝光发光量子阱层选用InxGa1-xN/GaN蓝光多量子阱，生长5～20对蓝光InxGa1-xN/GaN量子阱发光区，其中InxGa1-xN量子阱层厚度2nm～6nm，GaN量子垒层厚度为10nm～20nm，且x＝0.15～0.20；
第二子像素区域为绿光子像素区域，绿光发光量子阱层，生长5～20对绿光InyGa1-yN/GaN量子阱发光区，其中InyGa1-yN量子阱层厚度2nm～6nm，GaN量子垒层厚度为10nm～20nm，且y＝0.20～0.40；
第三子像素区域为红光子像素区域，红光发光量子阱层选用红光(AlzGa1-z)aIn1-aP/(AlbGa1-b)cIn1-cP多量子阱发光区，红光多量子阱的周期数为5～20对，其中，阱层厚度为3-5nm，垒层的厚度为10-20nm，阱层(AlzGa1-z)aIn1-aP的z＝0.1，a＝0.9，垒层(AlbGa1-b)cIn1-cP的b＝0.5，c＝0.5；
第四子像素区域为白光子像素区域，白光发光量子阱层可以选用常见的单量子阱或者多量子阱层，所述量子阱层为InGaN/GaN或InGaN/AlGaInN量子阱
其中，蓝光子像素(B-sub-pixel)、绿光子像素(G-sub-pixel)红光子像素(R-sub-pixel)和白光子像素(W-sub-pixel)，四个子像素呈矩阵状排布且大小相同，无论单量子阱或者多量子阱结构，确定四个子像素中的发光量子层的厚度相同。
在四个子像素区域上表面为P型氮化镓层，P型氮化镓层为掺杂浓度为(5～8)X1017个原子/cm3。
第二电极位于P型氮化镓层上，采用透明材料ITO等其他材料，不遮挡发光的面积，提高发光效率，第一电极位于边缘暴露的欧姆接触层上。
本实施例所述的结构，采用氮化镓作为衬底层，多晶氮化镓作为缓冲层，单晶氮化镓作为过过渡层，能够提高上层发光层的晶体结晶质量，提高发光效率，采用一个掩膜版形成的四个发光量子阱层，每种颜色之间不会混色，不用涂抹荧光粉，不用滤色片，能够使发光层做的更薄，采用发光量子阱层，提高发光效率；第一电极放置于欧姆接触层上，不占用发光子像素区域的面积，并且第二电极采用透明材料，不会阻挡发光层的面积，不会影响发光效率。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
以上对本发明所提供的一种全色Micro LED的制备方法以及结构方法进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。

Claims (9)

1.一种全色Micro LED的制备方法，其特征在于，包括：
提供一涂有光刻胶层的半导体堆叠结构，对所述半导体堆叠结构进行光刻工艺，光刻时，包括：
S1：提供一掩膜版，所述掩膜版上设有四个子像素区域，所述掩膜版的四个子像素区域仅在其中一个子像素区域设有曝光窗口；
S2：将所述掩膜版的所述曝光窗口与所述光刻胶层的第一子像素区域相对应，进行曝光显影处理，在所述光刻胶层中形成第一凹槽，以暴露出第一子像素区域的半导体堆叠结构，在暴露的半导体堆叠结构上生长第一发光量子阱层；
S3：旋转所述掩膜版，使所述曝光窗口依次来到所述光刻胶层的第二子像素，第三子像素和第四子像素所在的区域，并在每个对应的子像素区域内重复步骤S2，从而分别得到第二发光量子阱层，第三发光量子阱层和第四发光量子阱层；
提供一涂有光刻胶层的所述半导体堆叠结构包括：提供一衬底层，在所述衬底层上生长多晶氮化镓缓冲层和单晶氮化镓过渡层；
在所述过渡层上生长欧姆接触层，在所述欧姆接触层上生长N型氮化镓层；
在所述N型氮化镓层上形成所述光刻胶层；
光刻工艺并移除掩膜版之后，在四个子像素区域的每个发光量子阱层上同时生长P型氮化镓层，所述四个子像素通过欧姆接触层共用第一电极，每个子像素的P型氮化镓层上具有第二电极。
2.如权利要求1所述的制备方法，其特征在于，所述在所述光刻胶层中形成第一凹槽以暴露出第一子像素区域的半导体堆叠结构之后还包括，使用氢气对暴露的所述半导体堆叠结构的表面进行处理的步骤。
3.如权利要求1所述的制备方法，其特征在于，所述衬底层为氮化镓衬底层，所述缓冲层为结构疏松的多晶氮化镓缓冲层，所述过渡层为结构致密的单晶氮化镓过渡层。
4.如权利要求3所述的制备方法，其特征在于，所述提供一衬底层，在所述衬底层上生长缓冲层和过渡层包括：
将反应腔室控制为第一温度和第一压力，通入氮源和镓源，在所述衬底层上生长所述多晶氮化镓缓冲层；
将反应腔室控制为第二温度和第二压力，通入氮源和镓源，在所述多晶氮化镓缓冲层上生长单晶氮化镓过渡层；
其中，所述第二温度大于所述第一温度，所述第二压力大于所述第一压力。
5.如权利要求1所述的制备方法，其特征在于，所述生长P型氮化镓层后包括：
去除四个子像素区域外的所述光刻胶层，暴露出边缘的N型氮化镓层；
对所述边缘的N型氮化镓层进行刻蚀，暴露出边缘的欧姆接触层；
在所述边缘的欧姆接触层上生长第一电极，在每个P型氮化镓层上形成第二电极，得到完整的全色Micro LED。
6.如权利要求1所述的制备方法，其特征在于，所述旋转所述掩膜版，使所述曝光窗口依次来到所述光刻胶层的第二子像素，第三子像素和第四子像素所在的区域，并在每个子像素区域内重复步骤S2，从而分别得到第二发光量子阱层，第三发光量子阱层和第四发光量子阱层包括：
旋转所述掩膜版，将所述掩膜版的所述曝光窗口子像素区域与所述光刻胶层的第二子像素区域相对应，进行曝光显影处理，直至露出所述第二子像素区域的半导体堆叠结构，在所述光刻胶层中形成第二凹槽，利用氢气处理所述第二凹槽内部，在所述第二凹槽内生长所述第二发光量子阱层；
旋转所述掩膜版，将所述掩膜版的所述曝光窗口子像素区域与所述光刻胶层的第三子像素区域相对应，进行曝光显影处理，直至露出所述第三子像素区域的半导体堆叠结构，在所述光刻胶层中形成第三凹槽，利用所述氢气处理所述第三凹槽内部，在所述第三凹槽内生长所述第三发光量子阱层；
旋转所述掩膜版，将所述掩膜版的所述曝光窗口子像素区域与所述光刻胶层的第四子像素区域相对应，进行曝光-显影处理，直至露出所述第四子像素区域的半导体堆叠结构，在所述光刻胶层中形成第四凹槽，利用所述氢气处理所述第四凹槽内部，在所述第四凹槽内生长所述第四发光量子阱层。
7.如权利要求1所述的制备方法，其特征在于，所述第一至第四发光量子阱层的厚度相同。
8.一种全色Micro LED结构，其特征在于，所述结构采用权利要求1-7中的任一项所述的制备方法。
9.一种全色Micro LED结构，其特征在于，包括：
衬底层，多晶氮化镓缓冲层，单晶氮化镓过渡层，欧姆接触层，N型氮化镓层，多个发光量子阱层，P型氮化镓层，第一电极和第二电极；
其中，所述多晶氮化镓缓冲层位于所述衬底层上层；
所述单晶氮化镓过渡层位于所述多晶氮化镓缓冲层上层；
所述欧姆接触层位于所述单晶氮化镓过渡层上层；
所述N型氮化镓层位于所述欧姆接触层上层，所述第一电极位于所述欧姆接触层上层；
所述多个发光量子阱层位于所述N型氮化镓层上层；
所述P型氮化镓层位于所述多个发光量子阱层上层；
所述第二电极位于所述P型氮化镓层上层；
在所述N型氮化镓层上有四个发光量子阱层，第一子像素区域为蓝光子像素区域，第二子像素区域为绿光子像素区域，第三子像素区域为红光子像素区域，第四子像素区域为白光子像素区域，本结构具有RGBW四色子像素，并且子像素共用欧姆接触层。
CN202111607826.0A 2021-12-15 2021-12-15 一种全色Micro LED的制备方法以及结构 Active CN114242852B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111607826.0A CN114242852B (zh) 2021-12-15 2021-12-15 一种全色Micro LED的制备方法以及结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111607826.0A CN114242852B (zh) 2021-12-15 2021-12-15 一种全色Micro LED的制备方法以及结构

Publications (2)

Publication Number Publication Date
CN114242852A CN114242852A (zh) 2022-03-25
CN114242852B true CN114242852B (zh) 2023-01-17

Family

ID=80763139

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111607826.0A Active CN114242852B (zh) 2021-12-15 2021-12-15 一种全色Micro LED的制备方法以及结构

Country Status (1)

Country Link
CN (1) CN114242852B (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI224877B (en) * 2003-12-25 2004-12-01 Super Nova Optoelectronics Cor Gallium nitride series light-emitting diode structure and its manufacturing method
CN203536463U (zh) * 2013-06-27 2014-04-09 东南大学 一种氮化镓基发光二极管
CN104795474B (zh) * 2015-04-20 2018-10-16 映瑞光电科技(上海)有限公司 大功率led芯片及其制造方法
CN105355643B (zh) * 2015-10-10 2018-07-17 重庆京东方光电科技有限公司 一种像素结构、其制作方法、显示面板及显示装置
CN107946417B (zh) * 2017-11-29 2019-09-03 北京工业大学 一种全色微型led阵列垂直外延制备方法
CN109935614B (zh) * 2019-04-09 2021-10-26 南京大学 基于深硅刻蚀模板量子点转移工艺的微米全色qled阵列器件及其制备方法
CN111223968A (zh) * 2020-01-17 2020-06-02 湘能华磊光电股份有限公司 同一外延片上实现不同发光波长的led外延生长方法
CN111180564A (zh) * 2020-02-14 2020-05-19 福建兆元光电有限公司 高光效绿光led外延片及制造方法
CN113130716B (zh) * 2021-04-21 2023-02-28 京东方科技集团股份有限公司 一种发光二极管器件及其制备方法、显示装置

Also Published As

Publication number Publication date
CN114242852A (zh) 2022-03-25

Similar Documents

Publication Publication Date Title
US7674643B2 (en) Gallium nitride semiconductor light emitting device and method of manufacturing the same
US7473570B2 (en) Method for forming epitaxial layers of gallium nitride-based compound semiconductors
WO2012077513A1 (ja) Iii族窒化物半導体デバイス及びその製造方法
WO2010085042A2 (en) Semiconductor device, light emitting device and method for manufacturing the same
TW201017718A (en) Method for interdicting dislocation of semiconductor with dislocation defects
CN103296154A (zh) Ⅲ族氮化物半导体发光元件的制造方法、ⅲ族氮化物半导体发光元件、灯和中间掩模
KR100639026B1 (ko) 질화물 반도체 발광소자 및 그 제조 방법
CN111146316B (zh) 一种rgb led集成显示阵列的制备方法
TW202032525A (zh) 一種顯示面板及其製作方法
CN102651435A (zh) 利用图案化晶格缓冲层的氮化物基发光器件及其制造方法
CN115000258A (zh) 一种用于提高微型led调制带宽的外延结构及其制备方法
CN106299065A (zh) 基板、其制造方法及利用其的发光二极管
TWI755306B (zh) Ｌｅｄ前驅物以及製造彼之方法
CN109273571A (zh) 一种氮化镓基发光二极管外延片及其制作方法
CN114242852B (zh) 一种全色Micro LED的制备方法以及结构
CN101728244A (zh) 阻断半导体差排缺陷的方法
KR100786797B1 (ko) 실리콘 기판 3족 질화물계 적층구조를 가지는 발광다이오드및 그 제작방법
JP2006120841A (ja) 半導体の製造方法
TWI755047B (zh) 併入應變鬆弛結構的ｌｅｄ前驅物
CN114843380A (zh) 一种单片集成三基色Micro-LED芯片及其制备方法
KR20150051819A (ko) 질화물 반도체 디바이스의 제조 방법
CN113224211A (zh) 紫外发光二极管外延片及其制造方法
CN114424350A (zh) 发光二极管阵列
CN111048637B (zh) 高落差台阶结构的多色led外延芯片及其制备方法
CN112103305B (zh) 基于微图案化石墨烯的Micro-LED阵列及其制备方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant