CN114242794A - 一种frd结构及其制作方法和应用 - Google Patents
一种frd结构及其制作方法和应用 Download PDFInfo
- Publication number
- CN114242794A CN114242794A CN202111442017.9A CN202111442017A CN114242794A CN 114242794 A CN114242794 A CN 114242794A CN 202111442017 A CN202111442017 A CN 202111442017A CN 114242794 A CN114242794 A CN 114242794A
- Authority
- CN
- China
- Prior art keywords
- well regions
- epitaxial layer
- field oxide
- substrate
- well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 45
- 229910052751 metal Inorganic materials 0.000 claims abstract description 94
- 239000002184 metal Substances 0.000 claims abstract description 94
- 239000000758 substrate Substances 0.000 claims abstract description 88
- 238000000034 method Methods 0.000 claims description 54
- 230000008569 process Effects 0.000 claims description 47
- 238000005468 ion implantation Methods 0.000 claims description 35
- 229920002120 photoresistant polymer Polymers 0.000 claims description 27
- 238000005530 etching Methods 0.000 claims description 12
- 238000001039 wet etching Methods 0.000 claims description 11
- 230000003647 oxidation Effects 0.000 claims description 6
- 238000007254 oxidation reaction Methods 0.000 claims description 6
- 238000001883 metal evaporation Methods 0.000 claims description 5
- 238000001259 photo etching Methods 0.000 claims description 5
- 238000004544 sputter deposition Methods 0.000 claims description 5
- 238000000206 photolithography Methods 0.000 claims description 3
- 239000011248 coating agent Substances 0.000 claims description 2
- 238000000576 coating method Methods 0.000 claims description 2
- 238000005516 engineering process Methods 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 2
- 229910052760 oxygen Inorganic materials 0.000 claims 2
- 239000001301 oxygen Substances 0.000 claims 2
- 238000001459 lithography Methods 0.000 claims 1
- 230000000875 corresponding effect Effects 0.000 description 47
- 238000010586 diagram Methods 0.000 description 16
- 230000002441 reversible effect Effects 0.000 description 8
- 229910052796 boron Inorganic materials 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 7
- 238000009826 distribution Methods 0.000 description 7
- 230000000903 blocking effect Effects 0.000 description 6
- 238000002513 implantation Methods 0.000 description 6
- 238000011084 recovery Methods 0.000 description 6
- -1 boron ions Chemical class 0.000 description 5
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000000137 annealing Methods 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000017525 heat dissipation Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000003672 processing method Methods 0.000 description 2
- 239000002210 silicon-based material Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052719 titanium Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 238000013016 damping Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/868—PIN diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
- H01L29/66098—Breakdown diodes
- H01L29/66113—Avalanche diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本申请提供了一种FRD结构及其制作方法和应用。其中，FRD结构包括衬底、多个P‑阱区、多个P+阱区、多个场氧化层、阳极金属和阴极金属；多个P‑阱区均覆于衬底且相互间隔，多个P+阱区分别覆于多个P‑阱区，P+阱区嵌入相应P‑阱区，P+阱区相对的两侧均超出相应P‑阱区的外缘，多个场氧化层分别与各P‑阱区之间的间隔处对应，场氧化层相对的两侧分别覆于位于相应间隔处的相邻的两个P+阱区分别超出相应P‑阱区的外缘的部分，场氧化层相对的两侧分别与形成相应间隔处的相邻的两个P‑阱区具有间隙，阳极金属覆于多个场氧化层和多个P+阱区，且雪崩电流通过与间隙对应的P+阱区到达阳极金属进行外泄。本申请能够有效地提升FRD结构的雪崩耐量和可靠性。
Description
【技术领域】
本申请涉及电力电子器件技术领域，尤其涉及一种FRD结构及其制作方法和应用。
【背景技术】
FRD(Fast Recovery Diode，快恢复二极管)是一种具有开关特性好和反向恢复时间短等优势的半导体二极管，其主要应用于开关电源、PWM(Pulse Width Modulation，脉冲宽度调制)脉宽调制器和变频器等电子电路，并且作为高频整流二极管、续流二极管或阻尼二极管使用。FRD的内部结构与普通的PN结二极管不同，其属于PIN结二极管，即在P型硅材料与N型硅材料之间增加了基区I，构成了PIN硅片；其中，由于基区I较薄，所以FRD的反向恢复电荷较小，反向恢复时间较短，正向压降较低，反向击穿电压(耐压值)较高。
相关技术中，FRD通常包括由上至下依次堆叠的阳极区金属、相互间隔的多个场氧化层、分别与各场氧化层之间的间隔处对应的多个高浓度P+阱区和与阳极区金属的大小相适应的低浓度P-阱区。以FRD的一个元胞为例，FRD在反向雪崩时，雪崩电流(即雪崩时的空穴电流)进入低浓度P-阱区后，无法通过低浓度P-阱区与高浓度P+阱区共同构成的P+/P-结到达阳极区金属进行外泄，或通过P+/P-结到达阳极区金属进行外泄的雪崩电流较少，这是因为P+/P-结内电场的方向由高浓度P+阱区指向低浓度P-阱区，而雪崩电流主要是空穴电流，从而阻碍了雪崩电流自低浓度P-阱区向高浓度P+阱区的流动，使得大部分雪崩电流被高浓度P+阱区反射，即大部分雪崩电流无法到达阳极区金属进行外泄；此外，由于多个高浓度P+阱区分别与各场氧化层之间的间隔处对应，所以雪崩电流进入低浓度P-阱区后，其流动路径如果不经由P+/P-结，那么便会经由场氧化层到达阳极区金属进行外泄，此时，场氧化层会对雪崩电流进行阻挡，即雪崩电流无法通过场氧化层到达阳极区金属进行外泄。由此可见，现有FRD中，进入低浓度P-阱区的雪崩电流，由于P+/P-结和场氧化层的阻挡作用，使其无法通过流动到达阳极区金属进行外泄，从而导致雪崩电流全部集中在芯片内部，容易形成热量积聚和局部热点，严重时还会烧毁芯片，这就说明现有FRD的雪崩耐量较低。
因此，有必要对上述FRD的结构进行改进。
【发明内容】
本申请提供了一种FRD结构及其制作方法和应用，旨在解决相关技术中FRD的雪崩耐量较低的问题。
为了解决上述技术问题，本申请实施例第一方面提供了一种FRD结构，包括衬底、多个P-阱区、多个P+阱区、多个场氧化层、阳极金属和阴极金属；所述多个P-阱区均覆于所述衬底且相互间隔，所述多个P+阱区分别覆于所述多个P-阱区，所述P+阱区嵌入相应所述P-阱区，所述P+阱区相对的两侧均超出相应所述P-阱区的外缘，所述多个场氧化层分别与各所述P-阱区之间的间隔处对应，所述场氧化层相对的两侧分别覆于位于相应所述间隔处的相邻的两个所述P+阱区分别超出相应所述P-阱区的外缘的部分，所述场氧化层相对的两侧分别与形成相应所述间隔处的相邻的两个所述P-阱区具有间隙，所述阳极金属覆于所述多个场氧化层和所述多个P+阱区，所述阴极金属覆于所述衬底远离所述P+阱区的一侧；其中，所述P-阱区的掺杂浓度小于所述P+阱区的掺杂浓度，所述P-阱区的结深深于所述P+阱区的结深，且雪崩电流通过与所述间隙对应的P+阱区到达所述阳极金属进行外泄。
本申请实施例第二方面提供了一种FRD结构的制作方法，用于制作如本申请实施例第一方面所述的FRD结构；所述FRD结构的制作方法包括：
通过场氧化工艺、光刻工艺、蚀刻工艺和湿法腐蚀工艺，在所述衬底上形成所述多个场氧化层；
通过离子注入工艺，以形成所述多个场氧化层时所利用的光刻胶作为掩模，在所述衬底上形成所述多个P-阱区；
通过离子注入工艺，以所述多个场氧化层作为掩模，分别在所述多个P-阱区上形成所述P+阱区；
通过金属溅射工艺，在所述多个场氧化层和所述多个P+阱区远离所述衬底的一侧形成所述阳极金属，以及通过金属蒸发工艺，在所述衬底远离所述P+阱区的一侧形成所述阴极金属。
本申请实施例第三方面提供了一种如本申请实施例第一方面所述的FRD结构在开关电源、PWM脉宽调制器和变频器中的应用。
从上述描述可知，与相关技术相比，本申请的有益效果在于：
多个P-阱区均覆于衬底且相互间隔，多个P+阱区分别覆于多个P-阱区，P+阱区嵌入相应P-阱区，P+阱区相对的两侧均超出相应P-阱区的外缘，多个场氧化层分别与各P-阱区之间的间隔处对应，场氧化层相对的两侧分别覆于位于相应间隔处的相邻的两个P+阱区分别超出相应P-阱区的外缘的部分，场氧化层相对的两侧分别与形成相应间隔处的相邻的两个P-阱区具有间隙，阳极金属覆于多个场氧化层和多个P+阱区；其中，P-阱区的掺杂浓度小于P+阱区的掺杂浓度，所述P-阱区的结深深于所述P+阱区的结深。在实际应用中，FRD结构的雪崩电流至少存在两种外泄路径，其一是通过P-阱区与P+阱区共同构成的P+/P-结到达阳极金属进行外泄，其二是通过与间隙对应的P+阱区到达阳极金属进行外泄；其中，当雪崩电流通过P+/P-结到达阳极金属进行外泄时，需要依次通过P-阱区和P+阱区，而由于P-阱区的结深较深和P+/P-结本身的阻挡作用，使得只有极少部分的雪崩电流能够到达阳极金属进行外泄，而极大部分的雪崩电流却难以通过P+/P-结到达阳极金属；当雪崩电流通过与间隙对应的P+阱区到达阳极金属进行外泄时，仅需要通过与间隙对应的P+阱区，而由于P+阱区的结深较浅且掺杂浓度较高，所以雪崩电流受到的阻碍很小，使得雪崩电流更容易通过与间隙对应的P+阱区到达阳极金属进行外泄。由此可见，雪崩电流的主要外泄路径为通过与间隙对应的P+阱区到达阳极金属，使得雪崩电流不会集中在芯片的内部，从而增大了芯片的散热面积，不易形成热量积聚和局部热点，进而能够有效地提升FRD结构的雪崩耐量和可靠性。
【附图说明】
为了更清楚地说明相关技术或本申请实施例中的技术方案，下面将对相关技术或本申请实施例的描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，而并非是全部实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有FRD的元胞的剖面示意图；
图2为现有FRD的元胞于图1的剖面处雪崩电流的流动示意图；
图3为本申请实施例提供的FRD结构的元胞的剖面示意图；
图4为本申请实施例提供的FRD结构的元胞于图3的剖面处雪崩电流的流动示意图；
图5为本申请实施例提供的FRD结构的制作方法的主要流程示意图；
图6为本申请实施例提供的图5中步骤501的流程示意图；
图7为本申请实施例提供的FRD结构于制作过程中的第一结构示意图；
图8为本申请实施例提供的FRD结构于制作过程中的第二结构示意图；
图9为本申请实施例提供的FRD结构于制作过程中的第三结构示意图；
图10为本申请实施例提供的图5中步骤502的流程示意图；
图11为本申请实施例提供的FRD结构于制作过程中的第四结构示意图；
图12为本申请实施例提供的FRD结构于制作过程中的第五结构示意图；
图13为本申请实施例提供的图5中步骤503的流程示意图；
图14为本申请实施例提供的FRD结构于制作过程中的第六结构示意图。
【具体实施方式】
为了使本申请的目的、技术方案以及优点更加的明显和易懂，下面将结合本申请实施例以及相应的附图，对本申请进行清楚、完整地描述，其中，自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。应当理解的是，下面所描述的本申请的各个实施例仅仅用以解释本申请，并不用于限定本申请，也即基于本申请的各个实施例，本领域的普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，下面所描述的本申请的各个实施例中所涉及的技术特征只要彼此之间未构成冲突就可以相互组合。
在相关技术中，FRD通常包括由上至下依次堆叠的阳极区金属、相互间隔的多个场氧化层、分别与各场氧化层之间的间隔处对应的多个高浓度P+阱区和与阳极区金属的大小相适应的低浓度P-阱区。以FRD的一个元胞为例，FRD在反向雪崩时，雪崩电流进入低浓度P-阱区后，无法通过低浓度P-阱区与高浓度P+阱区共同构成的P+/P-结到达阳极区金属进行外泄，或通过P+/P-结到达阳极区金属进行外泄的雪崩电流较少，这是因为P+/P-结内电场的方向由高浓度P+阱区指向低浓度P-阱区，而雪崩电流主要是空穴电流，从而阻碍了雪崩电流自低浓度P-阱区向高浓度P+阱区的流动，使得大部分雪崩电流被高浓度P+阱区反射，即大部分雪崩电流无法到达阳极区金属进行外泄；此外，由于多个高浓度P+阱区分别与各场氧化层之间的间隔处对应，所以雪崩电流进入低浓度P-阱区后，其流动路径如果不经由P+/P-结，那么便会经由场氧化层到达阳极区金属进行外泄，此时，场氧化层会对雪崩电流进行阻挡，即雪崩电流无法通过场氧化层到达阳极区金属进行外泄。由此可见，现有FRD中，进入低浓度P-阱区的雪崩电流，由于P+/P-结和场氧化层的阻挡作用，使其无法通过流动到达阳极区金属进行外泄，从而导致雪崩电流全部集中在芯片内部，容易形成热量积聚和局部热点，严重时还会烧毁芯片，这就说明现有FRD的雪崩耐量较低。为此，本申请实施例提供了一种FRD结构，该FRD结构可以应用于但不限于开关电源、PWM脉宽调制器和变频器。
在对本申请实施例提供的FRD结构进行详细地阐述之前，先对现有FRD进行简要地了解。请参阅图1，图1为现有FRD的元胞的剖面示意图；其中，1′为阴极区金属，2′为N+衬底，3′为N-外延层，4′为低浓度P-阱区，5′为高浓度P+阱区，6′为场氧化层，7′为阳极区金属。具体地，请进一步参阅图2，图2为现有FRD的元胞于图1的剖面处雪崩电流的流动示意图；其中，Q表征雪崩电流。从图2中可以看出，由于低浓度P-阱区4′上方的场氧化层6′的阻挡，进入低浓度P-阱区4′的雪崩电流Q无法通过场氧化层6′到达阳极区金属7′进行外泄，只能通过高浓度P+阱区5′到达阳极区金属7′进行外泄，但是由于低浓度P-阱区4′与高浓度P+阱区5′会共同组成P+/P-结，P+/P-结又会对雪崩电流起到极大的阻挡作用，所以雪崩电流仍然难以通过高浓度P+阱区5′到达阳极区金属7′，或者是说，极大部分的雪崩电流被高浓度P+阱区5′反射，只有极少部分的雪崩电流能够通过高浓度P+阱区5′到达阳极区金属7′。由此可见，就现有FRD的现有结构而言，其雪崩耐量确实较低。
请参阅图3，图3为本申请实施例提供的FRD结构的元胞的剖面示意图；可以理解，本申请实施例提供的FRD结构由多个如图3所示的元胞构成。从图3中可以看出，本申请实施例提供的FRD结构包括衬底0、多个P-阱区2、多个P+阱区3、多个场氧化层4和阳极金属5。
具体地，多个P-阱区2均覆于衬底0且相互间隔，多个P+阱区3分别覆于多个P-阱区2，P+阱区3嵌入相应P-阱区2，P+阱区3相对的两侧均超出相应P-阱区2的外缘，多个场氧化层4分别与各P-阱区2之间的间隔处8对应，场氧化层4相对的两侧分别覆于位于相应间隔处8的相邻的两个P+阱区3分别超出相应P-阱区2的外缘的部分，场氧化层4相对的两侧分别与形成相应间隔处8的相邻的两个P-阱区2具有间隙9，阳极金属5覆于多个场氧化层4和多个P+阱区3；其中，P-阱区2的掺杂浓度小于P+阱区3的掺杂浓度，P-阱区2的结深深于P+阱区3的结深，且FRD结构的雪崩电流通过与间隙9对应的P+阱区3到达阳极金属5进行外泄。
在实际应用中，请进一步参阅图4，图4为本申请实施例提供的FRD结构的元胞于图3的剖面处雪崩电流的流动示意图，且图4中的箭头Q表征雪崩电流，箭头Q的方向表征雪崩电流的流动方向，箭头Q的长短表征雪崩电流的流动距离的远近，以及雪崩电流的大小(或雪崩电流的电流密度的大小)；其中，雪崩电流的流动距离和大小均与箭头Q的长短正相关。从图4中可以看出，FRD结构的雪崩电流至少存在两种外泄路径，其一是通过P-阱区2与P+阱区3共同构成的P+/P-结到达阳极金属5进行外泄，其二是通过与间隙9对应的P+阱区3到达阳极金属5进行外泄。其中，当雪崩电流通过P+/P-结到达阳极金属5进行外泄时，需要依次通过P-阱区2和P+阱区3，而由于P-阱区2的结深较深和P+/P-结本身的阻挡作用，使得只有极少部分的雪崩电流能够到达阳极金属5进行外泄，而极大部分的雪崩电流却难以通过P+/P-结到达阳极金属；当雪崩电流通过与间隙9对应的P+阱区3到达阳极金属5进行外泄时，仅需要通过与间隙9对应的P+阱区3，而由于P+阱区3的结深较浅且掺杂浓度较高，所以雪崩电流受到的阻碍很小，使得雪崩电流更容易通过与间隙9对应的P+阱区3到达阳极金属5进行外泄。
此处，有必要进行说明，P+阱区3与P-阱区2相互叠加的设置，能够增大FRD结构由小电流转换至大电流的灵活性，增大FRD结构的正向浪涌电流的大小，增大FRD结构的安全工作区，同时也能够在一定程度上起到阻挡FRD结构的反向恢复电流的作用，使得FRD结构的软度因子得到提升。而且，由于多个P+阱区3分别覆于多个P-阱区2，且多个P-阱区2均覆于衬底0且相互间隔，所以多个P+阱区3也相互间隔，且多个P+阱区3靠近衬底0的一侧的面积之和小于衬底0靠近多个P+阱区3的一侧的面积，这就说明本申请能够减少P+阱区3的面积，从而减小了FRD结构的反向恢复峰值电流，进而降低了FRD结构的功耗。
由上可见，雪崩电流的主要外泄路径为通过与间隙9对应的P+阱区3到达阳极金属5，使得雪崩电流不会集中在芯片的内部，从而增大了芯片的散热面积，不易形成热量积聚和局部热点，进而能够有效地提升FRD结构的雪崩耐量和可靠性。此外，本申请实施例提供的FRD结构的终端场限环的处理方法与常规平面型VDMOS(Vertical Double-DiffusedMetal-Oxide-Semiconductor Field-Effect Transistor，垂直双扩散金属-氧化物-半导体场效应晶体管)版图处理方法兼容，且版图绘制更加简单、方便，这将有利于FRD结构的击穿电压的提升。
作为一种实施方式，多个P-阱区2可以沿衬底0的长度方向呈直线阵列分布，此时，多个P-阱区2均沿衬底0的宽度方向延伸，且P-阱区2相对的两端均与衬底0的外缘对应。
当然，也并非仅限于此，在其他实施方式中，多个P-阱区2还可以采用本领域内常见的其他阵列分布形式，比如折线阵列分布和曲线阵列分布等，本实施方式在此不再一一列举。
作为另一种实施方式，多个P-阱区2可以沿衬底0的宽度方向呈直线阵列分布，此时，多个P-阱区2均沿衬底0的长度方向延伸，且P-阱区2相对的两端均与衬底0的外缘对应。
当然，也并非仅限于此，在其他实施方式中，多个P-阱区2还可以采用本领域内常见的其他阵列分布形式，比如折线阵列分布和曲线阵列分布等，本实施方式在此不再一一列举。
应当理解的是，上述实施方式仅作为本申请实施例的优选实现，并非是本申请实施例对多个P-阱区2的阵列分布形式的唯一限定；对此，本领域技术人员可以在本申请实施例的基础上，根据实际应用场景进行灵活设定。
在一些实施例中，仍然参阅图3，衬底0可以包括N+衬底1和N-外延层6，N-外延层6覆于N+衬底1，且位于N+衬底1与多个P-阱区2、多个场氧化层4和多个P+阱区3之间。
对于该实施例，当本申请实施例提供的FRD结构包括N-外延层6时，N-外延层6位于N+衬底1与多个P-阱区2、多个场氧化层4和多个P+阱区3之间，那么多个P-阱区2实际上是均覆于N-外延层6的，此时，多个P-阱区2均嵌入N-外延层6，P+阱区3相对的两侧超出相应P-阱区2的外缘部分均嵌入N-外延层6，且场氧化层4未覆于位于相应间隔处8的相邻的两个P+阱区3的部分覆于N-外延层6。
作为一种实施方式，仍然参阅图3，N-外延层6可以包括第一外延层61和第二外延层62；其中，第一外延层61和第二外延层62沿N+衬底1指向阳极金属5的方向依次层叠设置。此时，多个P-阱区2均覆于第二外延层62，且均嵌入第二外延层62，P+阱区3相对的两侧超出相应P-阱区2的外缘部分均嵌入第二外延层62，场氧化层4未覆于位于相应间隔处8的相邻的两个P+阱区3的部分覆于第二外延层62。
对于该实施方式，N-外延层6为双层结构，即包括第一外延层61和第二外延层62。此时，N+衬底1为高浓度的N型掺杂区，第一外延层61为较低浓度的N型掺杂区，第二外延层62为更低浓度的N型掺杂区，即N+衬底1、第一外延层61和第二外延层62的掺杂浓度依次降低。基于此，第一外延层61的电阻率便小于第二外延层62的电阻率，第一外延层61的厚度便小于第二外延层62的厚度。
此处，有必要进行说明，N-外延层6采用双层结构，能够在相同的芯片面积下减小FRD结构的正向导通压降，这将会有利于减小芯片的面积，降低温升，同时还能够改善FRD结构的软度因子，增强FRD结构的可靠性。
对于该实施方式，当N-外延层6采用双层结构时，第一外延层61和第二外延层62可以作为FRD结构的漂移区。此时，当FRD结构处于大电流的工作状态时，P+阱区3会向漂移区(即第一外延层61和第二外延层62)发射电子，以产生较大的电流参与导电，而当FRD结构处于小电流的工作状态时，P+阱区3不会向漂移区发射电子，这说明本申请实施例能够对发射效率进行调节。
应当理解的是，上述实施方式仅作为本申请实施例的优选实现，并非是本申请实施例对N-外延层6的具体构成的唯一限定；对此，本领域技术人员可以在本申请实施例的基础上，根据实际应用场景进行灵活设定。
在一些实施例中，仍然参阅图3，本申请实施例提供的FRD结构还可以包括阴极金属7，阴极金属7覆于N+衬底1远离多个P+阱区3的一侧。
综合前文所述，本申请实施例提供的FRD结构包括多个结构，比如N+衬底1、N-外延层6、多个场氧化层4、多个P-阱区2和多个P+阱区3。但是，本申请实施例提供的FRD结构实际上还可以包括本领域内FRD中常见的其他结构，比如场限环、截止环、介质层和接触孔等，本申请实施例在此不再一一列举。
请参阅图5，图5为本申请实施例提供的FRD结构的制作方法的主要流程示意图，即本申请实施例还提供了一种FRD结构的制作方法，用于制作本申请实施例提供的FRD结构；从图5中可以看出，该FRD结构的制作方法包括如下步骤501至504。
步骤501、通过场氧化工艺、光刻工艺、蚀刻工艺和湿法腐蚀工艺，在衬底上形成多个场氧化层。
在本申请实施例中，制作FRD结构时，需要先在衬底0上形成多个场氧化层4。具体地，可以通过场氧化工艺、光刻工艺、蚀刻工艺和湿法腐蚀工艺，在衬底0上形成多个场氧化层4。
可以理解，当衬底0包括N+衬底1和N-外延层6(即第一外延层61和第二外延层62)时，N-外延层6位于N+衬底1与多个P-阱区2、多个场氧化层4和多个P+阱区3之间，即多个P-阱区2实际上是均覆于N-外延层6的，此时，多个P-阱区2均嵌入N-外延层6，P+阱区3相对的两侧超出相应P-阱区2的外缘部分均嵌入N-外延层6，且场氧化层4未覆于位于相应间隔处8的相邻的两个P+阱区3的部分覆于N-外延层6；更具体地说，多个P-阱区2实际上是均覆于第二外延层62的，且均嵌入第二外延层62，P+阱区3相对的两侧超出相应P-阱区2的外缘部分均嵌入第二外延层62，场氧化层4未覆于位于相应间隔处8的相邻的两个P+阱区3的部分覆于第二外延层62。因此，在步骤501之前还可以包括：在N+衬底1上形成第一外延层61，以及在第一外延层61上形成第二外延层62。那么，在实际应用中，先在N+衬底1上形成第一外延层61和第二外延层62，再在第二外延层62上形成多个场氧化层4。
作为一种实施方式，请进一步参阅图6，图6为本申请实施例提供的图5中步骤501的流程示意图；从图6中可以看出，步骤501可以包括如下步骤5011至5013。
步骤5011、在第二外延层上形成第一场氧层，并在第一场氧层上涂覆第一光刻胶。
在本实施方式中，请进一步参阅图7，图7为本申请实施例提供的FRD结构于制作过程中的第一结构示意图；在第二外延层62上形成多个场氧化层4时，需要先在第二外延层62(图7中未示出)上形成第一场氧层10，并在第一场氧层10上涂覆第一光刻胶11。
步骤5012、对第一光刻胶进行蚀刻，得到相互间隔的多段第二光刻胶，使得各段第二光刻胶相互间隔形成多个第一窗口，且多个第一窗口分别与多个P-阱区的形成位置对应。
在本实施方式中，请进一步参阅图8，图8为本申请实施例提供的FRD结构于制作过程中的第二结构示意图；在第一场氧层10上涂覆第一光刻胶11后，还需要对第一光刻胶11进行蚀刻，得到相互间隔的多段第二光刻胶12，以使各段第二光刻胶12相互间隔形成多个第一窗口13，且多个第一窗口13分别与多个P-阱区2的形成位置对应。
步骤5013、通过多个第一窗口对第一场氧层进行湿法腐蚀，得到相互间隔的多段第二场氧层，使得各段第二场氧层相互间隔形成多个第二窗口，多个第二窗口分别与多个P-阱区的形成位置对应，多个第二窗口分别与相应第一窗口连通形成多个离子注入通道，且多段第二场氧层构成多个场氧化层。
在本实施方式中，请进一步参阅图9，图9为本申请实施例提供的FRD结构于制作过程中的第三结构示意图；对第一光刻胶11进行蚀刻后，还需要通过多个第一窗口13对第一场氧层10进行湿法腐蚀，得到相互间隔的多段第二场氧层14，以使各段第二场氧层14相互间隔形成多个第二窗口15；其中，多个第二窗口15分别与多个P-阱区2的形成位置对应，多个第二窗口15分别与相应第一窗口13连通形成多个离子注入通道16。此处，有必要进行说明，第一场氧层10经过湿法腐蚀后所形成的多段第二场氧层14即为多个场氧化层4。
应当理解的是，上述实施方式仅作为本申请实施例的优选实现，并非是本申请实施例对步骤501的具体流程的唯一限定；对此，本领域技术人员可以在本申请实施例的基础上，根据实际应用场景进行灵活设定。
步骤502、通过离子注入工艺，以形成多个场氧化层时所利用的光刻胶作为掩模，在衬底上形成多个P-阱区。
在本申请实施例中，在衬底0上形成多个场氧化层4后，还需要在衬底0上形成多个P-阱区2。具体地，可以通过离子注入工艺，以形成多个场氧化层4时所利用的光刻胶作为掩模，在衬底0上形成多个P-阱区2。
前文中提到，多个P-阱区2实际上是均覆于N-外延层6的，此时，多个P-阱区2均嵌入N-外延层6，P+阱区3相对的两侧超出相应P-阱区2的外缘部分均嵌入N-外延层6，且场氧化层4未覆于位于相应间隔处8的相邻的两个P+阱区3的部分覆于N-外延层6；更具体地说，多个P-阱区2实际上是均覆于第二外延层62的，且均嵌入第二外延层62，P+阱区3相对的两侧超出相应P-阱区2的外缘部分均嵌入第二外延层62，场氧化层4未覆于位于相应间隔处8的相邻的两个P+阱区3的部分覆于第二外延层62。那么，在实际应用中，先在第二外延层62上形成多个场氧化层4后，再在第二外延层62上形成多个P-阱区2。
作为一种实施方式，请进一步参阅图10，图10为本申请实施例提供的图5中步骤502的流程示意图；从图10中可以看出，步骤502可以包括如下步骤5021至5022。
步骤5021、以多段第二光刻胶作为掩模，通过多个离子注入通道进行离子注入，在第二外延层上形成多个P-阱区。
在本实施方式中，请进一步参阅图11，图11为本申请实施例提供的FRD结构于制作过程中的第四结构示意图；在第二外延层62上形成多个P-阱区2时，需要先以多段第二光刻胶12作为掩模，并通过多个离子注入通道16进行离子注入，以在第二外延层62上形成多个P-阱区2。
步骤5022、对多个P-阱区进行扩散。
在本实施方式中，请进一步参阅图12，图12为本申请实施例提供的FRD结构于制作过程中的第五结构示意图；在第二外延层62上形成多个P-阱区2后，还需要对多个P-阱区2进行扩散。具体地，对多个P-阱区2进行扩散时，实际上是对多个P-阱区2的结深进行纵向加深，以及横向展宽。
应当理解的是，上述实施方式仅作为本申请实施例的优选实现，并非是本申请实施例对步骤502的具体流程的唯一限定；对此，本领域技术人员可以在本申请实施例的基础上，根据实际应用场景进行灵活设定。
步骤503、通过离子注入工艺，以多个场氧化层作为掩模，分别在多个P-阱区上形成P+阱区。
在本申请实施例中，在衬底0上形成多个P-阱区2后，即在第二外延层62上形成多个P-阱区2后，还需要分别在多个P-阱区2上形成P+阱区3。具体地，可以通过离子注入工艺，以多个场氧化层4作为掩模，分别在多个P-阱区2上形成P+阱区3。
作为一种实施方式，请进一步参阅图13，图13为本申请实施例提供的图5中步骤503的流程示意图；从图13中可以看出，步骤503可以包括如下步骤5031至5032。
步骤5031、以多段第二场氧层作为掩模，通过多个离子注入通道进行离子注入，分别在多个P-阱区上形成P+阱区。
在本实施方式中，请进一步参阅图14，图14为本申请实施例提供的FRD结构于制作过程中的第六结构示意图；分别在多个P-阱区2上形成P+阱区3时，需要先以多段第二场氧层14(即多个场氧化层4)作为掩模，通过多个离子注入通道16进行离子注入，以分别在多个P-阱区2上形成P+阱区3。
步骤5032、对多个P+阱区进行扩散。
在本实施方式中，仍然参阅图14，分别在多个P-阱区2上形成P+阱区3后，还需要对多个P+阱区3进行扩散。具体地，对多个P+阱区3进行扩散时，扩散的温度可以较低，扩散的时间可以较短，以此来保证每个P+阱区3的结深均较浅(浅于P-阱区2的结深)。
应当理解的是，上述实施方式仅作为本申请实施例的优选实现，并非是本申请实施例对步骤503的具体流程的唯一限定；对此，本领域技术人员可以在本申请实施例的基础上，根据实际应用场景进行灵活设定。
步骤504、通过金属溅射工艺，在多个场氧化层和多个P+阱区远离衬底的一侧形成阳极金属，以及通过金属蒸发工艺，在衬底远离P+阱区的一侧形成阴极金属。
在本申请实施例中，分别在多个P-阱区2上形成P+阱区3后，还需要在多个场氧化层4和多个P+阱区3远离衬底0的一侧形成阳极金属5，以及在衬底0远离P+阱区3的一侧形成阴极金属7。具体地，可以通过金属溅射工艺，在多个场氧化层4和多个P+阱区3远离衬底0的一侧形成阳极金属5，以及可以通过金属蒸发工艺，在衬底0远离P+阱区3的一侧形成阴极金属7。
综合前文所述，本申请实施例提供的FRD结构的制作方法通过步骤501至504制作出了本申请实施例提供的FRD结构，使得该FRD结构具有N+衬底1、N-外延层6、多个场氧化层4、多个P-阱区2、多个P+阱区3和阳极金属5等结构。但是，前文也提到，本申请实施例提供的FRD结构还具有阴极金属7，以及本领域内FRD中常见的其他结构，比如场限环、截止环、介质层和接触孔等。因此，本申请实施例提供的FRD结构的制作方法可以包括除步骤501至504外的其他步骤，比如制作阴极金属7的步骤、制作场限环的步骤、制作截止环的步骤和制作介质层的步骤等。
为了更加清楚地理解本申请实施例提供的FRD结构的制作方法，下面通过一个具体的实例对该FRD结构的制作方法进行详细地阐述，该实例如下：
a、制作N-外延层6：N-外延层6包括第一外延层61和第二外延层62，且第一外延层61和第二外延层62沿N+衬底1指向阳极金属5的方向依次层叠设置；N+衬底1为高浓度的N型掺杂区，第一外延层61为较低浓度的N型掺杂区，第二外延层62为更低浓度的N型掺杂区，即N+衬底1、第一外延层61和第二外延层62的掺杂浓度依次降低；第一外延层61的电阻率小于第二外延层62的电阻率，第一外延层61的厚度小于第二外延层62的厚度；
b、制作多个场氧化层4：在第二外延层62上形成第一场氧层10，并在第一场氧层10上涂覆第一光刻胶11；对第一光刻胶11进行蚀刻，得到相互间隔的多段第二光刻胶12，以使各段第二光刻胶12相互间隔形成多个第一窗口13，且多个第一窗口13分别与多个P-阱区2的形成位置对应；通过多个第一窗口13对第一场氧层10进行湿法腐蚀，得到相互间隔的多段第二场氧层14，以使各段第二场氧层14相互间隔形成多个第二窗口15，多个第二窗口15分别与多个P-阱区2的形成位置对应，多个第二窗口15分别与相应第一窗口13连通形成多个离子注入通道16；其中，多段第二场氧层14即为多个场氧化层4，且第一场氧层10和第二场氧层14的厚度均为10000-25000A，场氧化工艺的温度为900-1050℃；
c、制作多个P-阱区2：以多段第二光刻胶12作为掩模，并通过多个离子注入通道16进行硼离子注入，以在第二外延层62上形成多个P-阱区2，且硼离子的注入剂量为1E13-1E14cm-2，注入能量为50-100Kev；其中，在制作多个P-阱区2时，即在进行硼离子注入时，可以同时进行场限环的离子注入，而场限环的离子注入所需的离子可以仍然是硼离子，那么硼离子注入完成后，不仅会形成多个P-阱区2，还会形成多个场限环；
d、多个P-阱区2的扩散：对多个P-阱区2进行扩散，扩散的温度为1100-1175℃，扩散的时间为90-500min；其中，如果步骤c中形成了多个场限环，那么步骤d中也需要对多个场限环进行扩散，而对多个场限环进行扩散时的温度、时间可以与对多个P-阱区2进行扩散时的温度、时间一致；
e、截止环的光刻、刻蚀、离子注入与扩散：将预置的截止环注入窗口打开，进行砷离子的注入，形成截止环后再进行扩散，且砷离子的注入剂量为1E15—1E16cm-2，注入能量为120-200Kev，扩散的温度为850-1050℃，扩散的时间为30-150min；
f、制作多个P+阱区3：以多段第二场氧层14(即多个场氧化层4)作为掩模，通过多个离子注入通道16进行硼离子注入，以分别在多个P-阱区2上形成P+阱区3；其中，硼离子的注入剂量为1E14-1E15cm-2，注入能量为50-100Kev；
g、多个P+阱区3的扩散：对多个P+阱区3进行扩散，且扩散的温度为850-950℃，扩散的时间为30-100min；
h、寿命控制：进行Pt掺杂与退火，且退火的温度为800-1100℃；
i、制作阳极金属5：溅射金属，并进行所溅金属的光刻与刻蚀，形成阳极金属5，且阳极金属5的厚度为2-5μm；
j、制作钝化层：通过化学气相淀积工艺，淀积氮化硅，并进行氮化硅的光刻与刻蚀，形成钝化层，且氮化硅的厚度为5000-10000A；
k、N+衬底1远离阳极金属5的一侧的减薄：对N+衬底1远离阳极金属5的一侧进行离子注入和退火激活；
l、制作阴极金属7：通过金属蒸发工艺，在N+衬底1远离阳极金属5的一侧蒸发淀积钛/镍/银，形成阴极金属7，且钛的厚度为500-2000A，镍的厚度为1000-4000A，银的厚度为5000-20000A；
m、至此，便完成了FRD结构的制作。
需要说明的是，本申请内容中的各个实施例均采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似的部分互相参见即可。对于方法类实施例而言，由于其与产品类实施例相似，所以描述的比较简单，相关之处参见产品类实施例的部分说明即可。
还需要说明的是，在本申请内容中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本申请内容。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本申请内容中所定义的一般原理可以在不脱离本申请内容的精神或范围的情况下，在其它实施例中实现。因此，本申请内容将不会被限制于本申请内容所示的这些实施例，而是要符合与本申请内容所公开的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种FRD结构，其特征在于，包括衬底、多个P-阱区、多个P+阱区、多个场氧化层、阳极金属和阴极金属；所述多个P-阱区均覆于所述衬底且相互间隔，所述多个P+阱区分别覆于所述多个P-阱区，所述P+阱区嵌入相应所述P-阱区，所述P+阱区相对的两侧均超出相应所述P-阱区的外缘，所述多个场氧化层分别与各所述P-阱区之间的间隔处对应，所述场氧化层相对的两侧分别覆于位于相应所述间隔处的相邻的两个所述P+阱区分别超出相应所述P-阱区的外缘的部分，所述场氧化层相对的两侧分别与形成相应所述间隔处的相邻的两个所述P-阱区具有间隙，所述阳极金属覆于所述多个场氧化层和所述多个P+阱区，所述阴极金属覆于所述衬底远离所述P+阱区的一侧；其中，所述P-阱区的掺杂浓度小于所述P+阱区的掺杂浓度，所述P-阱区的结深深于所述P+阱区的结深，且雪崩电流通过与所述间隙对应的P+阱区到达所述阳极金属进行外泄。
2.如权利要求1所述的FRD结构，其特征在于，所述多个P-阱区沿所述衬底的长度方向呈直线阵列分布，所述多个P-阱区均沿所述衬底的宽度方向延伸，所述P-阱区相对的两端均与所述衬底的外缘对应；
或，所述多个P-阱区沿所述衬底的宽度方向呈直线阵列分布，所述多个P-阱区均沿所述衬底的长度方向延伸，所述P-阱区相对的两端均与所述衬底的外缘对应。
3.如权利要求1所述的FRD结构，其特征在于，所述衬底包括N+衬底和N-外延层；所述N-外延层覆于所述N+衬底，且位于所述N+衬底与所述多个P-阱区、所述多个场氧化层和所述多个P+阱区之间；其中，所述多个P-阱区均覆于所述N-外延层，且均嵌入所述N-外延层，所述P+阱区相对的两侧超出相应所述P-阱区的外缘部分均嵌入所述N-外延层。
4.如权利要求3所述的FRD结构，其特征在于，所述N-外延层包括第一外延层和第二外延层，所述第一外延层和所述第二外延层沿所述N+衬底指向所述阳极金属的方向依次层叠设置，所述多个P-阱区均覆于所述第二外延层，且均嵌入所述第二外延层，所述P+阱区相对的两侧超出相应所述P-阱区的外缘部分均嵌入所述第二外延层；其中，所述第一外延层的电阻率小于所述第二外延层的电阻率，所述第一外延层的厚度小于所述第二外延层的厚度。
5.一种FRD结构的制作方法，其特征在于，所述FRD结构包括衬底、多个P-阱区、多个P+阱区、多个场氧化层、阳极金属和阴极金属；所述多个P-阱区均覆于所述衬底且相互间隔，所述多个P+阱区分别覆于所述多个P-阱区，所述P+阱区嵌入相应所述P-阱区，所述P+阱区相对的两侧均超出相应所述P-阱区的外缘，所述多个场氧化层分别与各所述P-阱区之间的间隔处对应，所述场氧化层相对的两侧分别覆于位于相应所述间隔处的相邻的两个所述P+阱区分别超出相应所述P-阱区的外缘的部分，所述场氧化层相对的两侧分别与形成相应所述间隔处的相邻的两个所述P-阱区具有间隙，所述阳极金属覆于所述多个场氧化层和所述多个P+阱区，所述阴极金属覆于所述衬底远离所述P+阱区的一侧；其中，所述P-阱区的掺杂浓度小于所述P+阱区的掺杂浓度，所述P-阱区的结深深于所述P+阱区的结深，且雪崩电流通过与所述间隙对应的P+阱区到达所述阳极金属进行外泄；
所述FRD结构的制作方法包括：
通过场氧化工艺、光刻工艺、蚀刻工艺和湿法腐蚀工艺，在所述衬底上形成所述多个场氧化层；
通过离子注入工艺，以形成所述多个场氧化层时所利用的光刻胶作为掩模，在所述衬底上形成所述多个P-阱区；
通过离子注入工艺，以所述多个场氧化层作为掩模，分别在所述多个P-阱区上形成所述P+阱区；
通过金属溅射工艺，在所述多个场氧化层和所述多个P+阱区远离所述衬底的一侧形成所述阳极金属，以及通过金属蒸发工艺，在所述衬底远离所述P+阱区的一侧形成所述阴极金属。
6.如权利要求5所述的FRD结构的制作方法，其特征在于，所述衬底包括N+衬底和N-外延层；所述N-外延层覆于所述N+衬底，且位于所述N+衬底与所述多个P-阱区、所述多个场氧化层和所述多个P+阱区之间；其中，所述多个P-阱区均覆于所述N-外延层，且均嵌入所述N-外延层，所述P+阱区相对的两侧超出相应所述P-阱区的外缘部分均嵌入所述N-外延层；
所述N-外延层包括第一外延层和第二外延层，所述第一外延层和所述第二外延层沿所述N+衬底指向所述阳极金属的方向依次层叠设置，所述多个P-阱区均覆于所述第二外延层，且均嵌入所述第二外延层，所述P+阱区相对的两侧超出相应所述P-阱区的外缘部分均嵌入所述第二外延层；其中，所述第一外延层的电阻率小于所述第二外延层的电阻率，所述第一外延层的厚度小于所述第二外延层的厚度；
所述通过场氧化工艺、光刻工艺、蚀刻工艺和湿法腐蚀工艺，在所述衬底上形成所述多个场氧化层之前，还包括：
在所述N+衬底上形成所述第一外延层，以及在所述第一外延层上形成所述第二外延层。
7.如权利要求6所述的FRD结构的制作方法，其特征在于，所述通过场氧化工艺、光刻工艺、蚀刻工艺和湿法腐蚀工艺，在所述衬底上形成所述多个场氧化层，包括：
在所述第二外延层上形成第一场氧层；
在所述第一场氧层上涂覆第一光刻胶；
对所述第一光刻胶进行蚀刻，得到相互间隔的多段第二光刻胶；其中，各段所述第二光刻胶相互间隔形成多个第一窗口，所述多个第一窗口分别与所述多个P-阱区的形成位置对应；
通过所述多个第一窗口对所述第一场氧层进行湿法腐蚀，得到相互间隔的多段第二场氧层；其中，各段所述第二场氧层相互间隔形成多个第二窗口，所述多个第二窗口分别与所述多个P-阱区的形成位置对应，所述多个第二窗口分别与相应所述第一窗口连通形成多个离子注入通道，且所述多段第二场氧层构成所述多个场氧化层。
8.如权利要求7所述的FRD结构的制作方法，其特征在于，所述通过离子注入工艺，以形成所述多个场氧化层时所利用的光刻胶作为掩模，在所述衬底上形成所述多个P-阱区，包括：
以所述多段第二光刻胶作为掩模，通过所述多个离子注入通道进行离子注入，在所述第二外延层上形成所述多个P-阱区；
对所述多个P-阱区进行扩散。
9.如权利要求8所述的FRD结构的制作方法，其特征在于，所述通过离子注入工艺，以所述多个场氧化层作为掩模，分别在所述多个P-阱区上形成所述P+阱区，包括：
以所述多段第二场氧层作为掩模，通过所述多个离子注入通道进行离子注入，分别在所述多个P-阱区上形成所述P+阱区；
对多个所述P+阱区进行扩散。
10.一种如权利要求1-4任一项所述的FRD结构在开关电源、PWM脉宽调制器和变频器中的应用。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111442017.9A CN114242794A (zh) | 2021-11-30 | 2021-11-30 | 一种frd结构及其制作方法和应用 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111442017.9A CN114242794A (zh) | 2021-11-30 | 2021-11-30 | 一种frd结构及其制作方法和应用 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114242794A true CN114242794A (zh) | 2022-03-25 |
Family
ID=80752121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111442017.9A Pending CN114242794A (zh) | 2021-11-30 | 2021-11-30 | 一种frd结构及其制作方法和应用 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114242794A (zh) |
-
2021
- 2021-11-30 CN CN202111442017.9A patent/CN114242794A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103022094B (zh) | 半导体器件及其制造方法 | |
| US10483389B2 (en) | Silicon carbide semiconductor device | |
| US9859449B2 (en) | Method of forming trench semiconductor device having multiple trench depths | |
| US9064904B2 (en) | MOS P-N junction Schottky diode device and method for manufacturing the same | |
| US20140361398A1 (en) | Semiconductor device and method of manufacturing same | |
| US10847660B2 (en) | Trench semiconductor device having multiple active trench depths and method | |
| JP2004127968A (ja) | 半導体装置およびその製造方法 | |
| US20090261427A1 (en) | Mos p-n junction diode device and method for manufacturing the same | |
| US10529819B2 (en) | High voltage Schottky diode and manufacturing method thereof | |
| US9496389B2 (en) | Semiconductor devices and methods of manufacturing the same | |
| CN112701151A (zh) | SiC MOSFET器件的制造方法及SiC MOSFET器件 | |
| US7709864B2 (en) | High-efficiency Schottky rectifier and method of manufacturing same | |
| US20210134989A1 (en) | Semiconductor device and method of manufacturing thereof | |
| JP6005903B2 (ja) | 半導体装置の製造方法 | |
| CN114242794A (zh) | 一种frd结构及其制作方法和应用 | |
| CN114203829B (zh) | 一种frd结构及其制作方法和应用 | |
| CN114203830B (zh) | 一种frd结构及其制作方法和应用 | |
| CN115224105A (zh) | 一种快恢复二极管及其制作方法和应用 | |
| CN114284348A (zh) | 一种终端结构、制作方法以及功率器件 | |
| CN108598153B (zh) | 软恢复功率半导体二极管及其制备方法 | |
| KR102283496B1 (ko) | 다수의 주입층들을 갖는 고-전압 전계-효과 트랜지스터 | |
| CN216698373U (zh) | 一种肖特基二极管 | |
| CN107579120B (zh) | 功率二极管的制备方法和功率二极管 | |
| CN219123243U (zh) | 二极管器件 | |
| KR102546335B1 (ko) | 반도체 정류 소자 및 이의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |