CN114242751A - 显示装置 - Google Patents

显示装置 Download PDF

Info

Publication number
CN114242751A
CN114242751A CN202111054453.9A CN202111054453A CN114242751A CN 114242751 A CN114242751 A CN 114242751A CN 202111054453 A CN202111054453 A CN 202111054453A CN 114242751 A CN114242751 A CN 114242751A
Authority
CN
China
Prior art keywords
electrode
scan line
insulating layer
transistor
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111054453.9A
Other languages
English (en)
Inventor
李承澯
朴钒首
李王棗
赵在凡
林载翊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN114242751A publication Critical patent/CN114242751A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种显示装置包括：基板；多晶半导体层，包括被布置在基板上的驱动晶体管的第一电极、沟道和第二电极；第一栅绝缘层，被布置在多晶半导体层上；驱动晶体管的栅电极，被布置在第一栅绝缘层上并且与沟道重叠；下第一扫描线，被布置在第一栅绝缘层上；第二栅绝缘层，被布置在栅电极上以及下第一扫描线上；第一下升压电极，被布置在第二栅绝缘层上；第一层间绝缘层，被布置在第一下升压电极上；氧化物半导体层，被布置在第一层间绝缘层上并且包括与第一下升压电极重叠的第一上升压电极；以及第一连接电极，将栅电极和第一上升压电极连接。

Description

显示装置
本申请要求于2020年9月9日提交的韩国专利申请第10-2020-0115380号的优先权以及由此产生的所有权益，其内容通过引用整体并入本文。
技术领域
本公开涉及显示装置。
背景技术
有机发光显示装置包括两个电极和介于其间的有机发光层。这里，从一个电极注入的电子和从另一电极注入的空穴在有机发光层中结合以生成激子。生成的激子从激发态改变成基态，释放能量以发光。
这种有机发光显示装置包括多个像素，每个像素包括是自发射元件的有机发光二极管，并且在每个像素中，形成用于驱动有机发光二极管的多个晶体管和至少一个电容器。多个晶体管可以基本上包括开关晶体管和驱动晶体管。
电容器具有其中绝缘体被布置在两个导体之间的结构，并且电容器的电容可以随着导体的面积更大并且两个导体之间的距离更近而增加。
发明内容
当增加导体的面积以确保高电容时，由电容器在一个像素中占据的面积增加，并且因此，难以实现高分辨率。
实施例提供在维持电容器的电容时可以减少由电容器占据的面积以实现高分辨率的显示装置。
实施例提供了一种显示装置，包括：基板；多晶半导体层，包括被布置在基板上的驱动晶体管的第一电极、沟道和第二电极；第一栅绝缘层，被布置在多晶半导体层上；驱动晶体管的栅电极，被布置在第一栅绝缘层上并且在平面图中与驱动晶体管的沟道重叠；下第一扫描线，被布置在第一栅绝缘层上；第二栅绝缘层，被布置在驱动晶体管的栅电极上以及下第一扫描线上；第一下升压电极，被布置在第二栅绝缘层上；第一层间绝缘层，被布置在第一下升压电极上；氧化物半导体层，被布置在第一层间绝缘层上并且包括在平面图中与第一下升压电极重叠的第一上升压电极；以及第一连接电极，将驱动晶体管的栅电极和第一上升压电极连接。
显示装置可以进一步包括：存储电容器的第一存储电极，被布置在第二栅绝缘层上并且在平面图中与驱动晶体管的栅电极重叠。第一存储电极可以与第一下升压电极布置在同一层中。
显示装置可以进一步包括：被布置在氧化物半导体层上的第三栅绝缘层以及被布置在第三栅绝缘层上的第三晶体管的栅电极。氧化物半导体层可以进一步包括：第三晶体管的第一电极、沟道和第二电极，被布置在第一层间绝缘层上；在平面图中，第三晶体管的栅电极可以与第三晶体管的沟道重叠；第三晶体管的第一电极可以连接到驱动晶体管的第二电极；并且第三晶体管的第二电极可以连接到第一上升压电极。
显示装置可以进一步包括：第二连接电极，将第三晶体管的第一电极和驱动晶体管的第二电极连接。第三晶体管的第二电极可以与第一上升压电极是单体。
显示装置可以进一步包括：上第一扫描线，被布置在第二栅绝缘层上。第一下升压电极可以从上第一扫描线延伸并且可以与上第一扫描线是单体，并且第一扫描信号可以共同被施加到下第一扫描线和上第一扫描线。
在平面图中，上第一扫描线可以与下第一扫描线重叠，并且上第一扫描线可以连接到下第一扫描线。
显示装置可以进一步包括：第三连接电极，将上第一扫描线和下第一扫描线连接。
氧化物半导体层可以进一步包括被布置在所述第一层间绝缘层上的第三晶体管的第一电极、沟道和第二电极。显示装置可以进一步包括：第三栅绝缘层，被布置在第三晶体管的第一电极、沟道和第二电极上；以及第三晶体管的栅电极，被布置在第三栅绝缘层上并且在平面图中与第三晶体管的沟道重叠。第三连接电极可以与第三晶体管的栅电极布置在同一层中。
第三栅绝缘层可以限定与下第一扫描线重叠的第一开口以及与上第一扫描线重叠的第二开口；第三连接电极可以通过第一开口连接到下第一扫描线；并且第三连接电极可以通过第二开口连接到上第一扫描线。
第三栅绝缘层可以限定与下第一扫描线和上第一扫描线重叠的开口；第三连接电极可以通过开口连接到下第一扫描线的上表面；并且第三连接电极可以通过开口连接到上第一扫描线的侧表面。
显示装置可以进一步包括：第三栅绝缘层和第二层间绝缘层，被布置在第一层间绝缘层上。第一连接电极和第三连接电极可以被布置在第二层间绝缘层上。
上第一扫描线可以直接连接到下第一扫描线。
下第一扫描线可以不与第一下升压电极和第一上升压电极重叠。
显示装置可以包括多个像素，多个像素包括第一像素和第二像素；第一像素可以包括基板、驱动晶体管的第一电极、沟道和第二电极、第一栅绝缘层、驱动晶体管的栅电极、下第一扫描线、第二栅绝缘层、第一下升压电极、第一层间绝缘层以及第一上升压电极；并且第二像素可以包括：基板、另一驱动晶体管的第一电极、沟道和第二电极、第一栅绝缘层、另一驱动晶体管的栅电极、下第一扫描线、第二栅绝缘层、第一层间绝缘层、被布置在第一栅绝缘层与第二栅绝缘层之间并且连接到下第一扫描线的第二下升压电极以及被布置在第一层间绝缘层上、与第二下升压电极重叠并且包括氧化物半导体的第二上升压电极。
第一像素和第二像素可以显示不同的颜色。
第二下升压电极可以从下第一扫描线延伸并且可以与下第一扫描线是单体。
第一下升压电极和第一上升压电极可以形成第一升压电容器，第二下升压电极和第二上升压电极可以形成第二升压电容器，并且第一升压电容器的电容可以与第二升压电容器的电容不同。
第一升压电容器的电容可以大于第二升压电容器的电容。
显示装置可以进一步包括：上第一扫描线，被布置在第二栅绝缘层上并且连接到下第一扫描线，其中，下第一扫描线可以被布置在第一像素和第二像素两者中，并且上第一扫描线可以被布置在第二像素中，并且不被布置在第一像素中。
显示装置可以进一步包括：上第一扫描线，被布置在第二栅绝缘层上并且连接到下第一扫描线，其中，在平面图中，上第一扫描线可以不与第二下升压电极和第二上升压电极重叠，并且在平面图中，下第一扫描线可以不与第一下升压电极和第一上升压电极重叠。
根据实施例，通过减少形成电容器的导体之间的距离，可以在维持电容器的电容时减少由电容器占据的面积并且实现高分辨率。
附图说明
图1图示出根据实施例的显示装置的像素的电路图。
图2图示出根据实施例的显示装置的像素的俯视图。
图3图示出沿着图2的线III-III’截取的截面图。
图4图示出沿着图2的线IV-IV’截取的截面图。
图5至图10按照根据实施例的显示装置的制造工艺的顺序图示出像素的布局平面图。
图11图示出根据比较示例的显示装置的截面图。
图12图示出根据另一实施例的显示装置的像素的俯视图。
图13图示出沿着图12的线XIII-XIII’截取的截面图。
图14图示出根据另一实施例的显示装置的截面图。
图15图示出根据又一实施例的显示装置的截面图。
图16图示出根据又一实施例的显示装置的像素的俯视图。
图17图示出沿着图16的线XVII-XVII’截取的截面图。
图18图示出根据再一实施例的显示装置的像素的俯视图。
图19图示出沿着图18的线XIX-XIX’截取的截面图。
图20图示出根据另一实施例的显示装置的像素的俯视图。
图21图示出沿着图20的线XXI-XXI’截取的截面图。
图22图示出根据又一实施例的显示装置的像素的俯视图。
图23图示出沿着图22的线XXIII-XXIII’截取的截面图。
具体实施方式
在下文中将参照附图更全面地描述本发明，在附图中示出了本发明的实施例。如本领域技术人员将认识到的，可以以各种不同的方式修改所描述的实施例，而全部不脱离本发明的精神或范围。
为了清楚地描述本发明，省略了与描述无关的部分，并且在整个说明书中相同或相似的组成元件由相同的附图标记表示。
进一步，在附图中，为了便于描述，任意地图示出每个元件的尺寸和厚度，并且本公开不一定限于附图中图示出的那些尺寸和厚度。在附图中，为了清楚起见，夸大了层、膜、面板、区、区域等的厚度。在附图中，为了便于描述，夸大了一些层和区域的厚度。
将理解的是，当诸如层、膜、区、区域或基板的元件被称为在另一元件“上”时，它可以直接在另一元件上，或者也可以存在居间元件。相反，当元件被称为“直接在”另一元件“上”时，不存在居间元件。进一步，在说明书中，术语“上”或“上方”是指定位在对象部分上或上方，并且不一定是指基于重力方向定位在对象部分的上侧。
将理解的是，尽管术语“第一”、“第二”、“第三”等在本文中可以用于描述各种元件、部件、区、层和/或部分，但是这些元件、部件、区、层和/或部分不应受到这些术语的限制。这些术语仅用于将一个元件、部件、区、层或部分与另一元件、部件、区、层或部分区分开。因此，下面讨论的“第一元件”、“第一部件”、“第一区”、“第一层”或“第一部分”可以被称为第二元件、第二部件、第二区、第二层或第二部分，而不脱离本文的教导。
本文中使用的术语是仅出于描述特定实施例的目的，并且不旨在进行限制。如本文中所使用，单数形式“一”和“该(所述)”旨在包括包含“至少一个”的复数形式，除非上下文另外明确指示。“至少一个”不应被解释为限于“一”。“或”是指“和/或”。如本文中所使用，术语“和/或”包括关联的所列项目中的一个或多个的任何和所有组合。
另外，除非明确地相反地描述，否则术语“包括”和诸如“包含”或“含有”的变体将被理解为暗示包括所陈述的元件，而不排除任何其他元件。
进一步，在整个说明书中，术语“在平面图中”或“在平面上”是指从顶部观看目标部分，并且术语“在截面图中”或“在截面上”是指从侧面观看通过垂直切割目标部分而形成的截面。
首先，将参照图1描述根据实施例的显示装置的像素。
图1图示出根据实施例的显示装置的像素的电路图。
如图1中所示，根据实施例的显示装置的一个像素PX包括连接到多条布线127、128、151、152、153、154、155、171、172和741的晶体管T1、T2、T3、T4、T5、T6和T7、存储电容器Cst、升压电容器Cbt以及发光二极管LED。
多条布线127、128、151、152、153、154、155、171、172和741连接到一个像素PX。多条布线包括第一初始化电压线127、第二初始化电压线128、第一扫描线151、第二扫描线152、初始化控制线153、旁路控制线154、发光控制线155、数据线171、驱动电压线172和公共电压线741。
第一扫描线151连接到栅驱动器(未示出)以将第一扫描信号GW传输到第二晶体管T2。在第一扫描信号GW被施加到第一扫描线151的同时，第二扫描线152可以被施加有与被施加到第一扫描线151的电压相反极性的电压。例如，当负电压被施加到第一扫描线151时，正电压可以被施加到第二扫描线152。第二扫描线152将第二扫描信号GC传输到第三晶体管T3。
初始化控制线153将初始化控制信号GI传输到第四晶体管T4。旁路控制线154将旁路信号GB传输到第七晶体管T7。旁路控制线154可以是先前的像素PX的第一扫描线151。发光控制线155将发光控制信号EM传输到第五晶体管T5和第六晶体管T6。
数据线171是传输由数据驱动器(未示出)生成的数据电压DATA的布线，并且由发光二极管LED发射的亮度根据被施加到像素PX的数据电压DATA而改变。
驱动电压线172将驱动电压ELVDD施加到第五晶体管T5和存储电容器Cst。第一初始化电压线127传输第一初始化电压VINT，并且第二初始化电压线128传输第二初始化电压AINT。公共电压线741将公共电压ELVSS施加到发光二极管LED的阴极电极。在本实施例中，被施加到驱动电压线172、第一初始化电压线127和第二初始化电压线128以及公共电压线741的电压中的每一个可以是恒定电压。
在下文中，将详细描述多个晶体管的结构和连接关系。
驱动晶体管T1可以具有p型晶体管的特性，并且可以包括多晶半导体。驱动晶体管T1是根据被施加到驱动晶体管T1的栅电极的数据电压DATA来调节输出到发光二极管LED的阳极电极的电流的量的晶体管。根据输出到发光二极管LED的阳极电极的驱动电流的量来调节发光二极管LED的亮度，因此可以调节发光二极管LED的亮度。为此，驱动晶体管T1的第一电极被布置成接收驱动电压ELVDD，并且经由第五晶体管T5连接到驱动电压线172。另外，驱动晶体管T1的第一电极连接到第二晶体管T2的第二电极以接收数据电压DATA。驱动晶体管T1的第二电极被布置成向发光二极管LED输出电流，并且经由第六晶体管T6连接到发光二极管LED的阳极电极。另外，驱动晶体管T1的第二电极将被施加到驱动晶体管T1的第一电极的数据电压DATA传输到第三晶体管T3。驱动晶体管T1的栅电极连接到存储电容器Cst的一个电极(在下文中被称为“第二存储电极”)。因此，驱动晶体管T1的栅电极的电压根据存储在存储电容器Cst中的电压而改变，并且因此改变从驱动晶体管T1输出的驱动电流。另外，存储电容器Cst用于将驱动晶体管T1的栅电极的电压在一帧内维持恒定。
第二晶体管T2可以具有p型晶体管的特性，并且可以包括多晶半导体。第二晶体管T2是允许数据电压DATA被接收到像素PX中的晶体管。第二晶体管T2的栅电极连接到第一扫描线151和升压电容器Cbt的一个电极(在下文中被称为“下升压电极”)。第二晶体管T2的第一电极连接到数据线171。第二晶体管T2的第二电极连接到驱动晶体管T1的第一电极。当第二晶体管T2被通过第一扫描线151传输的第一扫描信号GW的负电压导通时，通过数据线171接收的数据电压DATA被传输到驱动晶体管T1的第一电极。
第三晶体管T3可以具有n型晶体管的特性，并且可以包括氧化物半导体。第三晶体管T3将驱动晶体管T1的第二电极和驱动晶体管T1的栅电极电连接。因此，第三晶体管T3是允许将由于数据电压DATA经过驱动晶体管T1而改变的补偿电压传输到存储电容器Cst的第二存储电极的晶体管。第三晶体管T3的栅电极连接到第二扫描线152，并且第三晶体管T3的第一电极连接到驱动晶体管T1的第二电极。第三晶体管T3的第二电极连接到存储电容器Cst的第二存储电极、驱动晶体管T1的栅电极和升压电容器Cbt的另一电极(在下文中被称为“上升压电极”)。第三晶体管T3被通过第二扫描线152传输的第二扫描信号GC的正电压导通，以将驱动晶体管T1的栅电极和驱动晶体管T1的第二电极连接，并且以允许被施加到驱动晶体管T1的第二电极的电压传输到存储电容器Cst的第二存储电极以存储在存储电容器Cst中。
第四晶体管T4可以具有n型晶体管的特性，并且可以包括氧化物半导体。第四晶体管T4初始化驱动晶体管T1的栅电极和存储电容器Cst的第二存储电极。第四晶体管T4的栅电极连接到初始化控制线153，并且第四晶体管T4的第一电极连接到第一初始化电压线127。第四晶体管T4的第二电极经由第三晶体管T3的第二电极连接到存储电容器Cst的第二存储电极、驱动晶体管T1的栅电极和升压电容器Cbt的上升压电极。第四晶体管T4被通过初始化控制线153接收的初始化控制信号GI的正电压导通，并且在此时，第一初始化电压VINT经由第四晶体管T4被传输到驱动晶体管T1的栅电极和存储电容器Cst的第二存储电极。因此，驱动晶体管T1的栅电极和存储电容器Cst的电压被初始化。
第五晶体管T5可以具有p型晶体管的特性，并且可以包括多晶半导体。第五晶体管T5用于将驱动电压ELVDD传输到驱动晶体管T1。第五晶体管T5的栅电极连接到发光控制线155，第五晶体管T5的第一电极连接到驱动电压线172，并且第五晶体管T5的第二电极连接到驱动晶体管T1的第一电极。
第六晶体管T6可以具有p型晶体管的特性，并且可以包括多晶半导体。第六晶体管T6用于将从驱动晶体管T1输出的驱动电流传输到发光二极管LED。第六晶体管T6的栅电极连接到发光控制线155，第六晶体管T6的第一电极连接到驱动晶体管T1的第二电极，并且第六晶体管T6的第二电极连接到发光二极管LED的阳极电极。
第七晶体管T7可以具有p型晶体管的特性，并且可以包括多晶半导体。第七晶体管T7用于初始化发光二极管LED的阳极电极。第七晶体管T7的栅电极连接到旁路控制线154，第七晶体管T7的第一电极连接到发光二极管LED的阳极电极，并且第七晶体管T7的第二电极连接到第二初始化电压线128。当第七晶体管T7被旁路信号GB的负电压导通时，第二初始化电压AINT被施加到发光二极管LED的阳极电极以初始化发光二极管LED。
在上文中，已经描述了一个像素包括七个晶体管T1至T7、一个存储电容器Cst和一个升压电容器Cbt，但是本发明不限于此，并且晶体管的数量、电容器的数量以及它们的连接关系可以不同地改变。
在本实施例中，驱动晶体管T1可以包括多晶半导体。另外，第三晶体管T3和第四晶体管T4中的每一个可以包括氧化物半导体。第二晶体管T2、第五晶体管T5、第六晶体管T6和第七晶体管T7中的每一个可以包括多晶半导体。然而，本发明不限于此，并且在另一实施例中，第二晶体管T2、第五晶体管T5、第六晶体管T6和第七晶体管T7中的至少一个可以包括氧化物半导体。在本实施例中，通过使第三晶体管T3和第四晶体管T4包含与驱动晶体管T1的半导体材料(例如，多晶半导体)不同的半导体材料(例如，氧化物半导体)，它们可以更稳定地被驱动，并且可以提高它们的可靠性。
如上所描述，当正电压被施加到第一扫描线151时，负电压被施加到第二扫描线152，并且当负电压被施加到第一扫描线151时，正电压被施加到第二扫描线152。也就是说，由于被施加到第二扫描线152的第二扫描信号GC具有被施加到第一扫描线151的第一扫描信号GW的相反极性，因此在数据被写入驱动晶体管T1之后第二扫描信号GC降低驱动晶体管T1的栅电压。相反，第一扫描信号GW增加驱动晶体管T1的栅电压。因此，当写入黑电压(即，用于驱动发光二极管LED的最低亮度的电压)时，黑电压可以减小。然而，在根据本发明的实施例中，通过将升压电容器Cbt定位在第一扫描线151与驱动晶体管T1的栅电极之间，当第二晶体管T2导通时，通过调节驱动晶体管T1的栅电压，可以允许驱动晶体管T1平滑地导通，使得数据电压DATA可以很好地传输到第三晶体管T3。因此，可以稳定地输出黑电压。
由于升压电容器Cbt而引起的驱动晶体管T1的栅电压的变化的量可以被限定为升压电压。升压电压可以通过等式1来确定。
(等式1)
Figure BDA0003254032260000081
这里，Vb是升压电压，Cboost是升压电容器Cbt的升压电容器电容，Cstorage是存储电容器Cst的存储电容器电容，VGH是栅高电压，VGL是栅低电压。
因此，随着升压电容器Cbt的电容增加，驱动晶体管T1的栅电压可以更多地改变。通过调节升压电容器Cbt的电容，可以控制驱动晶体管T1的栅电压。
在下文中，将参照图2至图10进一步描述驱动晶体管T1、第三晶体管T3、第一扫描线151和升压电容器Cbt的平面结构和截面结构。
图2图示出根据实施例的显示装置的像素的俯视图，图3图示出沿着图2的线III-III’截取的截面图，并且图4图示出沿着图2的线IV-IV’截取的截面图。图5至图10按照根据实施例的显示装置的制造工艺的顺序图示出像素的布局图。图2至图10图示出两个相邻的像素，并且这两个像素可以彼此对称。然而，根据本发明的两个像素之间的结构关系不限于此，并且在另一实施例中，两个像素可以具有不对称的形状。在这种情况下，两个相邻的像素可以具有基本相同的形状。也就是说，可以重复布置具有相同形状的像素。在下文中，将主要描述被布置在左侧的像素。另外，由于第七晶体管T7连接到先前的第一扫描线151，因此省略其图示，并且替代地，图示出下一个第七晶体管T7。
如图2至图10中所示，包括驱动晶体管T1的沟道1132、第一电极1131和第二电极1133的多晶半导体层可以被布置在基板110上。图5图示出多晶半导体层。多晶半导体层可以进一步包括第二晶体管T2、第五晶体管T5、第六晶体管T6和第七晶体管T7以及驱动晶体管T1中的每一个的沟道、第一电极和第二电极。
在平面图中，驱动晶体管T1的沟道1132可以具有弯曲形状。然而，驱动晶体管T1的沟道1132的形状不限于此，并且可以不同地改变。例如，驱动晶体管T1的沟道1132可以弯曲成不同的形状，或者可以具有杆状。驱动晶体管T1的第一电极1131和第二电极1133可以分别被布置在驱动晶体管T1的沟道1132的相对侧。在平面图中，驱动晶体管T1的第一电极1131上下延伸，并且(在图2、图5和图10中)第一电极1131的在向下方向上延伸的部分可以连接到第二晶体管T2的第二电极，并且(在图2、图5和图10中)第一电极1131的在向上方向上延伸的部分可以连接到第五晶体管T5的第二电极。在平面图(参见图2、图5和图10)中，驱动晶体管T1的第二电极1133可以向上延伸以连接到第六晶体管T6的第一电极。
缓冲层111可以被布置在基板110与包括驱动晶体管T1的沟道1132、第一电极1131和第二电极1133的多晶半导体层之间。缓冲层111可以具有单层或多层结构。缓冲层111可以包括诸如氮化硅(SiNx)、氧化硅(SiOx)和氧氮化硅(SiOxNy)的无机绝缘材料或有机绝缘材料。另外，阻挡层(未示出)可以进一步被布置在基板110与缓冲层111之间。阻挡层可以具有单层或多层结构。阻挡层可以包括诸如氮化硅(SiNx)、氧化硅(SiOx)和氧氮化硅(SiOxNy)的无机绝缘材料。
第一栅绝缘层141可以被布置在包括驱动晶体管T1的沟道1132、第一电极1131和第二电极1133的多晶半导体层上。第一栅绝缘层141可以具有单层或多层结构。第一栅绝缘层141可以包括诸如氮化硅(SiNx)、氧化硅(SiOx)和氧氮化硅(SiOxNy)的无机绝缘材料。
包括驱动晶体管T1的栅电极1151的第一栅导体可以被布置在第一栅绝缘层141上。图6一起图示出多晶半导体层和第一栅导体。第一栅导体可以具有单层或多层结构。第一栅导体可以包括诸如钼(Mo)、铝(Al)、铜(Cu)和/或钛(Ti)的金属材料。第一栅导体可以进一步包括第二晶体管T2、第五晶体管T5、第六晶体管T6和第七晶体管T7以及驱动晶体管T1中的每一个的栅电极。
在平面图中，驱动晶体管T1的栅电极1151可以与驱动晶体管T1的沟道1132重叠。驱动晶体管T1的沟道1132被驱动晶体管T1的栅电极1151覆盖。
第一栅导体可以进一步包括下第一扫描线151a和发光控制线155。在图2和图6中，下第一扫描线151a和发光控制线155可以基本在水平方向上延伸。下第一扫描线151a可以连接到第二晶体管T2的栅电极。下第一扫描线151a可以与第二晶体管T2的栅电极成一体。下第一扫描线151a可以连接到被布置在下一个像素处的第七晶体管T7的栅电极。也就是说，连接到第七晶体管T7的旁路控制线154可以与先前的第一扫描线151是一体的。第五晶体管T5的栅电极和第六晶体管T6的栅电极可以连接到发光控制线155。
在形成包括驱动晶体管T1的栅电极1151的第一栅导体之后，可以执行掺杂工艺。多晶半导体层的被第一栅导体覆盖的部分不被掺杂，并且多晶半导体层的不被第一栅导体覆盖的另一部分被掺杂，使得掺杂部分可以具有与导体相同的特性。在这种情况下，可以用p型掺杂剂执行掺杂工艺，并且因此，包括多晶半导体层的驱动晶体管T1、第二晶体管T2、第五晶体管T5、第六晶体管T6和第七晶体管T7可以具有p型晶体管特性。
第二栅绝缘层142可以被布置在包括驱动晶体管T1的栅电极1151的第一栅导体和第一栅绝缘层141上。第二栅绝缘层142可以具有单层或多层结构。第二栅绝缘层142可以包括诸如氮化硅(SiNx)、氧化硅(SiOx)和氧氮化硅(SiOxNy)的无机绝缘材料。
包括存储电容器Cst的第一存储电极1153、第三晶体管T3的遮光层3155和第四晶体管T4的遮光层4155的第二栅导体可以被布置在第二栅绝缘层142上。图7一起图示出多晶半导体层、第一栅导体和第二栅导体。第二栅导体可以具有单层或多层结构。第二栅导体可以包括诸如钼(Mo)、铝(Al)、铜(Cu)和/或钛(Ti)的金属材料。
在平面图中，第一存储电极1153与驱动晶体管T1的栅电极1151重叠以一起形成存储电容器Cst。也就是说，第一存储电极1153对应于上存储电极，并且栅电极1151对应于下存储电极(即，第二存储电极)。开口1152被限定在存储电容器Cst的第一存储电极1153中。存储电容器Cst的第一存储电极1153的开口1152可以与驱动晶体管T1的栅电极1151重叠。在平面图中，第三晶体管T3的遮光层3155可以与第三晶体管T3的沟道3137和栅电极3151重叠。第四晶体管T4的遮光层4155可以与第四晶体管T4的沟道4137和栅电极4151重叠。
第二栅导体可以进一步包括上第一扫描线151b和下升压电极151t。如图7中所示，上第一扫描线151b可以基本(即，包括小的弯曲部分但主要在水平方向上延伸)在水平方向上延伸。上第一扫描线151b可以连接到下升压电极151t。下升压电极151t可以从上第一扫描线151b延伸以与上第一扫描线151b成一体。也就是说，下升压电极151t可以与上第一扫描线151b是单体。在平面图中，上第一扫描线151b可以与下第一扫描线151a重叠。上第一扫描线151b与下第一扫描线151a一起形成第一扫描线151。相同的信号可以被施加到上第一扫描线151b和下第一扫描线151a。上第一扫描线151b和下第一扫描线151a可以彼此连接。
第二栅导体可以进一步包括下第二扫描线152a、下初始化控制线153a和第一初始化电压线127。下第二扫描线152a、下初始化控制线153a和第一初始化电压线127在图7中可以基本在水平方向上延伸。下第二扫描线152a可以连接到第三晶体管T3的遮光层3155。下第二扫描线152a可以与第三晶体管T3的遮光层3155一体地形成。下初始化控制线153a可以连接到第四晶体管T4的遮光层4155。下初始化控制线153a可以与第四晶体管T4的遮光层4155一体地形成。
第一层间绝缘层161可以被布置在包括存储电容器Cst的第一存储电极1153、第三晶体管T3的遮光层3155和第四晶体管T4的遮光层4155的第二栅导体上。第一层间绝缘层161可以具有单层或多层结构。第一层间绝缘层161可以包括诸如氮化硅(SiNx)、氧化硅(SiOx)和氧氮化硅(SiOxNy)的无机绝缘材料。
包括第三晶体管T3的沟道3137、第一电极3136和第二电极3138以及第四晶体管T4的沟道4137、第一电极4136和第二电极4138的氧化物半导体层可以被布置在第一层间绝缘层161上。图8一起图示出多晶半导体层、第一栅导体、第二栅导体和氧化物半导体层。
氧化物半导体层可以包括以下中的至少一种：诸如氧化铟(In)、氧化锡(Sn)或氧化锌(Zn)的初级金属氧化物；诸如In-Zn基氧化物、Sn-Zn基氧化物、Al-Zn基氧化物、Zn-Mg基氧化物、Sn-Mg基氧化物、In-Mg基氧化物或In-Ga基氧化物的二元金属氧化物；诸如In-Ga-Zn基氧化物、In-Al-Zn基氧化物、In-Sn-Zn基氧化物、Sn-Ga-Zn基氧化物、Al-Ga-Zn基氧化物、Sn-Al-Zn基氧化物、In-Hf-Zn基氧化物、In-La-Zn基氧化物、In-Ce-Zn基氧化物、In-Pr-Zn基氧化物、In-Nd-Zn基氧化物、In-Sm-Zn基氧化物、In-Eu-Zn基氧化物、In-Gd-Zn基氧化物、In-Tb-Zn基氧化物、In-Dy-Zn基氧化物、In-Ho-Zn基氧化物、In-Er-Zn基氧化物、In-Tm-Zn基氧化物、In-Yb-Zn基氧化物或In-Lu-Zn基氧化物的三元金属氧化物；以及诸如In-Sn-Ga-Zn基氧化物、In-Hf-Ga-Zn基氧化物、In-Al-Ga-Zn基氧化物、In-Sn-Al-Zn基氧化物、In-Sn-Hf-Zn基氧化物或In-Hf-Al-Zn基氧化物的四元金属氧化物。例如，氧化物半导体层可以包括In-Ga-Zn基氧化物当中的铟-镓-锌氧化物(“IGZO”)。
第三晶体管T3的沟道3137、第一电极3136和第二电极3138以及第四晶体管T4的沟道4137、第一电极4136和第二电极4138可以彼此连接以一体地形成。第三晶体管T3的第一电极3136和第二电极3138可以分别被布置在第三晶体管T3的沟道3137的相对侧处。第四晶体管T4的第一电极4136和第二电极4138可以分别被布置在第四晶体管T4的沟道4137的相对侧处。第三晶体管T3的第二电极3138可以连接到第四晶体管T4的第二电极4138。在平面图中，第三晶体管T3的沟道3137可以与遮光层3155重叠(参见图3)。在平面图中，第四晶体管T4的沟道4137可以与遮光层4155重叠。
氧化物半导体层可以进一步包括上升压电极3138t。上升压电极3138t可以连接到第三晶体管T3的第二电极3138。上升压电极3138t可以与第三晶体管T3的第二电极3138一体地形成。换句话说，上升压电极3138t可以与第三晶体管T3的第二电极3138是单体。上升压电极3138t可以连接到第四晶体管T4的第二电极4138。上升压电极3138t可以与第四晶体管T4的第二电极4138一体地形成。上升压电极3138t可以与下升压电极151t重叠。升压电容器Cbt的电容可以由升压电容器Cbt的下升压电极151t和上升压电极3138t的重叠面积以及由在基板110的厚度方向上被布置在下升压电极151t与上升压电极3138t之间的第一层间绝缘层161的厚度(即，距离DTp)确定。
在根据实施例的显示装置中，升压电容器Cbt包括由第二栅导体制成的下升压电极151t和被包括在氧化物半导体层中的上升压电极3138t。在这种情况下，第一层间绝缘层161可以被布置在下升压电极151t与上升压电极3138t之间，并且在平面图中下升压电极151t和上升压电极3138t可以彼此重叠。
作为具有与根据实施例的显示装置的结构部分不同的结构的根据比较示例的显示装置，如图11中所示，可以考虑升压电容器Cbt的下升压电极151t’由第一栅导体而不是第二栅导体制成的情况。图11图示出根据比较示例的显示装置的截面图。在这种情况下，第二栅绝缘层142和第一层间绝缘层161可以被布置在下升压电极151t’与上升压电极3138t之间。在根据比较示例的显示装置中，由于比根据实施例的显示装置的绝缘层更多的绝缘层被布置在下升压电极151t’与上升压电极3138t之间，因此下升压电极151t’与上升压电极3138t之间的距离DTp’可以增加。也就是说，在比较示例中的距离DTp’比在实施例中的距离DTp长。因此，为了确保升压电容器Cbt的电容与实施例的电容相同，在比较示例中的下升压电极151t’和上升压电极3138t的重叠面积应该大于实施例的重叠面积。因此，在比较示例中每个像素的尺寸增加，并且然后根据比较示例的显示装置的分辨率与实施例的显示装置的分辨率相比可能减小。
在根据实施例的显示装置中，下升压电极151t与上升压电极3138t之间的距离DTp与根据比较示例的显示装置的距离相比可以进一步缩短。因此，在维持升压电容器Cbt的电容与比较示例的电容相同时，在实施例中的下升压电极151t和上升压电极3138t的重叠面积可以小于比较示例的重叠面积。因此，实施例中的每个像素的尺寸减小，并且然后根据实施例的显示装置的分辨率与比较示例的显示装置的分辨率相比可以增加。
第三栅绝缘层143可以被布置在包括第三晶体管T3的沟道3137、第一电极3136和第二电极3138以及第四晶体管T4的沟道4137、第一电极4136和第二电极4138的氧化物半导体层上。第三栅绝缘层143可以被布置在第一层间绝缘层161和氧化物半导体层的整个表面上。因此，第三栅绝缘层143可以覆盖第三晶体管T3的沟道3137、第一电极3136和第二电极3138以及第四晶体管T4的沟道4137、第一电极4136和第二电极4138的上表面和侧表面。然而，根据本发明的本实施例不限于此，并且第三栅绝缘层143可以不被布置在第一层间绝缘层161和氧化物半导体层的整个表面上。在另一实施例中，例如，在平面图中，第三栅绝缘层143可以与第三晶体管T3的沟道3137重叠，并且第三栅绝缘层143可以不与第三晶体管T3的第一电极3136和第二电极3138重叠。另外，在平面图中，第三栅绝缘层143可以与第四晶体管T4的沟道4137重叠，并且第三栅绝缘层143可以不与第四晶体管T4的第一电极4136和第二电极4138重叠。第三栅绝缘层143可以具有单层或多层结构。第三栅绝缘层143可以包括诸如氮化硅(SiNx)、氧化硅(SiOx)和氧氮化硅(SiOxNy)的无机绝缘材料。
第三栅绝缘层143可以限定第一开口2165和第二开口2166。在平面图中，第一开口2165可以与下第一扫描线151a重叠。在这种情况下，在平面图中，第一开口2165可以不与上第一扫描线151b重叠。第一开口2165可以进一步被限定在第一层间绝缘层161和第二栅绝缘层142中。第二开口2166可以与上第一扫描线151b重叠。在平面图中，第二开口2166可以与下第一扫描线151a重叠。第二开口2166可以进一步被限定在第一层间绝缘层161中。
包括第三晶体管T3的栅电极3151和第四晶体管T4的栅电极4151的第三栅导体可以位于第三栅绝缘层143上。图9一起图示出多晶半导体层、第一栅导体、第二栅导体、氧化物半导体层和第三栅导体。第三栅导体可以具有单层或多层结构。第三栅导体可以包括诸如钼(Mo)、铝(Al)、铜(Cu)和/或钛(Ti)的金属材料。
第三晶体管T3的栅电极3151可以与第三晶体管T3的沟道3137重叠。在平面图中，第三晶体管T3的栅电极3151可以与第三晶体管T3的遮光层3155重叠。
第四晶体管T4的栅电极4151可以与第四晶体管T4的沟道4137重叠。在平面图中，第四晶体管T4的栅电极4151可以与第四晶体管T4的遮光层4155重叠。
第三栅导体可以进一步包括上第二扫描线152b、上初始化控制线153b和第三连接电极2175。
如图9中所示，上第二扫描线152b和上初始化控制线153b可以基本在水平方向上延伸。上第二扫描线152b与下第二扫描线152a一起形成第二扫描线152。上第二扫描线152b可以连接到第三晶体管T3的栅电极3151。上第二扫描线152b可以与第三晶体管T3的栅电极3151一体地形成。上初始化控制线153b与下初始化控制线153a一起形成初始化控制线153。上初始化控制线153b可以连接到第四晶体管T4的栅电极4151。上初始化控制线153b可以与第四晶体管T4的栅电极4151一体地形成。
第三连接电极2175可以与下第一扫描线151a重叠(参见图4)。第三连接电极2175可以通过第一开口2165连接到下第一扫描线151a。在平面图中，第三连接电极2175可以与上第一扫描线151b重叠。第三连接电极2175可以通过第二开口2166连接到上第一扫描线151b。因此，下第一扫描线151a和上第一扫描线151b可以通过第三连接电极2175连接。相同的信号可以被施加到下第一扫描线151a和上第一扫描线151b。由于下第一扫描线151a和上第一扫描线151b通过第三连接电极2175连接，因此可以减小第一扫描线151的电阻。可以针对每个像素一个接一个地布置第三连接电极2175。然而，本发明不限于此，并且第三连接电极2175的位置可以不同地改变。在另一实施例中，例如，可以针对每两个像素或针对每四个像素一个接一个地布置第三连接电极2175。可替代地，在某些情况下，可以省略第三连接电极2175。
在形成包括第三晶体管T3的栅电极3151和第四晶体管T4的栅电极4151的第三栅导体之后，可以执行掺杂工艺。氧化物半导体层的被第三栅导体覆盖的部分不被掺杂，并且氧化物半导体层的不被第三栅导体覆盖的另一部分被掺杂，使得掺杂部分可以具有与导体相同的特性。在平面图中，第三晶体管T3的沟道3137可以被布置在栅电极3151下方以与栅电极3151重叠。第三晶体管T3的第一电极3136和第二电极3138可以不与栅电极3151重叠。第四晶体管T4的沟道4137可以被布置在栅电极4151下方以与栅电极4151重叠。在平面图中，第四晶体管T4的第一电极4136和第二电极4138可以不与栅电极4151重叠。上升压电极3138t可以不与第三栅导体重叠。可以用n型掺杂剂执行氧化物半导体层的掺杂工艺，并且包括氧化物半导体层的第三晶体管T3和第四晶体管T4可以具有n型晶体管特性。
第二层间绝缘层162可以被布置在包括第三晶体管T3的栅电极3151和第四晶体管T4的栅电极4151的第三栅导体上。第二层间绝缘层162可以具有单层或多层结构。第二层间绝缘层162可以包括诸如氮化硅(SiNx)、氧化硅(SiOx)和氧氮化硅(SiOxNy)的无机绝缘材料。第二层间绝缘层162可以限定第三开口1165、第四开口1166、第五开口3165和第六开口3166。
在平面图中，第三开口1165可以与驱动晶体管T1的栅电极1151的至少一部分重叠。第三开口1165可以进一步被限定在第三栅绝缘层143、第一层间绝缘层161和第二栅绝缘层142中。在平面图中，第三开口1165可以与第一存储电极1153的开口1152重叠。第三开口1165可以被布置在第一存储电极1153的开口1152内部。第四开口1166可以与升压电容器Cbt的至少一部分重叠。第四开口1166可以进一步被限定在第三栅绝缘层143中。
第五开口3165可以与驱动晶体管T1的第二电极1133的至少一部分重叠。第五开口3165可以进一步被限定在第三栅绝缘层143、第一层间绝缘层161、第二栅绝缘层142和第一栅绝缘层141中。第六开口3166可以与第三晶体管T3的第一电极3136的至少一部分重叠。第六开口3166可以进一步被限定在第三栅绝缘层143中。
包括第一连接电极1175和第二连接电极3175的第一数据导体可以位于第二层间绝缘层162上。图10一起图示出多晶半导体层、第一栅导体、第二栅导体、氧化物半导体层、第三栅导体和第一数据导体。第一数据导体可以具有单层或多层结构。第一数据导体可以包括铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、镍(Ni)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和/或铜(Cu)。
在平面图中，第一连接电极1175可以与驱动晶体管T1的栅电极1151重叠。第一连接电极1175可以通过第三开口1165和第一存储电极1153的开口1152连接到驱动晶体管T1的栅电极1151。第一连接电极1175可以与升压电容器Cbt重叠。第一连接电极1175可以通过第四开口1166连接到升压电容器Cbt的上升压电极3138t。因此，驱动晶体管T1的栅电极1151和升压电容器Cbt的上升压电极3138t可以通过第一连接电极1175连接。在这种情况下，驱动晶体管T1的栅电极1151可以通过第一连接电极1175连接到第三晶体管T3的第二电极3138和第四晶体管T4的第二电极4138。
第二连接电极3175可以与驱动晶体管T1的第二电极1133重叠。第二连接电极3175可以通过第五开口3165连接到驱动晶体管T1的第二电极1133。在平面图中，第二连接电极3175可以与第三晶体管T3的第一电极3136重叠。第二连接电极3175可以通过第六开口3166连接到第三晶体管T3的第一电极3136。因此，驱动晶体管T1的第二电极1133和第三晶体管T3的第一电极3136可以通过第二连接电极3175连接。
第一数据导体可以进一步包括第二初始化电压线128。如图10中所示，第二初始化电压线128可以基本在水平方向上延伸。
第三层间绝缘层180可以被布置在包括第一连接电极1175和第二连接电极3175的第一数据导体上。第三层间绝缘层180可以具有单层或多层结构。第三层间绝缘层180可以包括诸如通用聚合物(诸如聚(甲基丙烯酸甲酯)(“PMMA”)或聚苯乙烯(“PS”))、具有苯酚基团的聚合物衍生物、丙烯酸类聚合物、酰亚胺类聚合物、聚酰亚胺和硅氧烷类聚合物的有机绝缘材料。
包括数据线171和驱动电压线172的第二数据导体可以被布置在第三层间绝缘层180上。如图2中所示，数据线171和驱动电压线172可以基本在垂直方向上延伸。数据线171可以连接到第二晶体管T2。驱动电压线172可以连接到第五晶体管T5。另外，驱动电压线172可以连接到第一存储电极1153。
第二数据导体可以具有单层或多层结构。第二数据导体可以包括铝(Al)、铂(Pt)、钯(Pd)、银(Ag)、镁(Mg)、金(Au)、镍(Ni)、钕(Nd)、铱(Ir)、铬(Cr)、镍(Ni)、钙(Ca)、钼(Mo)、钛(Ti)、钨(W)和/或铜(Cu)。
尽管未示出，但是钝化层可以被布置在数据线171和驱动电压线172上方，并且发光二极管LED的阳极电极可以被布置在钝化层上方。钝化层可以包括诸如通用聚合物(诸如聚(甲基丙烯酸甲酯)(PMMA)或聚苯乙烯(PS))、具有苯酚基团的聚合物衍生物、丙烯酸类聚合物、酰亚胺类聚合物、聚酰亚胺和硅氧烷类聚合物的有机绝缘材料。发光二极管LED的阳极电极可以连接到第六晶体管T6以接收驱动晶体管T1的输出电流。隔断墙可以被布置在阳极电极上。开口可以被限定在隔断墙中，并且在平面图中隔断墙的开口可以与阳极电极重叠。发光元件层(未示出)可以被布置在隔断墙的开口中。发光二极管LED的阴极电极可以被布置在发光元件层上和隔断墙上。阳极电极、发光元件层和阴极电极形成发光二极管LED。
如上所描述，在根据实施例的显示装置中，驱动晶体管T1可以包括多晶半导体，并且第三晶体管T3和第四晶体管T4可以包括氧化物半导体。如上所描述，通过使第三晶体管T3和第四晶体管T4包含与驱动晶体管T1的半导体材料不同的半导体材料，可以更稳定地驱动它们，并且可以提高它们的可靠性。
在下文中，将参照图12和图13描述根据实施例的显示装置的像素。
由于根据图12和图13中所示的实施例的显示装置的许多部分与根据图1至图10中所示的实施例的显示装置的许多部分相同，因此将省略对其的重复描述。在本实施例中，下第一扫描线和上第一扫描线的连接结构与以上所描述的实施例的连接结构不同，并且下面将进一步描述。
图12图示出根据另一实施例的显示装置的像素的俯视图，并且图13图示出沿着图12的线XIII-XIII’截取的截面图。
如图12和图13中所示，根据实施例的显示装置包括连接到多条布线127、128、151、152、153、154、155、171和172的多个晶体管T1、T2、T3、T4、T5、T6和T7、存储电容器Cst、升压电容器Cbt以及发光二极管(未示出)。
在以上所描述的实施例中(参见图4)，分别形成用于将第三连接电极2175和下第一扫描线151a连接的开口以及用于将第三连接电极2175和上第一扫描线151b连接的开口。然而，在本实施例中，限定了用于将第三连接电极2175连接到下第一扫描线151a和上第一扫描线151b两者的单个开口2167。在平面图中，开口2167可以与第三连接电极2175、下第一扫描线151a和上第一扫描线151b重叠。开口2167可以被限定在第二栅绝缘层142、第一层间绝缘层161和第三栅绝缘层143中。下第一扫描线151a的上表面可以被开口2167暴露。另外，上第一扫描线151b的上表面和/或侧表面可以被开口2167暴露。第三连接电极2175可以填充开口2167。因此，第三连接电极2175可以连接到下第一扫描线151a的上表面，并且可以连接到上第一扫描线151b的上表面和/或侧表面。也就是说，下第一扫描线151a和上第一扫描线151b可以通过第三连接电极2175连接。
在下文中，将参照图14描述根据实施例的显示装置。
由于根据图14中所示的实施例的显示装置的许多部分与根据图1至图10中所示的实施例的显示装置的许多部分相同，因此将省略对其的重复描述。在本实施例中，第三连接电极在截面图中形成的位置与以上所描述的实施例的位置不同，并且下面将进一步描述。
图14图示出根据另一实施例的显示装置的截面图。
如图14中所示，下第一扫描线151a和上第一扫描线151b可以通过第三连接电极2175连接。
在先前的实施例(图4)中，第三连接电极2175由第三栅导体制成。在本实施例中，第三连接电极2175可以由第一数据导体制成。第三连接电极2175可以被布置在第二层间绝缘层162上。第二层间绝缘层162可以限定第一开口2165和第二开口2166。第一开口2165可以与下第一扫描线151a重叠。在这种情况下，在平面图中，第一开口2165可以不与上第一扫描线151b重叠。第一开口2165可以进一步被限定在第三栅绝缘层143、第一层间绝缘层161和第二栅绝缘层142中。第二开口2166可以与上第一扫描线151b重叠。在平面图中，第二开口2166可以与下第一扫描线151a重叠。第二开口2166可以进一步被限定在第三栅绝缘层143和第一层间绝缘层161中。第三连接电极2175可以通过第一开口2165连接到下第一扫描线151a。第三连接电极2175可以通过第二开口2166连接到上第一扫描线151b。因此，下第一扫描线151a和上第一扫描线151b可以通过第三连接电极2175连接。
在根据实施例的显示装置中，已经描述了第三连接电极2175由第三栅导体和第一数据导体制成的情况，但是本发明不限于此。在另一实施例中，例如，第三连接电极2175可以由第二数据导体制成。
在下文中，将参照图15描述根据实施例的显示装置。
由于根据图15中所示的实施例的显示装置的许多部分与根据图1至图10中所示的实施例的显示装置的许多部分相同，因此将省略对其的重复描述。在本实施例中，下第一扫描线和上第一扫描线的连接结构与以上所描述的实施例的连接结构不同，并且下面将进一步描述。
图15图示出根据又一实施例的显示装置的截面图。
如图15中所示，下第一扫描线151a和上第一扫描线151b可以彼此直接连接。
在先前的实施例中(参见图4、图13和图14)，下第一扫描线151a和上第一扫描线151b通过第三连接电极2175连接。然而，在本实施例中，下第一扫描线151a和上第一扫描线151b不是通过单独的导体连接，而是可以直接连接。
在平面图中，下第一扫描线151a和上第一扫描线151b可以至少部分地彼此重叠。第二栅绝缘层142可以被布置在下第一扫描线151a与上第一扫描线151b之间。第二栅绝缘层142可以限定开口2168。在平面图中，开口2168可以与下第一扫描线151a和上第一扫描线151b重叠。上第一扫描线151b可以通过开口2168连接到下第一扫描线151a。也就是说，上第一扫描线151b可以通过开口2168接触下第一扫描线151a。
在下文中，将参照图16和图17描述根据实施例的显示装置的像素。
由于根据图16中所示的实施例的显示装置的许多部分与根据图1至图10中所示的实施例的显示装置的许多部分相同，因此将省略对其的重复描述。在本实施例中，其中一些像素的下升压电极由第二栅导体制成并且其他一些像素的下升压电极由第一栅导体制成的特征与先前的实施例的特征不同，并且下面将进一步描述。
图16图示出根据又一实施例的显示装置的像素的俯视图，并且图17图示出沿着图16的线XVII-XVII’截取的截面图。
如图16和图17中所示，根据实施例的显示装置包括连接到多条布线127、128、151、152、153、154、155、171和172的多个晶体管T1、T2、T3、T4、T5、T6和T7、存储电容器Cst、升压电容器Cbt以及发光二极管(未示出)。
在先前的实施例中，上第一扫描线151b延伸以穿过所有像素，并且下升压电极151t连接到所有像素中的上第一扫描线151b。然而，在本实施例中，上第一扫描线151b可以仅被布置在一些像素处，并且上第一扫描线151b可以不被布置在其他像素处。在本实施例中，下升压电极可以包括第一下升压电极151t1和第二下升压电极151t2，并且上升压电极可以包括第一上升压电极3138t1和第二上升压电极3138t2。在布置有上第一扫描线151b的像素中，第一下升压电极151t1可以连接到上第一扫描线151b。在平面图中，上第一扫描线151b可以与下第一扫描线151a重叠。第二栅绝缘层142可以被布置在下第一扫描线151a与上第一扫描线151b之间。第二栅绝缘层142可以限定开口2169。开口2169可以与下第一扫描线151a和上第一扫描线151b重叠。上第一扫描线151b可以通过开口2169连接到下第一扫描线151a。
在本实施例中，除了上第一扫描线151b仅被布置在右像素中，并且不被布置在左像素中之外，左像素和右像素基本对称。在右像素中(参见图17)，第一下升压电极151t1连接到上第一扫描线151b，并且在左像素中，第二下升压电极151t2连接到下第一扫描线151a。在右像素中，第一下升压电极151t1从上第一扫描线151b延伸并且与上第一扫描线151b成一体，并且在左像素中，第二下升压电极151t2从下第一扫描线151a延伸并且与下第一扫描线151a成一体。也就是说，第二下升压电极151t2与下第一扫描线151a是单体。在右像素中，第一下升压电极151t1可以由第二栅导体制成，并且在左像素中，第二下升压电极151t2可以由第一栅导体制成。在右像素中，第一层间绝缘层161可以被布置在第一下升压电极151t1与第一上升压电极3138t1之间。在左像素中，第一层间绝缘层161和第二栅绝缘层142可以被布置在第二下升压电极151t2与第二上升压电极3138t2之间。因此，右像素中的在第一下升压电极151t1与第一上升压电极3138t1之间的距离DT1可以比左像素中的在第二下升压电极151t2与第二上升压电极3138t2之间的距离DT2短。因此，右像素的(由第一下升压电极151t1和第一上升压电极3138t1形成的)第一升压电容器Cbt1的电容可以与左像素的(由第二下升压电极151t2和第二上升压电极3138t2形成的)第二升压电容器Cbt2的电容不同。右像素的第一升压电容器Cbt1的电容可以大于左像素的第二升压电容器Cbt2的电容。
根据实施例的显示装置可以包括显示不同颜色的像素。例如，根据实施例的显示装置可以包括红色像素、绿色像素和蓝色像素。然而，这仅仅是示例，并且在另一实施例中，显示装置可以包括显示除红色、绿色和蓝色之外的颜色的像素。在图16中，右像素和左像素可以是显示不同颜色的像素。例如，右像素可以是红色像素，并且左像素可以是绿色像素或蓝色像素。各个像素可以具有不同的特性，并且因此，升压电容器Cbt的期望电容可以不同。因此，一些像素的升压电容器Cbt的电容可以设计成大的，并且其他一些像素的升压电容器Cbt的电容可以设计成小的。在这种情况下，当像素需要具有相对大的电容的升压电容器Cbt时，可以采用图16的右像素的第一升压电容器Cbt1的结构。另外，当像素需要具有相对小的电容的升压电容器Cbt时，可以采用图16的左像素的第二升压电容器Cbt2的结构。
可以不同地选择与左像素的第二升压电容器Cbt2具有相同结构的像素和与右像素的第一升压电容器Cbt1具有相同结构的像素的比率。例如，与左像素的第二升压电容器Cbt2具有相同结构的像素和与右像素的第一升压电容器Cbt1具有相同结构的像素的比率可以是1:1、1:2或2:1。
在下文中，将参照图18和图19描述根据实施例的显示装置的像素。
由于根据图18和图19中所示的实施例的显示装置的许多部分与根据图16和图17中所示的实施例的显示装置的许多部分相同，因此将省略对其的重复描述。本实施例与先前的实施例的不同之处在于下第一扫描线与上第一扫描线通过第三连接电极连接，并且下面将进一步描述。
图18图示出根据再一实施例的显示装置的像素的俯视图，并且图19图示出沿着图18的线XIX-XIX’截取的截面图。
如图18和图19中所示，根据实施例的显示装置包括连接到多条布线127、128、151、152、153、154、155、171和172的多个晶体管T1、T2、T3、T4、T5、T6和T7、存储电容器Cst、升压电容器Cbt以及发光二极管(未示出)。
在图17的先前的实施例中，上第一扫描线151b直接连接到下第一扫描线151a。然而，在本实施例中，上第一扫描线151b通过第三连接电极2175连接到下第一扫描线151a(参见图18)。在图17的先前的实施例中，上第一扫描线151b仅被布置在右像素中，并且不被布置在左像素中。然而，在本实施例中，上第一扫描线151b仅被布置在左像素中，并且不被布置在右像素中(参见图19)。
在右像素中，第一下升压电极151t1连接到下第一扫描线151a，并且在左像素中，第二下升压电极151t2连接到上第一扫描线151b。在右像素中，第一下升压电极151t1从下第一扫描线151a延伸并且与下第一扫描线151a成一体，并且在左像素中，第二下升压电极151t2从上第一扫描线151b延伸并且与上第一扫描线151b成一体。在右像素中，第一下升压电极151t1可以由第一栅导体制成，并且在左像素中，第二下升压电极151t2可以由第二栅导体制成。在右像素中，第一层间绝缘层161和第二栅绝缘层142可以被布置在第一下升压电极151t1与第一上升压电极3138t1之间。在左像素中，第一层间绝缘层161可以被布置在第二下升压电极151t2与第二上升压电极3138t2之间。因此，右像素中的在第一下升压电极151t1与第一上升压电极3138t1之间的距离DT1’可以比左像素中的在第二下升压电极151t2与第二上升压电极3138t2之间的距离DT2’长。因此，右像素的第一升压电容器Cbt1的电容可以与左像素的第二升压电容器Cbt2的电容不同。右像素的(由第一下升压电极151t1和第一上升压电极3138t1形成的)第一升压电容器Cbt1的电容可以小于左像素的(由第二下升压电极151t2和第二上升压电极3138t2形成的)第二升压电容器Cbt2的电容。
在下文中，将参照图20和图21描述根据实施例的显示装置的像素。
由于根据图20和图21中所示的实施例的显示装置的许多部分与根据图1至图10中所示的实施例的显示装置的许多部分相同，因此将省略对其的重复描述。本实施例与先前的实施例的不同之处在于下第一扫描线不与升压电容器重叠，并且下面将进一步描述。
图20图示出根据另一实施例的显示装置的像素的俯视图，并且图21图示出沿着图20的线XXI-XXI’截取的截面图。
如图20和图21中所示，根据实施例的显示装置包括连接到多条布线127、128、151、152、153、154、155、171和172的多个晶体管T1、T2、T3、T4、T5、T6和T7、存储电容器Cst、升压电容器Cbt以及发光二极管(未示出)。
在先前的实施例中，下第一扫描线151a与升压电容器Cbt重叠。然而，在本实施例中，在平面图中，下第一扫描线151a不与升压电容器Cbt重叠(参见图20)。
在本实施例中，被布置在左像素处的下第一扫描线151a和被布置在右像素处的下第一扫描线151a彼此分开。在左像素中，下第一扫描线151a仅被布置在左部分区域中，并且在右像素中，下第一扫描线151a仅被布置在右部分区域中。下第一扫描线151a不与下升压电极151t重叠。另外，下第一扫描线151a不与上升压电极3138t重叠。因此，下第一扫描线151a不与升压电容器Cbt重叠。在每个像素中，下第一扫描线151a和上第一扫描线151b通过第三连接电极2175连接。因此，被布置在左像素中的下第一扫描线151a和被布置在右像素中的下第一扫描线151a可以通过上第一扫描线151b电连接。
在下文中，将参照图22和图23描述根据实施例的显示装置的像素。
由于根据图22和图23中所示的实施例的显示装置的许多部分与根据图20和图21中所示的实施例的显示装置的许多部分相同，因此将省略对其的重复描述。在本实施例中，其中一些像素的下升压电极由第二栅导体制成并且其他一些像素的下升压电极由第一栅导体制成的特征与先前的实施例的特征不同，并且下面将进一步描述。
图22图示出根据又一实施例的显示装置的像素的俯视图，并且图23图示出沿着图22的线XXIII-XXIII’截取的截面图。
如图22和图23中所示，根据实施例的显示装置包括连接到多条布线127、128、151、152、153、154、155、171和172的多个晶体管T1、T2、T3、T4、T5、T6和T7、存储电容器Cst、升压电容器Cbt以及发光二极管(未示出)。
在图20和图21中的先前的实施例中，上第一扫描线151b延伸以穿过所有像素，并且在所有像素中下升压电极151t连接到上第一扫描线151b。然而，在本实施例中，上第一扫描线151b仅被布置在一些像素中，并且第二下升压电极151t2仅在布置有上第一扫描线151b的像素中直接连接到上第一扫描线151b。下第一扫描线151a和上第一扫描线151b可以通过第三连接电极2175连接。另外，下第一扫描线151a和上第一扫描线151b可以通过第四连接电极2176连接。第二栅绝缘层142、第一层间绝缘层161和第三栅绝缘层143可以被布置在下第一扫描线151a与第四连接电极2176之间。开口1161可以被限定在第二栅绝缘层142、第一层间绝缘层161和第三栅绝缘层143中。第四连接电极2176可以通过开口1161连接到下第一扫描线151a。第一层间绝缘层161和第三栅绝缘层143可以被布置在上第一扫描线151b与第四连接电极2176之间。开口1162可以被限定在第一层间绝缘层161和第三栅绝缘层143中。第四连接电极2176可以通过开口1162连接到上第一扫描线151b。
在本实施例中，除了以下几点，左像素和右像素基本对称。上第一扫描线151b仅被布置在左像素中，并且不被布置在右像素中。另外，下第一扫描线151a可以直接连接到右像素中的升压电容器Cbt1，并且在平面图中可以不与左像素中的升压电容器Cbt2重叠。在右像素中，第一下升压电极151t1连接到下第一扫描线151a，并且在左像素中，第二下升压电极151t2连接到上第一扫描线151b。在右像素中，第一下升压电极151t1从下第一扫描线151a延伸并且与下第一扫描线151a成一体，并且在左像素中，第二下升压电极151t2从上第一扫描线151b延伸并且与上第一扫描线151b成一体。在右像素中，第一下升压电极151t1可以由第一栅导体制成，并且在左像素中，第二下升压电极151t2可以由第二栅导体制成。在右像素中，第一层间绝缘层161和第二栅绝缘层142可以被布置在第一下升压电极151t1与第一上升压电极3138t1之间。在左像素中，第一层间绝缘层161可以被布置在第二下升压电极151t2与第二上升压电极3138t2之间。因此，右像素中的在第一下升压电极151t1与第一上升压电极3138t1之间的距离DT1”可以比左像素中的在第二下升压电极151t2与第二上升压电极3138t2之间的距离DT2”长。因此，右像素的第一升压电容器Cbt1的电容可以与左像素的第二升压电容器Cbt2的电容不同。右像素的第一升压电容器Cbt1的电容可以小于左像素的第二升压电容器Cbt2的电容。
尽管已经结合当前被认为是实用的示例性实施例描述了本公开，但是应当理解，本发明不限于所公开的实施例，而是相反地，本公开旨在覆盖被包括在所附权利要求的精神和范围内的各种修改和等同布置。
<附图标记>
110：基板 141：第一栅绝缘层
142：第二栅绝缘层 143：第三栅绝缘层
151：第一扫描线 151a：下第一扫描线
151b：上第一扫描线 151t：下升压电极
151t1：第一下升压电极
151t2：第二下升压电极
152b：上第二扫描线 161：第一层间绝缘层
162：第二层间绝缘层 171：数据线
180：第三层间绝缘层
1131：驱动晶体管的第一电极
1132：驱动晶体管的沟道
1133：驱动晶体管的第二电极
1151：驱动晶体管的栅电极
1153：第一存储电极
1175：第一连接电极
2175：第三连接电极 2176：第四连接电极
3136：第三晶体管的第一电极
3137：第三晶体管的沟道
3138：第三晶体管的第二电极
3138t：上升压电极
3138t1：第一上升压电极
3138t2：第二上升压电极
3151：第三晶体管的栅电极
3175：第二连接电极

Claims (20)

1.一种显示装置，包括：
基板；
多晶半导体层，包括被布置在所述基板上的驱动晶体管的第一电极、沟道和第二电极；
第一栅绝缘层，被布置在所述多晶半导体层上；
所述驱动晶体管的栅电极，被布置在所述第一栅绝缘层上并且在平面图中与所述驱动晶体管的所述沟道重叠；
下第一扫描线，被布置在所述第一栅绝缘层上；
第二栅绝缘层，被布置在所述驱动晶体管的所述栅电极上以及所述下第一扫描线上；
第一下升压电极，被布置在所述第二栅绝缘层上；
第一层间绝缘层，被布置在所述第一下升压电极上；
氧化物半导体层，被布置在所述第一层间绝缘层上并且包括在所述平面图中与所述第一下升压电极重叠的第一上升压电极；以及
第一连接电极，将所述驱动晶体管的所述栅电极和所述第一上升压电极连接。
2.根据权利要求1所述的显示装置，进一步包括：
存储电容器的第一存储电极，被布置在所述第二栅绝缘层上并且在所述平面图中与所述驱动晶体管的所述栅电极重叠，
其中，所述第一存储电极与所述第一下升压电极布置在同一层中。
3.根据权利要求1所述的显示装置，进一步包括：
第三栅绝缘层，被布置在所述氧化物半导体层上，以及
第三晶体管的栅电极，被布置在所述第三栅绝缘层上，
其中，所述氧化物半导体层进一步包括被布置在所述第一层间绝缘层上的第三晶体管的第一电极、沟道和第二电极；
在所述平面图中，所述第三晶体管的所述栅电极与所述第三晶体管的所述沟道重叠；
所述第三晶体管的所述第一电极连接到所述驱动晶体管的所述第二电极；并且
所述第三晶体管的所述第二电极连接到所述第一上升压电极。
4.根据权利要求3所述的显示装置，进一步包括：
第二连接电极，将所述第三晶体管的所述第一电极和所述驱动晶体管的所述第二电极连接，
其中，所述第三晶体管的所述第二电极与所述第一上升压电极是单体。
5.根据权利要求1所述的显示装置，进一步包括：
上第一扫描线，被布置在所述第二栅绝缘层上，
其中，所述第一下升压电极从所述上第一扫描线延伸并且与所述上第一扫描线是单体，并且
第一扫描信号共同被施加到所述下第一扫描线和所述上第一扫描线。
6.根据权利要求5所述的显示装置，其中，
在所述平面图中，所述上第一扫描线与所述下第一扫描线重叠，并且所述上第一扫描线连接到所述下第一扫描线。
7.根据权利要求5所述的显示装置，进一步包括：
第三连接电极，将所述上第一扫描线和所述下第一扫描线连接。
8.根据权利要求7所述的显示装置，
其中，所述氧化物半导体层进一步包括被布置在所述第一层间绝缘层上的第三晶体管的第一电极、沟道和第二电极；
所述显示装置进一步包括：
第三栅绝缘层，被布置在所述第三晶体管的所述第一电极、所述沟道和所述第二电极上；以及
所述第三晶体管的栅电极，被布置在所述第三栅绝缘层上并且在所述平面图中与所述第三晶体管的所述沟道重叠，
其中，所述第三连接电极与所述第三晶体管的所述栅电极布置在同一层中。
9.根据权利要求8所述的显示装置，其中，
所述第三栅绝缘层限定与所述下第一扫描线重叠的第一开口以及与所述上第一扫描线重叠的第二开口；
所述第三连接电极通过所述第一开口连接到所述下第一扫描线；并且
所述第三连接电极通过所述第二开口连接到所述上第一扫描线。
10.根据权利要求8所述的显示装置，其中，
所述第三栅绝缘层限定与所述下第一扫描线和所述上第一扫描线重叠的开口；
所述第三连接电极通过所述开口连接到所述下第一扫描线的上表面；并且
所述第三连接电极通过所述开口连接到所述上第一扫描线的上表面和/或侧表面。
11.根据权利要求7所述的显示装置，进一步包括：
第三栅绝缘层和第二层间绝缘层，被布置在所述第一层间绝缘层上，
其中，所述第一连接电极和所述第三连接电极被布置在所述第二层间绝缘层上。
12.根据权利要求5所述的显示装置，其中，
所述上第一扫描线直接连接到所述下第一扫描线。
13.根据权利要求5所述的显示装置，其中，
所述下第一扫描线不与所述第一下升压电极和所述第一上升压电极重叠。
14.根据权利要求1至13中任一项所述的显示装置，其中，
所述显示装置包括多个像素，所述多个像素包括第一像素和第二像素；
所述第一像素包括所述基板、所述驱动晶体管的所述第一电极、所述沟道和所述第二电极、所述第一栅绝缘层、所述驱动晶体管的所述栅电极、所述下第一扫描线、所述第二栅绝缘层、所述第一下升压电极、所述第一层间绝缘层以及所述第一上升压电极；并且
所述第二像素包括：
所述基板、另一驱动晶体管的第一电极、沟道和第二电极、所述第一栅绝缘层、所述另一驱动晶体管的栅电极、所述下第一扫描线、所述第二栅绝缘层、所述第一层间绝缘层，
第二下升压电极，被布置在所述第一栅绝缘层与所述第二栅绝缘层之间并且连接到所述下第一扫描线，以及
第二上升压电极，被布置在所述第一层间绝缘层上，与所述第二下升压电极重叠，并且包括氧化物半导体。
15.根据权利要求14所述的显示装置，其中，
所述第一像素和所述第二像素显示不同的颜色。
16.根据权利要求14所述的显示装置，其中，
所述第二下升压电极从所述下第一扫描线延伸并且与所述下第一扫描线是单体。
17.根据权利要求14所述的显示装置，其中，
所述第一下升压电极和所述第一上升压电极形成第一升压电容器，
所述第二下升压电极和所述第二上升压电极形成第二升压电容器，并且
所述第一升压电容器的电容与所述第二升压电容器的电容不同。
18.根据权利要求17所述的显示装置，其中，
所述第一升压电容器的所述电容大于所述第二升压电容器的所述电容。
19.根据权利要求14所述的显示装置，进一步包括：
上第一扫描线，被布置在所述第二栅绝缘层上并且连接到所述下第一扫描线，
其中，所述下第一扫描线被布置在所述第一像素和所述第二像素两者中，并且
所述上第一扫描线被布置在所述第一像素中，并且不被布置在所述第二像素中。
20.根据权利要求14所述的显示装置，进一步包括：
上第一扫描线，被布置在所述第二栅绝缘层上并且连接到所述下第一扫描线，
其中，在所述平面图中，所述上第一扫描线不与所述第二下升压电极和所述第二上升压电极重叠，并且
在所述平面图中，所述下第一扫描线不与所述第一下升压电极和所述第一上升压电极重叠。
CN202111054453.9A 2020-09-09 2021-09-09 显示装置 Pending CN114242751A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0115380 2020-09-09
KR1020200115380A KR20220033638A (ko) 2020-09-09 2020-09-09 표시 장치

Publications (1)

Publication Number Publication Date
CN114242751A true CN114242751A (zh) 2022-03-25

Family

ID=80470977

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111054453.9A Pending CN114242751A (zh) 2020-09-09 2021-09-09 显示装置

Country Status (3)

Country Link
US (1) US11683958B2 (zh)
KR (1) KR20220033638A (zh)
CN (1) CN114242751A (zh)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100560796B1 (ko) 2004-06-24 2006-03-13 삼성에스디아이 주식회사 유기 박막트랜지스터 및 그의 제조방법
KR101400284B1 (ko) 2007-04-16 2014-05-30 삼성전자주식회사 폴딩형 멀티 디스플레이 장치
JP6091905B2 (ja) * 2012-01-26 2017-03-08 株式会社半導体エネルギー研究所 半導体装置
KR20140127048A (ko) 2013-04-24 2014-11-03 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20200052782A (ko) 2018-11-07 2020-05-15 엘지디스플레이 주식회사 표시 장치
KR20210142055A (ko) 2020-05-15 2021-11-24 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
KR20220033638A (ko) 2022-03-17
US11683958B2 (en) 2023-06-20
US20220077263A1 (en) 2022-03-10

Similar Documents

Publication Publication Date Title
US11776973B2 (en) Method of manufacturing display device
US20200058701A1 (en) Light emitting device and display device including the same
US11908845B2 (en) Display device
US11900890B2 (en) Display device and driving method thereof
US11800748B2 (en) Display device
US20230419886A1 (en) Display device
US20240172510A1 (en) Display device
US20210359167A1 (en) Pixel and display device including the same
KR20210107961A (ko) 표시 패널
CN114242751A (zh) 显示装置
US20220102584A1 (en) Display device and manufacturing method thereof
US20220149080A1 (en) Display device
EP4160684A1 (en) Display device
JP4379285B2 (ja) ディスプレイパネル
US11894414B2 (en) Display device
US11881474B2 (en) Display device
US20230282653A1 (en) Display device
US20240071311A1 (en) Display device
US20230200158A1 (en) Display device
KR20240053119A (ko) 표시 장치
KR20230117013A (ko) 표시 장치
CN113130566A (zh) 有机发光二极管显示装置
KR20240022052A (ko) 표시 장치
KR20240040176A (ko) 표시 장치 및 그 제조 방법
CN115117129A (zh) 显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination