CN114242743A - Cmos图像传感器的制造方法 - Google Patents
Cmos图像传感器的制造方法 Download PDFInfo
- Publication number
- CN114242743A CN114242743A CN202111541260.6A CN202111541260A CN114242743A CN 114242743 A CN114242743 A CN 114242743A CN 202111541260 A CN202111541260 A CN 202111541260A CN 114242743 A CN114242743 A CN 114242743A
- Authority
- CN
- China
- Prior art keywords
- layer
- image sensor
- metal interconnection
- cmos image
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 33
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 239000010410 layer Substances 0.000 claims abstract description 166
- 239000002184 metal Substances 0.000 claims abstract description 92
- 239000011229 interlayer Substances 0.000 claims abstract description 57
- 239000000758 substrate Substances 0.000 claims abstract description 46
- 239000004065 semiconductor Substances 0.000 claims abstract description 42
- 238000005530 etching Methods 0.000 claims abstract description 24
- 239000011241 protective layer Substances 0.000 claims abstract description 12
- 238000000151 deposition Methods 0.000 claims abstract description 4
- 230000002093 peripheral effect Effects 0.000 claims description 18
- 238000005137 deposition process Methods 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 230000009286 beneficial effect Effects 0.000 claims description 3
- 238000001312 dry etching Methods 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 2
- 238000001259 photo etching Methods 0.000 claims description 2
- 230000002411 adverse Effects 0.000 abstract description 5
- 230000000694 effects Effects 0.000 abstract description 2
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000012546 transfer Methods 0.000 description 7
- 230000000717 retained effect Effects 0.000 description 3
- 238000011161 development Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14687—Wafer level processing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14685—Process for coatings or optical elements
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
本发明公开了一种CMOS图像传感器的制造方法，包括：步骤一、提供半导体衬底，在像素区的所述半导体衬底上形成有多层金属互联层，在各层金属互联层之间间隔有层间膜；在像素区的顶层金属互联层的表面上形成顶层层间膜；步骤二、定义出顶部沟槽的形成区域；步骤三、以像素区的顶层金属互联层的顶部表面为停止层，对像素区的顶层层间膜进行刻蚀形成顶部沟槽；步骤四、沉积形成第一盖帽层，第一盖帽层至少覆盖在顶部沟槽的底部表面上并作为像素区的保护层。本发明能提高像素区的顶部沟槽的刻蚀均匀性，从而能防止对形成于顶部沟槽中的彩色滤光片和微透镜的工艺产生不利影响，并从而提高器件性能。
Description
技术领域
本发明涉及一种半导体集成电路制造方法，特别是涉及一种CMOS图像传感器(CMOS Image Sensor，CIS)的制造方法。
背景技术
随着半导体产业的不断发展，集成电路制造工艺正如摩尔定律(大约每18个月芯片上集成元件的数量就翻一番)器件密度不断提高，性能持续提升，计算机、通信以及消费电子的普及，极大地提高经济生产力和生活质量，其中CMOS图像传感器芯片应用非常广泛，市场需求极大，随之而来，CIS产品性能要求也越高。现有CMOS图像传感器由像素(Pixel)单元电路和CMOS电路构成，像素(Pixel)单元电路位于像素区(Pixel area)、CMOS电路为逻辑电路位于逻辑区(Logic area)，逻辑区为外围电路区(Peripheral area)。相对于CCD图像传感器，CMOS图像传感器因为采用CMOS标准制作工艺，因此具有更好的可集成度，可以与其他数模运算和控制电路集成在同一块芯片上，更适应未来的发展。
根据现有CMOS图像传感器的像素单元电路所含晶体管数目，其主要分为3T型结构和4T型结构。
如图1所示，是现有3T型CMOS图像传感器的像素单元电路的等效电路示意图；现有3T型CMOS图像传感器的像素单元电路包括光电二极管D1和CMOS像素读出电路。所述CMOS像素读出电路为3T型像素电路，包括复位管M1、放大管M2、选择管M3，三者都为NMOS管。
所述光电二极管D1的N型区和所述复位管M1的源极相连。
所述复位管M1的栅极接复位信号Reset，所述复位信号Reset为一电位脉冲，当所述复位信号Reset为高电平时，所述复位管M1导通并将所述光电二极管D1的电子吸收到读出电路的电源Vdd中实现复位。当光照射的时候所述光电二极管D1产生光生电子，电位升高，经过放大电路将电信号传出。所述选择管M3的栅极接行选择信号Rs，用于选择将放大后的电信号输出即输出信号Vout。
如图2所示，是现有4T型CMOS图像传感器的像素单元电路的等效电路示意图；和图1所示结构的区别之处为，图2所示结构中多了一个转移晶体管或称为传输管M4，所述转移晶体管M4的源区为连接所述光电二极管D1的N型区，所述转移晶体管M4的漏区为浮空有源区(Floating Diffusion，FD)，所述转移晶体管M4的栅极连接传输控制信号Tx。所述光电二极管D1产生光生电子后，通过所述转移晶体管M4转移到浮空有源区中，然后通过浮空有源区连接到放大管M2的栅极实现信号的放大。
图1和图2所示的CMOS图像传感器的像素单元电路能和逻辑电路一起采用CMOS工艺进行制造，如图3所示，是现有CMOS图像传感器的制造方法各步骤中的器件结构示意图；现有CMOS图像传感器的制造方法包括：
步骤一、提供半导体衬底101，在所述半导体衬底101中形成有CMOS图像传感器的像素区结构，在所述像素区的所述半导体衬底101上形成有多层金属互联层，在各层所述金属互联层之间间隔有层间膜(ILD)；在所述像素区的顶层金属互联层1052的表面上形成顶层层间膜。图3中，所述半导体衬底101的像素区结构包括多个像素单元电路102。所述像素单元电路102能采用图1所示的3T型结构，此时会在所述半导体衬底101中形成图1中所示的光电二极管D1、复位管M1、放大管M2和选择管M3，图3中标记103对应的区域为所述光电二极管D1的形成区域。也能为：所述像素单元电路102采用图4所示的4T型结构，此时会在所述半导体衬底101中形成图3中所示的光电二极管D1、复位管M1、放大管M2、选择管M3和传输管M4。
在所述半导体衬底101上还形成有外围电路区结构，所述外围电路区位于所述像素区的周侧。
在所述外围电路区和所述像素区之间还具有遮光(OB)区。
所述遮光区在所述半导体衬底101中的结构和所述半导体衬底101中的所述像素区结构相同，所述遮光区的金属互联层的层数和所述像素区的金属互联层的层数相同；在所述遮光区的顶层层间膜中还形成有遮光层1053a。通常，所述遮光层1053a采用金属层组成。由图3所示可知，所述遮光区也设置有所述像素单元电路102，但是由于所述遮光区中设置了所述遮光层1053a之后，所述遮光区的所述像素单元电路102不会感光，故能测试所述图像传感器在未感光时的性能。
所述外部电路区的金属互联层的层数大于所述像素区的金属互联层的层数。
图3中，在所述像素区的金属互联层的层数为2层，所述像素区的顶层金属互联层1052为第二层金属互联层即M2层。
所述外围电路区的金属互联层的层数为3层。
图3中，第一层金属互联层采用1051标记，第二层金属互联层采用1052标记，第三层金属互联层采用1053标记。所述第一层金属互联层1051底部的层间膜为金属前层间膜(PMD)并采用1031标记，所述第一层金属互联层1051和所述第二层金属互联层1052之间的层间膜采用1032标记，所述第二层金属互联层1052和所述第三层金属互联层1053之间的层间膜采用1033标记，所述第三层金属互联层1053顶部的层间膜采用1034标记。
所述第一层金属互联层1051和底部的所述半导体衬底101上的掺杂区之间通过接触孔104连接。所述第一层金属互联层1051和所述第二层金属互联层1052之间通过通孔1061连接，所述第二层金属互联层1052和所述第三层金属互联层1053之间通过通孔1062连接。
由图3所示可知，所述像素区的顶层层间膜包括了层间膜1033和1034两层。
通常，位于所述像素区的顶层金属互联层1052的表面上的顶层层间膜的厚度为
以上。
步骤二、采用光刻工艺定义出顶部沟槽107的形成区域，所述顶部沟槽107的形成区域位于所述像素区的顶部并为用于形成彩色滤光片(CF)或微透镜(ML)的区域。
步骤三、对所述像素区的顶层层间膜进行刻蚀形成所述顶部沟槽107。所述顶部沟槽107底部需要保留部分厚度的所述像素区的顶层层间膜并作为所述像素区的保护层108。
通常，形成所述顶部沟槽107的刻蚀工艺采用干法刻蚀。
由于顶部沟槽107的深度即所需要穿过的顶部层间膜的厚度较厚，这使得在同一晶圆(wafer)即半导体衬底101的面内会出现刻蚀差异，所以顶部沟槽107的刻蚀均匀性会较差，在不同区域顶部沟槽107的深度以及所保留的顶部层间膜即保护层108的厚度d101会有波动。通常，所述保护层108的厚度d101要求为
左右；但是由于刻蚀波动，最后在晶圆的中间区域和边缘区域的所述保护层108的厚度d101会相差
左右。
由于顶部沟槽107的保护层108的顶部会用于形成彩色滤光片和微透镜，而彩色滤光片和微透镜的工艺对顶部沟槽107底部保留的顶部层间膜的厚度比较敏感，故会对彩色滤光片和微透镜的工艺产生不利影响，例如，在彩色滤光片的工艺中容易晶圆的边缘区域产生光短路。
发明内容
本发明所要解决的技术问题是提供一种CMOS图像传感器的制造方法，能提高像素区的顶部沟槽的刻蚀均匀性，从而能防止对形成于顶部沟槽中的彩色滤光片和微透镜的工艺产生不利影响，并从而提高器件性能。
为解决上述技术问题，本发明提供的CMOS图像传感器的制造方法包括：
步骤一、提供半导体衬底，在所述半导体衬底中形成有CMOS图像传感器的像素区结构，在所述像素区的所述半导体衬底上形成有多层金属互联层，在各层所述金属互联层之间间隔有层间膜；在所述像素区的顶层金属互联层的表面上形成顶层层间膜。
步骤二、定义出顶部沟槽的形成区域，所述顶部沟槽的形成区域位于所述像素区的顶部并为用于形成彩色滤光片或微透镜的区域。
步骤三、以所述像素区的顶层金属互联层的顶部表面为停止层，对所述像素区的顶层层间膜进行刻蚀形成所述顶部沟槽，通过以所述像素区的顶层金属互联层的顶部表面为停止层来保证所述顶部沟槽具有平坦的底部表面。
步骤四、沉积形成第一盖帽层，所述第一盖帽层至少覆盖在所述顶部沟槽的底部表面上并作为所述像素区的保护层，沉积工艺使所述第一盖帽层的厚度均匀以及所述顶部沟槽的平坦的底部表面使所述第一盖帽层的顶部表面平坦，以有利于所述彩色滤光片或所述微透镜的形成。
进一步的改进是，在所述半导体衬底包括硅衬底，SOI衬底。
进一步的改进是，步骤一中，在所述半导体衬底上还形成有外围电路区结构，所述外围电路区位于所述像素区的周侧。
进一步的改进是，在所述外围电路区和所述像素区之间还具有遮光区。
进一步的改进是，所述遮光区在所述半导体衬底中的结构和所述半导体衬底中的所述像素区结构相同，所述遮光区的金属互联层的层数和所述像素区的金属互联层的层数相同；在所述遮光区的顶层层间膜中还形成有遮光层。
进一步的改进是，所述遮光层采用金属层组成。
进一步的改进是，所述外部电路区的金属互联层的层数大于所述像素区的金属互联层的层数。
进一步的改进是，在所述像素区的金属互联层的层数为2层，所述像素区的顶层金属互联层为第二层金属互联层。
进一步的改进是，步骤二中，采用光刻工艺定义出所述顶部沟槽的形成区域。
进一步的改进是，步骤三中，形成所述顶部沟槽的刻蚀工艺采用干法刻蚀。
进一步的改进是，步骤四中，所述第一盖帽层还覆盖在所述顶部沟槽的侧面以及所述顶部沟槽外的所述顶层层间膜的表面。
进一步的改进是，步骤四完成后还包括：
在所述顶部沟槽中依次形成所述彩色滤光片和所述微透镜。
进一步的改进是，位于所述像素区的顶层金属互联层的表面上的顶层层间膜的厚度为
以上。
进一步的改进是，所述第一盖帽层的厚度为
。
进一步的改进是，所述第一盖帽层的材料包括氧化层。
由于像素区的顶部沟槽需要穿过很厚的顶部层间膜，现有方法中通常是直接对顶部层间膜进行刻蚀并在得到顶部沟槽的同时在顶部沟槽底部保留像素区的保护层，由于顶部沟槽的深度即所需要穿过的顶部层间膜的厚度较厚，这使得在同一晶圆即半导体衬底的面内会出现刻蚀差异，所以顶部沟槽的刻蚀均匀性会较差，在不同区域的顶部沟槽的深度以及所保留的顶部层间膜的厚度会有波动，而彩色滤光片和微透镜的工艺对顶部沟槽底部保留的顶部层间膜的厚度比较敏感，故会对彩色滤光片和微透镜的工艺产生不利影响。
和现有方法不同，本发明在刻蚀顶部沟槽时，并不需要保留部分后的顶部层间膜作为像素区的保护层，而是直接以及像素区的顶层金属互联层的顶部表面作为刻蚀停止层，这样，尽管不同区域的刻蚀速率会有一定的差异，但是都会停止在像素区的顶层金属互联层的顶部表面上，故最后形成的顶部沟槽的底部表面为平坦结构；之后，再通过沉积工艺在顶部沟槽的底部表面上形成第一盖帽层，沉积工艺容易控制第一盖帽层的厚度；同时，由于的顶部沟槽的底部表面平坦以及第一盖帽层的厚度均匀，故第一盖帽层的顶部表面也会很平坦，这能防止彩色滤光片和所述微透镜的形成工艺产生波动，从而会有利于所述彩色滤光片和所述微透镜的形成，最后提升器件的性能。
附图说明
下面结合附图和具体实施方式对本发明作进一步详细的说明：
图1是现有3T型CMOS图像传感器的像素单元电路的等效电路示意图；
图2是现有4T型CMOS图像传感器的像素单元电路的等效电路示意图；
图3是现有CMOS图像传感器的制造方法形成像素区的顶层沟槽之后的器件结构示意图；
图4是本发明实施例CMOS图像传感器的制造方法的流程图；
图5A-图5C是本发明实施例CMOS图像传感器的制造方法各步骤中的器件结构示意图。
具体实施方式
如图4所示，是本发明实施例CMOS图像传感器的制造方法的流程图；如图5A至图5C所示，是本发明实施例CMOS图像传感器的制造方法各步骤中的器件结构示意图；本发明实施例CMOS图像传感器的制造方法包括：
步骤一、如图5A所示，提供半导体衬底201，在所述半导体衬底201中形成有CMOS图像传感器的像素区结构，在所述像素区的所述半导体衬底201上形成有多层金属互联层，在各层所述金属互联层之间间隔有层间膜；在所述像素区的顶层金属互联层2052的表面上形成顶层层间膜。图5A中，所述半导体衬底201的像素区结构包括多个像素单元电路202。在一些实施例中，所述像素单元电路202采用图1所示的3T型结构，此时会在所述半导体衬底201中形成图1中所示的光电二极管D1、复位管M1、放大管M2和选择管M3，图5A中标记203对应的区域为所述光电二极管D1的形成区域。在另一些实施例中，所述像素单元电路202采用图4所示的4T型结构，此时会在所述半导体衬底201中形成图3中所示的光电二极管D1、复位管M1、放大管M2、选择管M3和传输管M4。在其他实施例中，所述像素单元电路202也能采用其他类型结构。
本发明实施例中，在所述半导体衬底201包括硅衬底，SOI衬底。
在所述半导体衬底201上还形成有外围电路区结构，所述外围电路区位于所述像素区的周侧。
在所述外围电路区和所述像素区之间还具有遮光区。
所述遮光区在所述半导体衬底201中的结构和所述半导体衬底201中的所述像素区结构相同，所述遮光区的金属互联层的层数和所述像素区的金属互联层的层数相同；在所述遮光区的顶层层间膜中还形成有遮光层2053a。较佳为，所述遮光层2053a采用金属层组成。由图5A所示可知，所述遮光区也设置有所述像素单元电路202，但是由于所述遮光区中设置了所述遮光层2053a之后，所述遮光区的所述像素单元电路202不会感光，故能测试所述图像传感器在未感光时的性能。
所述外部电路区的金属互联层的层数大于所述像素区的金属互联层的层数。
图5A中，在所述像素区的金属互联层的层数为2层，所述像素区的顶层金属互联层2052为第二层金属互联层即M2层。
所述外围电路区的金属互联层的层数为3层。
图5A中，第一层金属互联层采用2051标记，第二层金属互联层采用2052标记，第三层金属互联层采用2053标记。所述第一层金属互联层2051底部的层间膜采用2031标记，所述第一层金属互联层2051和所述第二层金属互联层2052之间的层间膜采用2032标记，所述第二层金属互联层2052和所述第三层金属互联层2053之间的层间膜采用2033标记，所述第三层金属互联层2053顶部的层间膜采用2034标记。
所述第一层金属互联层2051和底部的所述半导体衬底201上的掺杂区之间通过接触孔204连接。所述第一层金属互联层2051和所述第二层金属互联层2052之间通过通孔2061连接，所述第二层金属互联层2052和所述第三层金属互联层2053之间通过通孔2062连接。
由图5A所示可知，所述像素区的顶层层间膜包括了层间膜2033和2034两层。
在一些实施例中，位于所述像素区的顶层金属互联层2052的表面上的顶层层间膜的厚度为
以上。
步骤二、如图5B所示，定义出顶部沟槽207的形成区域，所述顶部沟槽207的形成区域位于所述像素区的顶部并为用于形成彩色滤光片或微透镜的区域。
本发明实施例中，采用光刻工艺定义出所述顶部沟槽207的形成区域。
步骤三、如图5B所示，以所述像素区的顶层金属互联层2052的顶部表面为停止层，对所述像素区的顶层层间膜进行刻蚀形成所述顶部沟槽207，通过以所述像素区的顶层金属互联层2052的顶部表面为停止层来保证所述顶部沟槽207具有平坦的底部表面。
本发明实施例中，形成所述顶部沟槽207的刻蚀工艺采用干法刻蚀。
步骤四、如图5C所示，沉积形成第一盖帽层2058，所述第一盖帽层2058至少覆盖在所述顶部沟槽207的底部表面上并作为所述像素区的保护层，沉积工艺使所述第一盖帽层2058的厚度均匀以及所述顶部沟槽207的平坦的底部表面使所述第一盖帽层2058的顶部表面平坦，以有利于所述彩色滤光片或所述微透镜的形成。
本发明实施例中，所述第一盖帽层2058还覆盖在所述顶部沟槽207的侧面以及所述顶部沟槽207外的所述顶层层间膜的表面。
在一些实施例中，所述第一盖帽层2058的厚度为
。
所述第一盖帽层2058的材料采用氧化层。
在一些实施例中，步骤四完成后还包括：
在所述顶部沟槽207中依次形成所述彩色滤光片和所述微透镜。
由于像素区的顶部沟槽207需要穿过很厚的顶部层间膜，现有方法中通常是直接对顶部层间膜进行刻蚀并在得到顶部沟槽207的同时在顶部沟槽207底部保留像素区的保护层，由于顶部沟槽207的深度即所需要穿过的顶部层间膜的厚度较厚，这使得在同一晶圆即半导体衬底201的面内会出现刻蚀差异，所以顶部沟槽207的刻蚀均匀性会较差，在不同区域如晶圆的中间区域和边缘区域的顶部沟槽207的深度以及所保留的顶部层间膜的厚度会有波动，而彩色滤光片和微透镜的工艺对顶部沟槽207底部保留的顶部层间膜的厚度比较敏感，故会对彩色滤光片和微透镜的工艺产生不利影响。
和现有方法不同，本发明实施例在刻蚀顶部沟槽207时，并不需要保留部分后的顶部层间膜作为像素区的保护层，而是直接以及像素区的顶层金属互联层2052的顶部表面作为刻蚀停止层，这样，尽管不同区域的刻蚀速率会有一定的差异，但是都会停止在像素区的顶层金属互联层2052的顶部表面上，故最后形成的顶部沟槽207的底部表面为平坦结构；之后，再通过沉积工艺在顶部沟槽207的底部表面上形成第一盖帽层2058，沉积工艺容易控制第一盖帽层2058的厚度；同时，由于的顶部沟槽207的底部表面平坦以及第一盖帽层2058的厚度均匀，故第一盖帽层2058的顶部表面也会很平坦，这能防止彩色滤光片和所述微透镜的形成工艺产生波动，从而会有利于所述彩色滤光片和所述微透镜的形成，最后提升器件的性能。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员还可做出许多变形和改进，这些也应视为本发明的保护范围。
Claims (15)
1.一种CMOS图像传感器的制造方法，其特征在于，包括：
步骤一、提供半导体衬底，在所述半导体衬底中形成有CMOS图像传感器的像素区结构，在所述像素区的所述半导体衬底上形成有多层金属互联层，在各层所述金属互联层之间间隔有层间膜；在所述像素区的顶层金属互联层的表面上形成顶层层间膜；
步骤二、定义出顶部沟槽的形成区域，所述顶部沟槽的形成区域位于所述像素区的顶部并为用于形成彩色滤光片或微透镜的区域；
步骤三、以所述像素区的顶层金属互联层的顶部表面为停止层，对所述像素区的顶层层间膜进行刻蚀形成所述顶部沟槽，通过以所述像素区的顶层金属互联层的顶部表面为停止层来保证所述顶部沟槽具有平坦的底部表面；
步骤四、沉积形成第一盖帽层，所述第一盖帽层至少覆盖在所述顶部沟槽的底部表面上并作为所述像素区的保护层，沉积工艺使所述第一盖帽层的厚度均匀以及所述顶部沟槽的平坦的底部表面使所述第一盖帽层的顶部表面平坦，以有利于所述彩色滤光片或所述微透镜的形成。
2.如权利要求1所述的CMOS图像传感器的制造方法，其特征在于：在所述半导体衬底包括硅衬底，SOI衬底。
3.如权利要求1所述的CMOS图像传感器的制造方法，其特征在于：步骤一中，在所述半导体衬底上还形成有外围电路区结构，所述外围电路区位于所述像素区的周侧。
4.如权利要求3所述的CMOS图像传感器的制造方法，其特征在于：在所述外围电路区和所述像素区之间还具有遮光区。
5.如权利要求4所述的CMOS图像传感器的制造方法，其特征在于：所述遮光区在所述半导体衬底中的结构和所述半导体衬底中的所述像素区结构相同，所述遮光区的金属互联层的层数和所述像素区的金属互联层的层数相同；在所述遮光区的顶层层间膜中还形成有遮光层。
6.如权利要求5所述的CMOS图像传感器的制造方法，其特征在于：所述遮光层采用金属层组成。
7.如权利要求4所述的CMOS图像传感器的制造方法，其特征在于：所述外部电路区的金属互联层的层数大于所述像素区的金属互联层的层数。
8.如权利要求1所述的CMOS图像传感器的制造方法，其特征在于：在所述像素区的金属互联层的层数为2层，所述像素区的顶层金属互联层为第二层金属互联层。
9.如权利要求8所述的CMOS图像传感器的制造方法，其特征在于：步骤二中，采用光刻工艺定义出所述顶部沟槽的形成区域。
10.如权利要求9所述的CMOS图像传感器的制造方法，其特征在于：步骤三中，形成所述顶部沟槽的刻蚀工艺采用干法刻蚀。
11.如权利要求1所述的CMOS图像传感器的制造方法，其特征在于：步骤四中，所述第一盖帽层还覆盖在所述顶部沟槽的侧面以及所述顶部沟槽外的所述顶层层间膜的表面。
12.如权利要求1所述的CMOS图像传感器的制造方法，其特征在于：步骤四完成后还包括：
在所述顶部沟槽中依次形成所述彩色滤光片和所述微透镜。
13.如权利要求8所述的CMOS图像传感器的制造方法，其特征在于：位于所述像素区的顶层金属互联层的表面上的顶层层间膜的厚度为
以上。
14.如权利要求13所述的CMOS图像传感器的制造方法，其特征在于：所述第一盖帽层的厚度为
15.如权利要求1所述的CMOS图像传感器的制造方法，其特征在于：所述第一盖帽层的材料包括氧化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111541260.6A CN114242743A (zh) | 2021-12-16 | 2021-12-16 | Cmos图像传感器的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111541260.6A CN114242743A (zh) | 2021-12-16 | 2021-12-16 | Cmos图像传感器的制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114242743A true CN114242743A (zh) | 2022-03-25 |
Family
ID=80756896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111541260.6A Pending CN114242743A (zh) | 2021-12-16 | 2021-12-16 | Cmos图像传感器的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114242743A (zh) |
-
2021
- 2021-12-16 CN CN202111541260.6A patent/CN114242743A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE49793E1 (en) | Image sensors including conductive pixel separation structures | |
| US9136302B2 (en) | Apparatus for vertically integrated backside illuminated image sensors | |
| US9406711B2 (en) | Apparatus and method for backside illuminated image sensors | |
| US8129809B2 (en) | Image sensor and manufacturing method thereof | |
| EP2030239B1 (en) | Method of manufacturing an image sensor using back-illuminated photodiode | |
| CN102800684B (zh) | 固态图像拾取器件及其制造方法、图像拾取系统 | |
| US8354292B2 (en) | CMOS image sensor having a crosstalk prevention structure and method of manufacturing the same | |
| TWI691066B (zh) | 像素感測器、其形成方法及影像感測器 | |
| JP2008294218A (ja) | 固体撮像素子とその製造方法及び撮像装置 | |
| US10043838B2 (en) | Image sensor | |
| US11670661B2 (en) | Image sensor and method of fabricating same | |
| TW201712856A (zh) | 包括垂直傳輸門的圖像感測器 | |
| JP4486043B2 (ja) | Ｃｍｏｓイメージセンサー及びその製造方法 | |
| KR100698082B1 (ko) | 씨모스 이미지 센서 및 그 제조방법 | |
| KR20200042034A (ko) | 이미지 센서 | |
| CN105655361B (zh) | 背照式cmos图像传感器及其形成方法 | |
| CN114242743A (zh) | Cmos图像传感器的制造方法 | |
| KR100741920B1 (ko) | 씨모스(ｃｍｏｓ) 이미지 센서의 제조 방법 | |
| KR100843969B1 (ko) | 씨모스 이미지 센서의 제조방법 | |
| TWI796083B (zh) | 影像感測器及其製造方法 | |
| TWI824874B (zh) | 影像感測器 | |
| CN113224095B (zh) | Cmos图像传感器的制造方法 | |
| CN113113438A (zh) | 高性能图像传感器及其制备方法 | |
| KR100936104B1 (ko) | 이미지 센서 제조방법 | |
| KR20220028676A (ko) | 후면 조사형 이미지 센서 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |