CN114205241A - 一种片上网络 - Google Patents
一种片上网络 Download PDFInfo
- Publication number
- CN114205241A CN114205241A CN202111410422.2A CN202111410422A CN114205241A CN 114205241 A CN114205241 A CN 114205241A CN 202111410422 A CN202111410422 A CN 202111410422A CN 114205241 A CN114205241 A CN 114205241A
- Authority
- CN
- China
- Prior art keywords
- node
- network
- network layer
- parent node
- parent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004891 communication Methods 0.000 claims abstract description 15
- 238000000034 method Methods 0.000 claims description 29
- 238000005516 engineering process Methods 0.000 claims description 25
- 230000002452 interceptive effect Effects 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 132
- 238000013461 design Methods 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 8
- 230000008569 process Effects 0.000 description 8
- 229910052710 silicon Inorganic materials 0.000 description 8
- 239000010703 silicon Substances 0.000 description 8
- 230000002829 reductive effect Effects 0.000 description 6
- 235000012431 wafers Nutrition 0.000 description 6
- 230000003993 interaction Effects 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000004804 winding Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000011160 research Methods 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 206010021703 Indifference Diseases 0.000 description 1
- 239000008358 core component Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 239000000047 product Substances 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
- H04L41/12—Discovery or management of network topologies
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/22—Arrangements for detecting or preventing errors in the information received using redundant apparatus to increase reliability
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
本申请实施例公开了一种NoC,其中,所述NoC包括堆叠的至少两层网络层;所述至少两层网络层中最下层的网络层包括至少一个子网络,每一子网络包括一个父节点和在所述父节点下的至少一个叶节点;所述叶节点,用于作为源节点发送数据包,或作为目的节点接收数据包;所述最下层的网络层之上的每一网络层包括至少一个父节点;所述父节点作为所述父节点所在的目标层之上的网络层中的父节点的子节点;所述父节点,用于完成各叶节点之间的数据通信。
Description
技术领域
本申请涉及片上网络技术领域,尤其是一种片上网络(NoC,Network-on-Chip)。
背景技术
随着系统性能需求越来越高,处理器核之间的互连架构必须能够提供具有较低延迟和高吞吐率的服务,并且具有良好的可扩展性,因此NoC逐渐成为片上多核间通讯的首选互连架构。NoC是由路由器来连通多条点对点的数据链路交互构建而成,使得信息在交换机中可以从任何源模块通过不同的链路转发到任何目的模块。在NoC中提高多路径选择,解决拥塞一直是研究者们着重研究的方向,因为拥塞问题从根本上决定着系统的性能。
基于NoC的研究,研究者们有的从架构算法,有的从硬件结构出发改善来解决拥塞问题。目前各国研究机构和学者已开发多种拓扑结构,在二维片上网络(2D NoC,Two-Dimensional mesh Network-on-Chip)中,采用一种树形拓扑结构—叶脊拓扑结构(Leaf-Spin,SPIN),也是依此增加路由节点冗余度从而增加多路径选择性,减少拥塞问题,以提高系统性能。
发明内容
有鉴于此,本申请实施例提供了一种NoC,能够简易快速增加路由节点,从而增加多路径选择,解决NoC拥塞的问题,提高数据传输效率。
本申请实施例第一方面提供了一种NoC,所述NoC包括堆叠的至少两层网络层,所述至少两层网络层中最下层的网络层包括至少一个子网络,每一子网络包括一个父节点和在所述父节点下的至少一个叶节点;所述叶节点,用于作为源节点发送数据包,或作为目的节点接收数据包;
所述最下层的网络层之上的每一网络层包括至少一个父节点;所述父节点作为所述父节点所在的目标层之上的网络层中的父节点的子节点;
所述父节点,用于完成各叶节点之间的数据通信。
在一些实施例中,所述NoC包括堆叠的第一网络层和第二网络层,所述第一网络层包括至少一个子网络,每一子网络包括一个第一父节点和在所述第一父节点下的至少一个叶节点;所述叶节点,用于作为源节点发送数据包,或作为目的节点接收数据包;
所述第二网络层包括至少一个第二父节点;所述第一父节点作为所述第二父节点的子节点,至少一个所述子节点与所述第二父节点相连;
所述第一父节点和所述第二父节点,用于完成各叶节点之间的数据通信。
在一些实施例中,所述位于最下层网络层中的父节点,用于接收所属子网络中的所述源节点发送的数据包并转发至上一层网络层中的父节点,或接收上一层网络层中的父节点发送的数据包并转发至其所属子网络中的所述目的节点;所述位于最下层网络层之上的每一网络层的父节点,用于接收所述父节点所在的目标层之下的网络层中的子节点发送的数据包,根据数据包携带的路由信息,将数据包转发至所述父节点所在的目标层之上的网络层中的父节点,或将数据包转发至所述父节点所在的目标层之下的网络层中的子节点。
在一些实施例中,所述子节点和所述父节点是采用2D NoC中SPIN树状拓扑结构的包含关系和交叠关系进行排列。
在一些实施例中,所述叶节点包括IP核(Intellectual Property core)和资源网络接口,所述父节点包括路由节点;所述最下层的网络层中的子网络内的所述路由节点与所述IP核以连接通道相连接,所述资源网络接口作为所述路由节点和所述IP核之间的接口;所述至少两层网络层中每一网络层内的路由节点与所述网络层之下的网络层内的路由节点以连接通道相连。
在一些实施例中,利用3DIC(Three-Dimensional Integrated Circuit)技术对所述至少两层网络层进行堆叠;所述3DIC技术包括hybrid bond技术、TSV技术。
在一些实施例中,利用所述3DIC技术对所述至少两层网络层进行堆叠时,每一网络层的互联端口数F采用下面的公式进行计算:
所述互联端口数F为连接通道数×交互端口数a;
其中,所述连接通道数为位于该层网络层中父节点与所述父节点的子节点相连的连接通道的总数,所述交互端口位于连接通道上。
由上可见,本申请实施例中利用3DIC技术将的NoC中至少两层网络层进行叠加,堆叠后的结构不仅增加了链路数,而且因为上下层节点间的通信距离很短,同时解决了拥塞和高延迟问题;又因3DIC堆叠方式的优势,层间距离小,路由节点间的通信可由接口代替了复杂的长距离绕线,增加路由节点的冗余度而不占底层芯片面积;利用本申请设计芯片,不仅设计简单,而且每一层网络层中路由节点的设计可以套用,并简单快捷的不断叠加。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分,这些附图示出了符合本申请的实施例,并与说明书一起用于说明本申请的技术方案。
图1为相关技术提供的2D NoC中SNIP的结构示意图;
图2为本申请实施例提供的堆叠2层网络层的NoC的结构示意图;
图3A为本申请实施例提供的一种堆叠3层网络层的NoC的结构示意图;
图3B为本申请实施例提供的另一种堆叠3层网络层的NoC的结构示意图。
具体实施方式
以下结合附图及实施例,对本申请进行进一步详细说明。
应当理解,此处所提供的实施例仅仅用以解释本申请,并不用于限定本申请。另外,以下所提供的实施例是用于实施本申请的部分实施例,而非提供实施本申请的全部实施例,在不冲突的情况下,本申请实施例记载的技术方案可以任意组合的方式实施。
在以下的描述中,所涉及的术语“第一\第二\……”仅仅是是区别不同的对象,不表示各对象之间具有相同或联系之处。
需要说明的是,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者装置不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者装置所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括该要素的过程、方法、物品或者装置中还存在另外的相同要素。术语“连接”在未特别说明的情况下,既包括直接连接也包括间接连接。
对本申请实施例进行进一步详细说明之前,对本申请实施例中涉及的名词和术语进行说明,本申请实施例中涉及的名词和术语适用于如下的解释:
动态随机存取存储器(DRAM,Dynamic Random Access Memory),以一个晶体管(MOS)加上一个电容(Capacitor)来储存一个位(1bit)的资料,而且使用时需要周期性地补充电源来保持记忆的内容,故称为“动态”(Dynamic)。
静态随机存取存储器(SRAM,Static Random Access Memory),一般以6个晶体管(MOS)来储存1个位(1bit)的资料,而且使用时不需要周期性地补充电源来保持记忆的内容,故称为“静态”(Static)。
磁阻式随机存取存储器(MRAM,Magnetic Random Access Memory),拥有SRAM的高速读取写入能力,以及DRAM的高集成度,基本上可以无限次地重复写入。
硅通孔(TSV,Through Silicon Via)是一种电路互联技术,通过在芯片和芯片之间、晶圆和晶圆之间制作垂直导通,实现芯片之间互连。与以往的IC封装键合和使用凸点的叠加技术不同,TSV能够使芯片在三维方向堆叠的密度最大,外形尺寸最小,并且大大改善芯片速度和低功耗的性能。TSV是2.5D和3D封装的关键技术。
晶圆是指制作硅半导体电路所用的硅晶片,其原始材料是硅。
IP核(Intellectual Property core)是一段具有特定电路功能的硬件描述语言程序,该程序与集成电路工艺无关,可以移植到不同的半导体工艺中去生产集成电路芯片。
3DIC是将硅晶圆或裸晶垂直堆叠到同一个封装器件中,从而带来性能、功耗和面积优势。
SPIN结构为叶脊拓扑结构,标准的网络数据中心的拓扑结构是一个三层的网络结构:接入层-客户端连接网络;汇聚层-交换机接入;核心层-交换机和路由汇聚并连接内外网络。
链路是从一个结点到相邻结点的一段物理线路,中间没有任何其他的交换结点。在进行数据通信时,两个计算机之间的通路往往是由许多的链路串接而成的。
混合键合(hybrid bond)是一种晶圆键合技术,同时包含金属键合(金属与金属之间键合)和介质键合(介质层材料与介质层材料之间键合)。
树状结构:树,是节点的集合,节点与父节点:一个节点,它对应的下面有边连着的节点,那么被连着的节点就是这个节点的子节点,也叫孩子。那么这个节点叫做被连接的节点的父亲。树叶(leaves):树叶就是些没有孩子的节点,即叶节点。
相关技术中2D NoC架构包括路由器节点、IP核、资源网络接口、通道。资源网络接口:其功能就是作为路由节点和本地IP核之间的接口。通道:实质为双向金属链路,用以保证节点间的数据传输。路由节点主要负责完成IP核之间的数据通信任务,将IP核之间的通信转换为路由节点与路由节点的通信。可以看出,路由节点是NoC的核心部件,负责数据包的转发和传递。
下面结合附图和实施例对本申请的技术方案进一步详细阐述。
现有技术中,为增加路由节点冗余度从而增加多路径选择性,减少拥塞问题,在2DNoC结构中采用SPIN树状结构,如图1所示,在2D NoC实现的难点在于:路由节点120用于传输IP核110的数据,由于路由节点120和IP核110之间的比例为1:4,为了增加链路数减少拥塞,需要增加大量的冗余路由节点130,但是该结构的路由节点复杂,这在芯片上物理实现难度较大。对于SPIN结构,为了量化实现难度且抛开面积不谈,仅考虑实现难度高的绕线,计算互联端口数F:
互联端口数F=连接通道总数*a;
例如,图1中2D NoC中,路由节点120和IP核110的连接通道数为16,冗余路由节点130和路由节点120的连接通道数为16,则连接通道总数为32。F=32a,a为每个连接通道上的交互端口数,一般设计越复杂a越大,为256、512……。由此可知,随着冗余节点级数逐渐增加时,芯片互联端口数增加,因此绕线难度也随之增加,芯片实现难度也将迅速加大。
因此,为了解决2D NoC中冗余路由节点增加困难的问题,本申请实施例利用3DIC技术将冗余路由节点进行叠加,这样做不仅降低了网络直径和平均距离,同时物理实现也比较容易。
三维片上网络(3D NoC,Three Dimensional mesh Network-on-Chip)的结构相比于3DIC物理实现较为困难,目前的3DIC技术,主流使混合键合或者硅通孔进行DRAM/SRAM/MRAM和Logic晶圆键合,但是3DIC技术不太适用于三维片上网络的结构,且3D NoC算法架构在3DIC堆叠上技术难度较高,实现难度较大。
本申请实施例提供了一种NoC,基于3DIC技术,对NoC中冗余路由节点进行堆叠,能够简易快速增加路由节点的冗余度,从而增加多路径选择,提高系统性能。
该NoC包括堆叠的至少两层网络层;所述至少两层网络层中最下层的网络层包括至少一个子网络,每一子网络包括一个父节点和在所述父节点下的至少一个叶节点;所述叶节点,用于作为源节点发送数据包,或作为目的节点接收数据包;
所述最下层的网络层之上的每一网络层包括至少一个父节点;所述父节点作为所述父节点所在的目标层之上的网络层中的父节点的子节点;
所述父节点,用于完成各叶节点之间的数据通信。
在一些实施例中,利用3DIC技术对所述至少两层网络层进行堆叠;所述3DIC技术包括混合键合技术、硅通孔技术。
在一些实施例中,所述NoC包括利用3DIC技术堆叠的第一网络层和第二网络层,所述第一网络层包括至少一个子网络,每一子网络包括一个第一父节点和在所述第一父节点下的至少一个叶节点;所述叶节点,用于作为源节点发送数据包,或作为目的节点接收数据包;所述第二网络层包括至少一个第二父节点;所述第一父节点作为所述第二父节点的子节点,至少一个所述子节点与所述第二父节点相连;所述第一父节点和所述第二父节点,用于完成各叶节点之间的数据通信。
本申请实施例中,采用多层的NoC架构,由于NoC具有良好的可扩展性。NoC作为一个独立的片上互连结构,能够满足不同系统的应用需求,当网络中节点数量增加时,仅需要按照相应的拓扑结构规则继续增大网络的规模即可,缩短了产品的设计周期,节约了设计成本。
本申请实施例中,利用3DIC技术将路由节点以SPIN结构的方式进行堆叠,不仅提高路由冗余度,增加链路数,提升系统性能,还使得网络层(芯片,chip)在物理实现难度大大降低。
本申请实施例是基于3DIC技术的结构,利用SPIN结构中树状结构的链接方式,对NoC中冗余路由进行堆叠。图2示出了本申请实施例提供的一种NoC,该NoC包括第一网络层100、第二网络层200和连接通道300;其中:
连接通道300包括层间的连接通道和层内的连接通道,例如第一网络层100与第二网络层200之间的连接通道属于层间的连接通道,第一网络层100内的叶节点与第一父节点之间的连接通道属于层内的连接通道。
第一网络层100被划分为4个子网络,例如第一至第四子网络,其中,每个子网络包括4个叶节点110和一个第一父节点120;其中,叶节点110的编号包括01~16,第一父节点120的编号包括21~24,例如第一子网络包括叶节点1至4和一个第一父节点21。
第二网络层200包括4个第二父节点210,第一父节点120通过连接通道300与第二父节点210连接,第二父节点的编号包括31~34。
叶节点110,用于作为源节点发送数据包,或作为目的节点接收数据包。
第一父节点120,用于接收其所属的子网络中的源节点发送的数据包并转发至第二父节点210,或接收第二父节点210发送的数据包并转发至其所属的子网络中的目的节点。例如,如图2所示,第一父节点21,可以接收叶节点01发送的数据包并转发至第二父节点31,或接收第二父节点31发送的数据包并转发至叶节点02。
第二父节点210,用于接收源节点所属的子网络中的第一父节点120发送的数据包,根据数据包携带的路由信息,转发至目的节点所属的子网络中的第一父节点120。例如,如图2所示,假设源节点为叶节点05,目的节点为叶节点15,那么叶节点05发送数据包后,数据包经由第一父节点22、第二父节点32、第一父节点24后传输至叶节点15。
需要指出的是,第一网络层100的子网络是根据功能特性进行划分的,可以是均匀划分,也可以是非均匀划分。如图2所示,将第一网络层100划分为4个均匀的子网络。
利用3DIC技术对所述第一网络层100和第二网络层200进行堆叠,例如,第一网络层100和第二网络层200利用混合键合技术进行键合。
由上可见,源节点和目的节点之间的数据传输避开了在同一网络层上进行,经由一条由第一父节点120和第二父节点210构成的通道,从而增加了多路径选择性,减少了NoC拥塞的问题,提高了系统性能。
在实施时,图2中,第一网络层100可以认为是chip_a,第二网络层200可以认为是chip_n,其中chip_a具有16个叶节点以及4个父节点。每层chip拥有4个父节点,在父节点之上可以继续增加父节点,层层相扣。chip_n作为冗余路由节点的chip,这些冗余路由的堆叠芯片设计大同小异,大大降低了物理设计的复杂度,可以不断叠加,从而增加链路数。同样以互联端口数F量化该结构的实现难度,每片chip的互联端口数固定为16a,且以堆叠方式实现,相对于SPIN结构实现难度减小。综上所述,本申请实施例使用3DIC技术,对chip进行堆叠,此方法增加路由节点冗余度的方式简单快捷,芯片设计难度低,芯片的物理实现也易实现。
上面图2示出的是一个两层的NoC,图3A介绍一种三层的NoC,如图3A所示,该NoC包括第一网络层100、第二网络层200、第三网络层400和连接通道300;其中:
第一网络层100被划分为4个子网络,每个子网络包括4个叶节点110和一个第一父节点120。其中,叶节点110的编号包括01~16,第一父节点120的编号包括21~24。
第二网络层200包括3个第二父节点210,其中,第二父节点的编号包括31~33。第一父节点120通过连接通道300与第二父节点210连接。
第三网络层400包括2个第三父节点310,第二父节点210通过连接通道300与第三父节点310连接,第三父节点的编号包括41~43。
叶节点110,用于作为源节点发送数据包,或作为目的节点接收数据包。
第一父节点120,用于接收其所属的子网络中的源节点发送的数据包并转发至第二父节点210,或接收第二父节点210发送的数据包并转发至其所属的子网络中的目的节点。例如,如图3所示,第一父节点23可以接收叶节点09发送的数据包并转发至第二父节点33,或接收第二父节点33发送的数据包并转发至叶节点11。
第二父节点210,用于接收源节点所属的子网络中的第一父节点120发送的数据包,根据数据包携带的路由信息,转发至目的节点所属的子网络中的第一父节点120,或将数据包转发至第三父节点310。例如,如图3所示,假设源节点为13的叶节点,目的节点为05的叶节点,那么叶节点13发送数据包后,数据包经由第一父节点24、第二父节点32、第一父节点22后传输至叶节点05。或,叶节点13发送数据包后,数据包经由第一父节点24、第二父节点32、第三父节点41、第二父节点31,第一父节点22后传输至叶节点05。
第三父节点310,用于接收第二父节点210发送的数据包,根据数据包携带的路由信息,转发至第二父节点210。例如,如图3A所示,假设源节点为13的叶节点,目的节点为05的叶节点,那么叶节点13的叶节点发送数据包后,数据包经由第一父节点24、第二父节点32、第三父节点42、第二父节点31,第一父节点22后传输至叶节点05。
需要指出的是,第一网络层100的子网络是根据功能特性进行划分的,可以是均匀划分,也可以是非均匀划分。例如,如图3所示,将第一网络层100划分为4个均匀的子网络。
利用3DIC技术对所述第一网络层100、第二网络层200和第三网络层400进行堆叠,例如,第一网络层100、第二网络层200和第三网络层400利用硅通孔技术进行键合。
在图3A中,第二网络层200中第二父节点的数量为3,在第三网络层400中第二父节点的数量也为3,即第二网络层200与第三网络层400中第二父节点的数量是相同的,这样在通过TSV等技术堆叠第二网络层和第三网络层的时候,比较容易实现,而且冗余的路由节点数量比较多。在另一些实施例中,例如图3B中,第二网络层200与第三网络层400中第二父节点的数量也可以是不同的,第二网络层200中第二父节点的数量为3,在第三网络层400中第二父节点的数量为2。图3B示出的具有三层网络层的NoC相比于两层网络层的NoC提供了更多的冗余的路由节点,源节点与目标节点之间的通道数量也更多。
由上可见,源节点和目的节点之间的数据传输避开了在同一网络层上进行,经由一条由第一父节点120、第二父节点210和第三父节点310构成的通道,从而增加了多路径选择性,减少了NoC拥塞的问题,提高了系统性能。
在一种实施例中,所述位于最下层网络层中的父节点,用于接收所属子网络中的所述源节点发送的数据包并转发至上一层网络层中的父节点,或接收上一层网络层中的父节点发送的数据包并转发至其所属子网络中的所述目的节点;所述位于最下层网络层之上的每一网络层的父节点,用于接收所述父节点所在的目标层之下的网络层中的子节点发送的数据包,根据数据包携带的路由信息,将数据包转发至所述父节点所在的目标层之上的网络层中的父节点,或将数据包转发至所述父节点所在的目标层之下的网络层中的子节点。
在实施时,如图3A所示,位于最下层网络层100中的父节点22,用于接收所属子网络中的源节点为05的叶节点发送的数据包并转发至上一层网络层200中的父节点32,或接收上一层网络层中200的父节点33发送的数据包并转发至其子网络中的目的节点为08的叶节点;父节点31用于接收父节点21发送的数据包根据数据包携带的路由信息,将数据包转发至父节点41,或将数据包转发至父节点22;父节点41用于接收父节点31发送的数据包根据数据包携带的路由信息,将数据包转发至父节点32。
在一种实施例中,所述子节点和所述父节点是采用2D NoC中SPIN树状拓扑结构的包含关系和交叠关系进行排列。
在实施时,如图3A所示,叶节点110,第一父节点120,第二父节点210,第三父节点310,采用2D NoC中SPIN树状拓扑结构的包含关系和交叠关系进行排列。
在一种实施例中,所述叶节点包括IP核和资源网络接口,所述父节点包括路由节点;所述最下层的网络层中的子网络内的所述路由节点与所述IP核以连接通道相连接,所述资源网络接口作为所述路由节点和所述IP核之间的接口;所述至少两层网络层中每一网络层内的路由节点与所述网络层之下的网络层内的路由节点以连接通道相连。
在实施时,如图3A所示,叶节点01~16包括IP核和资源网络接口,第一父节点21~24、第二父节点31~33和第二父节点41~43包括路由节点;其中,叶节点01中的资源网络接口作为第一父节点21和叶节点01之间的接口;第三父节点41与第二父节点31以连接通道相连,第二父节点31与第一父节点21以连接通道相连。
在一种实施例中,利用所述3DIC技术对所述至少两层网络层进行堆叠时,每一网络层的互联端口数F采用下面的公式进行计算:所述互联端口数F为连接通道数×交互端口数a;其中,所述连接通道数为位于该层网络层中父节点与所述父节点的子节点相连的连接通道的总数,所述交互端口位于连接通道上。
在实施时,如图3A所示,所示3DIC技术对所述两层网络层进行堆叠时,第一网络层100所述互联端口数F为连接通道数×交互端口数a=16a;
第二网络层100所述互联端口数F为连接通道数×交互端口数a=12a;
第三网络层100所述互联端口数F为连接通道数×交互端口数a=12a;
a为每个连接通道上的交互端口数,一般设计越复杂a越大,为256、512……。
从以上实施例可以看出,本申请实施例提供的技术方案,利用3DIC技术对NoC中冗余路由节点进行堆叠;基于SPIN结构的堆叠方式,以树状结构对上下两层chip中路由节点进行堆叠,将IP作为叶节点,路由节点作为父节点。这样,本申请实施例具有以下特点:
1)因3DIC堆叠方式的优势,本申请实施例中,冗余路由节点不占底层芯片面积,易于实现。2)因3DIC堆叠方式的层间距离小,路由节点间的通信,由接口代替了复杂的长距离绕线,易于实现。3)芯片设计简单,冗余路由节点的设计几乎可以套用,可以简单快捷的不断叠加。4)对于堆叠后的结构,不仅增加了链路数,而且因为上下层节点间的通信距离很短,同时解决了拥塞和高延迟问题。5)利用3DIC技术将2D NoC与冗余路由节点相连,降低了技术难度。
应理解,说明书通篇中提到的“一个实施例”或“一实施例”意味着与实施例有关的特定特征、结构或特性包括在本申请的至少一个实施例中。因此,在整个说明书各处出现的“在一个实施例中”或“在一实施例中”未必一定指相同的实施例。此外,这些特定的特征、结构或特性可以任意适合的方式结合在一个或多个实施例中。应理解,在本申请的各种实施例中,上述各过程的序号的大小并不意味着执行顺序的先后,各过程的执行顺序应以其功能和内在逻辑确定,而不应对本申请实施例的实施过程构成任何限定。上述本申请实施例序号仅仅为了描述,不代表实施例的优劣。
在本申请所提供的几个实施例中,应该理解到,所揭露的器件和方法,可以通过其它的方式实现。以上所描述的器件实施例仅仅是示意性的。
本申请所提供的几个方法实施例中所揭露的方法,在不冲突的情况下可以任意组合,得到新的方法实施例。本申请所提供的几个方法或器件实施例中所揭露的特征,在不冲突的情况下可以任意组合,得到新的方法实施例或器件实施例。
以上所述,仅为本申请的较佳实施例而已,并非用于限定本申请的保护范围,凡在本申请的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本申请的保护范围之内。
Claims (7)
1.一种片上网络NoC,其特征在于,所述NoC包括堆叠的至少两层网络层;
所述至少两层网络层中最下层的网络层包括至少一个子网络,每一子网络包括一个父节点和在所述父节点下的至少一个叶节点;所述叶节点,用于作为源节点发送数据包,或作为目的节点接收数据包;
所述最下层的网络层之上的每一网络层包括至少一个父节点;所述父节点作为所述父节点所在的目标层之上的网络层中的父节点的子节点;
所述父节点,用于完成各叶节点之间的数据通信。
2.如权利要求1所述NoC,其特征在于,所述NoC包括堆叠的第一网络层和第二网络层,所述第一网络层包括至少一个子网络,每一子网络包括一个第一父节点和在所述第一父节点下的至少一个叶节点;所述叶节点,用于作为源节点发送数据包,或作为目的节点接收数据包;
所述第二网络层包括至少一个第二父节点;所述第一父节点作为所述第二父节点的子节点,至少一个所述子节点与所述第二父节点相连;
所述第一父节点和所述第二父节点,用于完成各叶节点之间的数据通信。
3.如权利要求1所述NoC,其特征在于,所述位于最下层网络层中的父节点,用于接收所属子网络中的所述源节点发送的数据包并转发至上一层网络层中的父节点,或接收上一层网络层中的父节点发送的数据包并转发至其所属子网络中的所述目的节点;
所述位于最下层网络层之上的每一网络层的父节点,用于接收所述父节点所在的目标层之下的网络层中的子节点发送的数据包,根据数据包携带的路由信息,将数据包转发至所述父节点所在的目标层之上的网络层中的父节点,或将数据包转发至所述父节点所在的目标层之下的网络层中的子节点。
4.如权利要求3所述NoC,其特征在于,所述子节点和所述父节点是采用2D NoC中SPIN树状拓扑结构的包含关系和交叠关系进行排列。
5.如权利要求4所述NoC,其特征在于,所述叶节点包括IP核和资源网络接口,所述父节点包括路由节点;
所述最下层的网络层中的子网络内的所述路由节点与所述IP核以连接通道相连接,所述资源网络接口作为所述路由节点和所述IP核之间的接口;
所述至少两层网络层中每一网络层内的路由节点与所述网络层之下的网络层内的路由节点以连接通道相连。
6.如权利要求5所述NoC,其特征在于,利用3DIC技术对所述至少两层网络层进行堆叠;所述3DIC技术包括hybrid bond技术、TSV技术。
7.如权利要求6所述NoC,其特征在于,利用所述3DIC技术对所述至少两层网络层进行堆叠时,每一网络层的互联端口数F采用下面的公式进行计算:
所述互联端口数F为连接通道数×交互端口数a;
其中,所述连接通道数为位于该层网络层中父节点与所述父节点的子节点相连的连接通道的总数,所述交互端口位于连接通道上。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111410422.2A CN114205241A (zh) | 2021-11-19 | 2021-11-19 | 一种片上网络 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111410422.2A CN114205241A (zh) | 2021-11-19 | 2021-11-19 | 一种片上网络 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114205241A true CN114205241A (zh) | 2022-03-18 |
Family
ID=80648906
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111410422.2A Pending CN114205241A (zh) | 2021-11-19 | 2021-11-19 | 一种片上网络 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114205241A (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101420355A (zh) * | 2008-11-28 | 2009-04-29 | 西安邮电学院 | 一种星簇双环片上网络拓扑结构 |
CN101977152A (zh) * | 2010-11-12 | 2011-02-16 | 复旦大学 | 一种适合于重构的高性能片上网络系统 |
CN106302209A (zh) * | 2015-06-12 | 2017-01-04 | 华为技术有限公司 | 一种片上网络NoC及数据传输的方法 |
US20190363717A1 (en) * | 2018-05-25 | 2019-11-28 | Xilinx, Inc. | Multi-chip structure having configurable network-on-chip |
-
2021
- 2021-11-19 CN CN202111410422.2A patent/CN114205241A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101420355A (zh) * | 2008-11-28 | 2009-04-29 | 西安邮电学院 | 一种星簇双环片上网络拓扑结构 |
CN101977152A (zh) * | 2010-11-12 | 2011-02-16 | 复旦大学 | 一种适合于重构的高性能片上网络系统 |
CN106302209A (zh) * | 2015-06-12 | 2017-01-04 | 华为技术有限公司 | 一种片上网络NoC及数据传输的方法 |
US20190363717A1 (en) * | 2018-05-25 | 2019-11-28 | Xilinx, Inc. | Multi-chip structure having configurable network-on-chip |
Non-Patent Citations (2)
Title |
---|
孙华锋: "面向千核三维片上网络拓扑结构的研究", 《中国优秀硕士学位论文全文数据库 信息科技辑》, 15 April 2016 (2016-04-15) * |
王谛;白晗;赵天磊;唐遇星;窦强;: "一种面向三维微处理器的新型片上网络拓扑", 上海交通大学学报, no. 01, 28 January 2013 (2013-01-28) * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9443561B1 (en) | Ring networks for intra- and inter-memory I/O including 3D-stacked memories | |
CN102882783B (zh) | 基于tsv的三维集成电路的片上网络的拓扑架构、路由方法 | |
Akbari et al. | AFRA: A low cost high performance reliable routing for 3D mesh NoCs | |
CN1689312B (zh) | 用于建立事务的集成电路和方法 | |
Matsutani et al. | Low-latency wireless 3D NoCs via randomized shortcut chips | |
PL188252B1 (pl) | Sposób przesyłania komunikatów, urządzenie przełączające do przesyłania komunikatów, element macierzy urządzenia przełączającego oraz sieć komunikacji | |
US10243881B2 (en) | Multilayer 3D memory based on network-on-chip interconnection | |
CN109561034B (zh) | 三维网络拓扑结构及其路由算法 | |
KR20140139032A (ko) | 패킷플로우 상호연결 패브릭 | |
CN102185772B (zh) | 数据中心网络系统的路由方法 | |
WO2022021822A1 (zh) | 近存计算模块和方法、近存计算网络及构建方法 | |
CN103473210A (zh) | 多芯核三维芯片的拓扑系统和数据包路由方法 | |
CN105095148B (zh) | 一种混合型三维片上网络 | |
WO2022021821A1 (zh) | 存内计算模块和方法、存内计算网络及构建方法 | |
CN116886591B (zh) | 计算机网络系统及路由方法 | |
Taheri et al. | Advertiser elevator: A fault tolerant routing algorithm for partially connected 3D Network-on-Chips | |
CN114205241A (zh) | 一种片上网络 | |
Qian et al. | From 2D to 3D NoCs: A case study on worst-case communication performance | |
US10084718B1 (en) | Bi-Connected hierarchical data center network based on multi-ported network interface controllers (NICs) | |
Salamat et al. | An adaptive, low restrictive and fault resilient routing algorithm for 3d network-on-chip | |
Saini et al. | 2D hexagonal mesh Vs 3D mesh network on chip: A performance evaluation | |
Bishnoi | Hybrid fault tolerant routing algorithm in NoC | |
CN108595748B (zh) | 一种反熔丝fpga可编程逻辑阵列的三维拓扑结构 | |
Musavvir et al. | Power, performance, and thermal trade-offs in M3D-enabled manycore chips | |
Somraj et al. | A Comparative Analysis of Fault Tolerance Methods in 3D-NoC |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |