CN114203685A - 具有直接键合区中的电感器的微电子组装件 - Google Patents

具有直接键合区中的电感器的微电子组装件 Download PDF

Info

Publication number
CN114203685A
CN114203685A CN202110948263.5A CN202110948263A CN114203685A CN 114203685 A CN114203685 A CN 114203685A CN 202110948263 A CN202110948263 A CN 202110948263A CN 114203685 A CN114203685 A CN 114203685A
Authority
CN
China
Prior art keywords
microelectronic assembly
inductor
microelectronic
interface
subject matter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110948263.5A
Other languages
English (en)
Inventor
A·A·厄尔舍比尼
钱治国
G·S·帕斯达斯特
M·E·卡比尔
邓汉威
全箕玟
K·P·奥布莱恩
J·M·斯旺
S·M·利夫
A·阿列克索夫
F·尔德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN114203685A publication Critical patent/CN114203685A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/10—Inductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05547—Structure comprising a core and a coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05639—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0801—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/0805—Shape
    • H01L2224/0807—Shape of bonding interfaces, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08137—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0901—Structure
    • H01L2224/0903—Bonding areas having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/0905—Shape
    • H01L2224/09051—Bonding areas having different shapes
    • H01L2224/09055—Bonding areas having different shapes of their bonding interfaces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0918—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/09181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29186—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8003—Reshaping the bonding area in the bonding apparatus, e.g. flattening the bonding area
    • H01L2224/80047—Reshaping the bonding area in the bonding apparatus, e.g. flattening the bonding area by mechanical means, e.g. severing, pressing, stamping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/8034—Bonding interfaces of the bonding area
    • H01L2224/80357—Bonding interfaces of the bonding area being flush with the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公开涉及具有直接键合区中的电感器的微电子组装件。本文公开了包括通过直接键合而耦合在一起的微电子组件的微电子组装件以及相关的结构和技术。例如，在一些实施例中，微电子组装件可以包括第一微电子组件和通过直接键合区与第一微电子组件耦合的第二微电子组件，其中，所述直接键合区包括电感器的至少一部分。

Description

具有直接键合区中的电感器的微电子组装件
背景技术
集成电路(IC)封装通常包括引线键合或焊接到封装衬底的管芯。在使用中，电信号和功率通过引线键合或焊料在封装衬底和管芯之间传递。
附图说明
通过结合附图中的以下详细描述，将容易理解实施例。为了便于这种描述，相同的附图标记‎表示相同的结构要素。在附图的各图中，作为示例而非作为限制示出了各实施例。
图1是根据各种实施例的包括直接键合的示例性微电子组装件的侧视截面图。
图2是根据各种实施例的图1的微电子组装件的一部分的侧视截面分解图。
图3和4是根据各种实施例的微电子组件的示例性直接键合界面的侧视截面图。
图5-8是根据各种实施例的微电子组件的示例性直接键合界面的俯视图。
图9-12是根据各种实施例的微电子组件的示例性直接键合界面的侧视截面图。
图13是根据各种实施例的包括直接键合的示例性微电子组装件的侧视截面图。
图14-17是根据各种实施例的在图1和2的微电子组装件的一部分的制造中的示例性各阶段的侧视截面图。
图18A-18B是根据各种实施例的包括直接键合的示例性微电子组装件的侧视截面图。
图19是根据各种实施例的包括具有电感器的直接键合区的示例性微电子组装件的侧视截面图。
图20-25是根据各种实施例的在图19的微电子组装件的制造中的示例性各阶段的侧视截面图。
图26-32是根据各种实施例的包括具有电感器的直接键合区的示例性微电子组装件的侧视截面图。
图33-38是根据各种实施例的包括具有电感器的直接键合区的示例性微电子组装件的俯视截面图。
图39是根据各种实施例的可以包括在微电子组装件的直接键合区中的螺旋线圈电感器的透视图。
图40是根据各种实施例的可以包括在微电子组装件的直接键合区中的螺旋线圈电感器的俯视图。
图41示出根据各种实施例的包括具有直接键合区中的电感器的示例性功率输送网络的微电子组装件。
图42A-42B示出根据各实施例的包括具有电感器的一部分的直接键合区的微电子组装件。
图43-44是根据各种实施例的包括具有电感器的直接键合区的微电子组装件的侧视截面图。
图45A-45B示出根据各种实施例的包括具有变压器的直接键合区的微电子组装件。
图46A-46C示出根据各种实施例的导电结构，所述导电结构可以是包括直接键合的微电子组装件的一部分。
图47是根据各种实施例的可以至少部分地包括在直接键合区中的电感器的俯视图。
图48是根据各种实施例的可以包括在具有直接键合区中的变压器的微电子组装件中的电路的示意图。
图49是可以包括在根据本文公开的任何实施例的微电子组件中的晶片和管芯的俯视图。
图50是可以包括在根据本文公开的任何实施例的微电子组件中的集成电路(IC)器件的侧视截面图。
图51是可以包括根据本文公开的任何实施例的微电子组装件的IC器件组装件的侧视截面图。
图52是可以包括根据本文公开的任何实施例的微电子组装件的示例性电气器件的框图。
具体实施方式
本文公开了包括通过直接键合而耦合在一起的微电子组件的微电子组装件以及相关的结构和技术。例如，在一些实施例中，微电子组装件可以包括第一微电子组件和通过直接键合区与第一微电子组件耦合的第二微电子组件，其中，直接键合区包括电感器的至少一部分。
在以下详细描述中，参考形成所述以下详细描述的一部分的附图，其中，相同的标号始终表示相同的部分，并且在附图中作为说明示出了可以实施的实施例。要理解，在不脱离本公开的范围的情况下，可以利用其他实施例并且可以进行结构或逻辑的改变。因此，以下详细描述不要以限制性意义进行理解。
各种操作可以以最有助于理解所要求保护的主题的方式依次描述为多个离散的动作或操作。然而，描述的顺序不应被解释为暗示这些操作必须顺序相关的。特别地，这些操作可以不以呈现的顺序来执行。所描述的操作可以以与所描述的实施例不同的顺序来执行。在另外的实施例中，可以执行各种另外的操作，和/或可以省略所描述的操作。
为了本公开的目的，短语“A和/或B”和“A或B”意指(A)、(B)或(A和B)。为了本公开的目的，短语“A、B和/或C”和“A、B或C”是指(A)、(B)、(C)、(A和B)、(A和C)、(B和C)或(A、B和C)。附图不一定是按比例的。尽管许多附图示出了具有平坦壁和直角拐角的直线结构，但这仅仅是为了便于说明，并且使用这些技术制造的实际器件将会表现出圆拐角、表面粗糙度和其他特征。为了便于讨论，图18A和18B的附图集合可以在本文中被称为“图18”，图42A和42B的附图集合可以在本文中被称为“图42”等。
本说明书使用短语“在实施例中”或“在各实施例中”，其可以各自指代相同或不同实施例中的一个或多个。此外，如关于本公开的实施例所使用的术语“包括”、“包含”、“具有”等是同义的。当用于描述尺寸范围时，短语“在X和Y之间”表示包括X和Y的范围。术语“顶部”、“底部”等可以在本文中用于解释附图的各种特征，但是这些术语仅仅是为了便于讨论，而并不暗示期望或要求的定向。尽管在本文中可能以单数形式指代某些要素，但是这样的要素可以包括多个子要素。例如，“介电材料”可以包括一种或多种介电材料。如本文所使用的，“导电触点”可以指代用作不同组件之间的电界面的导电材料(例如，金属)的一部分；导电触点可以凹入组件的表面、与组件的表面齐平、或从组件的表面延伸出去，并且可以采用任何合适的形式(例如，导电焊盘或插槽，或者导电线路或通孔的一部分)。
图1是根据各种实施例的微电子组装件100的侧视截面图。图1中示出了包括在微电子组装件100中的多个元件，但是在微电子组装件100中可以不存在多个这些元件。例如，在各种实施例中，可以不包括传热结构152、热界面材料(TIM)154、模制材料126、微电子组件102-2、底部填充材料138、和/或支撑组件182。此外，图1示出了多个要素，所述多个要素为了便于说明而从随后的附图中省略，但是可以包括在本文公开的任何微电子组装件100中。这种要素的示例包括传热结构152、TIM 154、模制材料126、微电子组件102-2、底部填充材料138和/或支撑组件182。图1的微电子组装件100的许多要素包括在附图中的其他附图中；当讨论这些附图时，不重复讨论这些要素，并且这些要素中的任何一个可以采取本文公开的任何形式。在一些实施例中，本文公开的微电子组装件100中的单独的微电子组装件可以用作系统级封装(SiP)，在所述系统级封装(SiP)中包括了具有不同功能的多个微电子组件102。在这样的实施例中，微电子组装件100可以被称作SiP。
微电子组装件100可以包括通过直接键合(DB)区130-1耦合到微电子组件102-1的中介层(interposer)150。特别地，如图2所示，DB区130-1可以包括在中介层150的顶表面处的DB界面180-1A，其中，DB界面180-1A包括一组导电DB触点110和在DB界面180-1A的DB触点110周围的DB电介质108。DB区130-1还可以包括在微电子组件102-1的底表面处的DB界面180-1B，其中，DB界面180-1B包括一组DB触点110以及在DB界面180-1B的DB触点110周围的DB电介质108。中介层150的DB界面180-1A的DB触点110可以与微电子组件102-1的DB界面180-1B的DB触点110对准，使得在微电子组装件100中，微电子组件102-1的DB触点110与中介层150的DB触点110接触。在图1的微电子组装件100中，可以将中介层150的DB界面180-1A与微电子组件102-1的DB界面180-1B(例如，电和机械地)键合，以形成耦合中介层150和微电子组件102-1的DB区130-1，如下面进一步讨论的。更一般地，本文公开的DB区130可以包括被键合在一起的两个互补DB界面180；为了便于说明，许多随后的附图可以省略DB界面180的标识以提高附图的清晰度。
如本文所使用的，术语“直接键合”用于包括金属至金属键合技术(例如，铜至铜键合，或者其中首先使相对DB界面180的DB触点110接触然后经受加热和压缩的其他技术)以及混合键合技术(例如，其中首先使相对DB界面180的DB电介质108接触然后经受加热并且有时经受压缩的技术，或者其中基本上同时使相对DB界面180的DB触点110和DB电介质108接触然后经受加热和压缩的技术)。在这样的技术中，使一个DB界面180处的DB触点110和DB电介质108分别与另一DB界面180处的DB触点110和DB电介质108接触，并且可以施加升高的压力和/或温度以使得接触的DB触点110和/或接触的DB电介质108键合。在一些实施例中，可以在不使用居间焊料或各向异性导电材料的情况下实现该键合，而在一些其他实施例中，可以在DB互连中使用焊料的薄盖以适应平坦性，并且该焊料可以在处理期间变成DB区130中的金属间化合物(IMC)。DB互连可以能够比其他类型的互连可靠地传导更高的电流；例如，一些常规的焊料互连在电流流动时可能形成大量的易碎IMC，并且通过这样的互连提供的最大电流可能被限制以减轻机械故障。
DB电介质108可以包括一种或多种介电材料，诸如一种或多种无机介电材料。例如，DB电介质108可以包括硅和氮(例如，以氮化硅的形式)；硅和氧(例如，以氧化硅的形式)；硅、碳和氮(例如，以碳氮化硅的形式)；碳和氧(例如，以碳掺杂氧化物的形式)；硅、氧和氮(例如，以氮氧化硅的形式)；铝和氧(例如，以氧化铝的形式)；钛和氧(例如，以氧化钛的形式)；铪和氧(例如，以氧化铪的形式)；硅、氧、碳和氢(例如，以原硅酸四乙酯(TEOS)的形式)；锆和氧(例如，以氧化锆的形式)；铌和氧(例如，以氧化铌的形式)；钽和氧(例如，以氧化钽的形式)；以及它们的组合。下面参考图4讨论包括多种介电材料的DB电介质108的布置的一些特定实施例。
DB触点110可以包括柱、焊盘或其他结构。尽管在附图中以相同方式在DB区130的两个DB界面180处描绘了DB触点110，但是DB触点110可以在两个DB界面180处具有相同结构，或者在不同DB界面180处的DB触点110可以具有不同结构。例如，在一些实施例中，一个DB界面180中的DB触点110可以包括金属柱(例如，铜柱)，并且互补DB界面180中的互补DB触点110可以包括在电介质中凹入的金属焊盘(例如，铜焊盘)。DB触点110可以包括任何一种或多种导电材料，例如铜、锰、钛、金、银、钯、镍、铜和铝(例如，以铜铝合金的形式)、钽(例如，钽金属、或者以氮化钽的形式的钽和氮)、钴、钴和铁(例如，以钴铁合金的形式)、或任何前述材料的任何合金(例如，以锰镍铜合金的形式的铜、锰和镍)。下面参考图3讨论DB触点110中的多种材料的一些特定布置。在一些实施例中，DB界面180的DB电介质108和DB触点110可以使用低温沉积技术(例如，在低于250摄氏度或低于200摄氏度的温度下发生沉积的技术)诸如低温等离子体增强化学气相沉积(PECVD)来制造。
图1和图2还示出了通过DB区130-2(经由DB界面180-2A和180-2B，如图2所示)耦合到中介层150的微电子组件102-2。尽管图1描绘了通过DB区130耦合到中介层150的特定数量的微电子组件102，但是该数量和布置仅仅是说明性的，并且微电子组装件100可以包括通过DB区130耦合到中介层150的任何期望数量和布置的微电子组件102。尽管单个参考标号“108”用于指代多个不同DB界面180(以及不同DB区130)的DB电介质，但是这仅是为了便于说明，并且不同DB界面180(甚至在单个DB区130内)的DB电介质108可以具有不同材料和/或结构(例如，根据下面参考图3讨论的实施例中的任何一个)。类似地，尽管单个参考标号“110”用于指代多个不同DB界面180(以及不同DB区130)的DB触点，但是这仅是为了便于说明，并且不同DB界面180(甚至在单个DB区130内)的DB触点110可以具有不同材料和/或结构(例如，根据下面参考图4讨论的实施例中的任何一个)。
中介层150可以包括绝缘材料106(例如，如本领域已知的，在多个层中形成的一个或多个介电材料)和穿过绝缘材料106的一个或多个导电通路112(例如，包括导电线路114和/或导电通孔116，如图所示)。在一些实施例中，中介层150的绝缘材料106可以是有机材料，诸如聚酰亚胺或聚苯并恶唑，或者可以包括具有填充材料(其可以是无机的)的有机聚合物基质(例如，环氧化物)。在一些这样的实施例中，中介层150可以被称为“有机中介层”。在一些实施例中，中介层150的绝缘材料106可以被提供在多层有机积聚膜中。有机中介层150可以比基于半导体或玻璃的中介层制造起来更便宜，并且由于有机绝缘材料106的低介电常数和可以使用更厚的线路而可以具有电性能优点(允许改进的功率输送、信号传输和潜在的热益处)。有机中介层150也可以具有比基于半导体的中介层所能实现的更大的覆盖区(footprint)，所述基于半导体的中介层受用于图案化的刻线的尺寸限制。此外，有机中介层150可以经受比约束基于半导体或玻璃的中介层的那些设计规则更少限制性的设计规则，从而允许使用诸如非曼哈顿布线的设计特征(例如，不限于使用一层用于水平互连而使用另一层用于垂直互连)以及避免诸如穿通硅通孔或穿通玻璃通孔的穿通衬底通孔(TSV)(该穿通衬底通孔(TSV)可能在可获得的间距方面受限，并且可能导致不太期望的功率输送和信号传输性能)。包括有机中介层的常规集成电路封装已经被限制于基于焊料的附着技术，所述基于焊料的附着技术可能对可实现的间距具有下限，这排除了使用常规的基于焊料的互连来实现下一代器件所期望的精细间距。如本文所公开的通过直接键合在微电子组装件100中利用有机中介层150可以结合通过直接键合可实现的(并且先前仅在使用基于半导体的中介层时可实现的)超精细间距(例如，下面讨论的间距128)来利用有机中介层的这些优点，并且因此可以支持大且复杂的管芯复合体的设计和制造，该管芯复合体可以获得由常规方法没有实现的封装系统竞争性能和能力。
在其他实施例中，中介层150的绝缘材料106可以包括阻燃等级4材料(FR-4)、双马来酰亚胺三嗪(BT)树脂、或低k或超低k电介质(例如，碳掺杂电介质、氟掺杂电介质、和多孔电介质)。当使用标准印刷电路板(PCB)工艺来形成中介层150时，绝缘材料106可以包括FR-4，且中介层150中的导电通路112可以由通过FR-4的积聚层分离的图案化铜片来形成。在一些实施例中，中介层150可以被称为“封装衬底”或“电路板”。
在一些实施例中，中介层150中的导电通路112中的一个或者多个可以在中介层150的顶表面处的导电触点(例如DB触点110之一)与中介层150的底表面处的导电触点118之间延伸。在一些实施例中，中介层150中的导电通路112中的一个或者多个可以在中介层150的顶表面处的不同导电触点之间(例如，在潜在地在不同DB区130中的不同DB触点110之间，如下面进一步讨论的)延伸。在一些实施例中，中介层150中的导电通路112中的一个或多个可以在中介层150的底表面处的不同导电触点118之间延伸。
在一些实施例中，中介层150可以仅包括导电通路112，并且可以不包含有源或无源电路。在其他实施例中，中介层150可以包括有源或无源电路(例如，晶体管、二极管、电阻器、电感器和电容器等)。在一些实施例中，中介层150可以包括一个或多个包括晶体管的器件层。
虽然图1和2(以及其他附图)示出了中介层150中的导电通路112的特定数量和布置，但是这些仅仅是说明性的，并且可以使用任何合适的数量和布置。本文所公开的导电通路112(例如，包括线路114和/或通孔116)可以例如由任何合适的导电材料(诸如铜、银、镍、金、铝、其他金属或合金、或材料的组合)形成。下面参考图9-10讨论可以是导电通路112的一部分的衬里材料132的一些特定布置的示例。
在一些实施例中，微电子组件102可以包括(封装的或未封装的)集成电路(IC)管芯或IC管芯的堆叠(例如，高带宽存储器管芯堆叠)。在一些这样的实施例中，微电子组件102的绝缘材料可以包括二氧化硅、氮化硅、氮氧化物、聚酰亚胺材料、玻璃增强环氧树脂基质材料、或低k或超低k电介质(例如，碳掺杂电介质、氟掺杂电介质、多孔电介质、有机聚合物电介质、光可成像电介质、和/或基于苯并环丁烯的聚合物)。在一些其他的实施例中，微电子组件102的绝缘材料可以包括半导体材料例如硅、锗或III-V材料(例如氮化镓)，以及一种或多种附加材料。例如，微电子组件102的绝缘材料可以包括氧化硅或氮化硅。微电子组件102中的导电通路可以包括导电线路和/或导电通孔，并且可以以任何合适的方式连接微电子组件102中的任何导电触点(例如，连接微电子组件102的相同表面上或不同表面上的多个导电触点)。下面参考图50讨论可以包括在本文公开的微电子组件102中的示例性结构。特别地，微电子组件102可以包括有源和/或无源电路(例如，晶体管、二极管、电阻器、电感器和电容器等)。在一些实施例中，微电子组件102可以包括一个或多个包括晶体管的器件层。当微电子组件102包括有源电路时，功率和/或接地信号可以被路由通过中介层150并且通过DB区130(并且还通过居间微电子组件102)去往/来自微电子组件102。在一些实施例中，微电子组件102可以采取本文的中介层150的任何实施例的形式。尽管图1的微电子组装件100的微电子组件102是单面组件(在单独微电子组件102仅在单独微电子组件102的单个表面上具有导电触点(例如DB触点110)的意义上)，但是在一些实施例中，微电子组件102可以是双面(或“多级”或“全向”)组件，其中，导电触点在组件的多个表面上。下面参考图18讨论双面微电子组件102的一些具体示例。
诸如表面安装电阻器、电容器和/或电感器的附加组件(未示出)可以被设置在中介层150的顶表面或底表面上，或者被嵌入中介层150中。图1的微电子组装件100还包括耦合到中介层150的支撑组件182。在图1的特定实施例中，支撑组件182包括通过居间焊料120(例如，球栅阵列(BGA)布置中的焊球)电耦合到中介层150的互补导电触点118的导电触点118，但是可以使用任何合适的互连结构(例如，引脚栅格阵列布置中的引脚，平面栅格阵列布置中的平面，柱，焊盘和柱等)。在本文公开的微电子组装件100中使用的焊料120可以包括任何合适的材料，诸如铅/锡、锡/铋、共晶锡/银、三元锡/银/铜、共晶锡/铜、锡/镍/铜、锡/铋/铜、锡/铟/铜、锡/锌/铟/铋或其他合金。在一些实施例中，中介层150与支撑组件182之间的耦合可以被称为第二级互连(SLI)或多级互连(MLI)。
在一些实施例中，支撑组件182可以是封装衬底(例如，可以使用PCB工艺来制造，如上所述)。在一些实施例中，支撑组件182也可以是电路板(例如，母板)，并且可以具有附着到其的其他组件(未示出)。支撑组件182可以包括导电通路和其他导电触点(未示出)用于通过支撑组件182路由功率、接地和信号，如本领域已知的。在一些实施例中，支撑组件182可以包括另一IC封装、中介层或任何其他合适的组件。底部填充材料138可以设置在将中介层150耦合到支撑组件182的焊料120周围。在一些实施例中，底部填充材料138可以包括环氧树脂材料。
在一些实施例中，支撑组件182可以是较低密度组件，而中介层150和/或微电子组件102可以是较高密度组件。如本文所使用的，术语“较低密度”和“较高密度”是相对术语，指示较低密度组件中的导电通路(例如，包括导电线路和导电通孔)比较高密度组件中的导电通路更大和/或具有更大间距。在一些实施例中，微电子组件102可以是较高密度组件，而中介层150可以是较低密度组件。在一些实施例中，(例如，当较高密度组件是管芯时)较高密度组件可以使用双镶嵌或单镶嵌工艺来制造，而(例如，当较低密度组件是封装衬底或中介层时)较低密度组件可以使用半加成或修改的半加成工艺来制造(其中通过先进的激光或光刻工艺形成小的垂直互连特征)。在一些其他实施例中，(例如，当较高密度组件是封装衬底或者中介层时)较高密度组件可以使用半加成或者修改的半加成工艺来制造，而(例如，当较低密度组件是PCB时)较低密度组件可以使用半加成或者减成工艺来制造(使用蚀刻化学来去除不想要的金属区，并且通过标准激光工艺形成粗糙垂直互连特征)。
图1的微电子组装件100还可以包括模制材料126。模制材料126可以围绕中介层150上的一个或多个微电子组件102延伸。在一些实施例中，模制材料126可以在中介层150上的多个微电子组件102之间并且围绕DB区130延伸。在一些实施例中，模制材料126可以在中介层150上的一个或多个微电子组件102上方延伸(未示出)。模制材料126可以是绝缘材料，例如合适的环氧树脂材料。可以选择模制材料126以具有可以减轻或最小化由微电子组装件100中的不均匀热膨胀引起的微电子组件102与中介层150之间的应力的热膨胀系数(CTE)。在一些实施例中，模制材料126的CTE可以具有介于中介层150的CTE(例如，中介层150的绝缘材料106的CTE)和微电子组件102的CTE之间的值。在一些实施例中，可以至少部分地根据模制材料的热特性来选择用于微电子组装件100中的模制材料126。例如，用于微电子组装件100中的一种或多种模制材料126可以具有低热导率(例如，常规模制化合物)以阻碍热传递，或可以具有高热导率(例如，包括具有高热导率的金属或陶瓷颗粒的模制材料，所述金属或陶瓷颗粒例如铜、银、金刚石、碳化硅、氮化铝和氮化硼等)以促进热传递。本文所指的任何模制材料126可以包括具有不同材料成分的一种或多种不同材料。
图1的微电子组装件100还可以包括TIM 154。TIM 154可以包括聚合物或其他粘合剂中的导热材料(例如，金属颗粒)。TIM 154可以是热界面材料糊料或导热环氧树脂(其在施涂时可以是流体并且在固化时可以硬化，如本领域已知的)。TIM 154可以为微电子组件102所产生的热提供路径以容易地流至传热结构152，在传热结构152处热可以被扩散和/或被消散。图1的微电子组装件100的一些实施例可以包括在模制材料126和微电子组件102的顶表面上的溅射金属化(未示出)；TIM 154(例如，焊料TIM)可以被设置在该金属化上。
图1的微电子组装件100还可以包括传热结构152。传热结构152可以用于将热从一个或多个微电子组件102带走(例如，使得热可以更容易地被消散)。传热结构152可以包括任何合适的导热材料(例如，金属、合适的陶瓷等)，并且可以包括任何合适的特征(例如，散热器、包括翅片的热沉、冷板等)。在一些实施例中，传热结构152可以是或可以包括集成的散热器(IHS)。
微电子组装件100的元件可以具有任何合适的尺寸。仅附图中的子集被标记有表示尺寸的参考数字，但这仅是为了清楚地说明，并且本文公开的任何微电子组装件100可以具有带有本文讨论的尺寸的组件。在一些实施例中，中介层150的厚度184可以在20微米至200微米之间。在一些实施例中，DB区130的厚度188可以在0.1微米至5微米之间。在一些实施例中，微电子组件102的厚度190可以在10微米至780微米之间。在一些实施例中，DB区130中的DB触点110的间距128可以小于20微米(例如，在0.1微米至20微米之间)。
图3-41示出了另外的示例性微电子组装件100及其组件。本文参考图3-41中的任何图讨论的任何特征都可以与任何其他特征组合以形成微电子组装件100或其组件。例如，如下面进一步讨论的，图4示出了DB界面180的实施例，其中，DB触点110包括了多个不同材料部分，并且图9示出了DB界面180的实施例，其中，在DB触点110与相邻DB电介质108之间存在衬里材料132。图4和图9的这些特征可以组合，使得根据本公开的DB界面180具有带有多个不同材料部分的DB触点110以及在DB触点110与相邻DB电介质108之间的衬里材料132。该特定组合仅是示例，并且可以使用任何组合。
如上所述，DB电介质108可以包括以任何期望方式布置的一种或多种材料。例如，图3示出了包括在DB触点110周围的DB电介质108的DB界面180(其可以是中介层150或微电子组件102的一部分)。在图3的特定实施例中，DB电介质108可以包括第一部分108A和第二部分108B，其中，第二部分108B在第一部分108A与DB界面180的键合表面之间。第一部分108A和第二部分108B可以具有不同的材料成分。例如，在一些实施例中，第一部分108A可以包括硅和氧(例如，以氧化硅的形式)，而第二部分108B可以包括硅、氧、碳和氮(例如，以氧碳氮化硅的形式)。第一部分108A的厚度190A可以大于第二部分108B的厚度190B。例如，在一些实施例中，厚度190B可以小于5纳米(例如，小于3纳米)，而厚度190A可以大于5纳米(例如，在50纳米至5微米之间)。当厚度190A大于厚度190B时，第一部分108A可以称为DB电介质108的“体”材料，并且第二部分108B可以称为DB电介质108的“界面”材料。尽管图3示出了DB电介质108包括两个部分的实施例，但是DB电介质108可以包括多于两个部分(例如，布置在与DB界面180的键合表面平行的层中)。
同样如上所述，DB触点110可以包括以任何期望的方式布置的一种或多种材料。例如，图4示出了包括在DB触点110周围的DB电介质108的DB界面180(其可以是中介层150或微电子组件102的一部分)。在图4的特定实施例中，DB触点110可以包括第一部分110A和第二部分110B，其中，第二部分110B在第一部分110A与DB界面180的键合表面之间。第一部分110A和第二部分110B可以具有不同的材料成分。例如，在一些实施例中，第一部分110A可以包括铜，并且第二部分110B可以包括贵金属(例如，银或金)；在这样的实施例中，第二部分110B可以用于提高DB触点110的抗腐蚀性。第一部分110A的厚度192A可以大于第二部分110B的厚度192B。例如，在一些实施例中，厚度192B可以小于5纳米，而厚度192A可以大于50纳米。当厚度192A大于厚度192B时，第一部分110A可以被称为DB触点110的“体”材料，而第二部分110B可以被称为DB触点110的“界面”材料。尽管图4示出了DB触点110包括两个部分的实施例，但是DB触点110可以包括多于两个部分(例如，布置在平行于DB界面180的键合表面的层中)。在一些实施例中，DB界面180可以包括具有多个部分的DB电介质108和具有多个部分的DB触点110。
DB界面180中的DB触点110的覆盖区可以具有任何期望的形状，并且可以以任何期望的方式(例如，通过使用光刻图案化技术以形成DB触点110)将多个DB触点110布置在DB界面180内。例如，图5-8是DB界面180的DB电介质108中的DB触点110的各种布置的俯视图。在图5的实施例中，DB触点110具有矩形(例如，正方形)覆盖区并且被布置在矩形阵列中。在图6的实施例中，DB触点110具有十字形覆盖区，并且被布置在三角形阵列中。在图7的实施例中，DB触点110被布置在矩形阵列中，并且DB触点110的交替行具有十字形覆盖区和三角形覆盖区。在图8的实施例中，DB触点110被布置在矩形阵列中，DB触点110具有圆形覆盖区，并且DB触点110的覆盖区的直径以棋盘图案变化。包括在DB界面180中的DB触点110可以具有这些和其他覆盖区形状、尺寸和布置(例如，六边形阵列、椭圆形覆盖区等)的任何合适组合。在一些特定实施例中，DB界面180中的DB触点110可以具有被成形为凸多边形(例如，正方形、矩形、八边形、十字形等)或圆形的覆盖区。
如上所述，在一些实施例中，衬里材料可以存在于DB触点110与相邻DB电介质108之间。例如，图9示出了中介层150及其DB界面180的一部分。在图9的实施例中，衬里材料132存在于DB触点110与相邻DB电介质108之间。衬里材料132可以用作扩散阻挡层(例如，以限制DB触点110与相邻DB电介质108之间的扩散，诸如当DB触点110包括铜并且DB电介质108包括氧化硅时可能发生的铜扩散)和/或用作助粘剂(例如，以提高DB触点110与相邻DB电介质108之间的机械界面的强度)。在图9的特定实施例中，衬里材料132可以不存在于穿过中介层150的绝缘材料106的通孔116和/或线路114周围。在其他实施例中，衬里材料132也可以存在于通孔116和/或线路114周围；在图10中示出了这样的实施例。在一些实施例中，衬里材料132可以仅存在于通孔116和/或线路114周围，但不存在于DB触点110周围(未示出)。在图9的实施例中，衬里材料132可以为导电材料(例如，可以包括钴、钌或钽及氮(例如，以氮化钽的形式))或非导电材料(例如，硅及氮(例如，以氮化硅的形式)或类金刚石碳)。在图10的实施例中，衬里材料132可以是非导电材料。在另外其他实施例中，在中介层150中可以不存在衬里材料132。尽管衬里材料132的使用的各种实施例在图9和图10中被描绘并且针对它们存在于中介层150中进行了讨论，但是这仅仅是为了便于说明，并且微电子组件102的DB界面180也可以包括衬里材料132(例如，仅在DB触点110周围，和/或在微电子组件102的金属化堆叠中的线路和通孔周围)。
在一些实施例中，光刻通孔技术可以用于在中介层150(例如，在有机中介层150)或微电子组件102中形成一个或多个金属化层。例如，图11示出了中介层150及其DB界面180的一部分。在图11的实施例中，示出了三个不同的绝缘材料层106(标记为106A、106B和106C)。在“顶”层106A(最接近DB界面180的层)内，可以使用光刻技术(例如，“零未对准”技术)来图案化通孔116，使得它们的侧面与它们所着落的线路114的侧面对准。在“下”层(例如，层106B)中，可以使用常规技术来图案化通孔116，并且通孔116的侧面可以不与它们所着落的线路114的侧面对准。更一般地，光刻形成的通孔116可以具有任何期望的覆盖区(例如，非圆形覆盖区)。在图11的实施例中，DB触点110可以是与层106A的通孔116导电接触的“焊盘”。由于在光刻通孔制造期间执行的平坦化(例如化学机械抛光)操作，在DB界面180的形成中使用光刻通孔技术可以产生非常平坦的DB界面180，并且平坦的DB界面180可以比更“不平坦的”DB界面180更可靠地形成直接键合。因此，使用光刻通孔技术来形成DB界面180的DB触点110可以支持机械且电可靠的DB区130。
在一些实施例中，光刻通孔技术将被用于在中介层150(例如，在有机中介层150中)或微电子组件102的DB界面180中形成DB触点110。例如，图12示出了中介层150及其DB界面180的一部分。在图12的实施例中，DB触点110包括通孔116和通孔116着落在其上的线路114；这些通孔116可以使用光刻技术来图案化(例如，使得通孔116的侧面与它们所着落的线路114的侧面对准)。DB电介质108可以接触DB触点110的通孔116和线路114，如图所示。可以使用光刻技术或常规技术来图案化绝缘材料106中的金属化。尽管通孔116/线路114的各种实施例在图11和12中被描绘并且针对它们存在于中介层150中进行了讨论，但是这仅仅是为了便于说明，并且微电子组件102的DB界面180还可以包括DB界面180和/或其他金属化中的光刻图案化的通孔116/线路114。
在图1和2的实施例中，DB触点110被示出为与下面的绝缘材料106中的通孔116相接触的焊盘。在其他实施例中，DB触点110本身可以是通孔。例如，图13示出了其中DB触点110是与绝缘材料106中的焊盘接触的通孔的实施例；如图所示，DB触点110可以比与它们接触的焊盘更窄。
图1和2的微电子组装件100以及本文公开的其他微电子组装件100可以以任何合适的方式制造。例如，图14-17是根据各种实施例的在图1和2的微电子组装件100的一部分的制造中的示例性各阶段的侧视截面图。尽管参考图14-17讨论的操作可以参考本文公开的微电子组装件100的特定实施例来说明，但是参考图14-17讨论的制造方法可以用于形成任何合适的微电子组装件100。在图14-17中，操作被示出为每个操作一次并且以特定的顺序示出，但是操作可以根据需要重新排序和/或重复(例如，当同时制造多个微电子组装件100时并行地执行不同的操作)。以下参考图14-17讨论的制造工艺在中介层150是有机中介层时可能是特别有利的，并且对于基于玻璃或基于半导体的中介层(例如，其中在任何直接键合操作之前下面的玻璃或硅晶片已经被减薄并且形成TSV的基于玻璃或基于硅的中介层)也可能是有利的。然而，任何合适的制造工艺都可以用于制造本文公开的任何微电子组装件100。
图14示出了包括安装在载板104上的中介层150的组装件。中介层150包括两个暴露的DB界面180-1和180-2。载板104可以包括任何合适的材料，并且在一些实施例中，可以包括半导体晶片(例如，硅晶片)或玻璃(例如，玻璃面板)。当中介层150是有机中介层时，中介层150可以有利地制造在载板104上，这可以提供其上可以形成中介层150的层的机械稳定表面。
图15示出了在将微电子组件102-1和102-2直接键合到图14的中介层150/载板104之后的组装件。具体地，可以使微电子组件102的DB界面180(未标记)与中介层150的DB界面180接触，并且施加热和/或压力以键合接触的DB界面180，从而形成DB区130(其中，DB区130-1和130-2分别对应于DB界面180-1和180-2)。
图16示出了在微电子组件102周围和在图15的组装件的中介层150的表面上提供模制材料126之后的组装件。在一些实施例中，模制材料126可以在微电子组件102上方延伸并保持在其上方，而在其他实施例中，可以往回抛光模制材料126以暴露微电子组件102的顶表面，如图所示。
图17示出了从图16的组装件中去除载板104并在新暴露的导电触点118上提供焊料120之后的组装件。图17的组装件本身可以是微电子组装件100，如图所示。可以对图17的微电子组装件100执行进一步的制造操作以形成其他微电子组装件100；例如，焊料120可以用于将图17的微电子组装件100耦合到支撑组件182，并且TIM 154和传热结构152可以被提供在图17的微电子组装件100的顶表面上，从而形成图1和图2的微电子组装件100。
微电子组装件100中的不同DB区130可以包括不同的DB电介质108。在一些实施例中，DB触点110的密度(即，DB界面180的键合表面的由DB触点110占据的面积的比例)可以在不同的DB区130之间不同。在一些实施例中，这种不同的密度可以是由于一个DB区130比另一DB区130需要更少的电路径。在其他实施例中，这种不同的密度可以用于增强或抑制热传递，其中，DB触点110的较大密度(因此，较高比例的导热金属)用于增强热传递，而DB触点110的较小密度(因此，较低部分的导热金属)用于抑制热传递。在图1和图2的实施例中，DB电介质108延伸到DB区130之外，覆盖中介层150的顶表面的剩余部分。在其他实施例中，可以在DB区130外部的中介层150的顶表面处设置不同的材料。尽管附图中的各个附图示出了在中介层150的单个表面(例如，顶表面)处的DB区130，但是微电子组装件100可以包括在中介层150的多个表面处的DB区130。
微电子组装件100可以包括通过直接键合而耦合的微电子组件102的多个“层”。例如，图18A和18B示出了微电子组装件100，其中，微电子组件102-1包括在其顶表面处的两个DB界面180(未标记)，并且，在底表面处具有其自己的DB界面180(未标记)的微电子组件102-3和102-4分别经由DB区130-3和130-4耦合至微电子组件102-1。类似地，微电子组件102-2包括在其顶表面处的DB界面180(未标记)，并且在其底表面处具有其自己的DB界面180(未标记)的微电子组件102-5经由DB区130-5耦合至微电子组件102-2。图18的微电子组装件100因此可以被描述为具有两层直接键合的微电子组件102。图18A和18B的微电子组装件100共享许多特征，并且图18B示出了特定实施例，其中，微电子组件102-1包括嵌入式微电子组件102-6(例如，嵌入式管芯)，并且DB区130-4位于嵌入式微电子组件102-6的顶表面。在一些实施例中，嵌入式微电子组件102-6可以是较高密度组件并且微电子组件102-1可以是较低密度组件。微电子组件102-1可以包括一个或多个导电结构195，其将嵌入式微电子组件102-6的底表面处的触点(未示出)导电地耦合到微电子组件102-1的底表面处的DB触点110。更一般地，本文所公开的任何微电子组件102可以包括一个或多个管芯，并且可以具有不同类型的穿通导电互连，诸如铜柱和TSV (例如，穿通硅通孔)。
在一些实施例中，图18的微电子组装件100的第一层中的微电子组件102-1和102-2可以包括在其顶表面和底表面处的DB区130之间延伸的导电结构194，从而向第二层中的微电子组件102(即，微电子组件102-3、102-4和102-5)提供用于功率、接地和/或信号的导电通路。在一些实施例中，这样的导电结构194可以包括一个或多个TSV，包括通过阻挡氧化物与周围的硅或其他半导体材料隔离的导电材料通孔诸如金属通孔，诸如当微电子组件102-1和102-2包括硅衬底时的穿通硅通孔，或当微电子组件102-1和102-2包括玻璃衬底时的穿通玻璃通孔时。在一些实施例中，第一层中的微电子组件102-1和102-2可以是无源的(例如，不包括晶体管)或有源的(例如，包括以存储器电路和/或功率输送电路的形式的晶体管)。
在图18的实施例中，模制材料126可以延伸上至第二层中的微电子组件102并可以横向围绕该微电子组件102，并且在一些实施例(未示出)中，模制材料126可以覆盖第二层中的微电子组件102的顶表面。如图18所示，在一些实施例中，模制材料126的顶表面可以与暴露的DB界面180共面。在一些实施例中，包括暴露的DB界面180的微电子组装件100可以在暴露的DB界面180上具有临时的、可去除的保护材料(例如，粘合材料，未示出)，以保护它们，直到执行了直接键合操作。包括多层微电子组件102的微电子组装件100可以用以上参考图14-17讨论的方式形成，其中，在沉积模制材料126之前将微电子组件102的附加层耦合到前面的组装件。在一些其他实施例中，可以通过首先组装微电子组装件102的层并且接着如以上参考图15讨论的将经组装的层耦合到中介层150来形成包括多层微电子组装件102的微电子组装件100。微电子组装件100可以不限于两个微电子组装件102层，而是可以根据需要包括三个或更多个层。此外，尽管图18中单独层中的微电子组件102被描绘为具有相同高度，但这仅是为了便于说明，并且微电子组装件100中的任何单独层中的微电子组件102可以具有不同高度。此外，不是微电子组装件100中的每个微电子组件102可以是多个微电子组件102的堆叠的一部分；例如，在图18的微电子组装件100的一些变型中，在微电子组件102-2的顶部上可以不存在微电子组件102-5(并且因此微电子组件102-2可以不包括导电结构194(例如，可以不包括TSV))。
在图18的实施例中，模制材料126可以延伸上至第二层中的微电子组件102并可以横向围绕该微电子组件102，并且在一些实施例(未示出)中，模制材料126可以覆盖第二层中的微电子组件102的顶表面。
在一些实施例中，微电子组装件100可以包括至少部分地在DB区130中的一个或多个电感器或变压器。在一些这样的实施例中，微电子组装件100的一个组件(例如，中介层150或微电子组件102)可以在其DB界面180中包括电感器的一部分，并且微电子组装件100的另一组件(例如，另一微电子组件102)可以在其DB界面180中包括电感器的另一部分；当组件的DB界面180被键合在一起以形成DB区130时，电感器可以是完整的。
图19是包括由DB区130耦合的两个微电子组件102的微电子组装件100的一部分的侧视截面图；电感器210至少部分地设置在DB区130中，该DB区还包括DB电介质108中的其他DB触点110。图20-32共享图19的透视图。尽管图19和其他附图描绘了两个微电子组件102之间的DB区130中的电感器210，但是这仅是为了便于说明，并且电感器210可以被包括在任何两个组件(例如，中介层150和微电子组件102等)之间的DB区130中。图19和其他附图的微电子组件102可以称为下微电子组件102-1和上微电子组件102-2，但是术语“下”和“上”的使用仅是为了便于说明，而不是暗示期望的或需要的取向。此外，图19和其他附图示出了包括DB界面180和剩余结构204的微电子组件102；该剩余结构204可以包括中介层150的材料的任何实施例，诸如绝缘材料106和导电通路112，或者本文公开的任何其他金属化堆叠和/或器件层。特别地，微电子组件102的剩余结构204可以包括导电通路(未示出)以将电感器210电连接到其他电路(例如，电压调节器电路，如下面参考图41所讨论的)。
图19的电感器210包括通过介电区218与磁性区208间隔开的电感器迹线222。电感器迹线222、介电区218和磁性区208可以各自包括由微电子组装件100的一个微电子组件102贡献的部分和由微电子组装件100的另一微电子组件102贡献的部分。例如，电感器迹线222包括在DB界面180中的每一个处的电感器迹线材料206 (例如，铜)；类似地，介电区218和磁性区208包括在DB界面180中的每一个处的材料。在图19的实施例中，对电感器210的这些贡献是对称的，但是在其他实施例中，这些贡献可以不是对称的(例如，如下面参考图26所讨论的)。
微电子组件102的电感器迹线材料206可以键合到另一微电子组件102的电感器迹线材料206以形成电感器迹线222。在一些这样的实施例中，电感器迹线材料206可以包括本文参考DB触点110所讨论的任何材料。在其他实施例中，微电子组件102可以各自向电感器210提供电感器迹线材料206，但是不同微电子组件102的电感器迹线材料206可以保持间隔开，从而提供单独的电感器迹线222(例如，如以下参考图29-30所讨论的)；在这样的实施例中，不同微电子组件102的电感器迹线材料206可以不键合在一起，并且可以包括任何合适的导电材料(例如，任何合适的金属)。在一些实施例中，由微电子组件102贡献给电感器210的电感器迹线材料206可以具有在0.1微米至10微米之间(例如，在0.1微米至1微米之间，或在1微米至6微米之间)的厚度232。
介电区218可以至少部分地围绕电感器迹线222。如图所示，由每个微电子组件102贡献的介电区218的部分可以具有U形截面。在一些实施例中，介电区218的厚度224可以在0.01微米至2微米之间。任何合适的介电材料可以包括在介电区218中。例如，在一些实施例中，介电区218可以包括铝和氮(例如，以氮化铝的形式)。
磁性区208可以至少部分地围绕电感器迹线222，且如上所述，可以通过介电区218与电感器迹线222间隔开。如图所示，由每个微电子组件102贡献的磁性区208的部分可以具有U形截面，并且在一些实施例中，可以具有平行于DB界面180的键合表面延伸的凸缘(lip)部分212。相对于其中不存在凸缘部分212的实施例，凸缘部分212可以通过在由不同微电子组件102提供的磁性区208的部分之间提供“磁性通孔”来增加电感器210的电感。
在一些实施例中，磁性区208的厚度226可以在0.01微米至1微米之间。在一些实施例中，磁性区208可以包含与介电材料的薄层交替的磁性材料的薄层；这些单独的层可以具有U形截面并且可以至少部分地围绕电感器迹线222。这种层叠可以帮助减少涡流并且可以提高电感器210的品质因数。在一些实施例中，磁性材料可以包括镍和铁(例如，以坡莫合金的形式)，或者可以包括钴、锆和钽(例如，以钴钽锆的形式)，或者可以包括钴、锆、钽和硼，并且磁性材料的单独薄层可以具有10纳米至200纳米之间(例如，10纳米至100纳米之间，或者20纳米至40纳米之间)的厚度。在一些实施例中，磁性区208中的磁性材料的单独薄层可以是导电的。在一些实施例中，包括在磁性区208中的介电材料的薄层可以包括任何合适的介电材料(例如，铝及氮(例如，以氮化铝的形式))，并且介电材料的单独薄层可以具有小于1微米的厚度。
可以通过单独形成微电子组件102，然后执行直接键合操作以形成DB区130(并且因此完成电感器210)，来制造类似于图19的微电子组装件的微电子组装件100。可以使用任何合适的技术制造与图19的微电子组件类似的微电子组件102。例如，图20-25是在用于制造包括电感器210的一部分的微电子组件102的示例性工艺中的各阶段的侧视截面图。尽管图20-25示出了用于制造图19所示的特定微电子组件102的工艺，但是与图20-25所示的工艺类似的工艺可以用于形成包括本文公开的电感器210(例如，下面参考图26-40讨论的任何电感器210)的一部分的任何微电子组件102。
图20示出了包括位于微电子组件102的剩余结构204上的DB电介质108的组装件。DB电介质108和剩余结构204可以采取本文公开的任何形式。
图21示出了在图20的组装件的DB电介质108中形成凹部228之后的组装件；凹部228可以对应于DB触点110的位置，并且可以暴露剩余结构204中的导电通路(未示出)。
图22示出了在利用牺牲材料216填充图21的组装件的凹部228、然后在DB电介质108中形成更深的凹部230(并且可能经过DB电介质108并进入剩余结构204)之后的组装件。如下面所讨论的，凹部230可以对应于电感器210。注意，凹部230可以包括对应于磁性区208的凸缘部分212的部分，如以上参考图19所讨论的。在一些实施例中，可以使用双镶嵌工艺来形成凹部230。
图23示出了在图22的组装件的凹部230中形成共形磁性区208并形成介电区218之后的组装件。如图所示，磁性区208可以包括凸缘部分212。如以上所论述的，可以通过在凹部230中沉积磁性材料与介电材料的交替共形层来形成磁性区208。可以通过在磁性区208上方在凹部230中共形地沉积一个或多个介电材料来形成介电区218。在一些实施例中，可以在沉积用于磁性区208和介电区218的材料之后进行平坦化操作(例如，化学机械抛光(CMP))，以从牺牲材料216/DB电介质108上方去除这些材料。
图24示出了从图23的组装件中去除牺牲材料216并沉积导电材料214之后的组装件。导电材料214可以填充凹部230的剩余部分以及凹部228，其中，凹部230中的导电材料214对应于电感器迹线材料206，并且凹部228中的导电材料214对应于DB触点110。在一些实施例中，可以使用电镀技术来沉积导电材料214。在电感器迹线材料206具有与DB触点110不同的材料成分的实施例中，可以在去除牺牲材料216之前沉积用于电感器迹线材料206的材料，可以对材料进行平坦化，可以去除牺牲材料216，然后可以沉积用于DB触点110的材料。
图25示出了在对图24的组装件进行平坦化以去除DB电介质108上方的导电材料214之后的组装件。所得到的组装件可以采取图19的微电子组件102的形式，包括DB触点110和电感器迹线材料206。
如上所述，在一些实施例中，包括在微电子组装件100的DB区130中的电感器210可以不关于DB键合界面对称。例如，图26示出了如下实施例：其中，由上微电子组件102-2贡献的电感器迹线材料206、磁性区208和介电区218的部分大于由下微电子组件102-1贡献的电感器迹线材料206、磁性区208和介电区218的相应部分。具有由不同微电子组件102贡献的不同尺寸的电感器迹线材料206、磁性区208和/或介电区218可以使电感器210的电感对于制造期间出现的未对准和其他非理想情况更稳健。
在一些实施例中，磁性区208可以不包括凸缘部分212。例如，图27示出了其中不存在凸缘部分212的实施例。
图19、26和27的微电子组装件100示出了电感器210的壁基本上是直的实施例。在其他实施例中，电感器210的壁(例如，磁性区208和介电区218)可以是弯曲的。例如，图28示出了电感器210的壁是弯曲的实施例。并且具有弯曲壁的电感器210可以允许实现更高的电感，并且可以减少涡流损耗，但是可以招致更高的直流电阻。
如上所述，在一些实施例中，由微电子组装件100中的每个微电子组件102贡献的电感器迹线材料206可以不彼此接触，并且因此可以形成单独的电感器迹线222。例如，图29示出了其中电感器210包括DB区130中的两个电感器迹线222的实施例，其中，不同的电感器迹线222由不同的微电子组件102提供并且由介电区218的居间材料间隔开。图29的实施例中的两个电感器迹线222至少部分地被介电区218和磁性区208围绕。类似地，电感器210可以包括不同微电子组件102中的介电区218和磁性区208的不同部分，并且所述不同部分可以不接触；图30示出了如下实施例：其中，微电子组件102每个贡献电感器迹线材料206、介电区218和磁性区208的一部分，但是一个微电子组件102中的这些部分与另一微电子组件102中的这些部分间隔开(例如，通过居间DB电介质108)。在由磁性区208提供的磁“封套”内具有多个电感器迹线222可以增加由电感器210支持的饱和电流。
在一些实施例中，每个微电子组件102可以向DB区130中的电感器210贡献电感器迹线材料206的多个部分。例如，图31示出了其中每个微电子组件102向电感器210贡献电感器迹线材料206的两个单独部分的实施例。更一般地，微电子组件102和微电子组装件100可以向电感器210贡献电感器迹线材料206的两个或更多个单独的部分。
在一些实施例中，磁性区208和/或介电区218在DB区130的电感器210中可以是不连续的。例如，上述的图30示出了其中磁性区208和介电区218是不连续的实施例，其中，一部分由上微电子组件102-2提供而另一部分由下微电子组件102-1提供。在其他实施例中，单个微电子组件102可以提供磁性区208和/或介电区218的不连续部分。例如，图32示出了其中磁性区208在上微电子组件102-2内和在下微电子组件102-1内是不连续的实施例。电感器210的磁性区208中的不连续性可以减少涡流损耗，从而相对于磁性区208是基本上连续的实施例提高了电感器210的品质因数。
图30和32示出了当在垂直于电感器迹线222的纵向长度的截面中观察电感器210时磁性区208和/或介电区218是不连续的实施例。在一些实施例中，磁性区208和/或介电区218在平行于电感器迹线222的纵向长度的方向上可以是不连续的。例如，图33是图19的微电子组装件100的下微电子组件102-1的顶视截面图；图33的截面可以对应于图19的截面A-A，而图19的截面可以对应于图33的截面A-A。图34-38共享图33的透视图。在图33的实施例中，磁性区208和介电区218被示为沿电感器迹线222的纵向长度是基本上连续的。相比而言，图34示出了其中磁性区208和介电区218被示为沿电感器迹线222的纵向长度是不连续的实施例；示出了磁性区208及介电区218的三个部分，但磁性区208及/或介电区218可以包含任何期望数目的不连续部分。图35示出了其中磁性区208和介电区218沿电感器迹线222的纵向长度是不连续的(类似于图34的实施例)并且其中存在电感器迹线222的多个段(例如，如以上参考图31所讨论的)的实施例。
在一些实施例中，电感器迹线222可以向电感器210贡献多个“匝”。例如，图36是微电子组件102的俯视截面图，该微电子组件102包括提供至少部分地由磁性区208和介电区218围绕的多个段的电感器迹线材料206的单个环。更一般地，电感器210可以包括以任何期望的匝数布置的任何期望数量的电感器迹线材料206。例如，图37示出了电感器迹线材料206的两个部分(每个部分都被布置成单匝)以及磁性区208和介电区218的六个不连续部分，如图所示。图38示出了如下实施例：具有图37的实施例的电感器迹线材料206的相同布置，但是两组磁性区208/介电区218至少部分地围绕电感器迹线材料206的部分的匝。
在一些实施例中，微电子组装件100的DB区130可以包括螺旋线圈电感器210的至少一部分。在这样的实施例中，螺旋线圈电感器210中的一些可以由微电子组装件100中的一个微电子组件102来提供，并且螺旋线圈电感器210中的一些可以由另一微电子组件102和微电子组装件100来提供；螺旋线圈电感器210可以在微电子组件102直接键合时完成，如以上参考图19所讨论的。例如，图39是可以包括在微电子组装件100中的螺旋线圈电感器210a的透视图。平面磁性区208可以延伸穿过螺旋布置的电感器迹线材料206的中间，且可以延伸到电感器迹线材料206的螺旋布置的外部，如图所示；在一些实施例中，平面磁性区208可以位于微电子组装件100中的一个或多个微电子组件102的DB界面180的表面处，而在其他实施例中，多个平面磁性区208(未示出)可以延伸到螺旋布置的电感器迹线材料206的中间，其中，每个平面磁性区208包括在DB电介质108中但与DB界面180的键合表面间隔开。图40是可以包括在微电子组装件100的DB区130中的螺旋线圈电感器210的实施例的俯视图。在图40的特定实施例中，电感器迹线材料的一部分206A可以包括在微电子组件102中的一个中，并且电感器迹线材料206的一部分206B可以包括在微电子组件102中的另一个中，其中，平面磁性区208在电感器迹线材料206的螺旋布置内并且在电感器迹线材料206的螺旋布置的外部，如图所示。螺旋线圈电感器210(类似于图39和40中所示的那些)可以仅包括平面磁性区208，并且因此可以更简单地制造磁性区208为非平面的实施例，然而，这样的螺旋线圈电感器210中的磁“环”可以大于图19-38的电感器210的磁“环”，并且因此可以实现更低的电感。
包括在DB区130中的电感器210可以是微电子组装件100中的任何期望电路的一部分。在一些实施例中，电感器210可以是电压调节器电路的一部分。这样的实施例在(例如，对于单个微电子组件102中的多个不同区和/或对于多个不同微电子组件102)需要多个不同电压域的微电子组装件100中可以是特别有利的。随着电子器件变得更小，减小存储器和逻辑器件之间的距离可以使得将管芯布置成异构多管芯堆叠是有利的，在所述异构多管芯堆叠中管芯和堆叠用于不同的功能(例如，逻辑、存储器、电压调节、布线等)。在这样的堆叠中，功率输送可能是极具挑战性的，因为每个管芯通常在不同的电压和/或电流下操作以实现每瓦特的最佳可能总体性能。本文所公开的电感器210可以被包括在管芯上电压调节器电路中以实现高效率电压转换而无需先前方法的大面积需求。
例如，图41示出了包括在中介层150上布置成堆叠的四个微电子组件102(标记为102-1、102-2、102-3和102-4)的微电子组装件100。微电子组件102-1和微电子组件102-2可以通过DB区130耦合在一起，并且微电子组件102-3和微电子组件102-4可以通过DB区130耦合在一起；中介层150和微电子组件102-1可以通过直接键合或任何其他合适的附着技术耦合在一起，并且微电子组件102-2和微电子组件102-3可以通过直接键合或任何其他合适的附着技术耦合在一起。
中介层150可以向微电子组件102的堆叠提供一个或多个电源轨(power rail)。这些电源轨可以处于单个电压(在图41中标记为“Vcc_common”)。Vcc_common电压可以通过导电通路(例如，包括TSV)被提供经过微电子组件102的堆叠。附加的电源轨以及接地路径可以存在于中介层150中，但是为了说明的清楚起见而未被描绘。微电子组件102中的一个或多个可以包括电压调节器电路以将Vcc_common电压改变为特定功率域的期望的操作电压。在一些实施例中，微电子组件102可以包括用于由微电子组件102使用的功率域的电压调节器电路。例如，在图41的实施例中，微电子组件102-1可以包括吸取Vcc_common电压并将其转换成电压Vcc_1以在微电子组件102-1中使用的电压调节器电路VR 1。将微电子组件102-1耦合到微电子组件102-2的DB区130可以包括作为电压调节器电路VR 1的一部分的至少一个电感器210。类似地，微电子组件102-3可以包括吸取Vcc_common电压并将其转换成电压Vcc_3以在微电子组件102-3中使用的电压调节器电路VR 3。将微电子组件102-3耦合到微电子组件102-4的DB区130可以包括作为电压调节器电路VR 3的一部分的至少一个电感器210。
在一些实施例中，微电子组件102可以包括用于由不同的微电子组件102使用的功率域的电压调节器电路。例如，在图41的实施例中，微电子组件102-1可以包括电压调节器电路VR 2，该电压调节器电路VR 2吸取Vcc_common电压并将其转换为电压Vcc_2以用于微电子组件102-2。将微电子组件102-1耦合到微电子组件102-2的DB区130可以包括作为电压调节器电路VR 2的一部分的至少一个电感器210。类似地，微电子组件102-3可以包括电压调节器电路VR 4，该电压调节器电路VR 4接收Vcc_common电压并将其转换为电压Vcc_4以用于微电子组件102-4。将微电子组件102-3耦合到微电子组件102-4的DB区130可以包括作为电压调节器电路VR 4的一部分的至少一个电感器210。在一些实施例中，微电子组件102的堆叠可以包括具有相同电压需求的多个微电子组件102；在这样的实施例中，堆叠中的“最低的”这样的微电子组件102可以包括合适的电压调节器电路(其可以包括一个或多个电感器210)，并且调节的电压可以被提供给微电子组件102中的其他微电子组件而不需要它们包括它们自己的电压调节器电路。
电压调节器电路(例如，图41的电压调节器电路VR 1、2、3或4)中的任一个可以包括降压调节器。降压调节器可以具有比一些常规方法(例如，低压差调节器)更好的效率，且能够支持高得多的输入电压与输出电压比。此外，利用降压调节器可以减少对通过管芯堆叠的高电流电源轨的需要，从而改进面积效率且减少IR损耗。当微电子组件102利用专用功率器件技术(例如，包括构建在III-V半导体基础上的管芯，诸如基于氮化镓的晶体管或基于砷化镓的晶体管)时，这可能尤其如此。制造降压调节器的常规方法需要高电感器值以及相对高品质因数和低直流电阻，并且使用大批量制造技术来实现这种电感器已是庞大且昂贵的。使用DB区130中的电感器210作为降压调节器电路的一部分可以降低降压调节器的成本、面积和复杂性，并且因此可以促进它们在微电子组装件中的采用。图41中所描绘的特定功率输送网络仅是说明性的，并且本文公开的电感器210可以被包括在任何其他合适的功率输送网络中的电压调节器中，或者被包括在其他设置中。
在一些实施例中，包括在微电子组装件100中的电感器210可以具有在DB区130中的至少一匝以及在DB区130外部(例如，在金属化堆叠中)的至少一匝。例如，图42A-42B示出了根据各种实施例的包括具有电感器210的一部分的DB区130的微电子组装件100。图42A是微电子组装件100的侧视截面图，而图42B是电感器210本身的透视图。图42的电感器210可以包括包含第一匝222A和第二匝222B的电感器迹线222；电感器210可以通过一个或多个未示出的导电通路电耦合到微电子组装件100中的其他电路。如图42A所示，第一匝222A可以是下微电子组件102-1的一部分并且在DB区130中(例如，在下微电子组件102-1的DB界面180处，使得第一匝222A的电感器迹线材料206可以与下微电子组件102-1的DB触点110共面)。第二匝222B可以是下微电子组件102-1的剩余结构204的一部分；例如，第二匝222B的电感器迹线材料206可以与下微电子组件102-1中的DB区130“下方”的金属化234至少部分地共面。尽管图42中描绘的特定电感器210具有两匝，但是这仅是为了便于说明，并且在各种实施例中，至少部分地包括在DB区130中的任何电感器210可以具有两匝或更多匝。在图42的实施例中，下微电子组件102-1的电感器迹线材料206可以与DB区130中的上微电子组件102-2的DB电介质108接触；在一些实施例中，由上微电子组件102-2提供的、靠近电感器210的第一匝222A的DB区130的部分可以被规定为没有导电材料(例如，DB触点110的材料)可以位于其中的“保留区带(keep-out zone)”。
在一些实施例中，包括在微电子组装件100中的电感器210可以具有DB区130的一个微电子组件102中的至少一匝以及另一个微电子组件102中的DB区130外部的至少一匝。例如，图43示出了包括电感器210的微电子组装件100，该电感器210可以具有图42B所示的多匝结构。如图43所示，第一匝222A可以是上微电子组件102-2的一部分并且在DB区130中(例如，在上微电子组件102-2的DB界面180处，使得第一匝222A的电感器迹线材料206可以与上微电子组件102-2的DB触点110共面)。图43的电感器210的第二匝222B可以是下微电子组件102-1的剩余结构204的一部分，如以上参考图42所讨论的。在图43的实施例中，上微电子组件102-2的电感器迹线材料206可以与DB区130中的下微电子组件102-1的DB电介质108接触；在一些实施例中，由下微电子组件102-1提供的、靠近电感器210的第一匝222A的DB区130的部分可以被规定为没有导电材料(例如，DB触点110的材料)可以位于其中的“保留区带”。
在一些实施例中，包括在微电子组装件中的电感器210可以在DB区130中具有至少一匝，并且两个微电子组件102都可以向该匝贡献电感器迹线材料206。例如，图44示出了包括电感器210的微电子组装件100，该电感器210可以具有图42B所示的多匝结构。如图44所示，第一匝222A包括由下微电子组件102-1和上微电子组件102-2提供的电感器迹线材料206；在DB界面180处，这些电感器迹线材料206的集合可以被键合在一起，并且可以采用本文公开的DB触点110中的任何一个的形式。图44的电感器210的第二匝222B可以是下微电子组件102-1的剩余结构204的一部分，如以上参考图42所讨论的。在下微电子组件102-1包括半导体衬底(例如，硅衬底)的实施例中，图42-44的电感器210可以比包括在下微电子组件102-1的金属化堆叠的下层中的常规嵌入式电感器更远离衬底，并且因此可以表现出较低的衬底损耗和较高的品质因数(和/或对于相同的品质因数，图42-44的电感器210可以被制造得比常规嵌入式电感器小得多)。此外，由于DB界面180处的金属厚度(例如，DB触点110的厚度)通常大于下层金属化的厚度，并且包括DB界面180处的至少一部分的电感器210可以比常规嵌入式电感器更厚，并且因此可以由于减少的金属损耗而具有更高的品质因数。
在一些实施例中，DB区130可以包括变压器的至少一部分。例如，一个微电子组件102中的电感器210可以跨越DB区130电感耦合到另一微电子组件102中的电感器210，从而提供变压器。这种变压器可以耦合到一个或两个微电子组件102中的电路上。例如，图45示出了微电子组装件100，其中，DB区130包括(下微电子组件102-1中的)第一电感器210-1的至少一部分和(上微电子组件102-2中的)第二电感器210-2的至少一部分；第一电感器210-1和第二电感器210-2一起可以提供变压器240。图45A是微电子组装件100的侧视截面图，而图45B是电感器210本身的俯视图，描绘了它们的线圈结构。如图45A所示，第一电感器210-1可以不与第二电感器210-2物理接触，但是在操作期间，第一电感器210-1可以与第二电感器210-2电感耦合。注意，在第一电感器210-1的覆盖区与第二电感器210-2的覆盖区重叠的区域中(例如，在图45B中的虚线圆所指示的区域中)，电感器210中的一个或两个可以包括垂直“转弯(jog)”，其中，电感器210的一段通过一个或多个通孔向下下降到下金属层，以避免与另一电感器210接触。
在本文公开的实施例中的各种实施例中，可能期望在DB界面180处具有导电结构(例如，DB触点110、电感器迹线材料206)。然而，当这些导电结构具有过大的连续面积时，在直接键合之前对DB界面180施加的平坦化操作可能导致导电结构的顶表面具有凹形(被称为“碟形(dishing)”的现象)。这种碟形可能负面地影响随后的直接键合操作的可靠性。此外，在电介质到电介质键合期间，长、连续和/或宽的导电迹线也可能负面地影响键合且并可能导致键合空隙。为了减轻碟形和键合空隙的风险，同时基本上保持期望的总体面积(例如，为了实现期望的电感)，可以修改DB界面180处的导电结构，使得DB界面180处的导电结构的部分具有较小的连续面积，并且远离DB界面180的导电结构的部分具有较大的面积。
例如，图46A是包括可以设置在DB界面180处的大导电区262(例如，作为DB触点110或电感器迹线材料206)的导电结构260的俯视图。图46B示出了可以在DB界面180处实现的导电结构260，而不是图46A的导电结构260。特别地，图46B的导电结构260具有“阶梯”或“华夫”形状，其包括DB界面180处的导电区262中的不连续性(并且由此减小碟形的风险)，但是仍然在很大程度上维持了图46A的导电结构260的总体面积。图46C示出了可以在DB界面180处实现的另一导电结构260，而不是图46A的导电结构260(或者而不是图46B的导电结构260)。特别地，图46C的导电结构260也具有“阶梯”或“华夫”形状，其包括由DB界面180处的导电区262提供的部分(例如，阶梯的“轨”)，并且还包括由远离DB界面180的金属化234提供的且通过通孔250耦合到导电区262的部分(例如，阶梯的“横档”)。相对于图45B的实施方案，这种实施方案可以进一步减小使导电区262成碟形的风险，同时在很大程度上维持了图46A的导电结构260的总体面积。
本文公开的任何结构(例如，任何电感器迹线222)可以利用图46中所示的技术。例如，图47示出了线圈电感器210(其可以例如是图45的变压器240的任何电感器210)的实施例，该线圈电感器210包括：DB界面180处的导电区262，与远离DB界面180的金属化物234交替(并且通过通孔250耦合到导电区262，如图所示)。使用这种结构可以通过减少碟形和通过将不连续性引入直接键合表面以改善键合期间的键合波传播来改善直接键合的质量。
本文公开的变压器240可以被包括在任何合适的电路中。例如，图48是根据各种实施例的可以包括在具有DB区130中的变压器240的微电子组装件100中的“T线圈”电路的示意图。在图48的实施例中，下微电子组件102-1可以包括收发器254(例如，高速收发器)、静电放电(ESD)保护电路256、以及耦合在收发器254和ESD保护电路256之间的第一电感器210-1。在一些实施例中，ESD保护电路256可以包括一个或多个ESD保护二极管，如本领域已知的。上微电子组件102-2可以包括输出焊盘258和(经由通过DB区130的电路径)耦合在输出焊盘258与ESD保护电路256之间的第二电感器210-2。电感器210-1和210-2一起可以提供变压器240。T线圈电路(类似于图48的T线圈电路)可以减小ESD保护电路256对收发器254的性能的影响，从而允许(例如，以射频)更快和更准确的通信。本文公开的电感器210和/或变压器240可以被用于任何合适的电路，诸如振荡器电路(例如，锁相环振荡器)、放大器电路(例如，可以有利地包括用于高效放大的III-V晶体管的串行器/解串器)或均衡器电路，并且可以在比常规方法更小的尺寸下实现更高的品质因数。使用本文所公开的变压器240可以允许用比通过使用常规变压器可实现的更小的管芯尺寸和/或更少的金属层来实现期望的变压器性能。
本文公开的微电子组件102和微电子组装件100可以被包括在任何合适的电子组件中。图49-52示出了装置的各种示例，所述装置可以包括本文公开的微电子组件102和微电子组装件100中的任何一个(视情况而定)或被包括在本文公开的微电子组件102和微电子组装件100中的任何一个(视情况而定)中。
图49是可以包括在本文公开的任何微电子组件102中的晶片1500和管芯1502的俯视图。例如，管芯1502可以用作微电子组件102，或者可以被包括在微电子组件102中。晶片1500可以由半导体材料构成，并且可以包括具有形成在晶片1500的表面上的IC结构的一个或多个管芯1502。每个管芯1502可以是包括任何合适IC的半导体产品的重复单元。在半导体产品的制造完成之后，晶片1500可以经历单片化工艺，其中，管芯1502彼此分离以提供半导体产品的分立“芯片”。管芯1502可以包括一个或多个晶体管(例如，下面讨论的图50的晶体管1640中的一些)和/或用于将电信号路由到晶体管的支持电路、以及任何其他IC组件。在一些实施例中，晶片1500或管芯1502可以包括存储器器件(例如，随机存取存储器(RAM)器件，诸如静态RAM(SRAM)器件、磁性RAM(MRAM)器件、电阻RAM(RRAM)器件、导电桥接RAM(CBRAM)器件等)、逻辑器件(例如，AND、OR、NAND或NOR门)或任何其他合适的电路元件。这些器件中的多个器件可以组合在单个管芯1502上。例如，由多个存储器器件形成的存储器阵列可以形成在与处理器件(例如，图52的处理器件1802)或经配置以将信息存储于存储器器件中或执行存储于存储器阵列中的指令的其他逻辑相同的管芯1502上。
图50是可以包括在本文公开的任何微电子组件102中的IC器件1600的侧视截面图。例如，IC器件1600(例如，作为管芯1502的一部分，如以上参考图49所讨论的)可以用作微电子组件102，或者可以被包括在微电子组件102中。一个或多个IC器件1600可以包括在一个或多个管芯1502中(图49)。IC器件1600可以形成在衬底1602(例如，图49的晶片1500)上，并且可以包括在管芯(例如，图49的管芯1502)中。衬底1602可以是由半导体材料系统构成的半导体衬底，该半导体材料系统包括例如n型或p型材料系统(或两者的组合)。衬底1602可以包括例如使用体硅或绝缘体上硅(SOI)子结构形成的晶体衬底。在一些实施例中，衬底1602可以使用替选的材料来形成，该替选的材料可以与硅组合或可以不与硅组合，包括但不限于锗、锑化铟、碲化铅、砷化铟、磷化铟、砷化镓或锑化镓。分类为II-VI族、III-V族或IV族的其他材料也可以用于形成衬底1602。尽管这里描述了可以形成衬底1602的材料的几个示例，但是可以使用可以用作IC器件1600的基础的任何材料。衬底1602可以是单片化的管芯(例如，图49的管芯1502)或晶片(例如，图49的晶片1500)的一部分。
IC器件1600可以包括设置在衬底1602上的一个或多个器件层1604。器件层1604可以包括形成在衬底1602上的一个或多个晶体管1640(例如，金属氧化物半导体场效应晶体管(MOSFET))的特征。器件层1604可以包括例如一个或多个源极和/或漏极(S/D)区1620、用于控制S/D区1620之间的晶体管1640中的电流流动的栅极1622、以及用于向/从S/D区1620路由电信号的一个或多个S/D触点1624。晶体管1640可以包括为了清楚起见而未描绘的附加特征，诸如器件隔离区、栅极触点等。晶体管1640不限于图50中描绘的类型和配置，并且可以包括各种各样的其他类型和配置，诸如例如平面晶体管、非平面晶体管或者二者的组合。平面晶体管可以包括双极结型晶体管(BJT)、异质结双极晶体管(HBT)或高电子迁移率晶体管(HEMT)。非平面晶体管可以包括FinFET晶体管诸如双栅晶体管或三栅晶体管，以及环绕或全环绕栅晶体管诸如纳米带和纳米线晶体管。
每个晶体管1640可以包括由至少两层(栅极电介质和栅电极)形成的栅极1622。栅极电介质可以包括一层或层的堆叠。所述一个或多个层可以包括氧化硅、二氧化硅、碳化硅和/或高k介电材料。高k介电材料可以包括诸如铪、硅、氧、钛、钽、镧、铝、锆、钡、锶、钇、铅、钪、铌和锌的元素。可以用于栅极电介质中的高k材料的示例包括但不限于氧化铪、铪硅氧化物、氧化镧、镧铝氧化物、锆氧化物、锆硅氧化物、钽氧化物、钛氧化物、钡锶钛氧化物、钡钛氧化物、锶钛氧化物、钇氧化物、铝氧化物、铅钪钽氧化物和铌酸铅锌。在一些实施例中，当使用高k材料时，可以对栅极电介质执行退火工艺以提高其质量。
栅电极可以形成在栅极电介质上，并且可以包括至少一个p型功函数金属或n型功函数金属，这取决于晶体管1640是p型金属氧化物半导体(PMOS)晶体管还是n型金属氧化物半导体(NMOS)晶体管。在一些实施方案中，栅电极可以由两个或两个以上金属层的堆叠组成，其中，一个或多个金属层是功函数金属层且至少一个金属层是填充金属层。为了其他目的，可以包括另外的金属层，例如阻挡层。对于PMOS晶体管，可以用于栅电极的金属包括但不限于钌、钯、铂、钴、镍、导电金属氧化物(例如，氧化钌)以及下面参考NMOS晶体管讨论的任何金属(例如，用于功函数调谐)。对于NMOS晶体管，可以用于栅电极的金属包括但不限于铪、锆、钛、钽、铝、这些金属的合金、这些金属的碳化物(例如，碳化铪、碳化锆、碳化钛、碳化钽和碳化铝)以及上面参考PMOS晶体管讨论的任何金属(例如，用于功函数调谐)。
在一些实施例中，当沿着源极-沟道-漏极方向作为晶体管1640的截面观察时，栅电极可以由U形结构组成，该U形结构包括基本上平行于衬底的表面的底部部分和基本上垂直于衬底的顶表面的两个侧壁部分。在其他实施例中，形成栅电极的金属层中的至少一个可以简单地是基本上平行于衬底的顶表面的平面层，并且不包括基本上垂直于衬底的顶表面的侧壁部分。在其他实施例中，栅电极可以由U形结构和平面非U形结构的组合组成。例如，栅电极可以由形成于一个或多个平面非U形层顶部的一个或多个U形金属层组成。
在一些实施例中，一对侧壁间隔物可以形成在栅极堆叠的相对侧上以托住栅极堆叠。侧壁间隔物可以由诸如氮化硅、氧化硅、碳化硅、掺杂碳的氮化硅和氮氧化硅的材料形成。用于形成侧壁间隔物的工艺在本领域中是公知的，并且通常包括沉积和蚀刻工艺步骤。在一些实施方案中，可以使用多个间隔对；例如，两对、三对或四对侧壁间隔物可以形成于栅极堆叠的相对侧上。
S/D区1620可以形成在衬底1602内邻近每个晶体管1640的栅极1622。S/D区1620可以使用例如注入/扩散工艺或蚀刻/沉积工艺来形成。在前一工艺中，可以将诸如硼、铝、锑、磷或砷的掺杂剂离子注入到衬底1602中以形成S/D区1620。激活掺杂剂并使它们更远扩散到衬底1602中的退火工艺可以跟在离子注入工艺之后。在后一工艺中，可以首先蚀刻衬底1602以在S/D区1620的位置处形成凹部。然后，可以执行外延沉积工艺以用用于制造S/D区1620的材料填充凹部。在一些实施方案中，S/D区1620可以使用诸如硅锗或碳化硅的硅合金来制造。在一些实施例中，外延沉积的硅合金可以用诸如硼、砷或磷的掺杂剂来原位掺杂。在一些实施例中，S/D区1620可以使用一个或多个替选的半导体材料诸如锗或III-V族材料或合金来形成。在其他的实施例中，可以使用一层或多层金属和/或金属合金来形成S/D区1620。
诸如功率和/或输入/输出(I/O)信号的电信号可以通过设置在器件层1604上的一个或多个互连层(在图50中示出为互连层1606-1610)路由到器件层1604的器件(例如，晶体管1640)和/或从器件层1604的器件(例如，晶体管1640)路由。例如，器件层1604的导电特征(例如，栅极1622和S/D触点1624)可以与互连层1606-1610的互连结构1628电耦合。一个或多个互连层1606-1610可以形成IC器件1600的金属化堆叠（也称为“ILD堆叠”）1619。
互连结构1628可以根据各种各样的设计被布置在互连层1606-1610内以路由电信号（特别地，该布置不局限于图50中描绘的互连结构1628的特定配置）。尽管在图50中描绘了特定数目的互连层1606-1610，但本公开的实施例包括了具有比所描绘的互连层多或少的互连层的IC器件。
在一些实施例中，互连结构1628可以包括填充有诸如金属的导电材料的线路1628a和/或通孔1628b。线路1628a可以被布置成在与衬底1602的其上形成器件层1604的表面基本上平行的平面的方向上路由电信号。例如，线路1628a可以从图50的透视图在进出纸面的方向上路由电信号。通孔1628b可以被布置成在与衬底1602的其上形成器件层1604的表面基本上垂直的平面的方向上路由电信号。在一些实施例中，通孔1628b可以将不同互连层1606-1610的线路1628a电耦合在一起。
互连层1606-1610可以包括设置在互连结构1628之间的介电材料1626，如图50所示。在一些实施例中，在互连层1606-1610的不同互连层中的互连结构1628之间设置的介电材料1626可以具有不同的成分；在其他实施例中，不同互连层1606-1610之间的介电材料1626的成分可以相同。
第一互连层1606可以形成在器件层1604上方。在一些实施例中，第一互连层1606可以包括线路1628a和/或通孔1628b，如图所示。第一互连层1606的线路1628a可以与器件层1604的触点(例如，S/D触点1624)耦合。
第二互连层1608可以形成在第一互连层1606上方。在一些实施例中，第二互连层1608可以包括通孔1628b以将第二互连层1608的线路1628a与第一互连层1606的线路1628a耦合。尽管为了清楚起见，线路1628a和通孔1628b在每个互连层内(例如，在第二互连层1608内)用线路在结构上划定，但是在一些实施例中，线路1628a和通孔1628b可以在结构上和/或在材料上邻接(例如，在双镶嵌工艺期间同时填充)。
根据与第二互连层1608或第一互连层1606有关描述的类似技术和配置，可以在第二互连层1608上接连形成第三互连层1610(以及根据需要，形成附加互连层)。在一些实施例中，IC器件1600中的金属化叠层1619中“较高”(即，更远离器件层1604)的互连层可以更厚。
IC器件1600可以包括形成在互连层1606-1610上的一个或多个导电触点1636和阻焊材料1634(例如聚酰亚胺或类似材料)。在图50中，导电触点1636被示出为采用键合焊盘的形式。导电触点1636可以与互连结构1628电耦合并且被配置成将(一个或多个)晶体管1640的电信号路由到其他外部器件。例如，焊料键合可以形成在一个或多个导电触点1636上，以将包括IC器件1600的芯片与另一组件(例如，电路板)机械和/或电耦合。IC器件1600可以包括附加的或替选的结构以路由来自互连层1606-1610的电信号；例如，导电触点1636可以包括将电信号路由至外部组件的其他类似特征(例如，柱)。
图51是可以包括本文公开的微电子组件102和/或微电子组装件100中的任一个的IC器件组装件1700的侧视截面图。IC器件组装件1700包括设置在电路板1702(其可以是例如母板)上的多个组件。IC器件组装件1700包括设置在电路板1702的第一面1740及电路板1702的相对第二面1742上的组件；通常，组件可以设置在一个或两个面1740和1742上。下面参考IC器件组装件1700讨论的任何IC封装可以包括本文公开的微电子组装件100的任何实施例(例如，可以包括通过直接键合耦合在一起的多个微电子组件102)。
在一些实施例中，电路板1702可以是包括多个金属层的PCB，所述多个金属层通过介电材料层彼此分离并通过导电通孔互连。金属层中的任何一个或多个可以以期望的电路图案形成以在耦合到电路板1702的组件之间(可选地与其他金属层配合)路由电信号。在其他实施例中，电路板1702可以是非PCB衬底。
图51中所示的IC器件组装件1700包括通过耦合组件1716耦合到电路板1702的第一面1740的中介层上封装结构1736。该耦合组件1716可以将中介层上封装结构1736电和机械耦合到电路板1702，并且可以包括焊球(如图51所示)、插槽的阳和阴部分、粘合剂、底部填充材料和/或任何其他合适的电和/或机械耦合结构。
中介层上封装结构1736可以包括通过耦合组件1718耦合到封装中介层1704的IC封装1720。耦合组件1718可以采取用于应用的任何合适的形式，诸如上面参考耦合组件1716讨论的形式。尽管在图51中示出了单个IC封装1720，但是多个IC封装可以耦合到封装中介层1704；实际上，附加的中介层可以耦合到封装中介层1704。封装中介层1704可以提供用于桥接电路板1702和IC封装1720的居间衬底。IC封装1720可以是或者包括例如管芯(图49的管芯1502)、IC器件(例如，图50的IC器件1600)或者任何其他合适的组件。通常，封装中介层1704可以将连接扩展到更宽的间距或者将连接重布线到不同的连接。例如，封装中介层1704可以将IC封装1720(例如管芯)耦合到耦合组件1716的一组BGA导电触点，以耦合到电路板1702。在图51所示的实施例中，IC封装1720和电路板1702附着到封装中介层1704的相对侧；在其他实施例中，IC封装1720和电路板1702可以附着到封装中介层1704的同一侧。在一些实施例中，可以经由封装中介层1704互连三个或更多个组件。
在一些实施例中，封装中介层1704可以被形成为PCB，包括通过介电材料层彼此分离并且通过导电通孔互连的多个金属层。在一些实施例中，封装中介层1704可以由环氧树脂、玻璃纤维增强环氧树脂、具有无机填料的环氧树脂、陶瓷材料或诸如聚酰亚胺的聚合物材料形成。在一些实施例中，封装中介层1704可以由替选的刚性或柔性材料形成，所述替选的刚性或柔性材料可以包括上述用于半导体衬底的相同材料，诸如硅、锗和其他III-V族和IV族材料。封装中介层1704可以包括金属线路1710和通孔1708，包括但不限于TSV 1706。封装中介层1704还可以包括嵌入式器件1714，包括无源和有源器件两者。这样的器件可以包括但不限于电容器、去耦电容器、电阻器、电感器、熔丝、二极管、变压器、传感器、ESD器件和存储器器件。还可以在封装中介层1704上形成更复杂器件诸如射频器件、功率放大器、功率管理器件、天线、阵列、传感器和微机电系统(MEMS)器件。中介层上封装结构1736可以采用本领域已知的任何中介层上封装结构的形式。
IC器件组装件1700可以包括通过耦合组件1722耦合到电路板1702的第一面1740的IC封装1724。耦合组件1722可以采用以上参考耦合组件1716讨论的任何实施例的形式，并且IC封装1724可以采用以上参考IC封装1720讨论的任何实施例的形式。
图51中所示的IC器件组装件1700包括通过耦合组件1728耦合到电路板1702的第二面1742的层叠封装(package-on-package)结构1734。层叠封装结构1734可以包括通过耦合组件1730耦合在一起的IC封装1726和IC封装1732，使得IC封装1726被设置在电路板1702和IC封装1732之间。耦合组件1728和1730可以采取上述耦合组件1716的任何实施例的形式，并且IC封装1726和1732可以采取上述IC封装1720的任何实施例的形式。层叠封装结构1734可以根据本领域已知的任何层叠封装结构来配置。
图52是可以包括本文公开的微电子组件102和/或微电子组装件100中的任一个的示例性电气器件1800的框图。例如，电气器件1800的组件中的任何合适的组件可以包括本文公开的IC器件组装件1700、IC器件1600或管芯1502中的一个或多个。图52中示出了包括在电气器件1800中的多个组件，但是这些组件中的任何一个或多个可以被省略或复制以适合于应用。在一些实施例中，包括在电气器件1800中的组件中的一些或全部可以附着到一个或多个母板。在一些实施例中，这些组件中的一些或全部被制造在单个片上系统(SoC)管芯上。
另外，在各种实施例中，电气器件1800可以不包括图52中所示的一个或多个组件，但是电气器件1800可以包括用于耦合到一个或多个组件的接口电路。例如，电气器件1800可不包括显示器件1806，但可以包括显示器件1806可以耦合到的显示器件接口电路(例如，连接器和驱动器电路)。在另一组示例中，电气器件1800可以不包括音频输入器件1824或音频输出器件1808，但是可以包括音频输入或输出器件接口电路(例如，连接器和支持电路)，音频输入器件1824或音频输出器件1808可以耦合到该音频输入或输出器件接口电路。
电气器件1800可以包括处理器件1802(例如，一个或多个处理器件)。如本文所使用的，术语“处理器件”或“处理器”可以指代处理来自寄存器和/或存储器的电子数据以将该电子数据转换成可以存储在寄存器和/或存储器中的其他电子数据的任何器件或器件的一部分。处理器件1802可以包括一个或多个数字信号处理器(DSP)、专用集成电路(ASIC)、中央处理单元(CPU)、图形处理单元(GPU)、密码处理器(在硬件内执行密码算法的专用处理器)、服务器处理器或任何其他合适的处理器件。电气器件1800可以包括存储器1804，其本身可以包括一个或多个存储器器件，诸如易失性存储器(例如，动态随机存取存储器(DRAM))、非易失性存储器(例如，只读存储器(ROM))、闪存、固态存储器、和/或硬盘驱动器。在一些实施例中，存储器1804可以包括与处理器件1802共享管芯的存储器。该存储器可以用作高速缓冲存储器且可以包含嵌入式动态随机存取存储器(eDRAM)或自旋转移力矩磁性随机存取存储器(STT-MRAM)。
在一些实施例中，电气器件1800可以包括通信芯片1812(例如，一个或多个通信芯片)。例如，通信芯片1812可以被配置用于管理用于向和从电气器件1800传输数据的无线通信。术语“无线”及其派生词可以用于描述可以通过使用调制的电磁辐射经由非固体介质来传递数据的电路、器件、系统、方法、技术、通信信道等。该术语并不意味着相关联的器件不包含任何导线，尽管在一些实施例中它们可能不包含。
通信芯片1812可以实现如下多种无线标准或协议中的任一种：包括但不限于电气和电子工程师协会(IEEE)标准，包括Wi-Fi(IEEE 802.11家族)、IEEE 802.16标准(例如，IEEE 802.16-2005修订版)、长期演进(LTE)项目以及任何修订版、更新版和/或修改版(例如，高级LTE项目、超移动宽带(UMB)项目(也称为“3GPP2”)等)。IEEE 802.16兼容宽带无线接入(BWA)网络通常被称为WiMAX网络，WiMAX网络是代表微波接入全球互通的首字母缩写词，其是通过IEEE 802.16标准的一致性和互操作性测试的产品的认证标志。通信芯片1812可以根据全球移动通信系统(GSM)、通用分组无线业务(GPRS)、通用移动电信系统(UMTS)、高速分组接入(HSPA)、演进HSPA(E-HSPA)或LTE网络来操作。通信芯片1812可以根据增强型数据GSM演进(EDGE)、GSM EDGE无线接入网(GERAN)、通用陆地无线接入网(UTRAN)或演进型UTRAN(E-UTRAN)来操作。通信芯片1812可以根据码分多址(CDMA)、时分多址(TDMA)、数字增强无绳电信(DECT)、演进数据优化(EV-DO)及其派生物、以及被指定为3G、4G、5G及以上的任何其他无线协议来操作。在其他实施例中，通信芯片1812可以根据其他无线协议进行操作。电气器件1800可以包括天线1822以促进无线通信和/或接收其他无线通信(诸如AM或FM无线电传输)。
在一些实施例中，通信芯片1812可以管理有线通信，诸如电、光或任何其他合适的通信协议(例如，以太网)。如上所述，通信芯片1812可以包括多个通信芯片。例如，第一通信芯片1812可以专用于诸如Wi-Fi或蓝牙的较短距离无线通信，而第二通信芯片1812可以专用于诸如全球定位系统(GPS)、EDGE、GPRS、CDMA、WiMAX、LTE、EV-DO或其他的较长距离无线通信。在一些实施例中，第一通信芯片1812可以专用于无线通信，而第二通信芯片1812可以专用于有线通信。
电气器件1800可以包括电池/电源电路1814。电池/电源电路1814可以包括一个或多个能量存储器件(例如，电池或电容器)和/或用于将电气器件1800的组件耦合到与电气器件1800分离的能量源(例如，交流线路电源)的电路。
电气器件1800可以包括显示器件1806(或对应的接口电路，如上所述)。显示器件1806可以包括任何视觉指示器，诸如平视显示器、计算机监视器、投影仪、触摸屏显示器、液晶显示器(LCD)、发光二极管显示器或平板显示器。
电气器件1800可以包括音频输出器件1808(或对应的接口电路，如上所述)。音频输出器件1808可以包括生成可听指示符的任何器件，诸如扬声器、耳机或耳塞。
电气器件1800可以包括音频输入器件1824(或对应的接口电路，如上所述)。音频输入器件1824可以包括生成表示声音的信号的任何器件，诸如麦克风、麦克风阵列或数字仪器(例如，具有乐器数字接口(MIDI)输出的仪器)。
电气器件1800可以包括GPS器件1818(或对应的接口电路，如上所述)。GPS器件1818可以与基于卫星的系统通信，并且可以接收电气器件1800的位置，如本领域已知的。
电气器件1800可以包括其他输出器件1810(或对应的接口电路，如上所述)。其他输出器件1810的示例可以包括音频编解码器、视频编解码器、打印机、用于向其他器件提供信息的有线或无线发射机、或附加的存储器件。
电气器件1800可以包括其他输入器件1820(或对应的接口电路，如上所述)。其他输入器件1820的示例可以包括加速计、陀螺仪、罗盘、图像捕捉器件、键盘、光标控制器件诸如鼠标、指示笔、触摸板、条形码读取器、快速响应(QR)码读取器、任何传感器、或射频标识(RFID)读取器。
电气器件1800可以具有任何期望的形状因子，诸如手持式或移动电气器件(例如，蜂窝电话、智能电话、移动互联网器件、音乐播放器、平板计算机、膝上型计算机、上网本计算机、超级本计算机、个人数字助理(PDA)、超移动个人计算机等)、台式电气器件、服务器器件或其他联网计算组件、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、车辆控制单元、数码相机、数字视频记录器或可穿戴电气器件。在一些实施例中，电气器件1800可以是处理数据的任何其他电子器件。
以下段落提供了本文所公开的实施例的各种示例。
示例A1是一种微电子组装件，包括：第一微电子组件；以及第二微电子组件，通过直接键合区耦合到所述第一微电子组件，其中，所述直接键合区包括电感器的至少一部分。
示例A2包括示例A1的主题，并且还规定直接键合区包括电感器的磁性区的至少一部分。
示例A3包括示例A2的主题，并且还规定磁性区包括镍和铁。
示例A4包括示例A2-3中任一项的主题，并且还规定磁性区包括钴、锆及钽。
示例A5包括示例A2-4中任一项的主题，并且还规定磁性区包括具有小于200纳米的厚度的磁性材料层。
示例A6包括示例A5的主题，并且还规定磁性材料层的厚度在10纳米至200纳米之间。
示例A7包括示例A6的主题，并且还规定磁性材料层的厚度在10纳米至100纳米之间。
示例A8包括示例A7的主题，并且还规定磁性材料层的厚度在20纳米至40纳米之间。
示例A9包括示例A2-8中任一项的主题，并且还规定磁性区包括第一磁性材料层、第二磁性材料层、以及第一磁性材料层与第二磁性材料层之间的介电材料层。
示例A10包括示例A9的主题，并且还规定介电材料层具有小于1微米的厚度。
示例A11包括示例A10的主题，并且还规定介电材料层的厚度大于0.01微米。
示例A12包括示例A2-11中任一项的主题，并且还规定磁性区具有小于1微米的厚度。
示例A13包括示例A12的主题，并且还规定磁性区的厚度大于0.01微米。
示例A14包括示例A2-13中任一项的主题，并且还规定磁性区包括由所述第一微电子组件提供的第一部分和由所述第二微电子组件提供的第二部分。
示例A15包括示例A14的主题，并且还规定第一部分与第二部分接触。
示例A16包括示例A14的主题，并且还规定第一部分不与第二部分接触。
示例A17包括示例A14-16中任一项的主题，并且还规定第一部分具有远离第一部分的一侧延伸的凸缘。
示例A18包括示例A17的主题，并且还规定第二部分具有远离第二部分的一侧延伸的凸缘。
示例A19包括示例A14-18中任一项的主题，并且还规定第一部分大于第二部分。
示例A20包括示例A14-19中任一项的主题，并且还规定所述第一部分具有第一U形截面，所述第二部分具有第二U形截面，并且所述第一U形截面大于所述第二U形截面。
示例A21包括示例A2-20中任一项的主题，并且还规定所述直接键合区包括所述电感器的导电迹线的至少一部分，并且所述磁性区至少部分地围绕所述导电迹线延伸。
示例A22包括示例A21的主题，并且还规定导电迹线具有0.1微米至12微米之间的厚度。
示例A23包括示例A21-22中任一项的主题，并且还规定导电迹线包括铜。
示例A24包括示例A23的主题，并且还规定导电迹线也包括锰和镍。
示例A25包括示例A21-24中任一项的主题，并且还规定所述导电迹线包括锰、钛、金、银、钯、镍、铝、钽或钴。
示例A26包括示例A25的主题，并且还规定导电迹线包括钽和氮。
示例A27包括示例A25-26中任一项的主题，并且还规定导电迹线包括钴和铁。
示例A28包括示例A21-27中任一项的主题，并且还规定所述导电迹线包括与所述第二微电子组件的金属触点键合的所述第一微电子组件的金属触点。
示例A29包括示例A28的主题，并且还规定第一微电子组件的金属触点包括体金属区和界面金属区，并且界面金属区的材料成分不同于体金属区的材料成分。
示例A30包括示例A29的主题，并且还规定第一微电子组件的金属触点具有非圆形覆盖区。
示例A31包括示例A21-30中任一项的主题，并且还规定所述导电迹线包括由所述第一微电子组件提供的第一部分和由所述第二微电子组件提供的第二部分。
示例A32包括示例A31的主题，并且还规定第一部分与第二部分接触。
示例A33包括示例A21-32中任一项的主题，并且还规定所述导电迹线是第一导电迹线，所述第一导电迹线由所述第一微电子组件提供，所述直接键合区包括所述电感器的第二导电迹线的至少一部分，所述第二导电迹线由所述第二微电子组件提供，并且所述磁性区至少部分地围绕所述第二导电迹线延伸。
示例A34包括示例A33的主题，并且还规定第一导电迹线和第二导电迹线在直接键合区中被间隔开。
示例A35包括示例A21-34中任一项的主题，并且还规定所述导电迹线是第一导电迹线，所述导电迹线是第一导电迹线，所述第一导电迹线由所述第一微电子组件提供，所述直接键合区包括所述电感器的第二导电迹线的至少一部分，所述第二导电迹线由所述第一微电子组件提供，并且所述磁性区至少部分地围绕所述第二导电迹线延伸。
示例A36包括示例A35的主题，并且还规定第一导电迹线和第二导电迹线在直接键合区中被间隔开。
示例A37包括示例A21-36中任一项的主题，并且还规定导电迹线具有弯曲部分。
示例A38包括示例A21-37中任一项的主题，并且还规定导电迹线具有笔直部分。
示例A39包括示例A2-38中任一项的主题，并且还规定所述直接键合区包括所述电感器的介电区的至少一部分，其中，所述介电区在所述导电迹线与所述磁性区之间。
示例A40包括示例A39的主题，并且还规定介电区包括铝和氮。
示例A41包括示例A39-40中任一项的主题，并且还规定所述介电区具有0.1微米至2微米之间的厚度。
示例A42包括示例A39-41中任一项的主题，并且还规定所述介电区包括由所述第一微电子组件提供的第一部分和由所述第二微电子组件提供的第二部分。
示例A43包括示例A42的主题，并且还规定第一部分与第二部分接触。
示例A44包括示例A42的主题，并且还规定第一部分不与第二部分接触。
示例A45包括示例A42-44中任一项的主题，并且还规定第一部分大于第二部分。
示例A46包括示例A42-45中任一项的主题，并且还规定所述第一部分具有第一U形截面，所述第二部分是第二U形截面，并且所述第一U形截面大于所述第二U形截面。
示例A47包括示例A1-46中任一项的主题，并且还规定所述直接键合区包括所述电感器的导电迹线的至少一部分。
示例A48包括示例A47的主题，并且还规定导电迹线具有0.1微米至12微米之间的厚度。
示例A49包括示例A47-48中任一项的主题，并且还规定导电迹线包括铜。
示例A50包括示例A49的主题，并且还规定导电迹线也包括锰和镍。
示例A51包括示例A47-50中任一项的主题，并且还规定所述导电迹线包括锰、钛、金、银、钯、镍、铝、钽或钴。
示例A52包括示例A51的主题，并且还规定导电迹线包括钽和氮。
示例A53包括示例A51-52中任一项的主题，并且还规定导电迹线包括钴和铁。
示例A54包括示例A47-53中任一项的主题，并且还规定所述导电迹线包括与所述第二微电子组件的金属触点键合的所述第一微电子组件的金属触点。
示例A55包括示例A54的主题，并且还规定第一微电子组件的金属触点包括体金属区和界面金属区，并且界面金属区的材料成分不同于体金属区的材料成分。
示例A56包括示例A55的主题，并且还规定第一微电子组件的金属触点具有非圆形覆盖区。
示例A57包括示例A47-56中任一项的主题，并且还规定所述导电迹线包括由所述第一微电子组件提供的第一部分和由所述第二微电子组件提供的第二部分。
示例A58包括示例A57的主题，并且还规定第一部分与第二部分接触。
示例A59包括示例A47-58中任一项的主题，并且还规定所述导电迹线是第一导电迹线，所述第一导电迹线由所述第一微电子组件提供，所述直接键合区包括所述电感器的第二导电迹线的至少一部分，并且所述第二导电迹线由所述第二微电子组件提供。
示例A60包括示例A59的主题，并且还规定第一导电迹线和第二导电迹线在直接键合区中被间隔开。
示例A61包括示例A47-60中任一项的主题，并且还规定所述导电迹线是第一导电迹线，所述导电迹线是第一导电迹线，所述第一导电迹线由所述第一微电子组件提供，所述直接键合区包括所述电感器的第二导电迹线的至少一部分，并且所述第二导电迹线由所述第一微电子组件提供。
示例A62包括示例A61的主题，并且还规定第一导电迹线和第二导电迹线在直接键合区中被间隔开。
示例A63包括示例A47-62中任一项的主题，并且还规定导电迹线具有弯曲部分。
示例A64包括示例A47-63中任一项的主题，并且还规定导电迹线具有笔直部分。
示例A65包括示例A47-64中任一项的主题，并且还规定所述直接键合区包括所述电感器的介电区的至少一部分，其中，所述介电区至少部分地围绕所述导电迹线延伸。
示例A66包括示例A65的主题，并且还规定介电区包括铝和氮。
示例A67包括示例A65-66中任一项的主题，并且还规定所述介电区具有0.1微米至2微米之间的厚度。
示例A68包括示例A65-67中任一项的主题，并且还规定所述介电区包括由所述第一微电子组件提供的第一部分和由所述第二微电子组件提供的第二部分。
示例A69包括示例A68的主题，并且还规定第一部分与第二部分接触。
示例A70包括示例A68的主题，并且还规定第一部分不与第二部分接触。
示例A71包括示例A68-70中任一项的主题，并且还规定第一部分大于第二部分。
示例A72包括示例A68-71中任一项的主题，并且还规定所述第一部分具有第一U形截面，所述第二部分是第二U形截面，并且所述第一U形截面大于所述第二U形截面。
示例A73包括示例A1-72中任一项的主题，并且还规定所述直接键合区包括所述电感器的介电区的至少一部分，其中，所述介电区在所述电感器的导电迹线与所述电感器的磁性区之间。
示例A74包括示例A73的主题，并且还规定介电区包括铝和氮。
示例A75包括示例A73-74中任一项的主题，并且还规定所述介电区具有0.1微米至2微米之间的厚度。
示例A76包括示例A73-75中任一项的主题，并且还规定所述介电区包括由所述第一微电子组件提供的第一部分和由所述第二微电子组件提供的第二部分。
示例A77包括示例A76的主题，并且还规定第一部分与第二部分接触。
示例A78包括示例A76的主题，并且还规定第一部分不与第二部分接触。
示例A79包括示例A76-78中任一项的主题，并且还规定第一部分大于第二部分。
示例A80包括示例A76-79中任一项的主题，并且还规定所述第一部分具有第一U形截面，所述第二部分是第二U形截面，并且所述第一U形截面大于所述第二U形截面。
示例A81包括示例A1-80中任一项的主题，并且还规定第一微电子组件包括中介层。
示例A82包括示例A1-81中任一项的主题，并且还规定第一微电子组件包括管芯。
示例A83包括示例A1-82中任一项的主题，并且还规定第二微电子组件包括管芯。
示例A84包括示例A1-83中任一项的主题，并且还规定所述微电子组装件还包括散热器，并且所述第二微电子组件在所述第一微电子组件与所述散热器之间。
示例A85包括示例A84的主题，并且还规定微电子组装件还包括第二微电子组件与散热器之间的热界面材料。
示例A86是一种微电子组装件，包括：第一微电子组件；以及第二微电子组件，通过直接键合区耦合到所述第一微电子组件，其中，所述直接键合区包括电感器的螺旋线圈的至少一部分。
示例A87包括示例A86的主题，并且还规定直接键合区包括电感器的磁性区的至少一部分。
示例A88包括示例A87的主题，并且还规定磁性区包括镍和铁。
示例A89包括示例A87-88中任一项的主题，并且还规定磁性区包括钴、锆及钽。
示例A90包括示例A87-89中任一项的主题，并且还规定磁性区具有小于1微米的厚度。
示例A91包括示例A90的主题，并且还规定磁性区的厚度大于0.01微米。
示例A92包括示例A87-91中任一项的主题，并且还规定所述磁性区包括磁平面。
示例A93包括示例A86-92中任一项的主题，并且还规定所述螺旋线圈包括铜。
示例A94包括示例A93的主题，并且还规定螺旋线圈也包括锰和镍。
示例A95包括示例A86-94中任一项的主题，并且还规定所述螺旋线圈包括锰、钛、金、银、钯、镍、铝、钽或钴。
示例A96包括示例A95的主题，并且还规定螺旋线圈包括钽和氮。
示例A97包括示例A95-96中任一项的主题，并且还规定所述螺旋线圈包括钴和铁。
示例A98包括示例A86-97中任一项的主题，并且还规定所述螺旋线圈包括与所述第二微电子组件的金属触点键合的所述第一微电子组件的金属触点。
示例A99包括示例A98的主题，并且还规定第一微电子组件的金属触点包括体金属区和界面金属区，并且界面金属区的材料成分不同于体金属区的材料成分。
示例A100包括示例A99的主题，并且还规定第一微电子组件的金属触点具有非圆形覆盖区。
示例A101包括示例A86-100中任一项的主题，并且还规定螺旋线圈包括由第一微电子组件提供的第一部分和由第二微电子组件提供的第二部分。
示例A102包括示例A101的主题，并且还规定第一部分与第二部分接触。
示例A103包括示例A86-102中任一项的主题，并且还规定第一微电子组件包括中介层。
示例A104包括示例A86-103中任一项的主题，并且还规定第一微电子组件包括管芯。
示例A105包括示例A86-104中任一项的主题，并且还规定第二微电子组件包括管芯。
示例A106包括示例A86-105中任一项的主题，并且还规定微电子组装件还包括散热器，并且第二微电子组件在第一微电子组件与散热器之间。
示例A107包括示例A106的主题，并且还规定微电子组装件还包括第二微电子组件与散热器之间的热界面材料。
示例A108是一种系统，包括：电路板；以及示例A1-107中任一项的微电子组装件中的任一个，通信地耦合到电路板。
示例A109包括示例A108的主题，并且还规定电路板是母板。
示例A110包括示例A108-109中任一项的主题，并且还规定系统是手持式计算系统。
示例A111包括示例A108-110中任一项的主题，并且还规定系统是可穿戴计算系统。
示例A112包括示例A108-109中任一项的主题，并且还规定系统是服务器计算系统。
示例A113包括示例A108-109中任一项的主题，并且还规定系统是车辆计算系统。
示例A114包括示例A108-113中任一项的主题，并且还规定系统还包括通信地耦合到电路板的显示器。
示例A115包括示例A108-114中任一项的主题，并且还规定系统还包括通信地耦合到电路板的无线通信器件。
示例A116包括示例A108-115中任一项的主题，并且还规定系统还包括围绕微电子组装件和电路板的壳体。
示例A117包括示例A108-116中任一项的主题，并且还规定电感器是电压调节器电路的一部分。
示例A118包括示例A117的主题，并且还规定电压调节器电路是降压调节器电路。
示例A119包括示例A117-118中任一项的主题，并且还规定第一微电子组件或第二微电子组件包括III-V晶体管。
示例A120包括示例A118中任一项的主题，并且还规定III-V晶体管包括镓。
示例B1是一种微电子组装件，包括：具有直接键合界面的第一微电子组件，其中，所述第一微电子组件包括电感器迹线，并且所述电感器迹线的界面部分位于所述第一微电子组件的所述直接键合界面处；以及具有直接键合界面的第二微电子组件，其中，第二微电子组件的直接键合界面与第一微电子组件的直接键合界面耦合。
示例B2包括示例B1的主题，并且还规定电感器迹线的界面部分是电感器迹线的第一匝的一部分，并且电感器迹线的第二匝的至少一部分在第一微电子组件的金属化堆叠中。
示例B3包括示例B1-2中任一项的主题，并且还规定所述电感器迹线的所述界面部分与所述第二微电子组件的所述直接键合界面的介电材料接触。
示例B4包括示例B1-2中任一项的主题，并且还规定所述电感器迹线的所述界面部分与所述第二微电子组件的所述直接键合界面的导电材料接触。
示例B5包括示例B1-4中任一项的主题，并且还规定所述电感器迹线是第一电感器迹线，所述第二微电子组件包括第二电感器迹线，并且所述第一电感器迹线和第二电感器迹线是变压器的部分。
示例B6包括示例B5的主题，并且还规定第二电感器迹线的界面部分在第二微电子组件的直接键合界面处。
示例B7包括示例B6的主题，并且还规定第二电感器迹线的界面部分不接触第一电感器迹线的界面部分。
示例B8包括示例B6-7中任一项的主题，并且还规定所述第二电感器迹线的所述界面部分包括与所述第二电感器迹线的在所述第二微电子组件的金属化堆叠中的段交替的所述第二电感器迹线的段。
示例B9包括示例B6-8中任一项的主题，并且还规定第二电感器迹线的界面部分包括第二电感器迹线的由第二电感器迹线的在第二微电子组件的金属化堆叠中的部分电耦合的部分。
示例B10包括示例B5-9中任一项的主题，并且还规定第二电感器迹线具有线圈结构。
示例B11包括示例B5-10中任一项的主题，并且还规定变压器是T线圈电路的一部分。
示例B12包括示例B5-11中任一项的主题，并且还规定变压器电耦合至二极管。
示例B13包括示例B1-12中任一项的主题，并且还规定所述电感器迹线的所述界面部分包括与所述电感器迹线的在所述第一微电子组件的金属化堆叠中的段交替的所述电感器迹线的段。
示例B14包括示例B1-13中任一项的主题，并且还规定电感器迹线具有线圈结构。
示例B15包括示例B1-14中任一项的主题，并且还规定所述电感器迹线的所述界面部分包括所述电感器迹线的由所述电感器迹线的在所述第一微电子组件的金属化堆叠中的部分电耦合的部分。
示例B16包括示例B1-15中任一项的主题，并且还规定电感器迹线包括铜。
示例B17包括示例B16的主题，并且还规定电感器迹线也包括锰和镍。
示例B18包括示例B1-17中任一项的主题，并且还规定所述电感器迹线包括锰、钛、金、银、钯、镍、铝、钽或钴。
示例B19包括示例B18的主题，并且还规定电感器迹线包括钽和氮。
示例B20包括示例B18-19中任一项的主题，并且还规定电感器迹线包括钴和铁。
示例B21包括示例B1-20中任一项的主题，并且还规定所述电感器迹线包括体金属区和界面金属区，并且所述界面金属区的材料成分不同于所述体金属区的材料成分。
示例B22包括示例B1-21中任一项的主题，并且还规定电感器迹线的界面部分具有非圆形覆盖区。
示例B23包括示例B1-22中任一项的主题，并且还规定第一微电子组件包括中介层。
示例B24包括示例B1-23中任一项的主题，并且还规定第一微电子组件包括管芯。
示例B25包括示例B1-24中任一项的主题，并且还规定第二微电子组件包括管芯。
示例B26包括示例B1-25中任一项的主题，并且还规定所述微电子组装件还包括散热器，并且所述第二微电子组件在所述第一微电子组件与所述散热器之间。
示例B27包括示例B26的主题，并且还规定微电子组装件还包括第二微电子组件与散热器之间的热界面材料。
示例B28是一种微电子组装件，包括：第一微电子组件；以及第二微电子组件，其中，第一微电子组件和第二微电子组件通过直接键合区耦合，并且直接键合区包括变压器的至少一部分。
示例B29包括示例B28的主题，并且还规定直接键合区包括金属到金属键合和电介质到电介质键合。
示例B30包括示例B28-29中任一项的主题，并且还规定所述变压器包括第一电感器和第二电感器，所述第一电感器被包括在所述第一微电子组件中，并且所述第二电感器被包括在所述第二微电子组件中。
示例B31包括示例B30的主题，并且还规定第一电感器的界面部分在第一微电子组件的直接键合界面处。
示例B32包括示例B31的主题，并且还规定第二电感器的界面部分在第二微电子组件的直接键合界面处。
示例B33包括示例B32的主题，并且还规定第二电感器的界面部分不接触第一电感器的界面部分。
示例B34包括示例B32-33中任一项的主题，并且还规定所述第二电感器的所述界面部分包括与所述第二电感器的在所述第二微电子组件的金属化堆叠中的段交替的所述第二电感器的段。
示例B35包括示例B32-34中任一项的主题，并且还规定第二电感器的界面部分包括第二电感器的由第二电感器的在第二微电子组件的金属化堆叠中的部分电耦合的部分。
示例B36包括示例B30-35中任一项的主题，并且还规定第二电感器具有线圈结构。
示例B37包括示例B30-36中任一项的主题，并且还规定第一电感器的界面部分包括与第一电感器的在第一微电子组件的金属化堆叠中的段交替的第一电感器的段。
示例B38包括示例B30-37中任一项的主题，并且还规定第一电感器的界面部分包括第一电感器的由第一电感器的在第一微电子组件的金属化堆叠中的部分电耦合的部分。
示例B39包括示例B30-38中任一项的主题，并且还规定第一电感器具有线圈结构。
示例B40包括示例B28-39中任一项的主题，并且还规定变压器是T线圈电路的一部分。
示例B41包括示例B28-40中任一项的主题，并且还规定变压器电耦合至二极管。
示例B42包括示例B28的主题，并且还规定第一微电子组件具有直接键合界面，并且变压器的至少一部分在直接键合界面处。
示例B43包括示例B42的主题，并且还规定变压器的部分包括铜。
示例B44包括示例B43的主题，并且还规定变压器的部分也包括锰和镍。
示例B45包括示例B42-44中任一项的主题，并且还规定所述变压器的部分包括锰、钛、金、银、钯、镍、铝、钽或钴。
示例B46包括示例B45的主题，并且还规定变压器的部分包括钽和氮。
示例B47包括示例B45-46中任一项的主题，并且还规定变压器的部分包含钴和铁。
示例B48包括示例B42-47中任一项的主题，并且还规定所述变压器的部分包括体金属区和界面金属区，并且所述界面金属区的材料成分不同于所述体金属区的材料成分。
示例B49包括示例B28-48中任一项的主题，并且还规定第一微电子组件包括中介层。
示例B50包括示例B28-49中任一项的主题，并且还规定第一微电子组件包括管芯。
示例B51包括示例B28-50中任一项的主题，并且还规定第二微电子组件包括管芯。
示例B52包括示例B28-51中任一项的主题，并且还规定变压器是射频变压器。
示例B53包括示例B28-52中任一项的主题，并且还规定变压器电耦合至收发器。
示例B54包括示例B53的主题，并且还规定所述收发器是高速收发器。
示例B55包括示例B28-34中任一项的主题，并且还规定所述微电子组装件还包括散热器，并且所述第二微电子组件在所述第一微电子组件与所述散热器之间。
示例B56包括示例B55的主题，并且还规定微电子组装件还包括第二微电子组件与散热器之间的热界面材料。
示例B57包括示例B28-56中任一项的主题，并且还规定第一微电子组件或第二微电子组件包括III-V晶体管。
示例B58包括示例B57的主题，并且还规定III-V晶体管包括镓。
示例B59是一种系统，包括：电路板；以及示例B1-58中任一项的微电子组装件中的任一个，通信地耦合到电路板。
示例B60包括示例B59的主题，并且还规定电路板是母板。
示例B61包括示例B59-60中任一项的主题，并且还规定系统是手持式计算系统。
示例B62包括示例B59-61中任一项的主题，并且还规定系统是可穿戴计算系统。
示例B63包括示例B59-60中任一项的主题，并且还规定系统是服务器计算系统。
示例B64包括示例B59-60中任一项的主题，并且还规定系统是车辆计算系统。
示例B65包括示例B59-64中任一项的主题，并且还规定系统还包括通信耦合至电路板的显示器。
示例B66包括示例B59-65中任一项的主题，并且还规定系统还包括通信地耦合至电路板的无线通信器件。
示例B67包括示例B59-56中任一项的主题，并且还规定系统还包括围绕微电子组装件和电路板的外壳。

Claims (25)

1.一种微电子组装件，包括：
具有直接键合界面的第一微电子组件，其中，所述第一微电子组件包括电感器迹线，并且所述电感器迹线的界面部分位于所述第一微电子组件的所述直接键合界面处；以及
具有直接键合界面的第二微电子组件，其中，所述第二微电子组件的所述直接键合界面与所述第一微电子组件的所述直接键合界面耦合。
2.根据权利要求1所述的微电子组装件，其中，所述电感器迹线的所述界面部分是所述电感器迹线的第一匝的一部分，并且所述电感器迹线的第二匝的至少一部分在所述第一微电子组件的金属化堆叠中。
3.根据权利要求1所述的微电子组装件，其中，所述电感器迹线的所述界面部分与所述第二微电子组件的所述直接键合界面的介电材料接触。
4.根据权利要求1所述的微电子组装件，其中，所述电感器迹线的所述界面部分与所述第二微电子组件的所述直接键合界面的导电材料接触。
5.根据权利要求1-4中任一项所述的微电子组装件，其中，所述电感器迹线是第一电感器迹线，所述第二微电子组件包括第二电感器迹线，并且所述第一电感器迹线和所述第二电感器迹线是变压器的部分。
6.根据权利要求1-4中任一项所述的微电子组装件，其中，所述电感器迹线的所述界面部分包括所述电感器迹线的与所述电感器迹线的在所述第一微电子组件的金属化堆叠中的段交替的段。
7.根据权利要求1-4中任一项所述的微电子组装件，其中，所述电感器迹线具有线圈结构。
8.根据权利要求1-4中任一项所述的微电子组装件，其中，所述电感器迹线的所述界面部分包括所述电感器迹线的由所述电感器迹线的在所述第一微电子组件的金属化堆叠中的部分电耦合的部分。
9.根据权利要求1-4中任一项所述的微电子组装件，其中，所述第一微电子组件包括管芯。
10.一种微电子组装件，包括：
第一微电子组件；以及
第二微电子组件，其中，所述第一微电子组件和所述第二微电子组件通过直接键合区耦合，并且所述直接键合区包括变压器的至少一部分。
11.根据权利要求10所述的微电子组装件，其中，所述直接键合区包括金属到金属键合和电介质到电介质键合。
12.根据权利要求10所述的微电子组装件，其中，所述变压器包括第一电感器和第二电感器，所述第一电感器包括在所述第一微电子组件中，并且所述第二电感器包括在所述第二微电子组件中。
13.根据权利要求12所述的微电子组装件，其中，所述第一电感器的界面部分在所述第一微电子组件的直接键合界面处。
14.根据权利要求13所述的微电子组装件，其中，所述第二电感器的界面部分在所述第二微电子组件的直接键合界面处。
15.根据权利要求14所述的微电子组装件，其中，所述第二电感器的所述界面部分不接触所述第一电感器的所述界面部分。
16.根据权利要求14或15所述的微电子组装件，其中，所述第二电感器的所述界面部分包括所述第二电感器的与所述第二电感器的在所述第二微电子组件的金属化堆叠中的段交替的段。
17.根据权利要求14或15所述的微电子组装件，其中，所述第二电感器的所述界面部分包括第二电感器的由第二电感器的在第二微电子组件的金属化堆叠中的部分电耦合的部分。
18.根据权利要求12-15中任一项所述的微电子组装件，其中，所述第二电感器具有线圈结构。
19.根据权利要求12-15中任一项所述的微电子组装件，其中，所述第一电感器的界面部分包括所述第一电感器的与所述第一电感器的在所述第一微电子组件的金属化堆叠中的段交替的段。
20.根据权利要求12-15中任一项所述的微电子组装件，其中，所述第一电感器的界面部分包括所述第一电感器的由所述第一电感器的在所述第一微电子组件的金属化堆叠中的部分电耦合的部分。
21.根据权利要求12-15中任一项所述的微电子组装件，其中，所述第一电感器具有线圈结构。
22.根据权利要求10-15中任一项所述的微电子组装件，其中，所述变压器是T线圈电路的一部分。
23.根据权利要求10-15中任一项所述的微电子组装件，其中，所述变压器电耦合到二极管。
24.一种系统，包括：
电路板；以及
微电子组装件，通信地耦合到所述电路板，其中，所述微电子组装件包括在直接键合区中的变压器的至少一部分。
25.根据权利要求24所述的系统，其中，所述电路板是母板。
CN202110948263.5A 2020-09-18 2021-08-18 具有直接键合区中的电感器的微电子组装件 Pending CN114203685A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US17/025843 2020-09-18
US17/025,843 US20220093547A1 (en) 2020-09-18 2020-09-18 Microelectronic assemblies with inductors in direct bonding regions

Publications (1)

Publication Number Publication Date
CN114203685A true CN114203685A (zh) 2022-03-18

Family

ID=77499616

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110948263.5A Pending CN114203685A (zh) 2020-09-18 2021-08-18 具有直接键合区中的电感器的微电子组装件

Country Status (5)

Country Link
US (1) US20220093547A1 (zh)
EP (1) EP3971965A1 (zh)
KR (1) KR20220037947A (zh)
CN (1) CN114203685A (zh)
TW (1) TW202228266A (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8921976B2 (en) * 2011-01-25 2014-12-30 Stmicroelectronics, Inc. Using backside passive elements for multilevel 3D wafers alignment applications
FR3045940B1 (fr) * 2015-12-16 2018-02-09 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif d'inductance et son procede de fabrication
US10734331B2 (en) * 2017-08-16 2020-08-04 Texas Instruments Incorporated Integrated circuit with an embedded inductor or transformer
US10504784B2 (en) * 2017-10-25 2019-12-10 Taiwan Semiconductor Manufacturing Co., Ltd. Inductor structure for integrated circuit

Also Published As

Publication number Publication date
TW202228266A (zh) 2022-07-16
EP3971965A1 (en) 2022-03-23
KR20220037947A (ko) 2022-03-25
US20220093547A1 (en) 2022-03-24

Similar Documents

Publication Publication Date Title
EP3971960A1 (en) Microelectronic assemblies with inductors in direct bonding regions
CN112086447A (zh) 无衬底双面嵌入式多管芯互连桥
EP3971961A1 (en) Direct bonding in microelectronic assemblies
WO2022132272A1 (en) Shield structures in microelectronic assemblies having direct bonding
EP4016619A2 (en) Microelectronic structures including bridges
CN115863292A (zh) 用于直接芯片附连架构的共形功率输送结构
EP4016592A1 (en) Microelectronic structures including bridges
CN115458502A (zh) 具有集成薄膜电容器的微电子组件
NL2034818B1 (en) Microelectronic structures including bridges
EP4016593A1 (en) Microelectronic structures including bridges
EP3971965A1 (en) Microelectronic assemblies with inductors in direct bonding regions
US20240136292A1 (en) Microelectronic structures including bridges
US20220199574A1 (en) Microelectronic structures including bridges
WO2022178814A1 (en) Integrated circuit supports with microstrips
WO2022178822A1 (en) Integrated circuit supports with microstrips
US20240030204A1 (en) Multi-die panel-level high performance computing components
US20240030065A1 (en) Multi-die panel-level high performance computing components
CN117637692A (zh) 玻璃芯上的无空腔互连部件
CN114695306A (zh) 具有直接接合的微电子组件中的牺牲再分布层
CN115863014A (zh) 构建电源平面中的原位电感器结构
CN114613745A (zh) 具有内置电场的电容器
CN114695279A (zh) 具有直接接合的微电子组件中的部件间材料

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination