CN114201347B - 一种集成电路芯片在测试模式下的通信方法 - Google Patents

一种集成电路芯片在测试模式下的通信方法 Download PDF

Info

Publication number
CN114201347B
CN114201347B CN202111399361.4A CN202111399361A CN114201347B CN 114201347 B CN114201347 B CN 114201347B CN 202111399361 A CN202111399361 A CN 202111399361A CN 114201347 B CN114201347 B CN 114201347B
Authority
CN
China
Prior art keywords
tri
integrated circuit
circuit chip
bits
state data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111399361.4A
Other languages
English (en)
Other versions
CN114201347A (zh
Inventor
王涛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengyi Semiconductor Suzhou Co ltd
Original Assignee
Chengyi Semiconductor Suzhou Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengyi Semiconductor Suzhou Co ltd filed Critical Chengyi Semiconductor Suzhou Co ltd
Priority to CN202111399361.4A priority Critical patent/CN114201347B/zh
Publication of CN114201347A publication Critical patent/CN114201347A/zh
Application granted granted Critical
Publication of CN114201347B publication Critical patent/CN114201347B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种集成电路芯片在测试模式下的通信方法，其步骤包括：1)的集成电路芯片中设置有测试模式；2)集成电路芯片的写数据解码过程如下：a、集成电路芯片上电，测试机发送一组三态数据信号；b、集成电路芯片接收到三态数据信号，经过模拟内部的解码系统，将三态数据信号解码为数据开始标志位、数据位、时钟位、数据结束标志位和dummy位；3)集成电路芯片的读数据解码过程如下：a、集成电路芯片上电，测试机发送一组三态数据信号；b、集成电路芯片接收到三态数据信号，经过模拟内部的解码系统，将三态数据信号解码为数据开始标志位、数据位、时钟位、数据结束标志位和dummy位。本发明所述的通信方法可广泛应用于各种集成电路芯片的测试中。

Description

一种集成电路芯片在测试模式下的通信方法
技术领域
本发明涉及到集成电路的通信方法，具体涉及到一种集成电路芯片在测试模式下的通信方法。
背景技术
目前，测试设备(测试机)与待测集成电路之间通常采用单线协议进行通信，最常见的是达拉斯半导体推出的1-wire协议，如图1所示，该协议采用单根信号线，在传输数据的同时传输时钟。为此，需要在单线上，既要发送“0”和“1”电平，又要按照传输速率发送时钟同步信号。这样，就需要较为复杂的编码和同步方案，在“0”和“1”的信号内部，构造出特定的码型以便于接收端从中提取出时钟同步信息。此外，市场还有一种SIF的单线协议，该协议简单成本低，其编码规则为：逻辑“0”：一个数据位的占空比为25％(Y/X)，逻辑“1”：一个数据位的占空比为75％(Y/X)。这种单线协议的缺点是：发送端和接收端时钟频率必须一致，这样才能保证写时隙保持15us或者60us，使得发送端和接收端两端计时的结果一致，数据接收正确。而保证发送端和接收端的时钟一致非常困难，通常需要采用高精度晶振或时钟恢复电路实现，复杂度和成本均较高。
发明内容
本发明所要解决的技术问题是：提供一种非常简单、提高数据传送的准确率的集成电路芯片在测试模式下的通信方法。
为解决上述技术问题，本发明采用的技术方案为：一种集成电路芯片在测试模式下的通信方法，其步骤包括：
1)所述的集成电路芯片中设置有测试模式，包括：普通测试模式和深度测试模式，在普通测试模式下，TIN和TOUT设定为专用的测试引脚，除了D2AL和D2AH之外的所有寄存器都可写；在深度测试模式下，IN和TOUT设定为专用的测试引脚，所有寄存器都可写；
当集成电路芯片进入测试模式后，根据TOUT的输出方形式，即输出的是模拟信号还是数字信号，又可以分为两种模式：DIDO模式即数字输入/数字输出模式和DIAIO模式即数字输入/模拟输出模式；在数字输入/数字输出模式下，TIN引脚输入一线协议信号，控制内部寄存器，同时可以通过TOUT查看内部数字信号输出，此时TOUT为DIGITALBUS；在数字输入/模拟输出模式下，TIN引脚输入一线协议信号，控制内部寄存器，同时，通过TOUT查看内部模拟信号，此时TOUT为ANALOGBUS；
2)所述集成电路芯片的写数据解码过程如下：
a、集成电路芯片上电，测试机发送一组三态数据信号；
b、集成电路芯片接收到三态数据信号，经过模拟内部的解码系统，将三态数据信号解码为数据开始标志位、数据位、时钟位、数据结束标志位和dummy位，具体的解码过程为：
①：解码模块内置两个比较器，将接收到的三态数据信号通过比较器输出为高低电平；
②：将三态数据信号转换出的高低电平通过逻辑模块和延时模块解码为数据开始标志位、数据位、数据结束标志位和dummy位；
③：根据三态数据信号电平的变化将时钟位解码解出来；
3)所述集成电路芯片的读数据解码过程如下：
a、集成电路芯片上电，测试机发送一组三态数据信号；
b、集成电路芯片接收到三态数据信号，经过模拟内部的解码系统，将三态数据信号解码为数据开始标志位、数据位、时钟位、数据结束标志位和dummy位，具体的解码过程为：
①：解码模块内置两个比较器，将接收到的三态数据信号通过比较器输出为高低电平；
②：将三态数据信号转换出的高低电平通过逻辑模块和延时模块解码为数据开始标志位、数据位、数据结束标志位和dummy位；
③：根据三态数据信号电平的变化将时钟位解码解出来；
④：通信数据传到数字模块，读取相应信号传回模拟译码模块；
⑤：将信号通过译码模块转换为三态数据信号传回测试机。
本发明的有益效果是：本发明通过设置测试模式，使其与正常的通信模式相区分，避免了测试过程中出现误触发的现象；由于本发明采用了单线结构和自适应时钟模式，使得单线单独传送数据变得非常简单，大幅提高了数据传送的准确率，大大方便了对集成电路芯片测试过程中的读写。
附图说明
图1是背景技术中所述单线通信的时序图。
图2是本发明所述的集成电路芯片的工作模式与功能对应表。
图3是数据开始和结束标志位、dummy位和时钟位的码型定义表。
图4是具体的读写实例的波形图。
具体实施方式
下面结合具体实施例，详细描述本发明所述的一种集成电路芯片在测试模式下的通信方法的具体实施方案。
本发明所述的一种集成电路芯片在测试模式下的通信方法，其步骤包括：
1)所述的集成电路芯片中设置有测试模式，包括：普通测试模式和深度测试模式，在普通测试模式下，TIN和TOUT设定为专用的测试引脚，除了D2AL和D2AH之外的所有寄存器都可写；在深度测试模式下，IN和TOUT设定为专用的测试引脚，所有寄存器都可写；具体参见下表：
当集成电路芯片进入测试模式后，根据TOUT的输出方形式，即输出的是模拟信号还是数字信号，又可以分为两种模式：DIDO模式即数字输入/数字输出模式和DIAIO模式即数字输入/模拟输出模式；在数字输入/数字输出模式下，TIN引脚输入一线协议信号，控制内部寄存器，同时可以通过TOUT查看内部数字信号输出，此时TOUT为DIGITALBUS；在数字输入/模拟输出模式下，TIN引脚输入一线协议信号，控制内部寄存器，同时，通过TOUT查看内部模拟信号，此时TOUT为ANALOGBUS；其中的TIN输入三态数据信号，其特征参见下表和图2：
参数 描述
Tr and Tf 当电平变化从10％to 90％，上升和下降的时间
THI 高值持续时间
TLO 中低值持续时间
VHigh 高压持续时间
VMed 中压持续时间
VLow 低压持续时间
2)所述集成电路芯片的写数据解码过程如下：
a、集成电路芯片上电，测试机发送一组三态数据信号；
b、集成电路芯片接收到三态数据信号，经过模拟内部的解码系统，将三态数据信号解码为数据开始标志位、数据位、时钟位、数据结束标志位和dummy位，其中的数据开始标志位、数据结束标志位、dummy位和时钟位的码型定义参见图3所示，具体的解码过程为：
①：解码模块内置两个比较器，将接收到的三态数据信号通过比较器输出为高低电平；
②：将三态数据信号转换出的高低电平通过逻辑模块和延时模块解码为数据开始标志位、数据位、数据结束标志位和dummy位；
③：根据三态数据信号电平的变化将时钟位解码解出来；
3)所述集成电路芯片的读数据解码过程如下：
a、集成电路芯片上电，测试机发送一组三态数据信号；
b、集成电路芯片接收到三态数据信号，经过模拟内部的解码系统，将三态数据信号解码为数据开始标志位、数据位、时钟位、数据结束标志位和dummy位，具体的解码过程为：
①：解码模块内置两个比较器，将接收到的三态数据信号通过比较器输出为高低电平；
②：将三态数据信号转换出的高低电平通过逻辑模块和延时模块解码为数据开始标志位、数据位、数据结束标志位和dummy位；
③：根据三态数据信号电平的变化将时钟位解码解出来；
④：通信数据传到数字模块，读取相应信号传回模拟译码模块；
⑤：将信号通过译码模块转换为三态数据信号传回测试机。
具体的读写实例：
如图4所示，此时只有TIN发送信号。先发送读写控制位，0是写，1是读，并输入3bit的从地址；然后是4bits的寄存器地址(高位补0)。在Dummy码后，TIN发送4bits的写入数据。
在TIN发送寄存器地址和读指令后，TIN需要继续发送Dummy Pattern和CLKPattern，才能将内部数据打出来。Master读取数据时，需要从第二个CLKPattern的下跳沿开始采样，采样到DummyPattern的下调沿结束。
综上所述，仅为本发明的较佳实施例而已，并非用来限定本发明实施的范围，凡依本发明权利要求范围所述的形状、构造、特征及精神所作的均等变化与修饰，均应包括在本发明的权利要求范围内。

Claims (1)

1.一种集成电路芯片在测试模式下的通信方法，其步骤包括：
1)所述的集成电路芯片中设置有测试模式，包括：普通测试模式和深度测试模式，在普通测试模式下，TIN和TOUT设定为专用的测试引脚，除了D2AL和D2AH之外的所有寄存器都可写；在深度测试模式下，IN和TOUT设定为专用的测试引脚，所有寄存器都可写；
当集成电路芯片进入测试模式后，根据TOUT的输出方形式，即输出的是模拟信号还是数字信号，又可以分为两种模式：DIDO模式即数字输入/数字输出模式和DIAIO模式即数字输入/模拟输出模式；在数字输入/数字输出模式下，TIN引脚输入一线协议信号，控制内部寄存器，同时可以通过TOUT查看内部数字信号输出，此时TOUT为DIGITALBUS；在数字输入/模拟输出模式下，TIN引脚输入一线协议信号，控制内部寄存器，同时，通过TOUT查看内部模拟信号，此时TOUT为ANALOGBUS；
2)所述集成电路芯片的写数据解码过程如下：
a、集成电路芯片上电，测试机发送一组三态数据信号；
b、集成电路芯片接收到三态数据信号，经过模拟内部的解码系统，将三态数据信号解码为数据开始标志位、数据位、时钟位、数据结束标志位和dummy位，具体的解码过程为：
①：解码模块内置两个比较器，将接收到的三态数据信号通过比较器输出为高低电平；
②：将三态数据信号转换出的高低电平通过逻辑模块和延时模块解码为数据开始标志位、数据位、数据结束标志位和dummy位；
③：根据三态数据信号电平的变化将时钟位解码解出来；
3)所述集成电路芯片的读数据解码过程如下：
a、集成电路芯片上电，测试机发送一组三态数据信号；
b、集成电路芯片接收到三态数据信号，经过模拟内部的解码系统，将三态数据信号解码为数据开始标志位、数据位、时钟位、数据结束标志位和dummy位，具体的解码过程为：
①：解码模块内置两个比较器，将接收到的三态数据信号通过比较器输出为高低电平；
②：将三态数据信号转换出的高低电平通过逻辑模块和延时模块解码为数据开始标志位、数据位、数据结束标志位和dummy位；
③：根据三态数据信号电平的变化将时钟位解码解出来；
④：通信数据传到数字模块，读取相应信号传回模拟译码模块；
⑤：将信号通过译码模块转换为三态数据信号传回测试机。
CN202111399361.4A 2021-11-19 2021-11-19 一种集成电路芯片在测试模式下的通信方法 Active CN114201347B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111399361.4A CN114201347B (zh) 2021-11-19 2021-11-19 一种集成电路芯片在测试模式下的通信方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111399361.4A CN114201347B (zh) 2021-11-19 2021-11-19 一种集成电路芯片在测试模式下的通信方法

Publications (2)

Publication Number Publication Date
CN114201347A CN114201347A (zh) 2022-03-18
CN114201347B true CN114201347B (zh) 2023-10-31

Family

ID=80648602

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111399361.4A Active CN114201347B (zh) 2021-11-19 2021-11-19 一种集成电路芯片在测试模式下的通信方法

Country Status (1)

Country Link
CN (1) CN114201347B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002108642A (ja) * 2000-09-27 2002-04-12 Matsushita Electric Ind Co Ltd 半導体集積回路およびそのテスト方法
RU2198411C2 (ru) * 1995-06-07 2003-02-10 Самсунг Электроникс Ко., Лтд. Устройство и способ тестирования стандартного функционального блока в интегральной схеме с использованием jtag
CN1519575A (zh) * 2003-01-30 2004-08-11 ������������ʽ���� 测试电路、集成电路及测试方法
CN101163977A (zh) * 2005-03-18 2008-04-16 英沛科技公司 集成电路测试模块

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2198411C2 (ru) * 1995-06-07 2003-02-10 Самсунг Электроникс Ко., Лтд. Устройство и способ тестирования стандартного функционального блока в интегральной схеме с использованием jtag
JP2002108642A (ja) * 2000-09-27 2002-04-12 Matsushita Electric Ind Co Ltd 半導体集積回路およびそのテスト方法
CN1519575A (zh) * 2003-01-30 2004-08-11 ������������ʽ���� 测试电路、集成电路及测试方法
CN101163977A (zh) * 2005-03-18 2008-04-16 英沛科技公司 集成电路测试模块

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
集成电路芯片测试仪设计;刘远鹏;胡惟文;;传感器世界(10);全文 *

Also Published As

Publication number Publication date
CN114201347A (zh) 2022-03-18

Similar Documents

Publication Publication Date Title
US9860088B1 (en) Inferring sampled data in decision feedback equalizer at restart of forwarded clock in memory system
US10108578B2 (en) Single wire communications interface and protocol
KR101909913B1 (ko) 차동 데이터 스트로브 신호 수신 장치 및 방법
US10572406B2 (en) Memory controller for receiving differential data strobe signals and application processor having the memory controller
US20030070126A1 (en) Built-in self-testing of multilevel signal interfaces
US8378699B2 (en) Self-test method for interface circuit
CN101494088A (zh) 半导体集成电路器件及测试其的方法
JP2021507363A (ja) シリアル通信装置
CN116203400B (zh) 一种基于芯片初始化的测试方法及系统
US8516430B2 (en) Test apparatus and circuit apparatus
US20140108696A1 (en) Low speed access to dram
US7245140B2 (en) Parameter measurement of semiconductor device from pin with on die termination circuit
CN114201347B (zh) 一种集成电路芯片在测试模式下的通信方法
KR100272503B1 (ko) 고속테스트기능의램버스주문형집적회로및그를이용한테스트방법
CN111856246B (zh) 一种高速同步触发总线电路及同步触发方法
EP0220577B1 (en) Memory array
US7433252B2 (en) Semiconductor memory device capable of storing data of various patterns and method of electrically testing the semiconductor memory device
US20040193986A1 (en) On-die pattern generator for high speed serial interconnect built-in self test
US9191182B2 (en) Data transmission method and associated signal transmitter
KR20140022167A (ko) 메모리 테스터에서 레이트 및 타이밍 발생장치
US11514958B2 (en) Apparatus and method for operating source synchronous devices
CN114200284A (zh) 一种集成电路的测试校准方法
CN117193473A (zh) 忽略时钟误差的数据交互方法、系统、终端及存储介质
CN118050613A (zh) 无jtag串接测试电路板的dimm插槽测试系统及其方法
CN112882881A (zh) 5G毫米波gNB系统的SPI总线时序检测方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant