CN114172614B - 一种信号处理方法及相关设备 - Google Patents

一种信号处理方法及相关设备 Download PDF

Info

Publication number
CN114172614B
CN114172614B CN202010947068.6A CN202010947068A CN114172614B CN 114172614 B CN114172614 B CN 114172614B CN 202010947068 A CN202010947068 A CN 202010947068A CN 114172614 B CN114172614 B CN 114172614B
Authority
CN
China
Prior art keywords
soft information
modulation symbol
signal
modulation
processed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010947068.6A
Other languages
English (en)
Other versions
CN114172614A (zh
Inventor
易鸿
李云龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN202010947068.6A priority Critical patent/CN114172614B/zh
Priority to PCT/CN2021/117091 priority patent/WO2022052933A1/zh
Publication of CN114172614A publication Critical patent/CN114172614A/zh
Application granted granted Critical
Publication of CN114172614B publication Critical patent/CN114172614B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0055—MAP-decoding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H04L1/0063—Single parity check
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03171—Arrangements involving maximum a posteriori probability [MAP] detection

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Error Detection And Correction (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

本申请实施例提供了一种信号处理方法及相关设备，参与ISI估计的调制符号随着迭代次数的增加逐级递减，从而减少了计算资源。本申请实施例方法包括：接收机获取待处理信号，其中，待处理信号为原始信号经过信道传输后的信号。之后，接收机对待处理信号的调制符号集合进行ISI估计得到第一软信息，其中，调制符号集合和原始信号对应的比特序列之间具有第一对应关系。接下来，接收机根据第一软信息进行FEC校验得到第二软信息。然后，接收机根据第二软信息和第一对应关系从调制符号集合中筛选出第一调制符号，其中，第二软信息中与第一调制符号对应的软信息小于或等于第一阈值。进而，接收机根据第二软信息对第一调制符号进行ISI估计得到第三软信息。

Description

一种信号处理方法及相关设备
技术领域
本申请涉及通信技术领域，尤其涉及一种信号处理方法及相关设备。
背景技术
Turbo均衡是一种广泛使用的技术，通过在均衡模块和前向纠错(forward errorcorrection，FEC)模块之间进行软信息的迭代更新，可以获得显著的性能提升。其中，均衡模块用于结合先验信息对从信道传输来的业务信号进行估计得到后验信息。后验信息与先验信息的差值作为均衡模块输出的外信息。均衡模块输出的外信息经过解交织后输入FEC模块，FEC模块译码后输出的外信息经过交织后作为先验信息再输入均衡模块。如此迭代到指定的迭代次数后输出硬判决信息。
在传统的Turbo均衡算法中，每次迭代需要所有业务信号都参与计算。然而，有些数据可能只需要经过少数几次迭代即可实现无差错解码。那么，每次迭代让所有原始信号都参与计算势必会消耗较多的计算资源。
发明内容
本申请实施例提供了一种信号处理方法及相关设备，参与ISI估计的调制符号随着迭代次数的增加逐级递减，从而减少了计算资源。
第一方面，本申请实施例提供了一种信号处理方法，该方法包括如下步骤。
首先，接收机获取待处理信号，其中，待处理信号为原始信号经过信道传输后的信号。之后，接收机对待处理信号的调制符号集合进行ISI估计得到第一软信息，其中，调制符号集合和原始信号对应的比特序列之间具有第一对应关系。接下来，接收机根据第一软信息进行FEC校验得到第二软信息。然后，接收机根据第二软信息和第一对应关系从调制符号集合中筛选出第一调制符号，其中，第二软信息中与第一调制符号对应的软信息小于或等于第一阈值。进而，接收机根据第二软信息对第一调制符号进行ISI估计得到第三软信息。
通过上述方式，在第一轮迭代结束后，需要筛选出置信度低的调制符号(即第一调制符号)再继续进行迭代，而置信度高的调制符号可以认为已经实现了准确度较高的FEC译码，无需再继续参与迭代。在保证了信号恢复的准确性的基础上，参与ISI估计的调制符号随着迭代次数的增加逐级递减，有效节省了系统的计算资源。
可选地，在一些可能的实施方式中，原始信号对应的比特序列与FEC校验节点集合之间具有第二对应关系(FEC校验关系)，根据第二软信息和第一对应关系确定调制符号集合中的第一调制符号包括：
接收机根据第二对应关系可以确定原始比特序列中每个比特对应的软信息，第二软信息中与筛选出的目标比特所对应的软信息小于或等于第一阈值。进而，再根据第一对应关系即可从调制符号集合中筛选出与目标比特对应的第一调制符号。在该实施方式中，提供了筛选置信度低的调制符号的具体方式，使得本方案更具有实用性。
可选地，在一些可能的实施方式中，根据第二软信息和第一对应关系确定调制符号集合中的第一调制符号之后，方法还包括：
存储待处理信号中与第一调制符号对应的数据。在该实施方式中，所需要存储的数据也随着迭代次数的增加逐级递减，还节省了系统的存储资源。
可选地，在一些可能的实施方式中，第一调制符号包括至少一个不连续的调制符号，根据第二软信息对第一调制符号进行ISI估计得到第三软信息包括：
进行ISI估计的前提是需要提供一组连续的调制符号。因此接收机需要对第一调制符号进行补齐，从而得到一组连续的调制符号(第二调制符号)。进而，对补齐后的第二调制符号进行ISI估计。其中，补齐后第二调制符号中调制符号的数量应当小于调制符号集合中调制符号的数量，降低了后续计算的工作量。
可选地，在一些可能的实施方式中，根据第二软信息和第一对应关系确定调制符号集合中的第一调制符号之后，方法还包括：
接收机根据第三软信息与第二软信息的差值进行FEC校验得到第四软信息，其中，第二软信息为ISI估计前的先验信息，第三软信息为ISI估计后得到的后验信息，第三软信息与第二软信息的差值即为输出的外信息。之后，接收机根据第四软信息和第一对应关系从第一调制符号中筛选出置信度低的第三调制符号，其中，第四软信息中与第三调制符号对应的软信息小于或等于第二阈值。进而，接收机根据第四软信息对第三调制符号进行ISI估计得到第五软信息。在另一种可能的实现方式中，接收机也可以是在补齐后的第二调制符号中筛选出置信度低的第三调制符号。通过上述方式，接收机可以根据ISI估计得到的软信息和FEC校验得到的软信息不断进行迭代，提高了信号恢复的准确性。
可选地，在一些可能的实施方式中，第一阈值与第二阈值相同，或者，第一阈值与第二阈值不同。也就是说，每一次筛选置信度低的调制符号的标准可以相同，也可以不同，提高了方案的灵活性。
可选地，在一些可能的实施方式中，ISI估计采用的算法包括但不限于最大后验概率(Maximum A posterior Probability，MAP)算法或最小均方误差(Minimum Mean SquareError)算法等，提高了本方案的扩展性。
第二方面，本申请实施例提供了一种接收机，包括：接收机前端和数字处理芯片，接收机前端和数字处理芯片通过线路互相连接；
接收机前端用于将接收到的光信号转换为电信号，并传输电信号至数字处理芯片；
数字处理芯片用于执行如下步骤：
获取待处理信号，待处理信号为原始信号经过信道传输后的信号；
对待处理信号对应的调制符号集合进行ISI估计得到第一软信息，调制符号集合与原始信号的比特序列之间具有第一对应关系；
根据第一软信息进行FEC校验得到第二软信息；
根据第二软信息和第一对应关系确定调制符号集合中的第一调制符号，其中，第二软信息中与第一调制符号对应的软信息小于或等于第一阈值；
根据第二软信息对第一调制符号进行ISI估计得到第三软信息。
可选地，在一些可能的实施方式中，原始信号对应的比特序列与FEC校验节点集合之间具有第二对应关系，数字处理芯片具体用于：
根据第二对应关系确定比特序列中的目标比特，第二软信息中与目标比特对应的软信息小于或等于第一阈值；
根据第一对应关系确定与目标比特对应的第一调制符号。
可选地，在一些可能的实施方式中，根据第二软信息和第一对应关系确定调制符号集合中的第一调制符号之后，数字处理芯片还用于：
存储待处理信号中与第一调制符号对应的数据。
可选地，在一些可能的实施方式中，第一调制符号包括至少一个不连续的调制符号，数字处理芯片具体用于：
根据第一调制符号生成第二调制符号，第二调制符号包括第一调制符号，第二调制符号中的各调制符号连续，第二调制符号中的调制符号数量小于调制符号集合中的调制符号数量；
根据第二软信息对第二符号进行ISI估计得到第三软信息。
可选地，在一些可能的实施方式中，根据第二软信息和第一对应关系确定调制符号集合中的第一调制符号之后，数字处理芯片还用于：
根据第三软信息与第二软信息的差值进行FEC校验得到第四软信息；
根据第四软信息和第一对应关系确定第一调制符号中的第三调制符号，其中，第四软信息中与第三调制符号对应的软信息小于或等于第二阈值；
根据第四软信息对第三调制符号进行ISI估计得到第五软信息。
可选地，在一些可能的实施方式中，第一阈值与第二阈值相同，或者，第一阈值与第二阈值不同。
可选地，在一些可能的实施方式中，ISI估计采用MAP算法或MMSE算法。
第三方面，本申请实施例提供了一种数字处理芯片，该芯片包括处理器和存储器，存储器和处理器通过线路互相连接。存储器中存储有指令，处理器用于执行如第一方面任一实施方式中的信号处理方法。
本申请实施例中，对待处理信号对应的调制符号集合进行第一次ISI估计后得到第一软信息。接下来，根据第一软信息进行FEC校验得到第二软信息。之后，根据第二软信息从调制符号集合中确定第一调制符号，其中，第一调制符号对应的软信息小于或等于第一阈值。进而，可以根据第二软信息对第一调制符号进行第二次ISI估计，并依据上述步骤继续进行软信息迭代。通过上述方式，参与ISI估计的调制符号随着迭代次数的增加逐级递减，有效节省了系统的计算资源。另外，所需要存储的数据也随着迭代次数的增加逐级递减，还节省了系统的存储资源。
附图说明
图1为发射机的一种结构示意图；
图2为接收机的一种结构示意图；
图3为本申请中Turbo迭代模块的一种结构示意图；
图4为本申请信号处理方法的一个实施例示意图；
图5(a)为待处理的调制符号集合与原始的比特序列之间的一种对应关系示意图；
图5(b)为待处理的调制符号集合与原始的比特序列之间的另一种对应关系示意图；
图5(c)为待处理的调制符号集合与原始的比特序列之间的另一种对应关系示意图；
图5(d)为待处理的调制符号集合与原始的比特序列之间的另一种对应关系示意图；
图5(e)为待处理的调制符号集合与原始的比特序列之间的另一种对应关系示意图；
图6为原始的比特序列与FEC校验节点之间的一种对应关系示意图；
图7(a)为原始比特序列中比特为0所对应的软信息分布示意图；
图7(b)为原始比特序列中比特为1所对应的软信息分布示意图；
图8为本申请中一种可能的接收机的结构示意图。
具体实施方式
本申请实施例提供了一种信号处理方法及相关设备，参与ISI估计的调制符号随着迭代次数的增加逐级递减，从而减少了计算资源。需要说明的是，本申请说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”和“第四”等用于区别类似的对象，而非限定特定的顺序或先后次序。应该理解，上述术语在适当情况下可以互换，以便在本申请描述的实施例能够以除了在本申请描述的内容以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含。例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
图1为发射机的一种结构示意图。发射机10包括前向纠错(forward errorcorrection，FEC)模块101、交织器102、星座映射模块103、数模转换模块104和调制器105。其中，FEC模块101输出的原始比特序列经过交织器102的处理后得到交织的比特序列。接下来，交织的比特序列经过星座映射模块103的处理后得到星座数据。之后，数模转换模块104将数字信号转换为电信号。进而，由调制器进行调制后得到调制符号，即输出信号。
发射机发射的原始信号经过信道的传输会受到信道干扰，因此接收机将接收到来自信道的带损伤的信号。由于该信号可以包括多个序列，那么相邻的序列之间就会产生相互干扰，从而出现码间串扰(intersymbol interference，ISI)的现象。
图2为接收机的一种结构示意图。接收机20包括激光器201、接收机前端202、模数转换模块203和Turbo迭代模块204。其中，接收机前端202接收来自信道的具有损伤的业务信号，并将该信号与来自本地激光器201的信号进行混频，随后接收机前端202将混频后的光信号转化为电信号，进而输出电信号至模数转换模块203。模数转换模块203将电信号转换为数字信号，并输出至Turbo迭代模块204。Turbo迭代模块204用于消除ISI并恢复原始信号。
需要说明的是，发射机的结构包括但不限于上述图1中所列举的结构，接收机的结构包括但不限于上述图2中所列举的结构，具体本申请不做限定。
本申请提供的信号处理方法主要应用于Turbo迭代模块204，下面进行进一步介绍。
图3为本申请中Turbo迭代模块的一种结构示意图。Turbo迭代模块具体包括多级迭代模块，例如图3中所示的第一级迭代模块、第二级迭代模块等。其中，每一级迭代模块包括均衡器301、解交织模块302、FEC模块303、交织模块304和存储器305。具体地，第一级迭代模块的均衡器1用于结合先验信息对待处理信号进行ISI估计得到后验信息。其中，后验信息与先验信息的差值作为均衡器1输出的外信息。均衡器1输出的外信息经过解交织模块1的处理后输入到FEC模块1。FEC模块1用于进行FEC校验并输出外信息。FEC模块1输出的外信息经过交织模块1的处理后再输入到第二级迭代模块的均衡器2，作为均衡器2的先验信息。第二级迭代模块按照第一级迭代模块的操作继续进行迭代，当迭代到指定的迭代次数后由第N级迭代模块输出判决信息。
需要说明的是，每一级迭代模块中的存储器用于存储参与当前迭代的信号。在传统的Turbo均衡算法中，待处理信号的所有调制符号需要参与每一次迭代。即每一级均衡器都需要对待处理信号的所有调制符号进行ISI估计，并且每一级存储器都需要存储待处理信号的所有调制符号。这种方式势必会消耗较多的计算资源和存储资源。
为此本申请提供了一种信号处理方法，可以有效节省Turbo迭代中的计算资源和存储资源，下面进行详细介绍：
图4为本申请信号处理方法的一个实施例示意图。在该示例中，信号处理方法包括如下步骤。
401、获取待处理信号。
发射机发射的原始信号经过信道的传输到达接收机，作为接收机的待处理信号。其中，原始信号为原始的比特序列经过星座映射等变换后得到的一组调制符号。该待处理信号为受ISI影响的一组调制符号。需要说明的是，待处理信号的调制符号集合与原始信号对应的比特序列之间具有第一对应关系。下面进行详细介绍。
图5(a)为待处理的调制符号集合与原始的比特序列之间的一种对应关系示意图。具体地，u1-u10对应发射机生成的原始的比特序列，该比特序列满足FEC校验关系。u1-u10经过交织处理后得到长度相同的比特序列b1-b10，u1-u10和b1-b10一一对应。b1-b10按照一定规则映射成星座点，并生成原始的调制符号集合x1-x10。y1-y10可以视作待处理的调制符号集合。如图5(a)所示，y1-y10和x1-x10具有对应关系。
进而请参阅图5(b)，图5(b)为待处理的调制符号集合与原始的比特序列之间的另一种对应关系示意图。在图5(a)的基础上，进一步隐藏b1-b10和x1-x10，即可得到u1-u10与y1-y10之间的对应关系。也就是待处理的调制符号集合与原始的比特序列之间的对应关系。
可选地，基于不同的调制方式，上述的对应关系还可以有其他形式。请参阅图5(c)，图5(c)为待处理的调制符号集合与原始的比特序列之间的另一种对应关系示意图。可以看出，图5(c)与图5(a)的区别在于，图5(c)中每2个比特映射一个星座点，即每个x对应2个b。进一步隐藏b1-b10和x1-x10，即可得到如图5(d)所示的对应关系，每个y对应2个u。
可选地，原始的调制符号集合和待处理的调制符号集合之间可以是如图5(a)至图5(d)所示的一一对应关系，也可是其他形式的对应关系。请参阅图5(e)，图5(e)为待处理的调制符号集合与原始的比特序列之间的另一种对应关系示意图。可以看出，图5(e)与图5(a)的区别在于，图5(e)中每个待处理的调制符号对应3个原始的调制符号，那么每个y可以对应3个u。
需要说明的是，在实际应用中，待处理的调制符号集合与原始的比特序列之间的对应关系包括但不限于上述图5(a)至图5(e)所示的对应关系。根据调制方式的不同还可以有更多的变形，具体此处不再一一列举。
402、对待处理信号的调制符号进行ISI估计得到第一软信息。
具体地，如图3所示的第一级均衡器可以结合先验信息对待处理信号的调制符号集合进行ISI估计得到第一软信息。其中，第一软信息为第一概率与第二概率比值的对数。第一概率为待处理的调制符号所对应的原始比特等于0的概率。第二概率为待处理的调制符号所对应的原始比特等于1的概率。也就是说，第一软信息包括每个原始比特对应的软信息。应理解，由于还在初始化阶段，此时的先验信息为0。上述第一软信息可以称作后验信息。后验信息与先验信息的差值作为外信息从第一级均衡器输出。
在一些可能的实施方式中，上述ISI估计采用的算法包括但不限于最大后验概率(Maximum A posterior Probability，MAP)算法或最小均方误差(Minimum Mean SquareError)算法等。
403、根据第一软信息进行FEC校验得到第二软信息。
本实施例中，ISI估计之后可以进一步通过FEC校验来提升系统性能。具体地，如图3所示，第一级均衡器输出的外信息(第一软信息)经过解交织处理后输入到第一级FEC模块。第一级FEC模块可以根据第一软信息进行FEC校验，从而找出在传输过程中产生的错误码并将其纠正。其中，FEC校验可以采用传统的FEC译码技术(例如低密度奇偶校验(Low-density Parity-check，LDPC)算法)进行差错校验来恢复原始信号。本申请中，FEC校验的方式为软判决校验，即FEC校验后输出第二软信息。应理解，第一级FEC模块输出的第二软信息经过交织处理后会输入到第二级均衡器。也就是说，第二软信息作为第二级均衡器的先验信息。
需要说明的是，除了上述介绍的待处理信号的调制符号集合与原始信号对应的比特序列之间具有第一对应关系外，原始信号对应的比特序列和FEC校验节点集合之间还具有第二对应关系(FEC校验关系)。下面进行进一步介绍。
图6为原始的比特序列与FEC校验节点之间的一种对应关系示意图。其中，p1-p10为FEC校验节点，u1-u10对应发射机生成的原始的比特序列，b1-b10为通过交织或解交织后与u1-u10对应的等效比特序列，y1-y10为待处理的调制符号集合。可以看出，y1-y10与b1-b10之间的对应关系即为上述的第一对应关系。p1-p10与u1-u10的对应关系即为上述的第二对应关系。应理解，均衡器可以结合第一对应关系进行ISI估计。均衡器输出的软信息通过解交织处理后提供给FEC模块。进而，FEC模块根据均衡器输出的软信息并结合第二对应关系进行FEC校验。FEC校验后输出的软信息通过交织处理后再提供给下一级均衡器，以此类推，实现均衡器与FEC模块之间的软信息迭代。应理解，图6中的交织模块和解交织模块都可以是交织器，用于使得均衡器和FEC模块所处理的数据具有不相关性，只是从功能上将交织器区分为交织模块和解交织模块。
404、根据第二软信息和第一对应关系确定待处理的调制符号集合中的第一调制符号。
本实施例中，如图3所示，在第二级均衡器进行ISI估计之前，需要从待处理的调制符号集合中筛选出部分调制符号(即第一调制符号)进行ISI估计。也就是说，在第一轮迭代结束后，筛选出置信度低的调制符号再继续进行迭代，而置信度高的调制符号可以认为已经实现了准确度较高的FEC译码，无需再继续参与迭代。具体地，若调制符号对应的软信息小于或等于第一阈值，则可确定这部分调制符号为置信度低的第一调制符号。
以图6为例，FEC校验后的第二软信息包括u1-u10中每个原始比特对应的软信息，根据上述的第二对应关系可以确定每个原始比特对应的软信息。其中，u1、u3和u5对应的软信息小于或等于第一阈值。由于b1-b10为通过交织或解交织后与u1-u10对应的等效比特序列，那么b1、b3和b5对应的软信息小于或等于第一阈值。进而根据上述的第一对应关系可以确定y1、y3和y5对应的软信息小于或等于第一阈值。也即是说，y1、y3和y5为置信度低的调制符号。
进一步请参阅图7(a)和图7(b)。图7(a)为原始比特序列中比特为0所对应的软信息分布示意图。图7(b)为原始比特序列中比特为1所对应的软信息分布示意图。其中，横坐标表示软信息的大小，纵坐标表示频率。在图7(a)中统计峰值位置处(如图7(a)所示的A位置)的软信息值和软信息为正的最大值(如图7(a)所示的B位置)。在图7(b)中统计峰值位置处(如图7(b)所示的C位置)的软信息值和软信息为负的最大值(如图7(a)所示的D位置)。进而，确定上述A、B、C、D四个位置所对应的软信息的绝对值。那么，这四个绝对值中的最大值即可以为第一阈值。应理解，在实际应用中，第一阈值的确定方式包括但不限于上述列举的方式。
需要说明的是，第二级均衡器从调制符号集合中选取了第一调制符号之后，可以将第一调制符号对应的数据存储至第二级存储器中。由于第一级存储器中存储量调制符号集合对应的全部数据。因此，第二级存储器中存储的数据小于第一级存储器中存储的数据，节省了整个系统的存储资源。
405、根据第二软信息对第一调制符号进行ISI估计得到第三软信息。
本实施例中，第二级均衡器根据先验信息(第二软信息)对筛选出的第一调制符号进行ISI估计得到第三软信息。具体地，第二级均衡器进行ISI估计的方式与第一级均衡器进行ISI估计的方式类似，此处不再赘述。
在一些可能的实施方式中，筛选出的第一调制符号可能并不是一组连续的调制符号。而进行ISI估计的前提是需要提供一组连续的调制符号。因此需要对第一调制符号进行补齐，从而得到一组连续的调制符号(第二调制符号)。以图6为例，y1、y3和y5为置信度低的第一调制符号，那么为了得到一组连续的调制符号，至少需要将置信度高的调制符号y2和y4补齐。需要说明的是，由于在上述步骤404中已经丢弃了y2和y4，因此对y2和y4的补齐不再是取其对应的软信息，而是取y2和y4分别对应的硬判决信息作为y2和y4的配置值。
需要说明的是，为了降低后续计算的工作量，补齐后调制符号的数量应当小于调制符号集合中调制符号的数量。以图6为例，调制符号集合包括y1-y10，对y1、y3和y5进行补齐后可以得到y1-y5连续的调制符号，也可以得到y1-y6连续的调制符号等，只要补齐后连续的调制符号包括y1、y3和y5，且不是y1-y10均可。
应理解，在步骤405之后还可以第二级均衡器输出的外信息继续进行迭代。具体地，第二级均衡器输出的外信息为第三软信息与第二软信息的差值。第二级均衡器输出的外信息经过解交织处理后输入到第二级FEC模块。第二级FEC模块根据第二级均衡器输出的外信息进行FEC校验得到第四软信息。第二级FEC模块输出的第四软信息经过交织处理后会输入到第三级均衡器。也就是说，第四软信息作为第三级均衡器的先验信息。
接下来，第三级均衡器根据第四软信息和第一对应关系进一步筛选出置信度低的调制符号(第三调制符号)。其中，第四软信息中与第三调制符号对应的软信息小于或等于第二阈值。在一种可能的实现方式中，第三级均衡器可以在第二级均衡器筛选出的第一调制符号的基础上进一步筛选出第三调制符号。在另一种可能的实现方式中，第二级均衡器是对补齐后的第二调制符号进行ISI估计的，那么第三均衡器也可以在第二均衡器补齐后的第二调制符号的基础上进一步筛选出第三调制符号。应理解，第三级均衡器筛选出第三调制符号之后，可以将第三调制符号对应的数据存储至第三级存储器中。需要说明的是，第二阈值与上述的第一阈值可以相同，也可以不同，本申请不做限定。另外，第二阈值的确定方式与上述步骤404中第一阈值的确定方式类似，此处不再赘述。
进而，第三均衡器根据第四软信息对筛选出的第三调制符号进行ISI估计得到第五软信息。在一些可能的实施方式中，如果上述第三调制符号不连续，那么第三均衡器也可以对第三调制符号补齐后再进行ISI估计，具体的补齐操作可以参照上述步骤405中的相关描述，此处不再赘述。
参照上面介绍的方式，每一级的均衡器进行ISI估计后输出的外信息作为同一级FEC模块的输入，FEC模块进行FEC校验后输出的软信息再作为先验信息输入到下一级的均衡器，以此类推。如此迭代到指定的迭代次数后，由第N级FEC模块输出硬判决信息。
通过上述描述可知，每一级均衡器进行ISI估计所需要的调制符号随着迭代次数的增加逐级递减，有效节省了系统的计算资源。另外，每一次存储器所需要存储的数据也随着迭代次数的增加逐级递减，还节省了系统的存储资源。
上面对本申请实施例中的信号处理方法进行了描述，下面对本申请实施例中的接收机进行描述：
图8为本申请中一种可能的接收机的结构示意图。该接收机包括接收机前端801和数字处理芯片802，该接收机前端801和数字处理芯片802通过线路互相连接。其中，接收机前端801用于将接收到的光信号转换为电信号，并传输电信号至数字处理芯片802。数字处理芯片802用于执行图4所示实施例的方法步骤。在一种可能的实施方式中，数字处理芯片802可以包括如图3所示的Turbo迭代模块，Turbo迭代模块用于执行图4所示实施例的方法步骤。
本申请实施例还提供一种数字处理芯片。该数字处理芯片中集成了用于实现上述图4所示实施例的方法步骤的处理器和一个或者多个接口。当该数字处理芯片中集成了存储器时，该数字处理芯片可以完成前述实施例中的任一个或者多个实施例的方法步骤。当该数字处理芯片中未集成存储器时，可以通过接口与外置的存储器连接。该数字处理芯片根据外置的存储器中存储的程序代码来实现上述实施例中接收机执行的动作。
本领域普通技术人员可以理解实现上述实施例的全部或部分步骤可以通过硬件来完成，也可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，随机接入存储器等。具体地，例如：上述处理单元或处理器可以是中央处理器，通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或者其他可编程逻辑器件、晶体管逻辑器件、硬件部件或者其任意组合。上述的这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本申请的范围。
当使用软件实现时，上述实施例描述的方法步骤可以全部或部分地以计算机程序产品的形式实现。所述计算机程序产品包括一个或多个计算机指令。在计算机上加载和执行所述计算机程序指令时，全部或部分地产生按照本申请实施例所述的流程或功能。所述计算机可以是通用计算机、专用计算机、计算机网络、或者其他可编程装置。所述计算机指令可以存储在计算机可读存储介质中，或者从一个计算机可读存储介质向另一个计算机可读存储介质传输，例如，所述计算机指令可以从一个网站站点、计算机、服务器或数据中心通过有线(例如同轴电缆、光纤、数字用户线(DSL))或无线(例如红外、无线、微波等)方式向另一个网站站点、计算机、服务器或数据中心进行传输。所述计算机可读存储介质可以是计算机能够存取的任何可用介质或者是包含一个或多个可用介质集成的服务器、数据中心等数据存储设备。所述可用介质可以是磁性介质，(例如，软盘、硬盘、磁带)、光介质(例如，DVD)、或者半导体介质(例如固态硬盘Solid State Disk(SSD))等。
最后应说明的是：以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (15)

1.一种信号处理方法，其特征在于，包括：
获取待处理信号，所述待处理信号为原始信号经过信道传输后的信号；
对所述待处理信号的调制符号集合进行ISI估计得到第一软信息，所述调制符号集合和所述原始信号对应的比特序列之间具有第一对应关系；
根据所述第一软信息进行FEC校验得到第二软信息；
根据所述第二软信息和所述第一对应关系确定所述调制符号集合中的第一调制符号，其中，所述第二软信息中与所述第一调制符号对应的软信息小于或等于第一阈值；
根据所述第二软信息对所述第一调制符号进行ISI估计得到第三软信息。
2.根据权利要求1所述的方法，其特征在于，所述原始信号对应的比特序列与FEC校验节点集合之间具有第二对应关系，根据所述第二软信息和所述第一对应关系确定所述调制符号集合中的第一调制符号包括：
根据所述第二对应关系确定所述比特序列中的目标比特，所述第二软信息中与所述目标比特对应的软信息小于或等于所述第一阈值；
根据所述第一对应关系确定与所述目标比特对应的所述第一调制符号。
3.根据权利要求1或2所述的方法，其特征在于，根据所述第二软信息和所述第一对应关系确定所述调制符号集合中的第一调制符号之后，所述方法还包括：
存储所述待处理信号中与第一调制符号对应的数据。
4.根据权利要求1或2所述的方法，其特征在于，所述第一调制符号包括至少一个不连续的调制符号，根据所述第二软信息对所述第一调制符号进行ISI估计得到第三软信息包括：
根据所述第一调制符号生成第二调制符号，所述第二调制符号包括所述第一调制符号，所述第二调制符号中的各调制符号连续，所述第二调制符号中的调制符号数量小于所述调制符号集合中的调制符号数量；
根据所述第二软信息对所述第二调制符号进行ISI估计得到所述第三软信息。
5.根据权利要求1或2所述的方法，其特征在于，根据所述第二软信息和所述第一对应关系确定所述调制符号集合中的第一调制符号之后，所述方法还包括：
根据所述第三软信息与所述第二软信息的差值进行FEC校验得到第四软信息；
根据所述第四软信息和所述第一对应关系确定所述第一调制符号中的第三调制符号，其中，所述第四软信息中与所述第三调制符号对应的软信息小于或等于第二阈值；
根据所述第四软信息对所述第三调制符号进行ISI估计得到第五软信息。
6.根据权利要求5所述的方法，其特征在于，所述第一阈值与所述第二阈值相同，或者，所述第一阈值与所述第二阈值不同。
7.根据权利要求1、2或6所述的方法，其特征在于，所述ISI估计采用最大后验概率MAP算法或最小均方误差MMSE算法。
8.一种接收机，其特征在于，包括：
接收机前端和数字处理芯片，所述接收机前端和所述数字处理芯片通过线路相互连接；
所述接收机前端用于将接收到的光信号转换为电信号，并传输所述电信号至所述数字处理芯片；
所述数字处理芯片用于执行如下步骤：
获取待处理信号，所述待处理信号为原始信号经过信道传输后的信号；
对所述待处理信号对应的调制符号集合进行ISI估计得到第一软信息，所述调制符号集合与所述原始信号的比特序列之间具有第一对应关系；
根据所述第一软信息进行FEC校验得到第二软信息；
根据所述第二软信息和所述第一对应关系确定所述调制符号集合中的第一调制符号，其中，所述第二软信息中与所述第一调制符号对应的软信息小于或等于第一阈值；
根据所述第二软信息对所述第一调制符号进行ISI估计得到第三软信息。
9.根据权利要求8所述的接收机，其特征在于，所述原始信号对应的比特序列与FEC校验节点集合之间具有第二对应关系，所述数字处理芯片具体用于：
根据所述第二对应关系确定所述比特序列中的目标比特，所述第二软信息中与所述目标比特对应的软信息小于或等于所述第一阈值；
根据所述第一对应关系确定与所述目标比特对应的所述第一调制符号。
10.根据权利要求8或9所述的接收机，其特征在于，根据所述第二软信息和所述第一对应关系确定所述调制符号集合中的第一调制符号之后，所述数字处理芯片还用于：
存储所述待处理信号中与第一调制符号对应的数据。
11.根据权利要求8或9所述的接收机，其特征在于，所述第一调制符号包括至少一个不连续的调制符号，所述数字处理芯片具体用于：
根据所述第一调制符号生成第二调制符号，所述第二调制符号包括所述第一调制符号，所述第二调制符号中的各调制符号连续，所述第二调制符号中的调制符号数量小于所述调制符号集合中的调制符号数量；
根据所述第二软信息对所述第二调制符号进行ISI估计得到所述第三软信息。
12.根据权利要求8或9所述的接收机，其特征在于，根据所述第二软信息和所述第一对应关系确定所述调制符号集合中的第一调制符号之后，所述数字处理芯片还用于：
根据所述第三软信息与所述第二软信息的差值进行FEC校验得到第四软信息；
根据所述第四软信息和所述第一对应关系确定所述第一调制符号中的第三调制符号，其中，所述第四软信息中与所述第三调制符号对应的软信息小于或等于第二阈值；
根据所述第四软信息对所述第三调制符号进行ISI估计得到第五软信息。
13.根据权利要求12所述的接收机，其特征在于，所述第一阈值与所述第二阈值相同，或者，所述第一阈值与所述第二阈值不同。
14.根据权利要求8、9或13所述的接收机，其特征在于，所述ISI估计采用最大后验概率MAP算法或最小均方误差MMSE算法。
15.一种数字处理芯片，其特征在于，所述芯片包括处理器和存储器，所述存储器和所述处理器通过线路互相连接，所述存储器中存储有指令，所述处理器用于执行如权利要求1至7中任一项的信号处理方法。
CN202010947068.6A 2020-09-10 2020-09-10 一种信号处理方法及相关设备 Active CN114172614B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202010947068.6A CN114172614B (zh) 2020-09-10 2020-09-10 一种信号处理方法及相关设备
PCT/CN2021/117091 WO2022052933A1 (zh) 2020-09-10 2021-09-08 一种信号处理方法及相关设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010947068.6A CN114172614B (zh) 2020-09-10 2020-09-10 一种信号处理方法及相关设备

Publications (2)

Publication Number Publication Date
CN114172614A CN114172614A (zh) 2022-03-11
CN114172614B true CN114172614B (zh) 2023-05-16

Family

ID=80475610

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010947068.6A Active CN114172614B (zh) 2020-09-10 2020-09-10 一种信号处理方法及相关设备

Country Status (2)

Country Link
CN (1) CN114172614B (zh)
WO (1) WO2022052933A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024060780A1 (zh) * 2022-09-21 2024-03-28 华为技术有限公司 一种新的非二进制ldpc译码结构

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1526196A (zh) * 2001-01-12 2004-09-01 ����˹ͨѶ���źŴ������޹�˾ 缩减的软输出信息分组的选择
EP2200240A1 (en) * 2008-12-18 2010-06-23 STMicroelectronics Srl Method and apparatus for near-optimal computation of bit soft information in multiple antenna communication systems with iterative detection and decoding
CN102142932A (zh) * 2010-01-29 2011-08-03 美国博通公司 一种发送器和接收器
CN109995383A (zh) * 2017-12-30 2019-07-09 华为技术有限公司 译码方法、装置、存储介质和计算机程序产品

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3020173B1 (en) * 2013-07-08 2020-03-11 Hughes Network Systems, LLC System and method for iterative compensation for linear and nonlinear interference in system employing ftn symbol transmission rates
CN105356908B (zh) * 2015-12-07 2018-01-23 合肥东芯通信股份有限公司 信号处理方法、装置及电子设备
CN108712353B (zh) * 2018-03-29 2021-05-11 江苏中科羿链通信技术有限公司 软迭代信道估计方法
CN109246039B (zh) * 2018-08-09 2020-11-24 华南理工大学 一种基于双向时域均衡的软信息迭代接收方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1526196A (zh) * 2001-01-12 2004-09-01 ����˹ͨѶ���źŴ������޹�˾ 缩减的软输出信息分组的选择
EP2200240A1 (en) * 2008-12-18 2010-06-23 STMicroelectronics Srl Method and apparatus for near-optimal computation of bit soft information in multiple antenna communication systems with iterative detection and decoding
CN102142932A (zh) * 2010-01-29 2011-08-03 美国博通公司 一种发送器和接收器
CN109995383A (zh) * 2017-12-30 2019-07-09 华为技术有限公司 译码方法、装置、存储介质和计算机程序产品

Also Published As

Publication number Publication date
WO2022052933A1 (zh) 2022-03-17
CN114172614A (zh) 2022-03-11

Similar Documents

Publication Publication Date Title
US7139959B2 (en) Layered low density parity check decoding for digital communications
EP3245745B1 (en) System and method for a message passing algorithm
US7823041B2 (en) Techniques for decoding information from signals received over multiple channels
JP3666430B2 (ja) 情報送信装置及び情報送信方法、並びに情報受信装置及び情報受信方法
JP4836962B2 (ja) マルチレベル低密度パリティ検査符号化変調
WO2018153263A1 (en) A method to generate ordered sequence for polar codes
WO2016070573A1 (zh) 数据校验方法及装置
US20060195765A1 (en) Accelerating convergence in an iterative decoder
WO2007075098A1 (en) Generalized multi-threshold decoder for low-density parity check codes
KR20030017482A (ko) 디지털통신용 디코딩 시스템 및 방법
EP1334561A2 (en) Stopping criteria for iterative decoding
JP5809272B2 (ja) 幾つかのマッピング行列間に符号語を分配する多入力多出力チャネルにおける送信及び受信のための方法及びデバイス、並びに対応するコンピュータプログラム
US8542724B1 (en) Iterative joint minimum mean square error decision feedback equalizer and turbo decoder
KR20140111890A (ko) 무선 통신 시스템에서 주파수-직각 진폭 변조를 위한 복호화 및 부호화 방법 및 장치
US9154156B2 (en) Ternary line code design for controlled decision feedback equalizer error propagation
KR20180013411A (ko) Ftn 기반 신호 수신 장치 및 방법
JP3979105B2 (ja) 多元接続システム
CN114172614B (zh) 一种信号处理方法及相关设备
US8009773B1 (en) Low complexity implementation of a Viterbi decoder with near optimal performance
Wu et al. Low-complexity CRC aided joint iterative detection and SCL decoding receiver of polar coded SCMA system
EP1641130B1 (en) Calculation of soft metric values for coded transmission over multiple wire twisted pair cables
JP2004527142A (ja) 循環冗長符号シグネチャ比較を行うターボ復号器
JP6190945B2 (ja) 受信装置
KR102142800B1 (ko) 1 비트 adc 시스템에서 시간 오버샘플링을 이용한 재구성 가능한 시퀀스 디자인 방법 및 시스템
CN112398765B (zh) 一种信号处理方法、接收机及数字处理芯片

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant