CN114152854B - 一种基于陷阱俘获载流子机理下对柔性薄膜晶体管内部缺陷进行无损电学检测的方法 - Google Patents

一种基于陷阱俘获载流子机理下对柔性薄膜晶体管内部缺陷进行无损电学检测的方法 Download PDF

Info

Publication number
CN114152854B
CN114152854B CN202111316459.9A CN202111316459A CN114152854B CN 114152854 B CN114152854 B CN 114152854B CN 202111316459 A CN202111316459 A CN 202111316459A CN 114152854 B CN114152854 B CN 114152854B
Authority
CN
China
Prior art keywords
thin film
film transistor
flexible thin
trap
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111316459.9A
Other languages
English (en)
Other versions
CN114152854A (zh
Inventor
朱慧
黄增
解娜
方志轩
王斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing University of Technology
Original Assignee
Beijing University of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing University of Technology filed Critical Beijing University of Technology
Priority to CN202111316459.9A priority Critical patent/CN114152854B/zh
Publication of CN114152854A publication Critical patent/CN114152854A/zh
Application granted granted Critical
Publication of CN114152854B publication Critical patent/CN114152854B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2601Apparatus or methods therefor

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

一种基于陷阱俘获载流子机理下对柔性薄膜晶体管内部缺陷进行无损电学检测的方法属于半导体器件检测领域。所述方法通过检测陷阱俘获载流子的情况,得到器件的电流值随时间变化,经过一系列的数学处理后,最终实现对柔性薄膜晶体管内部缺陷的无损电学检测。首先,在柔性薄膜晶体管开态情况下,对器件不同电极上施加电压,对器件陷阱俘获载流子的情况进行检测,得到IDS‑time的瞬态电流曲线;在器件处于关态情况下,检测陷阱俘获载流子的情况;将提取得到的陷阱时间常数谱,结合提取出陷阱的激活能,最终确定柔性薄膜晶体管的陷阱位置。本发明所述的方法设备简单、操作方便,在无需增加额外设备即可实现对柔性薄膜晶体管内部缺陷的无损电学检测。

Description

一种基于陷阱俘获载流子机理下对柔性薄膜晶体管内部缺陷 进行无损电学检测的方法
技术领域
本发明涉及薄膜晶体管内部缺陷的无损检测方法,属于半导体器件测试领域。
背景技术
信息时代科技日新月异、智能手机、平板电脑、智能可穿戴设备等新型电子产品快速发展,而显示是电子设备人机交互的窗口、是紧随集成电路产业之后的第二大支柱产业,与集成电路产业在生产生活应用方面紧密联系。新型显示技术及设备都朝着高清、低功率、超薄、柔性等方向发展,其中柔性显示凭借其可弯曲、低功耗、轻薄便捷、耐用等优势,成为极具潜力的下一代显示技术,受到世界各国政府与研发部门的重视。柔性薄膜晶体管是新型显示设备的核心器件,任何有源矩阵的显示如液晶、有机发光二极管等都依赖于薄膜晶体管的控制和驱动,用以用来调控像素的开关和明暗状态。以柔性多晶硅薄膜晶体管为例来说,低温多晶硅薄膜晶体管载流子迁移率高、驱动电流大、响应速度快、开关电流比高、易于集成以及有良好的工艺适应性性能优势的性能优势,这些都让薄膜晶体管成为有源驱动显示的重要技术支持,应用前景极其广阔。为了制造出高性能柔性薄膜晶体管,很多的工艺方法被提出并加以应用,虽然这些工艺方法可以对器件性能带来一定程度的改善,但同时也衍生出一些其他问题,比如产生陷阱。同时,柔性薄膜晶体管在使用中经常会发生拉伸、弯折等变形,将会在器件中引入机械应力,在高强度的应力下器件引入新的陷阱,器件的电学参数性能会退化,导致基本电流-电压转移曲线和输出曲线漂移,驱动有源液晶显示面板能力降低,因此很有必要来研究陷阱对于薄膜晶体管的退化机制,以便更好的改善器件性能。
目前,市面上有许多表征器件的分析仪器设备。以原子力显微镜来说,它是在STM的基础上发展起来的,两者各有异同,它可以用来研究导体,半导体和绝缘体,弥补了STM的某些不足(如不能直接观察非导电样品的缺陷),成为人们研究物质表面结构的有力的实验技术,它的应用范围广,可用于缺陷分析。与常规显微镜比较,原子力显微镜的优点是在大气条件下,以高倍率观察样品表面,可用于几乎所有样品,而不需要进行其他制样处理,就可以得到样品表面的三维形貌图象。但是,它的缺点对表面光洁度有一定要求,并且设备的价格成本高。
除了表征器件的分析设备,表征缺陷手段有深能级瞬态谱(Deep-leveltransient spectroscopy,DLTS)、低频噪声测量、转移特性曲线中的亚阈值摆幅和C-V特性曲线等。然而,实际研究中仍然存在限制。例如,深能级瞬态谱(DLTS)方法相比其他电容测试技术,虽然具有高速、高灵敏度、测试简便等一系列优势,在对大量样品进行陷阱测试时更具实用性,能够较好的分析出陷阱的能级,但是其在测量过程要求较大的电容且操作非常繁琐,对于小尺寸、原位式的器件级中的缺陷及陷阱无法给出精确的测量结果。又如,亚阈值摆幅可以推导出器件中陷阱浓度,但是对于半导体/栅绝缘层界面、半导体薄膜中的区分与定位困难。
由于不依赖于大型仪器设备,且目前大部分陷阱评估技术存在一定的局限性,比如深能级瞬态谱测试规模较小、仪器庞大、测试复杂等,导致陷阱研究进度缓慢。因此迫切需要找出一种柔性薄膜晶体管内部缺陷的无损电学检测方法,该发明对研究柔性薄膜晶体管器件的可靠性具有现实意义。
发明内容
针对上述的设备和测试技术的不足,本发明提出了一种柔性薄膜晶体管内部缺陷的无损测试方法。这种方法通过利用陷阱对载流子的俘获与释放作用,对其引起的瞬态电路变化加以测量,得到了直接与陷阱效应相关的技术。
本发明采用的技术方案如下:
这种无损电学检测方法是对柔性薄膜晶体管的瞬态电流值随时间的变化进行测量。在柔性薄膜晶体管的漏极和栅极同时施加测试电压,对样品进行电学检测,进而监测陷阱对载流子的俘获情况,得到开态和关态情况下,在不同栅漏极电压和源漏极电压下,器件的IDS-time的瞬态电流曲线,然后将瞬态电流数据的时间值取对数,利用多项式拟合的方法对该数据进行平滑处理,借助Matrix Laboratory(Matlab)软件中的曲线拟合(CurveFitting)模块,实现瞬态电流的多项式拟合,随后通过dI(x)/dx提取出陷阱的时间常数谱,通过分析开态情况下时间常数谱图以及数学手段提取出相应时间常数对应陷阱的激活能,大致确定器件中陷阱的位置,再结合关态情况下时间常数谱中峰的位置情况,最终确定柔性薄膜晶体管中陷阱的位置。
实现该方法的设备包括被测柔性薄膜晶体管,1、安捷伦B1500A半导体器件分析仪,2、探针台,所用的安捷伦B1500A半导体器件分析仪设置检测和填充条件的参数,探针台是直接给柔性薄膜晶体管施加电压、电流值。
一种基于陷阱俘获载流子机理下对柔性薄膜晶体管内部缺陷进行无损电学检测的方法,所用装置包括被测试的柔性薄膜晶体管样品(3)、安捷伦捷伦B1500A(1)、探针台(2);所述探针台(2)直接对所述柔性薄膜晶体管样品(3)施加电压,所述安捷伦捷伦B1500A(1)用于给所述被测的柔性薄膜晶体管样品(3)不同电压,测出瞬态电流值;
所述无损电学检测的方法包括以下步骤:
步骤一:将所述柔性薄膜晶体管样品(1)放置于所述探针台(2)上,利用所述安捷伦B1500A(1)给柔性薄膜晶体管样品(3)施加电压;
步骤二:设置所述安捷伦B1500A(1)相同的测试电压条件,不同的测试条件,通过所述的探针台(2)对柔性薄膜晶体管样品(3)施加电压,测出柔性薄膜晶体管内部缺陷俘获载流子的瞬态电流曲线;
步骤三:所述安捷伦B1500A(1)改变电压,施加不同的测试条件,即施加相同的栅源电压,改变栅漏电压;施加相同的栅漏电压,改变栅漏电压;重复步骤二中不同测试电压,测出开态和关态电压下所述柔性薄膜晶体管样品(1)的瞬态电流曲线;
步骤四:所述安捷伦B1500A(1)按照温度变化步长,施加不同的温度,施加相同的栅源和栅漏检测电压,重复步骤二中不同测试电压,测出开态和关态电压下所述柔性薄膜晶体管样品(1)的瞬态电流曲线;
步骤五:将步骤三、四中得到的瞬态电流数据的时间值取对数,利用多项式拟合的方法对该数据进行平滑处理,借助Matrix Laboratory(Matlab)软件中的曲线拟合模块,实现瞬态电流的多项式拟合,得到不同测试条件下拟合出的瞬态电流曲线;
步骤六:通过dI(x)/dx处理步骤五中的拟合出的瞬态电流曲线,提取出陷阱的时间常数谱,通过数学手段提取出相应时间常数对应陷阱的激活能,在结合开态条件下的时间常数谱中峰的情况,大概确定器件中陷阱的位置,再结合关态检测条件下的时间常数谱中峰的位置,最终确定柔性薄膜晶体管陷阱的位置。
步骤一所述的柔性薄膜晶体管样品施加电压中,对于未封装的柔性薄膜晶体管样品来说,需放置在探针台(2)上再用上述的安捷伦B1500A(1)施加电压;封装的柔性薄膜晶体管样品直接用上述的安捷伦B1500A施加电压。
步骤二、三、四过程来说,电子被陷阱俘获的过程存在一定的比例关系,这一过程与时间呈现一定的指数关系,如下式所示:
其中t为测试所用时间,τi为第i个陷阱所对应的时间常数,n为不同时间常数所对应的陷阱数量,是时间常数谱所对应的幅值,I是稳定以后的电流值。
步骤五过程来说,多项式拟合法对瞬态电流曲线进行拟合,依据下式所示:
Id(x)=a0+…am-1xm-1
m为多项式拟合阶数,本次拟合过程中m的值为10,采用了9阶多项式拟合,Id(x)多项式拟合后电流值,x为取对数后的时间常数,am-1为m-1阶拟合对应的电流幅度。
本发明的特征在于,该发明还包括以下步骤:
步骤一:将器件放置于探针台上,手动调整探针的位置,使得探针尖端与器件的电极接触;
步骤二:在安捷伦B1500A半导体器件分析仪上,在不同电极上施加电压值即对陷阱俘获载流子的检测,最终得到IDS-time的瞬态电流曲线;
步骤三:器件在关态情况下,保持源漏极的电压值不变,改变栅源极的电压值,对器件中陷阱俘获载流子的情况进行电学检测,得到IDS-time的瞬态电流曲线;同样,关态情况下,保持栅源极的电压值不变,改变源漏极的电压值,对器件中陷阱俘获载流子的情况进行电学检测,得到IDS-time的瞬态电流曲线;
步骤四:器件在开态情况下,保持源漏极的电压值不变,改变栅源极的电压值,对器件中陷阱俘获载流子的情况进行电学检测,得到IDS-time的瞬态电流曲线;同样,开态情况下,保持栅源极的电压值不变,改变源漏极的电压值,对器件中陷阱俘获载流子的情况进行电学检测,得到IDS-time的瞬态电流曲线;
步骤五:器件在开态情况下,固定器件的栅源极和源漏极电压不变,改变对器件施加的温度,对器件中陷阱俘获载流子的情况进行电学检测,得到IDS-time的瞬态电流曲线;
步骤六:将步骤三、步骤四和步骤五中得到的瞬态电流数据的时间值取对数,利用多项式拟合的方法对该数据进行平滑处理,借助Matrix Laboratory(Matlab)软件中的曲线拟合(Curve Fitting)模块,实现瞬态电流的多项式拟合;
步骤七:通过dI(x)/dx提取出陷阱的时间常数谱,通过数学手段提取出步骤五得到的时间常数谱对应陷阱的激活能;
本发明的有益效果是:在成熟的基本电学参数测量的基础上,加上了新的测试手段,无需增加额外设备即可实现对柔性薄膜晶体管内部缺陷的无损电学检测
附图说明
图1:为本发明所涉及测试装置的示意图,图中:1-安捷伦B1500A半导体器件分析仪,2-探针台,3-柔性薄膜晶体管;
图2:本发明所涉及方法的流程图;
图3:器件关态情况下,源漏极电压相等,不同栅源极电压下的瞬态电流曲线图;
图4:器件关态情况下,源漏极电压相等,不同栅源极电压下的时间常数谱;
图5:器件关态情况下,栅源极电压相等,不同源漏极电压下的瞬态电流曲线图;
图6:器件关态情况下,栅源极电压相等,不同源漏极电压下的时间常数谱;
图7:器件开态情况下,源漏极电压相等,不同栅源极电压下的瞬态电流曲线图;
图8:器件开态情况下,源漏极电压相等,不同栅源极电压下的时间常数谱;
图9:器件开态情况下,栅源极电压相等,不同源漏极电压下的瞬态电流曲线图;
图10:器件开态情况下,栅源极电压相等,不同源漏极电压下的时间常数谱;
图11:器件开态情况下,薄膜晶体管的时间常数谱曲线随温度的变化趋势,其中DP1,DP2,DP3,DP4代表了陷阱随着温度变化位置;
图12:利用阿仑尼乌斯公式得到其激活能曲线图;
具体实施方式
下面结合附图和具体实施方式对本发明进行更详细的说明。
以用瞬态电流法测试柔性薄膜晶体管的缺陷为示例,本发明所涉及的测试装置如图1所示。
本发明所涉及方法的流程图如图2所示,包括以下步骤:
步骤一:将柔性薄膜晶体管放置于探针台上,手动调整探针的位置,使得探针尖端与器件的电极接触,并用紫外灯照射一段时间;
步骤二:在安捷伦B1500A半导体器件分析仪上,在柔性薄膜晶体管的漏极和栅极同时施加测试电压,测试条件为VDS=-40V,VGS=分别为-0.7V,-1.1V,-1.2V,-1.4V,最终得到IDS-time的瞬态电流曲线;
步骤三:在安捷伦B1500A半导体器件分析仪上,在柔性薄膜晶体管的漏极和栅极同时施加测试电压,测试条件为VGS=-1.4V,VDS分别为-20V,-25V,-30V,-35V,-40V,最终得到IDS-time的瞬态电流曲线;
步骤四:在安捷伦B1500A半导体器件分析仪上,在柔性薄膜晶体管的漏极和栅极同时施加测试电压,测试条件为VDS=-8V,VGS分别为-3V,-4V,-5V,-6V,-7V,最终得到IDS-time的瞬态电流曲线;
步骤五:在安捷伦B1500A半导体器件分析仪上,在柔性薄膜晶体管的漏极和栅极同时施加测试电压,测试条件为VGS=-6V,VDS分别为-1V,-2V,-3V,-5V,-6V,最终得到IDS-time的瞬态电流曲线;
步骤六:保持测试电压VGS=-6V,VDS=-1V不变,对薄膜晶体管分别施加T=303K,T=308K,T=313K,T=323K,最终得到IDS-time的瞬态电流曲线;
步骤七:将步骤二、三、四、五、六中,得到的关于柔性薄膜晶体管的瞬态电流数据的时间值取对数,利用多项式拟合的方法对该数据进行平滑处理,借助Matrix Laboratory(Matlab)软件中的曲线拟合(Curve Fitting)模块,实现瞬态电流的多项式拟合,通过dI(x)/dx处理,提取出最终得到开态、关态,以及不同温度下的时间常数谱。
步骤八:通过分析步骤七中,开态的时间常数谱中峰的情况,以及用数学手段提取出步骤六的时间常数对应陷阱的激活能,大致确定器件中陷阱的位置,并结合器件在关态情况下的时间常数谱中峰的位置情况,并最终确定柔性薄膜晶体管中陷阱的位置。

Claims (4)

1.一种基于陷阱俘获载流子机理下对柔性薄膜晶体管内部缺陷进行无损电学检测的方法,所用装置包括被测试的柔性薄膜晶体管样品(3)、安捷伦B1500A(1)、探针台(2);所述探针台(2)直接对所述柔性薄膜晶体管样品(3)施加电压,所述安捷伦B1500A(1)用于给所述被测的柔性薄膜晶体管样品(3)不同电压,测出瞬态电流值;
其特征在于,所述无损电学检测的方法包括以下步骤:
步骤一:将所述柔性薄膜晶体管样品(3)放置于所述探针台(2)上,利用所述安捷伦B1500A(1)给柔性薄膜晶体管样品(3)施加电压;
步骤二:设置所述安捷伦B1500A(1)相同的测试电压条件,不同的测试条件,通过所述的探针台(2)对柔性薄膜晶体管样品(3)施加电压,测出柔性薄膜晶体管内部缺陷俘获载流子的瞬态电流曲线;
步骤三:所述安捷伦B1500A(1)改变电压,施加不同的测试条件,即施加相同的栅源电压,改变栅漏电压;施加相同的栅漏电压,改变栅漏电压;重复步骤二中不同测试电压,测出开态和关态电压下所述柔性薄膜晶体管样品(3)的瞬态电流曲线;
步骤四:所述安捷伦B1500A(1)按照温度变化步长,施加不同的温度,施加相同的栅源和栅漏检测电压,重复步骤二中不同测试电压,测出开态和关态电压下所述柔性薄膜晶体管样品(1)的瞬态电流曲线;
步骤五:将步骤三、四中得到的瞬态电流数据的时间值取对数,利用多项式拟合的方法对该数据进行平滑处理,借助Matrix Laboratory(Matlab)软件中的曲线拟合模块,实现瞬态电流的多项式拟合,得到不同测试条件下拟合出的瞬态电流曲线;
步骤六:通过dI(x)/dx处理步骤五中的拟合出的瞬态电流曲线,提取出陷阱的时间常数谱,通过数学手段提取出相应时间常数对应陷阱的激活能,在结合开态条件下的时间常数谱中峰的情况,大概确定器件中陷阱的位置,再结合关态检测条件下的时间常数谱中峰的位置,最终确定柔性薄膜晶体管陷阱的位置。
2.根据权利要求1所述的一种柔性薄膜晶体管内部缺陷的无损测试方法,其特征在于,步骤一所述的柔性薄膜晶体管样品施加电压中,对于未封装的柔性薄膜晶体管样品来说,需放置在探针台(2)上再用上述的安捷伦B1500A(1)施加电压;封装的柔性薄膜晶体管样品直接用上述的安捷伦B1500A施加电压。
3.根据权利要求1所述的一种柔性薄膜晶体管内部缺陷的无损电学检测方法,步骤二、三、四过程来说,电子被陷阱俘获的过程存在一定的比例关系,这一过程与时间呈现一定的指数关系,如下式所示:
其中t为测试所用时间,τi为第i个陷阱所对应的时间常数,n为不同时间常数所对应的陷阱数量,是时间常数谱所对应的幅值,I是稳定以后的电流值。
4.根据权利要求1所述的一种柔性薄膜晶体管内部缺陷的无损电学检测方法,步骤五过程来说,多项式拟合法对瞬态电流曲线进行拟合,依据下式所示:
Id(x)=a0+…am-1xm-1
m为多项式拟合阶数,本次拟合过程中m的值为10,采用了9阶多项式拟合,Id(x)多项式拟合后电流值,x为取对数后的时间常数,am-1为m-1阶拟合对应的电流幅度。
CN202111316459.9A 2021-11-08 2021-11-08 一种基于陷阱俘获载流子机理下对柔性薄膜晶体管内部缺陷进行无损电学检测的方法 Active CN114152854B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111316459.9A CN114152854B (zh) 2021-11-08 2021-11-08 一种基于陷阱俘获载流子机理下对柔性薄膜晶体管内部缺陷进行无损电学检测的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111316459.9A CN114152854B (zh) 2021-11-08 2021-11-08 一种基于陷阱俘获载流子机理下对柔性薄膜晶体管内部缺陷进行无损电学检测的方法

Publications (2)

Publication Number Publication Date
CN114152854A CN114152854A (zh) 2022-03-08
CN114152854B true CN114152854B (zh) 2024-05-28

Family

ID=80459344

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111316459.9A Active CN114152854B (zh) 2021-11-08 2021-11-08 一种基于陷阱俘获载流子机理下对柔性薄膜晶体管内部缺陷进行无损电学检测的方法

Country Status (1)

Country Link
CN (1) CN114152854B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115061029A (zh) * 2022-06-30 2022-09-16 哈尔滨工业大学 一种识别AlGaN/GaN-HEMTs中电活性辐射缺陷分布区域的方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1409417A (zh) * 2002-09-23 2003-04-09 中国科学院长春应用化学研究所 有机薄膜晶体管及制备方法
CN104795339A (zh) * 2015-03-09 2015-07-22 昆山龙腾光电有限公司 薄膜晶体管阵列基板的检测装置及检测方法
CN107478977A (zh) * 2017-07-13 2017-12-15 中山大学 一种氧化物半导体薄膜晶体管陷阱态密度提取方法
CN108614203A (zh) * 2018-05-06 2018-10-02 北京工业大学 一种通过瞬态电流分析阻变存储器内部陷阱的方法
CN109061429A (zh) * 2018-06-22 2018-12-21 北京工业大学 一种利用瞬态电压响应表征GaN HEMT器件中陷阱参数的方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1409417A (zh) * 2002-09-23 2003-04-09 中国科学院长春应用化学研究所 有机薄膜晶体管及制备方法
CN104795339A (zh) * 2015-03-09 2015-07-22 昆山龙腾光电有限公司 薄膜晶体管阵列基板的检测装置及检测方法
CN107478977A (zh) * 2017-07-13 2017-12-15 中山大学 一种氧化物半导体薄膜晶体管陷阱态密度提取方法
CN108614203A (zh) * 2018-05-06 2018-10-02 北京工业大学 一种通过瞬态电流分析阻变存储器内部陷阱的方法
CN109061429A (zh) * 2018-06-22 2018-12-21 北京工业大学 一种利用瞬态电压响应表征GaN HEMT器件中陷阱参数的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Hui Zhu等.A current transient method for trap analysis in BiFeO3 thin films.APPLIED PHYSICS LETTERS.2018,(18),第182904-1至182904-5页. *

Also Published As

Publication number Publication date
CN114152854A (zh) 2022-03-08

Similar Documents

Publication Publication Date Title
Tomaszewski et al. Electrical characterization of ISFETs
CN110376500B (zh) 一种功率mos器件开启过程中瞬态温升在线测量方法
CN202083773U (zh) 半导体参数测试系统
CN111596184B (zh) 一种基于电荷量的绝缘介质绝缘性能检测方法及装置
CN106896307B (zh) 一种碳化硅mosfet导通电阻特性的建模方法
CN107478977B (zh) 一种氧化物半导体薄膜晶体管陷阱态密度提取方法
CN114152854B (zh) 一种基于陷阱俘获载流子机理下对柔性薄膜晶体管内部缺陷进行无损电学检测的方法
CN103941171B (zh) 半导体测试结构及测试方法
Chaturvedi et al. Quantified density of performance-degrading near-interface traps in SiC MOSFETs
KR100707585B1 (ko) Mos 트랜지스터 소자의 정전용량-전압 특성을 이용한캐리어 농도 분포 측정 자동화 시스템 및 방법
Teravaninthorn et al. The suitability of Ta2O5 as a solid state ion-sensitive membrane
CN101710087B (zh) 微纳米单粒子阻抗谱测量芯片及测量方法
CN112151403A (zh) 基于无结型晶体管的表征方法
CN201532352U (zh) 微纳米单粒子阻抗谱测量芯片
Feng et al. Sensitivity of the threshold voltage of organic thin-film transistors to light and water
CN202421235U (zh) 一种应用于tft测试的探针装配器及测试装置
CN1687800A (zh) 一种绝缘体上硅的电学参数的表征方法
Valenza et al. Conduction and 1/f noise analysis in amorphous silicon thin‐film transistors
Stauffer Fundamentals of semiconductor CV measurements.
CN103792438B (zh) 一种soi mos器件闪烁噪声的测试设备及测试方法
KR100707586B1 (ko) Mos 트랜지스터 소자의 게이트 산화막 정전용량 특성측정 방법
Pérez-Fuster et al. Inexpensive measuring system for the characterization of organic transistors
Guvench Automated measurement of mos capacitance and determination of mos process parameters in the micro fabrication laboratory
Vatsyayan et al. A Comprehensive Large Signal, Small Signal, and Noise Model for IGZO Thin Film Transistor Circuits
CN116595286B (zh) 一种共聚物有机半导体器件载流子浓度的提取方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant