CN114152785A - 一种高速信号任意发生器 - Google Patents
一种高速信号任意发生器 Download PDFInfo
- Publication number
- CN114152785A CN114152785A CN202111201557.8A CN202111201557A CN114152785A CN 114152785 A CN114152785 A CN 114152785A CN 202111201557 A CN202111201557 A CN 202111201557A CN 114152785 A CN114152785 A CN 114152785A
- Authority
- CN
- China
- Prior art keywords
- chip
- electrically connected
- interface
- fpga chip
- dac
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/28—Provision in measuring instruments for reference values, e.g. standard voltage, standard waveform
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0423—Input/output
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/24—Pc safety
- G05B2219/24215—Scada supervisory control and data acquisition
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种高速信号任意发生器,属于波形发生器技术领域,要解决的技术问题为如何提供一种任意信号发生器,通过该任意信号发生器将服务器或上位机下发的数字信号转换为模拟信号并输出。包括:PXIe接口,用于与服务器或上位机电连接,接收服务器或上位机下发的任意波形数据;FPGA芯片,用于对所述任意波形数据进行翻译,得到翻译后波形数据;DAC芯片,用于对翻译后波形数据进行数模转换;DAC后端电路,用于对模型信号进行放大滤波处理;SMA端子,用于输出处理后模拟信号;时钟电路,用于从PXIe接口获取两路参考时钟,并用于对两路参考时钟进行PLL锁相后,分别为所述DAC芯片和FPGA芯片提供同步时钟。
Description
技术领域
本发明涉及波形发生器技术领域,具体地说是一种高速信号任意发生器。
背景技术
信号源有很多种,包括正弦波信号源,函数发生器、脉冲发生器、扫描发生器、任意波形发生器、合成信号源等。一般来讲任意波形发生器,是一种特殊的信号源,综合具有其它信号源波形生成能力,因而适合各种仿真实验的需要。
任意波形发生器是仿真实验的最佳仪器,任意波形发生器是信号源的一种,它具有信号源所有的特点。我们传统都认为信号源主要给被测电路提供所需要的已知信号(各种波形),然后用其它仪表测量感兴趣的参数。可见信号源在电子实验和测试处理中,并不测量任何参数而是根据使用者的要求,仿真各种测试信号,提供给被测电路,以达到测试的需要。
基于上述分析,如何提供一种任意信号发生器,通过该任意信号发生器将服务器或上位机下发的数字信号转换为模拟信号并输出,是需要解决的技术问题。
发明内容
本发明的技术任务是针对以上不足,提供一种高速信号任意发生器,来解决如何提供一种任意信号发生器,通过该任意信号发生器将服务器或上位机下发的数字信号转换为模拟信号并输出的问题。
本发明的一种高速信号任意发生器,包括:
PXIe接口,所述PXIe接口用于与服务器或上位机电连接,接收服务器或上位机下发的任意波形数据;
FPGA芯片,所述FPGA芯片与所述PXIe接口电连接,用于对所述任意波形数据进行翻译,得到翻译后波形数据;
DAC芯片,所述DAC芯片与所述FPGA芯片电连接,用于对翻译后波形数据进行数模转换,得到模拟信号;
DAC后端电路,所述DAC后端电路与所述FPGA芯片电连接,用于对模型信号进行放大滤波处理,得到处理后模拟信号;
SMA端子,所述DAC后端电路与所述SMA端子电连接,用于输出处理后模拟信号;
时钟电路,所述时钟电路的输入端与所述PXIe接口电连接,用于从PXIe 接口获取两路参考时钟,并用于对两路参考时钟进行PLL锁相后,分别为所述DAC芯片和FPGA芯片提供同步时钟。
作为优选,所述时钟电路具有一个输入端和两个输出端,输入端与所述 PXIe接口电连接,用于从PXIe接口获取两路参考时钟,一个输出端与所述 SAM端子连接,用于为其它板卡提供参考时钟,另一个输出端与FPGA芯片电连接,用于为FPGA芯片和DAC芯片提供同步时钟。
作为优选,所述同步时钟电路包括:
时钟Buffer,所述时钟Buffer的输入端与所述PXIe芯片电连接,用于接收PXIe芯片提供的第一路参考时钟,并将第一路参考时钟以多路的形式输出;
二选一开关,所述二选一开关的输入端分别与所述PXIe芯片和所述时钟Buffer电连接,所述二选一开关的输出端与所述SMA端子电连接,用于二选一的将第一路参考时钟和第二路参考时钟中的一路参考时钟通过SMA 端子提供至其它板卡;
时钟缓冲器,所述时钟缓冲器与所述时钟Buffer电连接,并与所述FPGA 芯片电连接,用于为FPGA芯片提供同步时钟。
作为优选,所述DAC芯片配置有SPI接口和JESD接口,
所述SPI接口作为功能配置接口与所述FPGA芯片电连接,所述FPGA 芯片通过SPI接口配置DAC芯片的功能;
所述JESD接口作为数据交互接口与所述FPGA芯片电连接,通过JESD 接口所述DAC芯片与所述FPGA芯片进行高速数字交互。
更优的,还包括内存芯片,所述内存芯片至少一个,并均与FPGA芯片电连接。
作为优选,内存芯片为DDR4内存芯片。
更优的,还包括FLASH芯片,所述FLASH芯片至少一个,并均与FPGA 芯片电连接。
作为优选,所述FLASH芯片为SPI Flash芯片。
更优的,还包括电源/管理接口,所述电源/管理接口与所述FPGA芯片电连接,用于为FPGA芯片提供电能。
本发明的一种高速信号任意发生器具有以下优点:通过PXIe接口与服务器或上位机交互,FPGA芯片对波形数据翻译后,由DAC芯片将数字信号转换为模拟信号,并通过DAC后端电路对模拟信信号放大滤波处理,同时,通过时钟电路现对PXIe接口的两路参考时钟进行PLL锁相后,分别为DAC芯片和FPGA 芯片提供同步时钟,该发生器实现了任意波形的转换,且该结构设计合理、结构简单,具有很好的推广使用价值。
附图说明
为了更清楚地说明本发明实施例中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域的普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
下面结合附图对本发明进一步说明。
图1为实施例一种高速信号任意发生器的组成原理框图;
图2为实施例一种高速信号任意发生器的内存芯片配置;
图3为实施例一种高速信号任意发生器的电源网络配置;
图4为实施例一种高速信号任意发生器中DAC芯片的结构框图;
图5为实施例一种高速信号任意发生器中AD9163的JESD204B接口支持的Subclass 1的架构图;
图6为实施例一种高速信号任意发生器中时钟电路的原理框图;
图7为实施例一种高速信号任意发生器中DAC与后端模拟电路部分。
具体实施方式
下面结合附图和具体实施例对本发明作进一步说明,以使本领域的技术人员可以更好地理解本发明并能予以实施,但所举实施例不作为对本发明的限定,在不冲突的情况下,本发明实施例以及实施例中的技术特征可以相互结合。
本发明实施例提供一种高速信号任意发生器,用于解决如何提供一种任意信号发生器,通过该任意信号发生器将服务器或上位机下发的数字信号转换为模拟信号并输出的技术问题。
实施例:
本发明一种高速信号任意发生器,包括PXIe接口、FPGA芯片、DAC芯片、 SMA端子和时钟电路,PXIe接口用于与服务器或上位机电连接,接收服务器或上位机下发的任意波形数据;FPGA芯片与所述PXIe接口电连接,用于对所述任意波形数据进行翻译,得到翻译后波形数据;DAC芯片与所述FPGA芯片电连接,用于对翻译后波形数据进行数模转换,得到模拟信号;DAC后端电路与 FPGA芯片电连接,用于对模型信号进行放大滤波处理,得到处理后模拟信号; DAC后端电路与所述SMA端子电连接,用于输出处理后模拟信号;时钟电路的输入端与所述PXIe接口电连接,用于从PXIe接口获取两路参考时钟,并用于对两路参考时钟进行PLL锁相后,分别为所述DAC芯片和FPGA芯片提供同步时钟。
其中,时钟电路具有一个输入端和两个输出端,输入端与所述PXIe接口电连接,用于从PXIe接口获取两路参考时钟,一个输出端与所述SAM端子连接,用于为其它板卡提供参考时钟,另一个输出端与FPGA芯片电连接,用于为 FPGA芯片和DAC芯片提供同步时钟。
本实施例设计参数为:
量程范围:±1.5V
输出阻抗:50Ω
采样率:6-12GSa/s
有效带宽≥300MHz
采样精度:16bits
输出端子:SMA
通道:4通道
PXIe接口包含PCIe协议,数据传输部分使用其中的PCIe。
使用赛灵思XCKU060规格的FPGA芯片,通过PXIe X8 Gen2的接口与服务器或其他上位机交互。上位机下达任意波形数据信息通过FPGA翻译后通过DAC转为模拟信号,再通过后端电路处理后输出。
DAC芯片采用ADI的AD9163,结构如图2所示,FPGA通过SPI配置其相关功能,通过JESD204B接口进行高速数字数据交互。
DAC后端电路,通过放大电路调整滤波后输出到SMA端子输出。
AD9163的JESD204B接口支持Subclass 0and Subclass 1两种子类架构,本实施例按照图3所示的Subclass 1,同步时钟电路包括时钟Buffer、二选一开关、时钟缓冲器等,时钟Buffer选用SL 18861D1,其输入端与PXIe芯片电连接,用于接收PXIe芯片提供的第一路参考时钟,并将第一路参考时钟以多路的形式输出;二选一开关选用HSMA2-30R+,其输入端分别与PXIe 芯片和时钟Buffer电连接,二选一开关的输出端与SMA端子电连接,用于二选一的将第一路参考时钟和第二路参考时钟中的一路参考时钟通过SMA 端子提供至其它板卡;时钟缓冲器选用HMC7044,其与时钟Buffer电连接,并与FPGA芯片电连接,用于为FPGA芯片提供同步时钟。该时钟设计如图 4所示。
PXIe接口传入10M参考时钟和100M参考时钟,通过二选一开关由SMA 端子输出供其他板卡参考使用。10M时钟通过缓冲器分别和10M的晶振时钟进入HMC7044时钟发生器芯片中,作为其同步时钟。时钟同步后,按照 JESD204B接口时钟规范分别为四路DAC和FPGA提供时钟。
如图5所示,FPGA系统的配置有两个2G DDR4内存,并配置有双SPI Flash。
电源部分配置如图6所示,实际测试整体功耗在25W左右,FPGA安装参考设计的散热器即可,DAC添加小的散热器即可,风冷散热。
时钟部分,根据PXIe的协议要求,10M与100M时钟用来做同步时钟使用,时钟发生器经过PLL锁相后分别给DAC和FPGA提供时钟,做同源时钟设计,按照JESD204B接口Subclass 1模式做时钟设计,整体拓扑参考上面拓扑所述。
DAC后端输出为电流源输出,后端模拟输出部分如图7所示,差分输出经过上拉后转换为电压信号,再经过变压器T1后通过AC耦合的方式由J32 端子对外输出。
本实施例中FPGA芯片采用用赛灵思XCKU060规格的FPGA,它有多个高速接口,支持PCIe、JESD204B等协议。FPGA作为介于服务器和DAC 芯片之间的桥梁,通过PCIe总线将来自服务器的波形信号数据处理后通过 DAC芯片中JESD204B接口交于DAC进行数模信号转换。
上文通过附图和优选实施例对本发明进行了详细展示和说明,然而本发明不限于这些已揭示的实施例,基与上述多个实施例本领域技术人员可以知晓,可以组合上述不同实施例中的代码审核手段得到本发明更多的实施例,这些实施例也在本发明的保护范围之内。
Claims (9)
1.一种高速信号任意发生器,其特征在于包括:
PXIe接口,所述PXIe接口用于与服务器或上位机电连接,接收服务器或上位机下发的任意波形数据;
FPGA芯片,所述FPGA芯片与所述PXIe接口电连接,用于对所述任意波形数据进行翻译,得到翻译后波形数据;
DAC芯片,所述DAC芯片与所述FPGA芯片电连接,用于对翻译后波形数据进行数模转换,得到模拟信号;
DAC后端电路,所述DAC后端电路与所述FPGA芯片电连接,用于对模型信号进行放大滤波处理,得到处理后模拟信号;
SMA端子,所述DAC后端电路与所述SMA端子电连接,用于输出处理后模拟信号;
时钟电路,所述时钟电路的输入端与所述PXIe接口电连接,用于从PXIe接口获取两路参考时钟,并用于对两路参考时钟进行PLL锁相后,分别为所述DAC芯片和FPGA芯片提供同步时钟。
2.根据权利要求1所述的一种高速信号任意发生器,其特征在于所述时钟电路具有一个输入端和两个输出端,输入端与所述PXIe接口电连接,用于从PXIe接口获取两路参考时钟,一个输出端与所述SAM端子连接,用于为其它板卡提供参考时钟,另一个输出端与FPGA芯片电连接,用于为FPGA芯片和DAC芯片提供同步时钟。
3.根据权利要求2所述的一种高速信号任意发生器,其特征在于所述同步时钟电路包括:
时钟Buffer,所述时钟Buffer的输入端与所述PXIe芯片电连接,用于接收PXIe芯片提供的第一路参考时钟,并将第一路参考时钟以多路的形式输出;
二选一开关,所述二选一开关的输入端分别与所述PXIe芯片和所述时钟Buffer电连接,所述二选一开关的输出端与所述SMA端子电连接,用于二选一的将第一路参考时钟和第二路参考时钟中的一路参考时钟通过SMA端子提供至其它板卡;
时钟缓冲器,所述时钟缓冲器与所述时钟Buffer电连接,并与所述FPGA芯片电连接,用于为FPGA芯片提供同步时钟。
4.根据权利要求1所述的一种高速信号任意发生器,其特征在于所述DAC芯片配置有SPI接口和JESD接口,
所述SPI接口作为功能配置接口与所述FPGA芯片电连接,所述FPGA芯片通过SPI接口配置DAC芯片的功能;
所述JESD接口作为数据交互接口与所述FPGA芯片电连接,通过JESD接口所述DAC芯片与所述FPGA芯片进行高速数字交互。
5.根据权利要求1-4任一项所述的一种高速信号任意发生器,其特征在于还包括内存芯片,所述内存芯片至少一个,并均与FPGA芯片电连接。
6.根据权利要求5所述的一种高速信号任意发生器,其特征在于内存芯片为DDR4内存芯片。
7.根据权利要求1-4任一项所述的一种高速信号任意发生器,其特征在于还包括FLASH芯片,所述FLASH芯片至少一个,并均与FPGA芯片电连接。
8.根据权利要求7所述的一种高速信号任意发生器,其特征在于所述FLASH芯片为SPIFlash芯片。
9.根据权利要求1-4任一项所述的一种高速信号任意发生器,其特征在于还包括电源/管理接口,所述电源/管理接口与所述FPGA芯片电连接,用于为FPGA芯片提供电能。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111201557.8A CN114152785A (zh) | 2021-10-15 | 2021-10-15 | 一种高速信号任意发生器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202111201557.8A CN114152785A (zh) | 2021-10-15 | 2021-10-15 | 一种高速信号任意发生器 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114152785A true CN114152785A (zh) | 2022-03-08 |
Family
ID=80462561
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111201557.8A Pending CN114152785A (zh) | 2021-10-15 | 2021-10-15 | 一种高速信号任意发生器 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN114152785A (zh) |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001237703A (ja) * | 2000-02-24 | 2001-08-31 | Agilent Technologies Japan Ltd | 任意波形発生器 |
CN201083766Y (zh) * | 2007-10-12 | 2008-07-09 | 陕西海泰电子有限责任公司 | 高速任意波形发生器 |
CN203014744U (zh) * | 2012-12-28 | 2013-06-19 | 福建利利普光电科技有限公司 | 一种基于ad9954芯片和fpga的任意信号发生器 |
CN104615042A (zh) * | 2014-12-26 | 2015-05-13 | 北京航天测控技术有限公司 | 一种基于PXIe总线的小型化多功能信号源装置 |
CN108519791A (zh) * | 2018-04-23 | 2018-09-11 | 哈尔滨工业大学 | 高速任意波形产生电路 |
CN210982741U (zh) * | 2019-10-25 | 2020-07-10 | 南京天际易达通信技术有限公司 | 一种参考时钟自动切换电路 |
CN112327256A (zh) * | 2020-09-11 | 2021-02-05 | 北京无线电测量研究所 | 一种参差脉冲波形产生的方法及系统 |
CN112953470A (zh) * | 2021-02-06 | 2021-06-11 | 江苏信息职业技术学院 | 一种四通道12GSaps任意波形发生模块及波形发生方法 |
CN113467696A (zh) * | 2021-06-30 | 2021-10-01 | 西南电子技术研究所(中国电子科技集团公司第十研究所) | 多通道ad数据同步传输系统 |
-
2021
- 2021-10-15 CN CN202111201557.8A patent/CN114152785A/zh active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001237703A (ja) * | 2000-02-24 | 2001-08-31 | Agilent Technologies Japan Ltd | 任意波形発生器 |
CN201083766Y (zh) * | 2007-10-12 | 2008-07-09 | 陕西海泰电子有限责任公司 | 高速任意波形发生器 |
CN203014744U (zh) * | 2012-12-28 | 2013-06-19 | 福建利利普光电科技有限公司 | 一种基于ad9954芯片和fpga的任意信号发生器 |
CN104615042A (zh) * | 2014-12-26 | 2015-05-13 | 北京航天测控技术有限公司 | 一种基于PXIe总线的小型化多功能信号源装置 |
CN108519791A (zh) * | 2018-04-23 | 2018-09-11 | 哈尔滨工业大学 | 高速任意波形产生电路 |
CN210982741U (zh) * | 2019-10-25 | 2020-07-10 | 南京天际易达通信技术有限公司 | 一种参考时钟自动切换电路 |
CN112327256A (zh) * | 2020-09-11 | 2021-02-05 | 北京无线电测量研究所 | 一种参差脉冲波形产生的方法及系统 |
CN112953470A (zh) * | 2021-02-06 | 2021-06-11 | 江苏信息职业技术学院 | 一种四通道12GSaps任意波形发生模块及波形发生方法 |
CN113467696A (zh) * | 2021-06-30 | 2021-10-01 | 西南电子技术研究所(中国电子科技集团公司第十研究所) | 多通道ad数据同步传输系统 |
Non-Patent Citations (1)
Title |
---|
李旭 等: "双通道任意波形发生器PXIe模块设计与实现", 电子质量, no. 10, pages 0 - 3 * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110488718B (zh) | 超多通道全同步数据采集系统 | |
CN203480022U (zh) | 一种超高速通用雷达信号处理板 | |
CN103353725A (zh) | 采用fpga实现基于pci接口协议的阵列式可扩展数据采集系统 | |
CN101701971A (zh) | 高精度多通道模拟信号源 | |
CN104850524A (zh) | 一种跨时钟域的ahb总线桥接方法和装置 | |
CN112104366A (zh) | 四通道高速同步fmc采集装置 | |
CN114152785A (zh) | 一种高速信号任意发生器 | |
CN113556126A (zh) | 高速模数转换器模块 | |
CN105045748A (zh) | 一种pvib专业虚拟仪器总线 | |
CN111007770A (zh) | 一种波形发生及回采系统 | |
Qiang et al. | FPGA Implementation of SPI bus communication based on state machine method | |
CN107564265B (zh) | 一种高速传输的lxi数据采集器及其工作方法 | |
TWI289677B (en) | Method and apparatus for testing a bridge circuit | |
CN207780567U (zh) | 一种新型16通道同步数据采集系统 | |
CN211577246U (zh) | 一种用于采集电流互感器波形的装置 | |
CN102355264B (zh) | 一种用于便携式电能监测装置的模数转换电路 | |
CN203775189U (zh) | 一种多路高速adc同步采集电路 | |
CN209448793U (zh) | 一种用于机内通话器的测试设备 | |
CN202904001U (zh) | 基于24位高精度模数转换器的通用数字式电能表校验硬件平台 | |
CN104216318A (zh) | 基于以太网传输的多通道数据采集卡 | |
CN104735824A (zh) | 数据处理系统 | |
CN218886008U (zh) | 一种卡片化多功能示波器 | |
Yang et al. | Multi-channel High-speed Data Acquisition System Based on Improved SPI Communication | |
CN218470963U (zh) | 一种高空气象探测雷达接收系统信号模拟器 | |
CN108197052B (zh) | 一种新型测试测量仪器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |