CN114127892A - 用于显示器的高密度等离子体CVD微晶或非晶Si膜 - Google Patents

用于显示器的高密度等离子体CVD微晶或非晶Si膜 Download PDF

Info

Publication number
CN114127892A
CN114127892A CN202080049346.4A CN202080049346A CN114127892A CN 114127892 A CN114127892 A CN 114127892A CN 202080049346 A CN202080049346 A CN 202080049346A CN 114127892 A CN114127892 A CN 114127892A
Authority
CN
China
Prior art keywords
gas
substrate
silicon
layer
containing layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080049346.4A
Other languages
English (en)
Inventor
元泰景
崔寿永
任东吉
吴宗凯
李永东
赵来
王致远
桑杰·D·亚达夫
朴正宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Applied Materials Inc
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Publication of CN114127892A publication Critical patent/CN114127892A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02595—Microstructure polycrystalline
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/452—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by activating reactive gas streams before their introduction into the reaction chamber, e.g. by ionisation or addition of reactive species
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • C23C16/45565—Shower nozzles
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/507—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using external electrodes, e.g. in tunnel type reactors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H01J37/3211—Antennas, e.g. particular shapes of coils
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32357—Generation remote from the workpiece, e.g. down-stream
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

在一个实施方式中，提供了一种用于形成非晶含硅层或微晶含硅层的工艺，包括：将基板引入基板处理腔室的处理区域，所述基板在基板支撑件上；使处理气体流入所述基板处理腔室内的一个或多个气体容积中，所述处理气体包括含硅气体；在等离子体条件下从所述处理气体形成激励的处理气体，所述等离子体条件包括至少约1.0×1011个离子/cm3的等离子体密度；使所述激励的处理气体流入所述处理区域中；在所述基板上沉积非晶含硅层或微晶含硅层，同时将所述基板支撑件维持在约350℃或更低的温度下，所述非晶含硅层或微晶含硅层具有约2.5×1021个原子/cc或更低的氢量。还描述了TFT结构和用于形成TFT结构的工艺。

Description

用于显示器的高密度等离子体CVD微晶或非晶Si膜
技术领域
本公开内容的实施方式总体涉及高密度等离子体化学气相沉积工艺和通过高密度等离子体化学气相沉积形成的结构。更特定地，本文描述的实施方式涉及微晶或非晶含硅结构和用于形成微晶或非晶含硅结构的工艺。
背景技术
薄膜晶体管(TFT)因其用于LCD和OLED显示器的高分辨率、低功耗和高速操作而在显示器应用中引起了极大兴趣。低温多晶硅(LTPS)TFT包括具有多晶含硅层(例如，微晶或非晶含硅层)的半导体层。形成TFT结构的微晶或非晶硅层的常规的方法典型地涉及使用电容耦合等离子体化学气相沉积(CCP-CVD)技术。然而，这种沉积技术可能导致沉积的微晶或非晶硅层中的高氢含量。高氢含量可能因在后续激光退火操作期间放气而损坏微晶或非晶含硅层。
为了降低所得的TFT结构中的氢含量，常规的方法典型地包括脱氢操作。另外地，可通过在非常高的温度(约500℃或更高)下退火来在CCP-CVD工艺期间降低高氢含量。附加的脱氢和/或高温操作使商业上可行的规模扩大变得复杂。此外，与脱氢操作和/或高温沉积相关联的成本可能使CCP-CVD方法不经济且不适合大批量制造。
需要改善的微晶或非晶含硅结构和形成微晶或非晶含硅层的工艺来克服常规的结构和方法的一个或多个缺陷。
发明内容
在一个实施方式中，提供了一种用于形成非晶含硅层或微晶含硅层的工艺，包括将基板引入基板处理腔室的处理区域，所述基板在基板支撑件上。所述方法进一步包括使处理气体流入所述基板处理腔室内的一个或多个气体容积中，所述处理气体包括含硅气体。所述方法进一步包括：在等离子体条件下从所述处理气体形成激励的处理气体，所述等离子体条件包括至少约1.0×1011个离子/cm3的等离子体密度；和使所述激励的处理气体流入所述处理区域中。所述方法进一步包括：在所述基板上沉积非晶含硅层或微晶含硅层，同时将所述基板支撑件维持在约350℃或更低的温度下，所述非晶含硅层或微晶含硅层具有约2.5×1021个原子/cc或更低的氢量。
在另一个实施方式中，提供了一种用于形成非晶含硅层或微晶含硅层的工艺，包括将基板引入基板处理腔室的处理区域，所述基板在基板支撑件上。使处理气体流入所述基板处理腔室内的一个或多个气体容积中，所述处理气体包括含硅气体以及H2或Ar中的至少一者。所述方法进一步包括：在等离子体条件下从所述处理气体形成激励的处理气体，所述等离子体条件包括至少约1.0×1011个离子/cm3的等离子体密度；和使所述激励的处理气体流入所述处理区域中，所述方法进一步包括在所述基板上沉积非晶含硅层或微晶含硅层，同时将所述基板支撑件维持在约350℃或更低的温度下，所述非晶含硅层或微晶含硅层具有约2.5×1021个原子/cc或更低的氢量。
在另一个实施方式中，提供了一种用于形成薄膜晶体管的工艺，包括将基板引入基板处理腔室的处理区域，所述基板在基板支撑件上，所述基板包括设置在光阻挡层上方的缓冲层。然后，通过本文描述的工艺形成非晶含硅层或微晶含硅层。所述方法进一步包括：对所述非晶含硅层或微晶含硅层进行激光退火以形成结晶半导体层；和蚀刻所述非晶含硅层或微晶含硅层的部分以限定有源半导体层。然后可在所述有源半导体层的至少一部分上沉积栅极绝缘体层，并且然后可在所述栅极绝缘体层上沉积栅极电极。所述方法进一步包括：蚀刻所述栅极电极的部分以限定栅极金属线；在所述栅极绝缘体层的至少一部分和所述栅极电极的至少一部分上方沉积层间介电(ILD)层；蚀刻所述ILD层和所述栅极绝缘体层的部分，以在所述ILD层和所述栅极绝缘体层中形成多个过孔；和用导电材料填充所述多个过孔以形成至少一个源极电极和至少一个漏极电极。
附图说明
为了可详细地理解本公开内容的上述特征，可参考实施方式来得到以上简要地概述的本公开内容的更特别的描述，实施方式中的一些示出在附图中。然而，需注意，附图仅仅示出了示例性实施方式，并且因此不应当被视为对其范围的限制，并且可允许其他等效实施方式。
图1是根据本公开内容的至少一个实施方式的示例基板处理腔室的示意性截面图。
图2是根据本公开内容的至少一个实施方式的示例基板处理腔室的示意性截面图。
图3是根据本公开内容的至少一个实施方式的示例薄膜晶体管的示意性截面图。
图4是根据本公开内容的至少一个实施方式的用于形成非晶含硅层或微晶含硅层的示例工艺的流程图。
为了促成理解，已经尽可能使用相同的附图标记标示各图共有的相同要素。设想的是，一个实施方式的要素和特征可有益地结合在其他实施方式中，而无需进一步陈述。
具体实施方式
本公开内容的实施方式总体涉及高密度等离子体CVD工艺和通过高密度等离子体CVD形成的结构。更特定地，本文描述的实施方式涉及微晶或非晶含硅结构和用于形成微晶或非晶含硅结构的工艺。通过本文描述的工艺形成的微晶或非晶含硅结构可用于制造TFT结构。发明人已经发现制造优异的微晶或非晶含硅结构的改善的工艺，其克服了常规的结构和常规的方法的缺陷。
形成用于TFT结构的微晶或非晶硅层的常规的方法典型地涉及使用CCP-CVD技术。然而，这种沉积技术可能导致沉积的微晶或非晶硅层中的高氢含量。为了降低所得的TFT结构中的氢含量，常规的方法典型地包括脱氢操作。另外地，可通过在约500℃或更高的温度下退火来在CCP-CVD工艺期间降低高氢含量。这些附加的操作使商业上规模扩大变得复杂。此外，使用高温增加了工艺以及TFT结构的热预算和生产成本。
与常规的方法相比，本公开内容的工艺可在含硅层(例如，微晶硅膜或非晶硅膜)中提供减少量的沉积后氢含量。沉积后含硅层中的较低氢含量可至少减少脱氢所花费的时间量或甚至彻底地消除脱氢操作。此外，本公开内容的工艺是可提供减少的热预算的低温HDP-CVD工艺。此外，并且在至少一些实施方式中，本公开内容的工艺使用可减少材料成本的更低稀释比(例如，H2/SiH4或Ar/SiH4)或纯SiH4。本文描述的工艺在基板方面也是灵活的。例如，基板可以是玻璃、聚酰亚胺、无色聚酰亚胺、聚对苯二甲酸乙二醇酯膜(PET)、聚萘二甲酸乙二醇酯(PEN)、Si晶片等。因此，本文描述的工艺至少是经济的且适合规模扩大和大批量制造。
图1是可受益于本文描述的实施方式的示例基板处理腔室100的示意性截面图。合适的腔室可从位于加利福尼亚州圣克拉拉市(Santa Clara，Calif.)的应用材料公司(Applied Materials，Inc.)获得。应当理解，下文描述的系统是示例性基板处理腔室，并且其他腔室(包括来自其他制造商的腔室)可一起使用或被修改来实现本公开内容的实施方式。基板处理腔室100可用于产生电感耦合高密度等离子体(ICP-HDP)。
基板处理腔室100包括腔室主体104、盖组件106和基板支撑组件108。盖组件106设置在腔室主体104的上端部处。基板支撑组件108至少部分地设置在腔室主体104的内部容积内。基板支撑组件108包括基板支撑件110和轴112。基板支撑件110具有用于支撑至少一个基板102的支撑表面114。在至少一个实施方式中，基板102是大面积基板，诸如具有约1平方米或更大的表面积的基板。然而，基板102不限于任何特定大小或形状。在一些实施方式中，例如，基板是任何多边形、正方形、矩形、弯曲、圆形或其他非圆形工件，诸如用于制造平板显示器的玻璃或聚合物基板。
盖组件106包括在腔室主体104的上端部处的扩散器116。扩散器116包括可耦接到至少一个气体源120的一个或多个扩散器入口118。扩散器116从至少一个气体源120向在扩散器116与基板支撑件110之间的处理区域124提供一种或多种气体。一种或多种气体通过扩散器116的多个孔(未示出)提供到处理区域124。流量控制器122，诸如质量流量控制(MFC)装置，设置在扩散器入口118中的每一者与至少一个气体源120之间，以控制从至少一个气体源120到扩散器116的气体的流率。泵126与处理区域124流体连通。泵126可操作以控制处理区域124内的压力和从处理区域124排放气体和副产物。
盖组件106包括至少一个空腔128，该至少一个空腔具有形成在其中并且由至少一个介电板132支撑的一个或多个电感耦合等离子体产生部件，诸如线圈130(例如，天线)。每个介电板132提供物理屏障，该物理屏障具有承受在至少一个空腔128中的大气压力的存在和腔室主体104的内部容积内的真空压力的存在下产生的结构载荷的结构强度。每个线圈130连接到电源134和接地138。在可与本文描述的其他实施方式结合的一个实施方式中，每个线圈130通过匹配盒136连接到电源134，该匹配盒具有用于调整线圈130的电特性(诸如阻抗)的匹配电路。腔室还包括偏压电源142。线圈130中的每一者被配置为产生电磁场，该电磁场将处理区域124中的气体激励成电感耦合高密度等离子体(ICP-HDP)。控制器144耦接到基板处理腔室100并且被配置为在处理期间控制基板处理腔室100的方面。
图2是根据至少一个实施方式的示例基板处理腔室200的示意性截面图。应当理解，下文描述的系统是示例性基板处理腔室，并且其他腔室(包括来自其他制造商的腔室)可一起使用或被修改来实现本公开内容的实施方式。基板处理腔室200可用于产生电感耦合高密度等离子体(ICP-HDP)。
基板202设置在腔室主体204内的底座或基板支撑组件208的基板接收表面220上。基板支撑组件可包括基板支撑件，例如，基座。基板支撑组件可包括基板偏压板。DC偏压功率可由基板偏压电源供应并且由低通滤波器滤波。基板支撑组件208耦接到延伸穿过腔室主体204的轴210。轴210耦接到致动器212，该致动器使基板支撑组件208在竖直方向上(在Z方向上)在腔室主体204内移动。例如，图2示出的基板处理腔室200的基板支撑组件208被示出为在处理位置。然而，基板支撑组件208可在Z方向上降低到与传送端口214相邻的位置。在该位置，终端受动器或机器人叶片(未示出)穿过传送端口214而插入并介于基板102与基板接收表面220之间，以将基板202传送出腔室主体204。
基板处理腔室200还包括设置在基板支撑组件208上方的盖组件206。盖组件206可包括搁置在腔室主体204上的背板222。盖组件206包括气体分配组件或喷头组件224，该气体分配组件或喷头组件被配置为将处理气体从气体源输送到在喷头组件224与基板202之间的处理区域226。喷头组件224还可耦接到清洁气体源，该清洁气体源向处理区域226提供清洁气体，诸如含氟气体。
喷头组件224还用作等离子体源228。喷头组件224包括一个或多个电感耦合等离子体产生构件或线圈230(例如，天线)。一个或多个线圈230中的每一者可以是单个线圈230、两个线圈230或联合地工作的多于两个线圈230，并且以下简称为线圈230。一个或多个线圈230中的每一者耦接到电源248和接地233。在一个实施方式中，电源248是电感耦合射频(RF)电源。电源248被配置为以任何合适的频率和功率水平提供功率信号以用于由喷头组件224产生等离子体。第一电源可包括用于调整线圈230的电特性的匹配电路或调谐能力。
喷头组件224进一步包括具有多个气流扩散器234的面板232。气流扩散器234中的每一者由布置成网格状构造的多个支撑构件236支撑并且包括多个开口，气体可流过该多个开口。线圈230中的每一者或一个或多个线圈230的部分设置在相应的介电板238上或上方。一个或多个气体容积240由介电板238、气流扩散器234和支撑构件236的表面限定。一个或多个线圈230中的每一者被配置为从电源248接收RF信号并且产生电磁场，该电磁场将处理气体激励成气体容积240中的等离子体。气体容积240中的激励的处理气体通过气流扩散器234流入处理区域226并流向基板202。
来自气体源的处理气体经由支撑构件236中的导管提供到气体容积240中的每一者。进入和离开喷头组件224的气体的体积或流率在喷头组件224的不同区中进行控制。流向气体容积240中的每一者的气流可由多个流量控制器(诸如流量控制器242、243和244)控制。例如，流向喷头组件224的外部或周边区的气体的流率可由流量控制器242、243控制，而流向喷头组件内部或中心区的气体的流率可由流量控制器244控制。当执行腔室清洁时，来自清洁气体源的清洁气体可流动到气体容积240中的每一者，清洁气体在该气体容积内被激励成离子、自由基或两者。激励的清洁气体可流过气流扩散器234并流入处理区域226，以便清洁腔室部件。控制器250耦接到基板处理腔室100并且被配置为在处理期间控制基板处理腔室100的方面。
图3是根据至少一个实施方式的示例TFT 300的示意性截面图。TFT 300包括基板102(或基板202)、半导体层304、栅极绝缘体(GI)层306、栅极电极308、层间介电(ILD)层310、源极电极312和漏极电极314。基板102可包括任何合适的材料，诸如基于硅的基板、基于半导体的基板、基于绝缘的基板、基于锗的基板、以及一般将存在于CMOS结构中的一个或多个通用层。基板102可以是玻璃(诸如钠钙玻璃)、聚酰亚胺、无色聚酰亚胺、PET、PEN、Si晶片等。应当理解，也可设想其他材料。在至少一个实施方式中，TFT 300包括第一层301和第二层303。在一些实施方式中，第一层301是光阻挡层，并且第二层303是缓冲层。
第一层301设置在基板102的至少一部分上方并且第二层303设置在第一层301的至少一部分上方。半导体层304设置在第二层303的至少一部分上方。GI层306设置在半导体层304的至少一部分上方。栅极电极308设置在GI层306的至少一部分上方。ILD层310设置在GI层306的至少一部分、栅极电极308的至少一部分或它们的组合上方。源极电极312设置在ILD层310的源极电极过孔316中，并且漏极电极314设置在ILD层310的漏极电极过孔318中。栅极电极308、源极电极312和漏极电极314可各自包括导电材料，诸如铜、钛、钽或任何导电金属。
在本文描述的一些实施方式中，半导体层304包括通过HDP沉积工艺沉积的非晶含硅层或微晶含硅层。在至少一个实施方式中，HDP沉积工艺在化学气相沉积(CVD)中利用ICP-HDP来形成ICP-HDP非晶含硅层或ICP-HDP微晶含硅层。实施方式可利用基板处理腔室100或基板处理腔室200。通过本文描述的工艺沉积的半导体层304(例如，非晶含硅层和微晶含硅层)可减少或甚至消除脱氢时间，因为半导体层304具有比使用电容耦合等离子体(CCP)沉积的非晶或微晶含硅层低得多的氢含量。此外，本文描述的工艺可使用比CCP方法显著地更低的温度。本文描述的低沉积温度可降低工艺的热预算并允许利用基板，例如基板102或基板202。
使用ICP-HDP的CVD可产生比CCP-CVD高两个数量级的等离子体密度。更高等离子体密度可提高源气体的离解速率并可降低非晶含硅层或微晶含硅层中的氢含量。与CCP沉积相比，本文描述的工艺可利用低稀释比(H2/SiH4或Ar/SiH4)，或可利用纯SiH4。低稀释比或使用纯SiH4可降低材料成本。
工艺
图4是根据至少一个实施方式的示出在基板上形成微晶含硅层或非晶含硅层的示例工艺400的选定操作的流程图。在一些实施方式中，工艺400可以是用于形成TFT结构的工艺的一部分。
工艺400包括在操作410处将基板引入(例如，传送、输送等)到基板处理腔室的处理区域。基板(例如，基板102或基板202)可通过任何合适的方式传送到基板处理腔室200中并传送到基板支撑组件208上，诸如通过机器人叶片穿过位于腔室主体204的侧壁中的传送端口214。然后可由致动器212将基板支撑组件208调整到处理位置，如图2所示。
工艺400进一步包括在操作420处使处理气体流入基板处理腔室内的一个或多个气体容积240中。这里，来自一个或多个源的处理气体经由设置在支撑构件236中的导管提供到气体容积240。处理气体的流量可由控制例如提供给每个气体容积240的气体的量和速度的若干流量控制器242、243控制。包括等离子体条件的说明性工艺参数描述如下。
工艺400还包括在操作430处在等离子体条件下由处理气体形成激励的处理气体，处理气体包括含硅气体、含硅前驱物或它们的组合。在一些实施方式中，电源248可向盖组件206内的电感耦合线圈230提供RF功率。可以任何合适的频率或功率水平供应RF功率以用于等离子体产生。作为非限制性示例，可应用56kW的RF源功率和13.56MHz的频率。在另一个非限制性示例中，可应用56kW功率和2MHz频率RF。线圈230中的每一者接收由电源248提供的RF功率并产生电磁场，该电磁场激励气体容积240内的处理气体。
工艺400还包括在操作440处使激励的工艺气体流入处理区域中。例如，激励的处理气体可流过穿过气流扩散器234设置的多个开口并朝向基板202流入处理区域226中。包括等离子体条件的说明性工艺参数描述如下。
在一些实施方式中，当激励的处理气体流入处理区域226时，可将DC偏压功率施加到基板支撑件。DC偏压功率可由基板偏压电源供应并由低通滤波器滤波。DC偏压输出可以是脉冲的或恒定的，带有正电位或负电位。DC偏压的任何合适的脉冲速率或功率水平都可供应到基板偏压板。作为非限制性示例，可提供具有约50kHz至约500kHz、诸如约100kHz至约400kHz的脉冲速率的脉冲DC偏压。作为另一个非限制性示例，可提供具有约250kHz至约300kHz的脉冲速率的脉冲DC偏压。以例如约50W至约1000W、诸如约250W至约750W的功率水平提供脉冲或恒定DC偏压。例如，以约400W至约600W的功率水平提供DC偏压功率。
处理气体可包括含硅气体、含硅前驱物或它们的组合。含硅气体和/或含硅前驱物的非限制性示例包括硅烷(SiH4)、高级硅烷、卤化硅烷、有机硅烷或它们的组合。高级硅烷包括具有经验式SixH(2x+2)的化合物，诸如乙硅烷(Si2H6)、丙硅烷(Si3H8)和四硅烷(Si4H10)。卤化硅烷包括具有经验式X′ySixH(2x+2-y)的化合物，其中X′＝F、Cl、Br或I，诸如四氟硅烷(SiF4)、二氯硅烷(SiH2Cl2)、四氯硅烷(SiCl4)和六氯二硅烷(Si2Cl6)和三氯硅烷(SiHCl3)。有机硅烷包括具有经验式RvSixH(2x+2-y)的化合物，其中R＝甲基、乙基、丙基或丁基，诸如甲基硅烷((CH3)SiH3)、二甲基硅烷((CH3)2SiH2)、乙基硅烷((CH3CH2)SiH3)、甲基乙硅烷((CH3)Si2H5)、二甲基乙硅烷((CH3)2Si2H4)和六甲基乙硅烷((CH3)6Si2)。当使用多于一种含硅气体和/或多于一种含硅前驱物时，可以任何合适的比例组合含硅气体和/或含硅前驱物，所述比例诸如约10∶1至约1∶10，诸如约8∶1至约1∶8，诸如约5∶1至约1∶5，诸如约4∶1至约1∶4，诸如约3∶1至约1∶3，诸如约2∶1至约1∶2，诸如约1∶1、约1.5∶1或约1.25∶1。
在一些实施方式中，处理气体进一步包括H2、非反应性气体或它们的组合。非反应性气体的非限制性示例可包括Ar、He或它们的组合。
工艺400进一步包括在操作450处在基板上沉积含硅层(例如，非晶含硅层或微晶含硅层)。在沉积期间，基板所在的基板支撑件可维持在和/或加热到例如约400℃或更低、诸如约350℃或更低的温度。形成的含硅层(例如，微晶含硅层或非晶含硅层)是半导体层304或半导体层304的一部分。与通过常规的CCP工艺形成的那些微晶和非晶含硅层相比，所形成的沉积后微晶含硅层和非晶含硅层可具有更低氢量。例如，沉积后含硅层可具有约3.4×1021个原子/立方厘米或更低、诸如约2.0×1021或更低的氢量。
在沉积之后，可使微晶含硅层或非晶含硅层经受行激光退火操作。激光退火操作可通过任何合适的准分子激光退火工艺执行。沉积后含硅层的激光退火有助于使含硅层结晶。激光退火操作可在形成微晶含硅层或非晶含硅层的同一基板处理腔室或不同基板处理腔室中执行。
在一些实施方式中，形成微晶含硅层或非晶含硅层的工艺参数/条件包括以下特征中的一者或多者：
(1)其上设置要处理的基板的基板支撑件的温度为约400℃或更低，诸如约350℃或更低，诸如约300℃或更低，诸如约250℃或更低，或者约80℃至约375℃或约50℃至约350℃。在至少一个实施方式中，基板支撑件的温度范围为T1至T2(以℃为单位)，其中T1和T2中的每一者独立地为约50、约60、约70、约80、约90、约100、约110、约120、约130、约140、约150、约160、约170、约180、约190、约200、约210、约220、约230、约240、约250、约260、约270、约280、约290、约300、约310、约320、约330、约340、约350、约360、约370、约380、约390或约400，只要T2＞T1即可。
(2)对于730mm×920mm大小的基板，含硅气体和/或含硅前驱物(例如，硅烷)进入一个或多个气体容积(例如，气体容积240)的流率可为约20标准立方厘米/分钟(sccm)至约250sccm，诸如约50sccm至约200sccm，诸如约80sccm至约160sccm。在至少一个实施方式中，对于730mm×920mm大小的基板，含硅气体和/或含硅前驱物的流率的范围为流率1至流率2(以sccm为单位)，其中流率1和流率2中的每一者独立地为约20、约30、约40、约50、约60、约70、约80、约90、约100、约110、约120、约130、约140、约150、约160、约170、约180、约190、约200、约210、约220、约230、约240或约250，只要流率2＞流率1即可。
(3)在使用H2的实施方式中，对于730mm×920mm大小的基板，H2进入一个或多个气体容积(例如，气体容积240)的流率为约1500sccm至约4000sccm，诸如从约1750至约3500sccm，诸如约2000sccm至约3200sccm。在至少一个实施方式中，对于730mm×920mm大小的基板，H2的流率的范围为流率3至流率4(以sccm为单位)，其中流率3和流率4中的每一者独立地为约1500、约1550、约1600、约1650、约1700、约1750、约1800、约1850、约1900、约1950、约2000、约2050、约2100、约2150、约2200、约2250、约2300、约2350、约2400、约2450、约2500、约2550、约2600、约2650、约2700、约2750、约2800、约2850、约2900、约2950、约3000、约3050、约3100、约3150、约3200、约3250、约3300、约3350、约3400、约3450、约3500、约3550、约3600、约3650、约3700、约3750、约3800、约3850、约3900、约3950或约4000，只要流率4＞流率3即可。
(4)在使用非反应性气体源(例如，Ar)的实施方式中，对于730mm×920mm大小的基板，非反应性气体进入一个或多个气体容积(例如，气体容积240)的流率为约1000sccm至约4000sccm，诸如约1500至约3500sccm，诸如约1600sccm至约3200sccm。在至少一个实施方式中，对于730mm×920mm大小的基板，非反应性气体的流率的范围为流率5至流率6(以sccm为单位)，其中流率5和流率6中的每一者独立地为约1000、约1050、约1100、约1150、约1200、约1250、约1300、约1350、约1400、约1450、约1500、约1550、约1600、约1650、约1700、约1750、约1800、约1850、约1900、约1950、约2000、约2050、约2100、约2150、约2200、约2250、约2300、约2350、约2400、约2450、约2500、约2550、约2600、约2650、约2700、约2750、约2800、约2850、约2900、约2950、约3000、约3050、约3100、约3150、约3200、约3250、约3300、约3350、约3400、约3450、约3500、约3550、约3600、约3650、约3700、约3750、约3800、约3850、约3900、约3950或约4000，只要流率6＞流率5即可。
(5)在使用H2的实施方式中，H2与含硅气体的流率比(或H2与含硅前驱物的流率比)为约5至约100，诸如约10至约50，诸如约20至约40。在至少一个实施方式中，H2与含硅气体的流率比(或H2与含硅前驱物的流率比)的范围为比率1至比率2，其中比率1至比率2中的每一者独立地为约5、约10、约15、约20、约25、约30、约35、约40、约45、约50、约55、约60、约65、约70、约75、约80、约85、约90、约95或约100，只要比率2＞比率1即可。本文提供的流率比也可称为稀释比。
(6)在使用非反应性气体源(例如，Ar)的实施方式中，非反应性气体与含硅气体的流率比(或H2与含硅前驱物的流率比)为约5至约100，诸如约10至约50，诸如约20至约40。在至少一个实施方式中，非反应性气体与含硅气体的流率比(或非反应性气体与含硅前驱物的流率比)的范围为比率3至比率4，其中比率3至比率4中的每一者独立地为约5、约10、约15、约20、约25、约30、约35、约40、约45、约50、约55、约60、约65、约70、约75、约80、约85、约90、约95或约100，只要比率4＞比率3即可。
(7)对于730mm×920mm大小的基板，施加到天线(或线圈)的功率密度可为约1.2W/cm2至约7.1W/cm2、诸如约1.8W/cm2至约6.0W/cm2、诸如约2.4W/cm2至约5.4W/cm2、诸如约3.0W/cm2至约4.8W/cm2、诸如约3.6W/cm2至约4.2W/cm2气体。在至少一个实施方式中，用于730mm×920mm大小的基板的功率密度的范围为功率密度1至功率密度2(以W/cm2为单位)，其中功率密度1至功率密度2中的每一者独立地为约1.2、约1.5、约1.8、约2.1、约2.4、约2.7、约3.0、约3.3、约3.6、约3.9、约4.2、约4.5、约4.8、约5.1、约5.4、约5.7、约6.0、约6.3、约6.6、约6.9或约7.1，只要功率密度2＞功率密度1即可。
(8)处理区域的压力可为约20mT至约200mT，诸如约50mT至约100mT，诸如约60mT至约70mT。在至少一个实施方式中，腔室的压力的范围为从P1至P2(以mT为单位)，其中P1和P2中的每一者独立地为约20、约30、约40、约50、约60、约70、约80、约90、约100、约110、约120、约130、约140、约150、约160、约170、约180、约190、约200，只要P2＞P1即可。
(9)从天线(或线圈，诸如线圈130或线圈230)到基板表面的距离可为约3,000密耳至约10,000密耳，诸如约4,000密耳至约9,000密耳，诸如约5,000密耳至约8,000密耳，诸如约6,000密耳至约7,000密耳。在至少一个实施方式中，从天线到基板的距离的范围为从D1至D2(以密耳为单位)，其中D1和D2中的每一者独立地为约3,000、约3,500、约4,000、约4,500、约5,000、约5,500、约6,000、约6,500、约7,000、约7,500、约8,000、约8,500、约9,000、约9,500或约10,000，只要D2＞D1即可。
(10)沉积时间可为约30秒(sec)或更长，诸如约50秒至约1,000秒，诸如约100秒至约600秒，诸如约150秒至约500秒，诸如约200秒至约400秒，诸如约250秒至约350秒。在至少一个实施方式中，沉积时间的范围为从时间1至时间2(以秒为单位)，其中时间1和时间2中的每一者独立地为约30、约50、约100、约150、约200、约250、约300、约350、约400、约550、约600、约650、约700、约750、约800、约850、约900、约950或约1000，只要时间2＞时间1即可。在一些实施方式中，沉积时间为约450秒至约500秒，或约325秒至约400秒，或约150秒至约200秒，或约275秒至约325秒，或约550秒至约650秒。
(11)所形成的含硅层(例如，微晶含硅层或非晶含硅层)的厚度可为约
Figure BDA0003457058050000121
Figure BDA0003457058050000122
或更高，诸如约
Figure BDA0003457058050000123
至约
Figure BDA0003457058050000124
诸如约
Figure BDA0003457058050000125
至约
Figure BDA0003457058050000126
诸如约
Figure BDA0003457058050000127
至约
Figure BDA0003457058050000128
诸如约
Figure BDA0003457058050000129
至约
Figure BDA00034570580500001210
诸如约
Figure BDA00034570580500001211
至约
Figure BDA00034570580500001212
在至少一个实施方式中，含硅层的厚度的范围为厚度1至厚度2(以
Figure BDA00034570580500001213
为单位)，其中厚度1和厚度2中的每一者独立地为约500、约600、约700、约800、约900、约1000、约1100、约1200、约1300、约1400、约1500、约1600、约1700、约1800、约1900、约2000、约2100、约2200、约2300、约2400、约2500、约2600、约2700、约2800、约2900、约3000、约3100、约3200、约3300、约3400、约3500、约3600、约3700、约3800、约3900、约4000、约4100、约4200、约4300、约4400、约4500、约4600、约4700、约4800、约4900、约5000、约5100、约5200、约5300、约5400或约5500，只要厚度2＞厚度1即可。
(12)含硅层(例如，微晶含硅层或非晶含硅层)的沉积速率可为约
Figure BDA0003457058050000131
Figure BDA0003457058050000132
或更高，诸如约
Figure BDA0003457058050000133
至约
Figure BDA0003457058050000134
诸如约
Figure BDA0003457058050000135
至约
Figure BDA0003457058050000136
诸如约
Figure BDA0003457058050000137
至约
Figure BDA0003457058050000138
诸如约
Figure BDA0003457058050000139
至约
Figure BDA00034570580500001310
Figure BDA00034570580500001311
诸如从约
Figure BDA00034570580500001312
至约
Figure BDA00034570580500001313
在至少一个实施方式中，含硅层的沉积速率的范围为DR1至DR2(以
Figure BDA00034570580500001314
为单位)，其中DR1和DR2中的每一者独立地为约50、约100、约150、约200、约250、约300、约350、约400、约450、约500、约550、约600、约650、约700、约750、约800、约850、约900、约950或约1000，只要DR2＞DR1即可。
(13)所采用的等离子体的等离子体密度可为约1.0×1010个离子/cm3或更高，诸如约1.0×1011个离子/cm3或更多，诸如约1.0×1011个离子/cm3至约1.0×1012离子/cm3。可在基板处理腔室的处理区域中测量等离子体密度。
(14)电感耦合等离子体的功率频率可为约2MHz至约13.56MHz，诸如约3MHz至约11MHz，诸如约4MHz至约10MHz，诸如约5MHz至约9MHz，诸如从约6MHz至约8MHz。
(15)施加到天线(或线圈)的RF功率可为约8,000W至约48,000W，诸如约10,000W至约40,000W，诸如约15,000W至约35,000W，诸如约20,000W至约30,000W。
在至少一个实施方式中，施加到天线的RF功率的范围为从功率1至功率2(以W为单位)，其中功率1和功率2中的每一者独立地为约8,000、约9,000、约10,000、约11,000、约12,000、约13,000、约14,000、约15000、约16000、约17000、约18000、约19000、约20,000、约21,000、约22,000、约23,000、约24,000、约25,000、约26,000、约27,000、约28,000、约29,000、约30,000、约31,000、约32,000、约33,000、约34,000、约35,000、约36,000、约37,000、约38,000、约39,000、约40,000、约41,000、约42,000、约43,000、约44,000、约45,000、约46,000、约47,000或约48,0000，只要功率2＞功率1即可。
在一些实施方式中，等离子体可以是约2.4GHz或更高的微波等离子体。
在一些实施方式中，通过本文描述的工艺沉积的含硅层的氢量为约3×1021个原子/cc或更低，诸如约2.5×1021个原子/cc或更低，诸如约2×1021个原子/cc或更低，诸如约1.5×1021个原子/cc或更低，如通过二次离子质谱法(SIMS)确定的。在一些实施方式中，通过本文描述的工艺沉积的含硅层的氢量为约0个原子/cc或更多，诸如约1×1021个原子/cc至约3×1021个原子/cc。在至少一个实施方式中，通过本文描述的工艺沉积的含硅层的氢量为约0个原子/cc至约3.0×1021个原子/cc，诸如约0.5×1021个原子/cc至约2.9×1021个原子/cc，诸如约0.6×1021个原子/cc至约2.8×1021个原子/cc，诸如约0.7×1021个原子/cc至约2.7×1021个原子/cc，诸如约0.8×1021个原子/cc至约2.6×1021个原子/cc，诸如约0.9×1021个原子/cc至约2.5×1021个原子/cc，诸如约1.0×1021个原子/cc至约2.4×1021个原子/cc，诸如约1.1×1021个原子/cc至约2.3×1021个原子/cc，诸如约1.2×1021个原子/cc至约2.4×1021个原子/cc，诸如约1.3×1021个原子/cc至约2.3×1021个原子/cc，诸如约1.4×1021个原子/cc至约2.2×1021个原子/cc，诸如约1.5×1021个原子/cc至约2.1×1021个原子/cc，诸如约1.6×1021个原子/cc至约2.0×1021个原子/cc，诸如约1.7×1021个原子/cc至约1.9×1021个原子/cc。
本公开内容的实施方式还总体涉及用于形成薄膜晶体管(TFT)的工艺。如上所述，HDP沉积的微晶含硅层或HDP沉积的非晶含硅层可应用于显示器和半导体器件的合适的TFT结构的有源半导体膜。
在一些实施方式中，形成TFT的方法包括将基板(诸如基板102或基板202)引入基板处理腔室的处理区域。基板可包括任何合适的材料，诸如基于硅的基板、基于半导体的基板、基于绝缘的基板、基于锗的基板、以及一般将存在于CMOS结构中的一个或多个通用层。基板可以是玻璃，诸如钠钙玻璃、聚酰亚胺、无色聚酰亚胺、PET、PEN、Si晶片等。基板可包括第一层301(诸如光阻挡层)和第二层303(诸如缓冲层)。第二层303设置在第一层301的至少一部分上方。
该方法可进一步包括形成如上所述的非晶含硅层或微晶含硅层。在沉积之后，可使微晶含硅层或非晶含硅层经受激光退火操作。激光退火操作可通过任何合适的准分子激光退火工艺执行。沉积后含硅层的激光退火有助于使含硅层结晶。激光退火操作可在形成微晶含硅层或非晶含硅层的同一基板处理腔室或不同基板处理腔室中执行。激光退火形成结晶半导体层。此后，可通过合适的方法蚀刻非晶含硅层或微晶含硅层的一部分以限定有源半导体层304。然后可在有源半导体层304的至少一部分上沉积栅极绝缘体层306。栅极绝缘体层可通过合适的方法(诸如低温沉积工艺)沉积以覆盖有源半导体层304的至少一部分。之后，在栅极绝缘体层306上沉积栅极电极308，并且蚀刻栅极电极308的一部分以限定栅极金属线。栅极电极308可包括导电材料，诸如铜、钛、钽或任何合适的导电金属。
层间介电(ILD)层310可沉积在栅极绝缘体层306的至少一部分和栅极电极308的至少一部分上。ILD层310和栅极绝缘体层306然后可被图案化(例如，通过蚀刻工艺)以在ILD层310和栅极绝缘体层306中形成多个过孔。然后用导电材料填充过孔以形成至少一个源极电极312和至少一个漏极电极314。至少一个源极电极312和至少一个漏极电极314可包括导电材料，诸如铜、钛、钽或任何合适的导电金属。
根据至少一个实施方式，上述工艺的一个或多个操作可作为指令包括在有形非暂时性计算机可读介质中，以供控制单元(例如，控制器144或控制器250，其可包括处理器)或任何其他处理系统执行。可执行的一个或多个操作包括但不限于控制工艺参数。计算机可读介质可包括用于存储指令的任何合适的存储器，诸如只读存储器(ROM)、随机存取存储器(RAM)、闪存存储器、电可擦除可编程ROM(EEPROM)、光盘ROM(CD-ROM)、软盘、穿孔卡、磁带等。
提出以下示例是为了向本领域普通技术人员提供关于如何制作和使用本公开内容的方面的完整的公开内容和描述，并且不旨在限制本公开内容的方面的范围。已经努力确保所用数字(例如，量、尺寸等)的准确性，但是应当考虑到一些实验误差和偏差。
示例
表1提供了用于沉积含硅层(例如，微晶含硅层或非晶含硅层)的非限制性示例工艺参数。在表1中，距离是指天线到基板的距离，厚度是指沉积的含硅层的厚度。功率密度是针对每个天线(或线圈)的，并且是基于730mm×920mm的基板大小的。
表1
Figure BDA0003457058050000161
表1-续
Figure BDA0003457058050000162
表2提供了ICP-HDP的非限制性示例工艺参数和沉积后含硅层(例如，微晶含硅层或非晶含硅层)的示例性质。氢([H])量通过二次离子质谱法(SIMS)确定。膜应力基于膜沉积前和膜沉积后基板的平坦度的变化来测量。负值指示压缩应力，并且正值指示拉伸应力。
比较例1是示出CCP工艺参数和沉积后含硅层的性质的比较例。比较例2是示出CCP工艺参数和含硅层在高温(约500℃)下退火10分钟之后的性质的比较例。
表2
Figure BDA0003457058050000171
结果指示，与跟随退火的常规的CCP工艺相比，本文描述的低温工艺可产生具有类似或更低水平的氢的微晶含硅层或非晶含硅层。然而，本文描述的工艺通过消除CCP方法的高温退火工艺而减少了操作数量。在未退火的情况下(比较例1)，氢量为约3.2×1021个原子/cc至4.2×1021个原子/cc。在准分子激光退火期间，由于氢的脱气，这样的氢含量可能导致对硅层的损坏。此外，结果还指示了可在不使用H2和非反应性气体(例如，Ar)的情况下沉积微晶含硅层或非晶含硅层。
非晶是指纯非晶相，微晶是指非晶和微晶的混合相，并且结晶是指纯晶相。
本文描述的所有文件以引用方式并入本文，包括任何优先权文件和/或与本文不矛盾的测试程序。从前述一般描述和具体实施方式中显而易见的是，尽管已经示出和描述了本公开内容的形式，但是在不脱离本公开内容的精神和范围的情况下可作出各种修改。因此，不意图由此限制本公开内容。同样地，术语“包含”被认为与术语“包括”同义。同样地，每当在组成、元素或一组元素前面加上过渡短语“包含”时，应当理解，也设想了在该组成、元素或多种元素前面加上过渡短语“基本上由……组成”、“由……组成”、“选自由……组成的组”或“是”的同一组成或同一组元素，反之亦然。
出于本公开内容的目的，除非另有说明，否则本文的详细描述和权利要求中的所有数值均由“约”或“大约”修饰指示值，并且考虑到实验误差和本领域普通技术人员预期的变化。
某些实施方式和特征已经使用一组数值上限和一组数值下限进行描述。应当理解，除非另外指明，否则设想包括任何两个值的组合的范围，例如任何下限值与任何上限值的组合、任何两个下限值的组合和/或任何两个上限值的组合。某些下限、上限和范围出现在一项或多项所附权利要求中。
尽管前述内容针对的是本公开内容的示例，但是在不脱离本公开内容的基本范围的情况下可设想本公开内容的其他和进一步示例，并且本公开内容的范围由所附权利要求书的范围确定。

Claims (20)

1.一种用于形成非晶含硅层或微晶含硅层的工艺，包括：
将基板引入基板处理腔室的处理区域，所述基板在基板支撑件上；
使处理气体流入所述基板处理腔室内的一个或多个气体容积中，所述处理气体包括含硅气体；
在等离子体条件下从所述处理气体形成激励的处理气体，所述等离子体条件包括至少约1.0×1011个离子/cm3的等离子体密度；
使所述激励的处理气体流入所述处理区域中；和
在所述基板上沉积非晶含硅层或微晶含硅层，同时将所述基板支撑件维持在约350℃或更低的温度下，所述非晶含硅层或微晶含硅层具有约2.5×1021个原子/cc或更低的氢量。
2.如权利要求1所述的工艺，其中所述处理气体进一步包括H2、非反应性气体或上述气体的组合。
3.如权利要求2所述的工艺，其中H2与含硅气体的流率比为从约10至约50。
4.如权利要求2所述的工艺，其中非反应性气体与含硅气体的流率比为从约10至约50。
5.如权利要求1所述的工艺，其中将所述基板支撑件维持在约300℃或更低的温度下。
6.如权利要求1所述的工艺，其中基于730mm×920mm的基板大小，所述含硅气体进入所述一个或多个气体容积的流率为从约20sccm至约250sccm。
7.如权利要求6所述的工艺，其中：
基于730mm×920mm的基板大小，H2进入所述一个或多个气体容积的流率为从约1500sccm至约4000sccm；或者
基于730mm×920mm的基板大小，所述非反应性气体进入所述一个或多个气体容积的流率为从约1000sccm至约4000sccm。
8.如权利要求1所述的工艺，其中所述等离子体条件进一步包括：
从约8,000W至约48,000W的RF功率；
从约1.6W/cm2到约7.2W/cm2的功率密度；或
上述条件的组合。
9.如权利要求1所述的工艺，其中所述处理区域中的压力为从约20mT至约200mT。
10.一种用于形成非晶含硅层或微晶含硅层的工艺，包括：
将基板引入基板处理腔室的处理区域，所述基板在基板支撑件上；
使处理气体流入所述基板处理腔室内的一个或多个气体容积中，所述处理气体包括含硅气体以及H2或Ar中的至少一者；
在等离子体条件下从所述处理气体形成激励的处理气体，所述等离子体条件包括至少约1.0×1011个离子/cm3的等离子体密度；
使所述激励的处理气体流入所述处理区域中；和
在所述基板上沉积非晶含硅层或微晶含硅层，同时将所述基板支撑件维持在约350℃或更低的温度下，所述非晶含硅层或微晶含硅层具有约2.5×1021个原子/cc或更低的氢量。
11.如权利要求10所述的工艺，其中基于730mm×920mm的基板大小，H2与含硅气体的流率比为从约10至约50。
12.如权利要求10所述的工艺，其中基于730mm×920mm的基板大小，Ar与含硅气体的流率比为从约10至约50。
13.如权利要求10所述的工艺，其中将所述基板支撑件维持在约300℃或更低的温度下。
14.如权利要求10所述的工艺，其中：
基于730mm×920mm的基板大小，所述含硅气体进入所述一个或多个气体容积的流率为从约20sccm至约250sccm；
基于730mm×920mm的基板大小，H2进入所述一个或多个气体容积的流率为从约1500sccm至约4000sccm；
基于730mm×920mm的基板大小，Ar气体进入所述一个或多个气体容积的流率为从约1000sccm至约4000sccm；或者
上述流率的组合。
15.如权利要求10所述的工艺，其中所述等离子体条件进一步包括：
从约8,000W至约48,000W的RF功率；
从约1.6W/cm2到约7.2W/cm2的功率密度；或
上述条件的组合。
16.如权利要求10所述的工艺，其中所述处理区域中的压力为从约20mT至约200mT。
17.一种形成薄膜晶体管的工艺，包括：
将基板引入基板处理腔室的处理区域，所述基板在基板支撑件上，所述基板包括设置在光阻挡层上方的缓冲层；
形成非晶含硅层或微晶含硅层，包括：
使处理气体流入所述基板处理腔室内的一个或多个气体容积中，所述处理气体包括含硅气体；
在等离子体条件下从所述处理气体形成激励的处理气体，所述等离子体条件包括至少约1.0×1011个离子/cm3的等离子体密度；
使所述激励的处理气体流入所述处理区域中；和
在所述缓冲层上沉积非晶含硅层或微晶含硅层，同时将所述基板支撑件维持在约350℃或更低的温度下，所述非晶含硅层或微晶含硅层具有约2.5×1021个原子/cc或更低的氢量；
对所述非晶含硅层或微晶含硅层进行激光退火以形成结晶半导体层；
蚀刻所述非晶含硅层或微晶含硅层的部分以限定有源半导体层；
在所述有源半导体层的至少一部分上沉积栅极绝缘体层；
在所述栅极绝缘体层上沉积栅极电极；
蚀刻所述栅极电极的部分以限定栅极金属线；
在所述栅极绝缘体层的至少一部分和所述栅极电极的至少一部分上方沉积层间介电(ILD)层；
蚀刻所述ILD层和所述栅极绝缘体层的部分，以在所述ILD层和所述栅极绝缘体层中形成多个过孔；和
用导电材料填充所述多个过孔以形成至少一个源极电极和至少一个漏极电极。
18.如权利要求17所述的工艺，其中所述处理气体进一步包括H2、非反应性气体或上述气体的组合。
19.如权利要求17所述的工艺，其中：
基于730mm×920mm的基板大小，H2与含硅气体的流率比为从约10至约50；或者
基于730mm×920mm的基板大小，非反应性气体与含硅气体的流率比为从约10至约50。
20.如权利要求17所述的工艺，其中将所述基板支撑件维持在约300℃或更低的温度下。
CN202080049346.4A 2019-06-17 2020-06-09 用于显示器的高密度等离子体CVD微晶或非晶Si膜 Pending CN114127892A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201962862511P 2019-06-17 2019-06-17
US62/862,511 2019-06-17
PCT/US2020/036816 WO2020257003A1 (en) 2019-06-17 2020-06-09 High density plasma cvd microcrystalline or amorphous si film for display

Publications (1)

Publication Number Publication Date
CN114127892A true CN114127892A (zh) 2022-03-01

Family

ID=74037563

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080049346.4A Pending CN114127892A (zh) 2019-06-17 2020-06-09 用于显示器的高密度等离子体CVD微晶或非晶Si膜

Country Status (3)

Country Link
KR (2) KR20240025048A (zh)
CN (1) CN114127892A (zh)
WO (1) WO2020257003A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220298636A1 (en) * 2021-03-22 2022-09-22 Applied Materials, Inc. Methods and apparatus for processing a substrate

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20040036761A (ko) * 2002-10-24 2004-05-03 엘지전자 주식회사 고밀도 플라즈마 화학기상증착법에 의한 실리콘 증착방법
US8076222B2 (en) * 2008-02-11 2011-12-13 Applied Materials, Inc. Microcrystalline silicon thin film transistor
KR20100100187A (ko) * 2009-03-05 2010-09-15 삼성모바일디스플레이주식회사 다결정 실리콘층의 제조방법
US8916425B2 (en) * 2010-07-26 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for forming microcrystalline semiconductor film and method for manufacturing semiconductor device
JP2013055081A (ja) * 2011-08-31 2013-03-21 Japan Display East Co Ltd 表示装置およびその製造方法

Also Published As

Publication number Publication date
WO2020257003A1 (en) 2020-12-24
KR20220019292A (ko) 2022-02-16
KR20240025048A (ko) 2024-02-26

Similar Documents

Publication Publication Date Title
TWI775734B (zh) 圖案化結構上之方向性沉積
US10529554B2 (en) Method for forming silicon nitride film selectively on sidewalls or flat surfaces of trenches
CN103270578B (zh) 使用微波等离子体的薄膜沉积
US9214333B1 (en) Methods and apparatuses for uniform reduction of the in-feature wet etch rate of a silicon nitride film formed by ALD
CN105453233B (zh) 于外延生长之前预清洁基板表面的方法和设备
US8927390B2 (en) Intrench profile
US8450191B2 (en) Polysilicon films by HDP-CVD
US7629227B1 (en) CVD flowable gap fill
US20160329206A1 (en) Methods of modulating residual stress in thin films
KR20170098189A (ko) 트렌치들의 측벽들 또는 평탄 표면들 상에 선택적으로 실리콘 질화물 막을 형성하는 방법
CN110249417A (zh) 用于深沟槽内的低温选择性外延的方法及设备
JP2015144268A (ja) パルスプラズマ暴露を伴うプラズマ原子層堆積
KR20130069608A (ko) 실리콘 및 실리콘 함유 막의 원자층 증착
KR20140066220A (ko) 반도체 공정용 유동성 실리콘-탄소-질소 층
WO2012024114A2 (en) Methods for forming a hydrogen free silicon containing dielectric film
KR20180045042A (ko) 세정 방법
US11430655B2 (en) Low temperature high-quality dielectric films
US9818606B2 (en) Amorphous silicon thickness uniformity improved by process diluted with hydrogen and argon gas mixture
KR20150105218A (ko) 기판 처리 장치 및 반도체 장치의 제조 방법 및 기록 매체
CN116670802A (zh) 用于半导体装置形成的底层膜
CN115803474A (zh) 具有受控膜性质和高沉积速率的保形热cvd
CN114127892A (zh) 用于显示器的高密度等离子体CVD微晶或非晶Si膜
KR200490445Y1 (ko) 분리된 가스 피드 라인들을 갖는 플라즈마 프로세스 챔버
KR102710534B1 (ko) 트렌치의 측벽 또는 평탄면 상에 실리콘 질화물막을 선택적으로 형성하기 위한 방법
US10593543B2 (en) Method of depositing doped amorphous silicon films with enhanced defect control, reduced substrate sensitivity to in-film defects and bubble-free film growth

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination