CN114127727A - 通过测量和仿真来确定集成电路的未知偏差和器件参数 - Google Patents
通过测量和仿真来确定集成电路的未知偏差和器件参数 Download PDFInfo
- Publication number
- CN114127727A CN114127727A CN202080050692.4A CN202080050692A CN114127727A CN 114127727 A CN114127727 A CN 114127727A CN 202080050692 A CN202080050692 A CN 202080050692A CN 114127727 A CN114127727 A CN 114127727A
- Authority
- CN
- China
- Prior art keywords
- device parameters
- portions
- estimate
- simulation
- determining
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2111/00—Details relating to CAD techniques
- G06F2111/08—Probabilistic or stochastic CAD
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
- G06F2119/06—Power analysis or power optimisation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
确定集成电路(IC)的一个或多个部分的一个或多个器件参数(Dp)包括:仿真IC;测量IC的一个或多个部分的一个或多个电特性;使用IC的一个或多个部分的一个或多个所测量的电特性和仿真来确定IC的一个或多个部分的一个或多个器件参数(Dp);对于IC的每个部分,使用仿真确定一个或多个器件参数的对应联合概率分布;使用最大似然(ML)技术来确定一个或多个器件参数的估计;并且使用IC的一个或多个部分的一个或多个所测量的电特性和仿真来改进一个或多个器件参数的估计。
Description
相关申请的交叉引用
本申请要求于2019年5月13日提交的题为“Method and Device for DeterminingUnknown Bias and Device Parameters of Parts of Integrated Circuits”的美国临时专利申请号62/846,818的优先权,其内容通过引用并入本文。
技术领域
本发明涉及集成电路的领域。
背景技术
集成电路(IC)可以包括在平坦半导体衬底(例如硅晶片)上的模拟和数字电子电路。使用光刻技术将微型晶体管印刷到衬底上,以在非常小的区域内生产数十亿个晶体管的复杂电路,使得使用IC的现代电子电路设计既低成本又高性能。IC在被称为加工厂的工厂的装配线中生产,这些工厂已经将IC(例如,互补金属氧化物半导体(CMOS)IC)的生产商品化。数字IC包含排列在晶片上的功能和/或逻辑单元中的数十亿个晶体管,其中数据路径将功能单元互连,从而在功能单元之间传输数据值。
与IC的器件和互连相关的参数的确定可以有利于改进IC的操作。此外,器件参数可以用于IC仿形(profiling)、分类和异常值检测。
现有电路提供了测量指示器件参数的电流或偏差的手段。然而,这些需要外部电路来测量电流/偏差,因此需要提供模拟引脚。
代理(agents)可以与IC集成,以提供器件和互连参数的读出值。然而,由于IC中复杂的相互作用和未知的系统测量偏差,用于确定器件和互连参数的现有方法遭受不准确性。
相关技术的前述示例和与其相关的限制旨在说明性而不是排他性的。在阅读说明书和研究附图时,相关技术的其他限制对于本领域技术人员将变得明显。
发明内容
结合系统、工具和方法来描述和说明以下实施例及其方面,这些实施例和方面旨在是示例性和说明性的,而不是在范围上进行限制。
一些实施例提供一种确定集成电路(IC)的一个或多个部分的一个或多个器件参数(Dp)的方法、系统和计算机程序产品。该系统包括至少一个处理器和其中包含有程序代码的非暂时性计算机可读存储介质。该计算机程序产品包括其中包含有程序代码的非暂时性计算机可读存储介质。该方法包括下列操作并且程序代码可执行用于下列操作:仿真IC;获得IC的一个或多个部分的一个或多个电特性的测量值;使用IC的一个或多个部分的一个或多个所测量的电特性和仿真来确定IC的一个或多个部分的一个或多个器件参数(Dp);针对IC的每个部分,使用仿真确定一个或多个器件参数的对应联合概率分布;使用最大似然(ML)技术来确定一个或多个器件参数的估计;并且使用IC的一个或多个部分的一个或多个所测量的电特性和仿真来改进对一个或多个器件参数的估计。
一些实施例提供一种确定集成电路(IC)的一个或多个部分的一个或多个器件参数(Dp)的方法、系统和计算机程序产品,其中IC的一个或多个部分的一个或多个器件参数受到最初未知的系统偏差的影响。该系统包括至少一个处理器和其中包含有程序代码的非暂时性计算机可读存储介质。该计算机程序产品包括其中包含有程序代码的非暂时性计算机可读存储介质。该方法包括下列操作并且程序代码可执行用于进行下列操作:针对多个可能的系统偏差中的每一个来仿真IC以提供多个对应的仿真;针对多个系统偏差中的每个系统偏差,根据对应的仿真估计IC的第一部分的相应的第一器件参数,使得提供多个所估计的器件参数;获得第一部分的电特性的测量值并且使用所测量的电特性来确定IC的第一部分的第一器件参数的引导估计;将第一器件参数的引导估计与多个所估计的第一器件参数中的每一个进行比较,并由此确定最可能的系统偏差;获得IC的一个或多个部分的一个或多个电特性的测量值;并且使用IC的一个或多个部分的一个或多个所测量的电特性和对应于最可能的系统偏差的仿真来确定IC的一个或多个部分的一个或多个器件参数(Dp)。
一些实施例提供了一种确定在集成电路(IC)中的初始未知的系统偏差的方法、系统和计算机程序产品,其中IC包括具有一个或多个器件参数的一个或多个部分,其中IC的一个或多个部分的一个或多个器件参数受到系统偏差的影响。该系统包括至少一个处理器和其中包含有程序代码的非暂时性计算机可读存储介质。该计算机程序产品包括其中包含有程序代码的非暂时性计算机可读存储介质。该方法包括下列操作,并且该程序代码可执行用于进行下列操作:针对多个可能的系统偏差中的每一个仿真IC以提供多个对应的仿真;针对多个系统偏差中的每个系统偏差,根据对应的仿真估计IC的第一部分的相应的第一器件参数,使得提供多个估计的器件参数;测量第一部分的电特性并使用所测量的电特性来确定IC的第一部分的第一器件参数的引导估计;以及将第一器件参数的引导估计与多个所估计的第一器件参数中的每一个进行比较并且由此确定最可能的系统偏差。
在一些实施例中,使用测量的电特性来改进使用ML技术确定的一个或多个器件参数的估计包括使用最大后验(MAP)技术来改进一个或多个器件参数的估计。
在一些实施例中,IC的该一个或多个部分包括一个或多个复制电路;一个或多个复制电路的一个或多个电特性分别复制一个或多个敏感电路的一个或多个电特性,如果一个或多个敏感电路被直接测量,则容易发生故障;并且该方法还包括基于一个或多个复制电路的一个或多个器件参数的改进估计来确定一个或多个敏感电路的一个或多个器件参数的改进估计。
在一些实施例中,该方法还包括,并且该程序代码还可执行用于,通过下列操作来执行对IC的一个或多个部分的一个或多个电特性的测量:测量指示器件参数的电流(Id);使用脉冲产生电路来产生具有与所测量的电流(Id)成比例的宽度PW(Id)的脉冲;产生参考电流(IREF);使用脉冲产生电路产生具有与参考电流(IREF)成比例的宽度PW(IREF)的脉冲;并计算比率rm=PW(Id)/PW(IREF)。
在一些实施例中,仿真包括每个部分的每个器件参数的估计量(f(r)),并且其中使用一个或多个所测量的电特性和仿真来确定IC的一个或多个部分的一个或多个器件参数(Dp)包括:使用估计量(f(r))和比率(rm)来估计器件参数:Dp=f(rm)。
在一些实施例中,该方法还包括,并且该程序代码还可执行用于,通过下列操作来执行IC的一个或多个部分的一部分的一个或多个电特性的测量:使该部分偏差以诱发该部分的状态;并且在该部分被偏差以诱发状态时测量该部分的电特性。
在一些实施例中,状态选自由饱和;弱反转(weak inversion);次阈值;以及击穿组成的组:。
在一些实施例中,参考电流(IREF)的产生包括:从参考电压(VREF)中减去反馈电压以提供输入电压;向开关电容电阻器的输入提供输入电压;使用开关电容电阻器的输出来提供反馈电压;并使用开关电容电阻器的输出来产生参考电流(IREF)。
在一些实施例中,该方法还包括下列操作,并且该程序代码还可执行用于进行下列操作:允许参考电流在闭环位置中变得稳定,其中从参考电压中减去反馈电压,使得锁定反馈环路;并且将开关电容器的输出与反馈环路断开以提供开环系统。
在一些实施例中,(a)一个或多个器件参数和(b)一个或多个预期器件参数中的至少一个选自由下列各项组成的组:阈值电压(Vth);饱和电流(Idsat);漏电流(Ioff);栅极电容(Cgate);扩散电容(Cdiff);金属电阻;通孔电阻(via resistance);金属电容;模拟器件的电阻;模拟器件的电容;以及具有独特通道长度的器件的器件参数。
在一些实施例中,一个或多个部分选自由下列各项组成的组:部件;包括多个部件的器件结构;互连路径;以及模拟器件。
在一些实施例中,系统偏差是MOSCAP(Cm)偏差。
在一些实施例中,第一器件参数是阈值电压(Vth)。
在一些实施例中,第一部分的电特性是器件漏电流(Ioff)。
在一些实施例中,在确定系统偏差之前执行下列操作:执行第一部分的电特性的测量和使用所测量的电特性来确定IC的第一部分的第一器件参数的引导估计。
在一些实施例中,执行第一部分的电特性的测量并使用所测量的电特性确定IC的第一部分的第一器件参数的引导估计包括:测量第一器件的器件漏电流(Ioff);并使用估计量fisub(r)=freq(Isub_th)/fREF来估计第一器件的阈值电压(Vth)。
在一些实施例中,针对每个可能的系统偏差对IC进行仿真以提供对应的仿真包括:从IC的一个或多个部分的器件参数的数据库中获得一个或多个预期器件参数;通过使用可能的系统偏差和预期的器件参数执行蒙特卡罗(MC)仿真来仿真IC。
除了上述示例性方面和实施例之外,另外的方面和实施例也将通过参考附图并通过研究以下详细描述而将变得明显。
附图说明
示例性实施例在所参考的附图中示出。在附图中所示的部件和特征的尺寸通常是为了表示的方便和清楚而选择的,并且不一定按比例显示。下面列出了附图。
图1A和图1B图示了器件和IC参数提取系统的框图。
图2图示了管芯上器件(on-die device)和IC参数测量电路的电路框图。
图3A和图3B图示了参考电流产生器的电路框图。
图4图示了开关电容电阻器。
图5图示了基于开关电容器和反相放大器来产生参考电流的电路。
图6图示了两个DUT结构的示例。
图7图示了脉冲产生器电路。
图8图示了MOSCAP(Cm)校准电路。
图9图示了tpd校准电路。
图10图示了Vfbk校准电路。
图11图示了TDC校准方案。
图12图示了混合TDC配置。
图13图示了SUM块和代理读出值。
图14图示了测量时序。
图15图示了测试电容测量。
图16图示了M0电容器。
图17图示了RDUT的测量。
图18图示了M0电阻器。
图19图示了VIA0电阻器。
图20图示了Idsat结构(ulvt-8示例)。
图21图示了系统偏移对在多个仿真上的所测量的Vgs(每MC点)的影响,其中可能的系统偏差为0%、±3%和±5%。
图22图示了多个仿真中的每一个的rms距离与对该仿真的Cm偏差偏移(可能的系统偏差)。
图23图示了确定集成电路的一个或多个部分的一个或多个器件参数的方法的流程图。
具体实施方式
本文公开了一种用于确定集成电路(IC)的一个或多个部分的一个或多个器件参数(Dp)的方法和系统中体现的技术。该技术包括仿真IC,测量或获得IC的一个或多个部分的一个或多个电特性的测量值,以及使用IC的一个或多个部分的一个或多个所测量的电特性和仿真来确定IC的一个或多个部分的一个或多个器件参数(Dp)。
以此方式,IC的一个或多个部分的所确定的一个或多个器件参数(Dp)可以是优于先前技术所提供的估计的所改进的估计。
该技术因此可以通过使用数据融合来提高测量准确度。
仿真IC可以包括仿真在芯片上提供的多个电子电路。这些可以是测量具有交互分布(mutual distribution)的Si(硅)参数的被测器件(DUT)。参数可以是相关的或独立的。基于数据融合和多维技术的ML算法可以用于构建用于提高Si测量准确度的估计量。
仿形过程将某个IC与制造空间中的点相匹配。在Si前(Pre-Si)(在IC在硅中实现之前),制造点由全局蒙特卡罗(MC)点表示。为了返回到绝对MC点,代理应该测量某个参数的绝对值。在估计中的任何错误都会影响匹配。因此,作为由本发明提供的技术的结果的参数测量的准确度的改进可以提供改进的匹配,并因此提供改进的仿形和将硅后(Post-Si)数据与硅前模型的匹配。
该技术还可以包括,对于IC的每个部分,使用仿真来确定一个或多个器件参数的对应联合概率分布,使用最大似然(ML)技术来确定一个或多个器件参数的估计,并且使用IC的一个或多个部分的一个或多个所测量的电特性和仿真来改进对一个或多个器件参数的估计。
换言之,使用IC的一个或多个部分的一个或多个所测量的电特性和仿真来确定IC的一个或多个部分的一个或多个器件参数(Dp)的估计可以包括使用测量的电特性以改进使用ML技术确定的一个或多个器件参数的估计。
使用所测量的电特性来改进使用ML技术确定的一个或多个器件参数的估计可以包括使用最大后验MAP技术来改进一个或多个器件参数的估计。
IC的一个或多个部分的一个或多个器件参数可能受到初始未知的系统偏差的影响。仿真IC可以包括针对多个可能的系统偏差中的每一个仿真IC以提供多个对应的仿真。该技术还可以包括,针对多个系统偏差中的每个系统偏差,根据对应的仿真来估计IC的第一部分的相应第一器件参数,使得提供多个所估计的器件参数。该技术还可以包括测量或获得第一部分的电特性的测量值并且使用所测量的电特性来确定IC的第一部分的第一器件参数的引导估计。该技术还可以包括将第一器件参数的引导估计与多个所估计的第一器件参数中的每一个进行比较并且由此确定最可能的系统偏差。对应于最可能的系统偏差的仿真可以用于确定一个或多个器件参数。
系统偏差可以是MOSCAP(Cm)偏差。
第一器件参数可以是阈值电压(Vth)。
第一部分的电特性可以是器件漏电流(Ioff)。
测量第一部分的电特性和使用所测量的电特性确定IC的第一部分的第一器件参数的引导估计两者都可以在确定系统偏差之前被执行。这可能是因为第一器件参数可以在没有系统偏差的先验知识的情况下被估计。
测量第一部分的电特性并使用所测量的电特性来确定IC的第一部分的第一器件参数的引导估计可以包括:测量第一器件的器件漏电流(Ioff);并使用估计量fisub(r)=freq(Isub_th)/fREF来估计第一器件的阈值电压(Vth)。
针对每个可能的系统偏差对IC进行仿真以提供对应的仿真可以包括:从IC的一个或多个部分的器件参数的数据库中获得一个或多个预期器件参数;并通过使用可能的系统偏差和预期的器件参数执行蒙特卡罗(MC)仿真来仿真IC。
测量IC的一个或多个部分的一个或多个电特性可以包括:
-测量指示器件参数的电流(Id);
-使用脉冲产生电路产生具有与所测量的电流(Id)成比例的宽度为PW(Id)的脉冲;
-产生参考电流(IREF);
-使用脉冲产生电路来产生具有与参考电流(IREF)成比例的宽度PW(IREF)的脉冲;
-计算比率rm=PW(Id)/PW(IREF)。
仿真(或针对每个可能的系统偏差的每个仿真)可以包括用于每个部分的每个器件参数的估计量f(r)。使用一个或多个所测量的电特性和仿真(即,对应于最可能的系统偏差的仿真)来确定IC的一个或多个部分的一个或多个器件参数(Dp)可以包括使用估计量f(r)和比率(rm)来估计器件参数:Dp=f(rm)。
测量IC的一个或多个部分的一部分的一个或多个电特性可以包括:使该部分偏差以诱发该部分的状态;并且在该部分被偏差以诱发状态时测量该部分的电特性。
该状态可以选自包括下列各项的列表:饱和;弱反转;次阈值;以及击穿。
产生参考电流(IREF)可以包括:
-从参考电压(VREF)中减去反馈电压以提供输入电压;
-向开关电容电阻器的输入提供输入电压;
-使用开关电容电阻器的输出来提供反馈电压;以及
-使用开关电容电阻器的输出来产生参考电流(IREF)。
产生参考电流(IREF)还可以包括:
-允许参考电流在闭环位置中变得稳定,其中从参考电压中减去反馈电压,从而锁定反馈环路;以及
-将开关电容器的输出与反馈环路断开以提供开环系统。
以这种方式断开IREF产生环路可以提供更可靠的参考电流,并且因此可以更准确地确定器件参数。
对此的一个原因可以是闭环的电流镜像由于镜像器件而引起输出电流的随机变化。这种随机变化在开环版本中减少了。
闭环可以在环路锁定后断开,并且来自主gm器件(图8-gmo)的电流可以用于为Cp充电。
有两种开环模式:a)测量Vgs->S1是闭合的,S2和S3是断开的;b)测量REF脉冲->S2是闭合的,S1和S3是断开的。
一个或多个器件参数和/或一个或多个预期器件参数可以包括下列各项中的一个或多个:阈值电压(Vth);饱和电流(Idsat);漏电流(Ioff);栅极电容(Cgate);扩散电容(Cdiff);金属电阻;通孔电阻;金属电容;模拟器件的电阻;模拟器件的电容;和/或具有独特的通道长度的器件的器件参数。
一个或多个部分可以包括以下各项中的一个或多个:部件;包括多个部件的器件结构;互连路径;和/或模拟器件。
本发明还提供了一种被配置为执行本文描述的任何方法和技术的系统。
本发明还提供了一种被配置为通过以下操作来确定集成电路的一个或多个部分的一个或多个器件参数(Dp)的系统:
-仿真IC;
-测量IC的一个或多个部分的一个或多个电特性;以及
-使用IC的一个或多个部分的一个或多个所测量的电特性和仿真来确定IC的一个或多个部分的一个或多个器件参数(Dp)的估计。
该系统还可以被配置为:
-针对IC的每个部分,使用仿真来确定一个或多个器件参数的对应联合概率分布;
-使用最大似然(ML)技术来确定一个或多个器件参数的估计;以及
-使用IC的一个或多个部分的一个或多个所测量的电特性和仿真来改进对一个或多个器件参数的估计。
IC的一个或多个部分的一个或多个器件参数可能受到初始未知的系统偏差的影响。仿真IC可以包括针对多个可能的系统偏差中的每一个仿真IC以提供多个对应的仿真。该系统还可以被配置为通过下列操作来确定IC中的初始未知的系统偏差:
-针对多个系统偏差中的每个系统偏差,根据对应的仿真来估计IC的第一部分的相应第一器件参数,使得提供多个估计的器件参数;
-测量第一部分的电特性并使用所测量的电特性确定IC的第一部分的第一器件参数的引导估计;
-将第一器件参数的引导估计与多个估计的第一器件参数中的每一个进行比较并由此确定最可能的系统偏差,其中对应于最可能的系统偏差的仿真被用于确定一个或多个器件参数的估计。
本发明还提供了一种被配置为确定集成电路IC中初始未知的系统偏差的系统。IC包括具有一个或多个器件参数的一个或多个部分。IC的一个或多个部分的一个或多个器件参数受到系统偏差的影响。该系统被配置为通过下列操作来确定初始未知的系统偏差:
-针对多个可能的系统偏差中的每一个仿真IC,以提供多个对应的仿真;
-针对多个系统偏差中的每个系统偏差,根据对应的仿真来估计IC的第一部分的相应第一器件参数,从而提供多个估计的器件参数;
-测量第一部分的电特性并使用测量的电特性确定IC的第一部分的第一器件参数的引导估计;
-将第一器件参数的引导估计与多个估计的第一器件参数中的每一个进行比较,并由此确定最可能的系统偏差。
上面所述的任何系统还可以包括IC。
本发明还提供了一种包含指令的计算机程序,该指令当由计算设备的处理器执行时,使计算设备执行上面所述的任何方法。
本发明还提供了一种确定IC中初始未知的系统偏差的方法,其中该IC包括具有一个或多个器件参数的一个或多个部分,其中该IC的一个或多个部分的一个或多个器件参数受到系统偏差的影响。该方法包括针对多个可能的系统偏差中的每一个来仿真集成电子电路IC以提供多个对应的仿真。该方法还包括,针对多个系统偏差中的每个系统偏差,根据对应的仿真来估计集成电子电路IC的第一部分的相应第一器件参数,使得提供多个所估计的器件参数。该方法还包括测量第一部分的电特性并使用所测量的电特性来确定集成电子电路IC的第一部分的第一器件参数的引导估计。该方法还包括将第一器件参数的引导估计与多个估计的第一器件参数中的每一个进行比较并且由此确定最可能的系统偏差。
与确定器件参数有关的上面描述的技术也可以与确定初始未知的系统偏差的这种方法结合来使用。
在一些实施例中,本申请的器件和IC参数提取系统是用于高准确度测量绝对器件和互连参数的代理。这些器件和互连在本文中也称为IC的“部分”。该系统可以由产生数字读出值的管芯上测量电路和用于校准管芯上电路、分析结果并提高系统测量准确度的离线计算算法组成。图1示出了系统的框图。
管芯上器件和IC参数测量电路块将器件参数(如MOS晶体管阈值电压(Vth)和MOS晶体管饱和电流(IDSAT))转换为数字读出值。读出值表示在某个Si处测量的器件参数的绝对值。该电路还将互连参数(如金属电阻和金属电容)转换为数字读出值。读出值表示在某个Si处测量的互连参数的绝对值。在硅前(Si前)阶段,在由全局MC模型表示的制造空间上对电路进行仿真,以产生用于ML估计量-产生器块的输入数据。
根据本发明的一些示例的管芯上器件和IC参数测量电路的主要测量能力可以包括:
1.测量器件参数:VTh、Idsat、Ioff。
2.测量器件结构(串行器件)参数:Idsat、Ioff。
3.测量器件Cgate。
4.测量器件Cdiff。
5.测量金属电阻。
6.测量通孔电阻。
7.测量金属电容。
8.测量模拟电阻器器件。
9.测量模拟电容器器件。
10.测量具有独特通道长度的器件的器件参数。
11.测量器件I/V曲线行为(不同的宽度/指状物/鳍片)。
图2示出了管芯上器件和IC参数测量电路的电路框图。该电路由四个子电路构成:
1.参考电流产生器(图3)。
2.脉冲产生器(图6)。
3.DUT结构组(structures bank)。
4.时间-数字转换器(TDC)。
图3A图示了参考电流产生器的电路框图。电流产生器基于开关电容电阻器。它的工作原理基于下面的原理:恒定电阻器可以通过以恒定频率切换已知电容来产生。该电路中使用的电容器是MOS电容器(Cm)。MOS电容器随着制造空间化而变化,电容变化将改变电流幅度。可以通过在MOS电容器上运行全局蒙特卡罗(MC)仿真来仿真这种效果。
IREF产生器可以在开环模式下操作以提高参考电流准确度。这样做时,可以提高测量准确度。图3B图示了在开环模式中操作的参考电流产生器的电路图。在此模式下,gmo直接驱动用于测量的参考电流,以减轻由随机变化引起的电流镜像(k x gmo)误差。作为第一步骤,IREF环路(图3A)被锁定,然后通过断开反馈(gmo到VF)来断开。由于gmo偏差是固定的,所以由gmo产生的电流在脉冲产生时期期间将是稳定。
图4图示了开关电容电阻器的电路框图,Φ1和Φ2是频率F处的两个互补且不重叠的时钟相位。两个时钟相位控制开关s1和s2。Cm是MOS电容器。
图5图示了基于开关电容和反相放大器的Iref_gen。
图6图示了DUT结构组的示例框图。DUT结构组包括要测量其输出电流的单独的电路。例如,DUT结构组可以包括在饱和状态下偏差以产生饱和电流的MOS器件。图6图示了两种器件结构的示例:PMOS器件结构和NMOS器件结构。
在图7中图示了脉冲产生器。脉冲产生器产生脉冲,使得它的宽度对应于电流幅度。该电路在两种模式下操作:在模式1中,输入多路复用器(mux)选择IREF电流,输出脉冲宽度等于PWREF=Cp x VREF/IREF。在模式2中,输入多路复用器选择DUT电流(IDUT),输出脉冲宽度等于PWDUT=Cp x VREF/IDUT。由于IREF幅度已知,因此DUT电流可以计算为:IREFx(PWREF/PWDUT)。由于相同的电路用于将电流转换成脉冲宽度,因此系统偏移将被取消。VREF可以由可调分压器提供。
数字时间转换电路将PW转换成数字读出值。IDUT的计算是基于TDC读出值的数字计算。
校准模式
图8图示了MOSCAP(Cm)校准电路。MOSCAP(Cm)校准过程用于检测Cm中相对于它的平均仿真典型值的系统偏移。Cm表示作为MOSCAP而连接的P器件的电容。漏极和源极连接到VDD。因此,Cm值对应于IC的某个制造点。
校准过程基于Si测量和ML算法。MOSCAP(Cm)校准过程是在寿命开始时针对管芯的大样本被执行,并在需要时进行更新。在图8处描述了支持MOSCAP(Cm)校准的电路。在校准过程期间,代理产生两个读出值。第一读出值是当参考电压VX为Vgs时产生的脉冲宽度(PW1)。当参考电流(IREF)被驱动到二极管连接的器件(DUT<n:l>)以产生Vgs(Iref)电压时,Vgs产生。在这种模式下,S1和S3闭合,S2断开。第二读出值是当参考电压Vx为VREF1且充电电流为Ix时产生的脉冲宽度(PW2)。然后使用Si前估计量函数基于PW1/PW2比率来估计平均IREF。DUT乘法器被设计使得每个鳍片将驱动与目录(catalog)(下面更详细描述)中实现的器件相同的电流,即50nA/鳍片;对于10μA的IREF幅度,n=100。为了更好地估计误差,可以在多个点(n:l、n/2:l、n/4:l)处执行Vgs电压测量。
可以通过断开IREF产生环路来实现改进的准确度:
-对闭环电流进行镜像将由于镜像器件而引起输出电流的随机变化。
-在环路锁定后断开闭环并使用来自主要gm器件(图8-gmo)的电流为Cp充电。
-如图8所示,有两种开环模式:a)测量Vgs->S1闭合,S2和S3断开;b)测量REF脉冲->S2闭合,S1和S3断开。
图9图示了如何校准比较器响应时间(tpd)。比较器响应时间(tpd)会影响脉冲宽度测量准确度。为了减轻这种影响,比较器响应时间(tpd)每管芯被测量。测量电路在图9中图示。在校准过程期间,代理产生两个读出值。第一读出值是当参考电压Vx为VREF1时产生的脉冲宽度(PW1)。第二读出值是当参考电压Vx为VREF2时产生的脉冲宽度(PW2)。基于两个读出值来计算比较器响应时间(tpd):
比较器响应时间(tpd)可以每输入电流(每DUT)被测量。
为了消除DUT的随机变化,DUT是从多个实例中实现的。
为了测量参数,测量每个实例并与最后的结果相加(S=M1+M2+...+Mn)。
参数值离线地被计算,且等于S/n。
该技术允许测量参数的其他方面,例如参数的标准偏差。
图10图示了反馈电压校准。环路反馈电压(Vfbk)会影响IREF产生准确度。为了减轻误差,环路反馈电压(Vfbk)每管芯被测量并与平均值进行比较。平均值是在寿命开始时基于管芯的大样本被测量,并在需要时被更新。在图10处描述了测量电路。为了开始测量,代理被设置为在开环处操作,以便在测量期间获得稳定的反馈电压。在校准过程期间,代理产生两个读出值。第一读出值是当参考电压Vx为VREF1时产生的脉冲宽度(PW1)。第二读出值是当参考电压Vx为环路反馈电压(Vfbk)时产生的脉冲宽度(PW2)。基于两个读出值来计算环路反馈电压(Vfbk):
图11图示了TDC校准方案。TDC通过测量在脉冲定时间隔内的TDC缓冲器的数量来将脉冲宽度转换为数字读出值。测量准确度为1-TDC缓冲器。TDC缓冲器延迟相对于过程点而变化,因此对于绝对脉冲宽度测量,需要知道TDC缓冲器延迟。在校准过程处,TDC延迟线被配置为环形振荡器(cal_en=1),然后测量环形振荡器频率。平均TDC缓冲器延迟被计算如下:
代理可以在表1中列出的测量模式中操作:
表1
基于ML的器件参数提取
该目录是针对特定器件(Dp)的一组仿真器件和IC可操作参数。通过执行蒙特卡罗(MC)仿真来在制造空间上仿真器件参数。例如,目录包括某个器件的饱和电流(IDSAT)、某个器件的漏电流(Ioff)等的MC数据。
一般而言,提供了一种确定集成电路IC的一个或多个部分的一个或多个器件参数(Dp)的方法。该方法包括以下步骤:
1.仿真IC的一个或多个部分以提供一个或多个对应的仿真;
2.测量IC的一个或多个部分的一个或多个电特性;以及
3.使用IC的一个或多个部分的一个或多个所测量的电特性和对应的仿真来确定IC的一个或多个部分的一个或多个器件参数(Dp)的估计。
该方法还可以包括:
4.对于IC的每个部分,使用对应的仿真来确定一个或多个器件参数的对应联合概率分布;以及
5.使用最大似然(ML)技术来确定一个或多个器件参数的估计。
使用IC的一个或多个部分的一个或多个所测量的电特性和对应的仿真来确定IC的一个或多个部分的一个或多个器件参数(Dp)的估计可以包括使用所测量的电特性特征来改进使用ML技术确定的一个或多个器件参数的估计。
使用所测量的电特性来改进使用ML技术确定的一个或多个器件参数的估计可以包括使用最大后验(MAP)技术来改进一个或多个器件参数的估计。
一般而言,提供了一种确定集成电路IC的一个或多个部分的一个或多个器件参数(Dp)的方法。IC的一个或多个部分的一个或多个器件参数受到初始未知的系统偏差的影响。该方法包括以下步骤:
1.测量集成电子电路的一个或多个部分的一个或多个电特性;以及
2.使用一个或多个所测量的电特性和仿真来确定集成电子电路的一个或多个部分的一个或多个器件参数(Dp)。
在Si前,针对一系列可能的系统偏移来计算许多不同的仿真。在Si后,确定最可能的系统偏移,并选择对应的仿真。该仿真可以与测量的电特性一起使用,以提供一个或多个器件参数的最大后验(MAP)估计。
可选地,在Si前针对一系列可能的系统偏移而计算的许多不同仿真可以用于产生器件参数的估计量。而不将程序分成两个部分(估计/找到偏差和在给定偏差的情况下估计器件参数)。
测量集成电子电路的一个或多个部分的一个或多个电特性可以包括:
1.测量指示器件参数的电流(Id);
2.使用脉冲产生电路来产生具有与测量电流(Id)成比例的宽度PW(Id)的脉冲;
3.产生参考电流(IREF);
4.使用脉冲产生电路来产生具有与参考电流(IREF)成比例的宽度PW(IREF)的脉冲;以及
5.计算比率rm=PW(Id)/PW(IREF)。
多个对应仿真中的每一个可以包括用于每个部分的每个器件参数的估计量f(r)。
使用一个或多个所测量的电特性和对应于最可能的系统偏差的仿真来确定集成电子电路的一个或多个部分的一个或多个器件参数(Dp)可以包括使用估计量f(r)以及比率rm来估计器件参数:Dp=f(rm)。
测量集成电子电路的一个或多个部分的一部分的一个或多个电特性可以包括:
1.使该部分偏差以诱发该部分的状态;以及
2.当该部分被偏差以诱发状态时测量该部分的电特性。
状态可以选自列表,列表包括:
1.饱和;
2.弱反转;
3.次阈值;以及
4.击穿。
一个或多个器件参数和/或一个或多个预期器件参数可以包括以下各项中的一者或多者:
1.阈值电压(Vth);
2.饱和电流(Idsat);
3.漏电流(Ioff);
4.栅极电容(Cgate);
5.扩散电容(Cdiff);
6.金属电阻;
7.通孔电阻;
8.金属电容;
9.模拟器件的电阻;
10.模拟器件的电容;
11.具有独特通道长度的器件的器件参数。
一个或多个部分可以包括以下各项中的一者或多者:
1.部件;
2.包括多个部件的器件结构;
3.互连路径;以及
4.模拟器件。
器件参数提取的流程描述:
1.器件参数(Dp)转换为电流:Id;
2.Id由脉冲产生电路转换为脉冲宽度:PW(Id);
3.脉冲产生电路基于IREF来产生脉冲:PW(IREF);
4.计算比率r=PW(Id)/PW(IREF)以去除PW产生电路系统偏移;
5.估计量Dp=f(r)是基于比率(r)和器件参数Dp的仿真的蒙特卡罗(MC)值来构建的。每Cm偏移执行MC仿真;
6.在Si后(Post_Si)处,比率r被测量(rm)并且Si前(Pre-Si)估计量f(r)用于估计器件参数:Dp=f(rm);
7.可选地,额外的读出值可以用于估计量,然后,Dp=f(r,x)和Dp=f(r_m,x_m),其中x是额外的仿真读出值,并且x_m是它们的测量值。
IC包括具有一个或多个器件参数的一个或多个部分。IC的一个或多个部分的一个或多个器件参数受到系统偏差的影响。
一般而言,确定在IC中的初始未知的系统偏差的方法包括以下步骤:
1.针对多个可能的系统偏差中的每一个来仿真集成电子电路以提供多个对应的仿真;
2.针对多个系统偏差中的每个系统偏差,根据对应的仿真来估计集成电子电路的第一部分的相应第一器件参数,从而提供多个估计的器件参数;
3.测量第一部分的电特性并使用所测量的电特性来确定集成电子电路的第一部分的第一器件参数的引导估计;以及
4.将第一器件参数的引导估计与多个所估计的第一器件参数中的每一个进行比较,并由此确定最可能的系统偏差。
系统偏差可以是MOSCAP(Cm)偏差。
在确定系统偏差之前执行测量第一部分的电特性并使用所测量的电特性来确定集成电子电路的第一部分的第一器件参数的引导估计。换句话说,即使系统偏差是未知的,也可以获得阈值电压的引导估计(因为该值是以从等式中消除系统偏差项的方式来确定的)。然而,阈值电压(Vth)的值受系统偏差的影响,因此可以将引导估计与仿真进行比较,并用于确定最准确的仿真,并且因此确定对于系统偏差的值的最佳估计。
此外,确定IC中的初始未知的系统偏差的另一种方法包括以下步骤:
1.针对多个可能的系统偏差中的每一个来仿真集成电子电路以提供多个对应的仿真;
2.测量IC的第一部分的电特性;以及
3.产生系统偏差的估计量或分类器,并由此确定最可能的系统偏差。
系统偏差可以是MOSCAP(Cm)偏差。
针对每个可能的系统偏差对集成电子电路进行仿真以提供对应的仿真可以包括:
1.从集成电子电路的一个或多个部分的器件参数的数据库中获得一个或多个预期的器件参数;以及
2.通过使用可能的系统偏差和预期的器件参数执行蒙特卡罗(MC)仿真来仿真集成电子电路。
基于ML的IREF系统偏移消除:
在Si前:
每Cm运行MC仿真以产生对于Vth的估计量:
1.Vthcm=fcm(r),r=PW1/PW2
2.PW1:基于Ix和Vref电压电平的仿真PW
3.PW2:基于Ix和DUT的Vgs电压电平的仿真PW
在Si后:
1.由不同的Vth估计量来估计Vth(类型2)
Vth=fisub_th(r),r=freq(Isub_th)/fREF)
2.通过使用fcm(r)估计量和所测量的比率r来估计Vthcm
3.通过比较来自两个估计量fisub_th(r)、fcm(r)的Vth来估计Cm偏移
-用通过对应于所估计的Cm偏移的MC仿真产生的估计量f(rm)估计Dp。
类型2Vth估计量基于感测器件漏电流(Ioff)/将器件漏电流(Ioff)转换为数字读出值。漏电流是当MOS晶体管断开时源极和漏极之间MOS晶体管中的次阈值电流。MOSFET器件的次阈值电流当晶体管处于次阈值区域(即栅极到源极电压低于阈值电压)时。次阈值电流受器件阈值电压的显著影响,因此具有对Vth的良好相关性。
基于Ioff估计Vth是基于估计量完成的:Vth=fisub(r)。
关于漏电流感测的更多细节可以在题为“Integrated Circuit Workload,Temperature and/or Sub-Threshold Leakage Sensor”的PCT公开号WO2019/125247中找到。
可以通过使用由不同Vth型器件表现出的共同信息来减少估计噪声。ML算法用于通过使用来自不同Vth型器件的输入数据来降低估计噪声。例如,基于多个Vth器件数据估计Idsat。Idsat大约是两个参数K和vt的函数。vt参数跨越VT类型而改变。通过使用类型2Vth估计量(使用HIP比率),可以以高准确度估计vt参数。K参数在不同的VT之间具有高度相关性,但是对于每个VT,相关性是低的,并且因此估计准确度是低的。通过使用所有VT来估计K参数来获得高的Idsat估计准确度。
代理使用两个输入时钟,PRTN时钟和r1clk时钟。代理核心电路(IREF产生器和PW产生器)由r1clk时钟的分频版本进行时钟控制。仅作为示例,分频时钟频率可以是100MHz。例如,为了区域改进,代理可以支持在200MHz处的操作。
TDC块用于测量由脉冲产生器块产生的脉冲宽度。在一些示例中,代理可以使用混合TDC(HTDC)。在图12处描述了HTDC。HTDC由基于延迟线的TDC和计数器组成。基于延迟线的TDC的长度为64个单元,其解码到6b,X[7:0]。计数器正在对基于延迟线的TDC溢出的次数进行计数。计数器输出为6b,其表示HTDC读出值的MSB部分。完整读出值表示所测量的脉冲宽度时间间隔X[11:0]。
在一个示例中,通过下列等式计算最大脉冲宽度时间间隔:
TDC步长=10ps,Max PW=[2^12x10ps]=40[ns]。
HTDC读出值(代理读出值)可以为准确度而被取平均。为了避免复杂的逻辑实现,HTDC读出值可以离线地被取平均。为了实现离线取平均,HTDC读出值在管芯上被求和并产生两个读出值:1.测量结果的总和,2.测量的数量。在图13处描述SUM块功能(和代理读出值)。如果模式信号等于[1],则SUM函数被启用。最大SUM值由64个重复测量结果的总和产生,且最大SUM值的大小为18位。每DUT产生读出值。
为了减轻DUT随机变化,每个DUT类型最多可以乘以64个元素。来自同一类型的多个DUT结构被求和为一个读出值。为了支持多DUT求和,6个位被添加到SUM块中(输出SUM大小为24位)。
TDC(时间-数字转换器)将时间间隔转换为数字读出值。转换准确度等于1缓冲器延迟/最小时间间隔。最小准确度等于10ps/2000ps=0.5%(2ns等于最小时间间隔)。
图14图示了测量顺序。代理由En_IREF信号启用。代理准备在500ns(其为代理唤醒时间)之后测量。测量由Start_mes信号的上升沿激活。测量时间间隔tm是按模式可配置的。Tm范围是在100MHz输入时钟处的1到8个时钟相位(即5ns到40ns),以及在200MHz时钟处的1到16个时钟相位。HTDC读出值在测量时间间隔(tm)结束时准备就绪。在ts之后,代理可以开始新的测量。ts时间间隔是一个时钟相位(在200MHz输入时钟处的2.5ns或在100MHz输入时钟处的5ns)。SUM操作在ts之后准备就绪。在n个测量周期后,输出数据准备好被读取。
表2示出了两种场景中由代理产生的位的总数和代理总测量时间:
第一场景:
DUT的数量:24,支持1-器件结构和2-串联器件结构的3-VT类型和2-通道长度类型的n-器件和p-器件的Idast测量。对64个器件取平均。对64次测量值取平均。
第二场景:
DUT的数量:12,支持1-器件结构的3-VT类型和2-通道长度类型的n-器件和p-器件的Idast测量。对32个器件取平均。对32次测量值取平均。
在这两种情况下,代理输出数据大小都是24位。每DUT的最小测量时间为10ns,其由100MHz时钟周期时间确定。
最大 | 最小 | |
DUT的数量 | 24 | 12 |
来自同一类型的每DUT的实例数 | 64 | 32 |
代理时钟频率[MHz] | 100 | 100 |
总位数 | 576 | 288 |
测量次数 | 64 | 32 |
每DUT的测量时间[ns] | 10 | 10 |
总测量时间[μs] | 983.04 | 122.88 |
表2
代理可以支持器件随机变化的测量。在此模式中,来自相同类型的多个DUT被测量而无需取平均。SUM函数(图2)被配置为模式=[0]以禁用SUM函数。SUM读出值反映了一个所测量的DUT的值。
金属电容测量(C测试)
当IREF是已知时,可以基于测得的PW来计算Cp。如果Cp已知,则其他电容(C测试)可以按如下方式测量:
图15图示了测试电容测量。
图16是基于M0的金属-指状物-电容器(MFC)的示例。MFC电容被设计为Cp的5%(Cp=l pf)。
金属电阻测量
图17图示了测量RDUT的电路。RDUT被计算如下:
图18和图19是基于M0的金属电阻器的示例。金属电阻器被设计为产生300[μA],即2KΩ。对应的脉冲宽度被预计为1ns。图18描述了基于M0的电阻器。图19描述了VIA0支配的电阻器。
模拟无源元件的测量
代理至少可以测量以下模拟部件:
NWELL电阻器,
金属电容。
器件I/V曲线行为的测量
IREF产生器实现了在几个离散值之间改变IREF电流幅度的选项。在不同IREF幅度处测量Vgs值可以用于器件的I/V曲线表征。
DUT组
图20图示了基于器件的DUT-IDsat结构。
图21图示了系统偏移对每MC点的所测量的Vgs的影响。该曲线图示出了对应于0%、±3%和±5%的Cm偏差偏移的所测量Vgs与基于具有0%偏移的IREF从目录产生的Vgs之间的增量。
图22图示了当应用0%、±3%和±5%的Cm偏差偏移时多个仿真中的每个仿真的rms距离。ML将产生每Cm偏差的估计量。将产生较低rms值的估计量表示Si的系统偏差。在此示例中,较低的rms值由对应于0%偏移的估计量产生。
图23图示了确定集成电路的一个或多个部分的一个或多个器件参数(Dp)的方法的流程图。
1.仿真IC
2.测量IC的一个或多个部分的一个或多个电特性;以及
3.使用IC的一个或多个部分的一个或多个所测量的电特性和仿真来确定IC的一个或多个部分的一个或多个器件参数(Dp)。
在一些实施例中,IC部分(对其的电特性测量是需要的)是敏感电路,其如果直接被测量则容易发生故障。即,例如,如果图2的管芯上器件和IC参数测量电路直接电连接到该敏感电路,则敏感电路可能会受到测量的影响并因此而发生故障。故障可以包括例如,在敏感电路处电压和/或电流的改变,或者甚至物理损坏-如果测量在延长持续时间内被执行。除了阻碍该敏感电路的正确操作之外,这种故障当然将会使任何所测量参数变得不相干。
为了仍然能够测量这种敏感电路的电特性,可以提供以下解决方案:IC可以被设计和制造成包括敏感电路的复制品,并且测量(当然,以及仿真)在复制电路上而不是在敏感电路本身上被执行。复制电路在其电特性(例如,电压和/或电流)方面可以在结构上和/或功能上等效于敏感电路,使得测量复制电路等效于测量敏感电路。因此,由于预期对敏感电路的任何形式的偏差(如上所述)也将由复制电路展示,因此仅测量复制电路是间接了解这些参数在敏感电路中如何表现的有效方式。
因此,在一些实施例中,物理测量的(一个或多个)IC部分是(一个或多个)复制电路,并且这提供了IC的(一个或多个)对应敏感电路的间接测量。在这些实施例中,本公开通篇所讨论的本发明的一些或全部特征可以通过相对于(一个或多个)复制电路而不是(一个或多个)敏感电路简单地进行每个操作(无论是Si前还是Si后)来实现。因此,这些实施例还可以包括基于一个或多个复制电路的一个或多个器件参数的改进估计来确定一个或多个敏感电路的一个或多个器件参数的改进估计。
例如,关于一个或多个敏感电路的改进估计可以简单地确定为等于关于一个或多个复制电路的改进估计。如果(一个或多个)敏感电路被设计和制造为以1:1的比例展示出与敏感电路完全相同的电特性,这将是有用的。
在另一个示例(如果复制电路被设计和制造为展示敏感电路的电特性的1:x(x≠l)比率,则该示例是有用的)中,任何所测量的电特性可以首先乘以1/x以便将它标准化到敏感电路的对应电特性值。在此标准化之后,该技术正常地进行,以确定关于任何复制电路的器件参数、联合概率分布、估计的器件参数和器件参数的改进估计。然后,关于对应敏感电路的改进估计可以被设置为等于关于复制电路的改进估计,因为在这二者之间的1:1比率是较早的标准化步骤的结果。
作为示例,特定复制电路可以被设计和制造成以对它所基于的敏感电路的l:x(x≠l)的比率展示电压、电流、电容和电阻中的任何一个。在这种情况下,该特定复制电路的所测量的电压、电流、电容和/或电阻必须首先乘以1/x以将它标准化到对应的敏感电路。
敏感电路的一个示例是相位内插器。直接测量这种相位内插器的电特性可能会影响其操作。因此,通过创建相位内插器的复制品并对复制品执行测量,可以间接测量相位内插器的电特性而不影响其操作。
被配置为执行本文描述的技术和方法中的一种或多种的本发明的实施例的系统可以是包括一个或多个硬件处理器、随机存取存储器(RAM)和一个或多个非暂时性计算机可读存储器件的计算机系统。
(一个或多个)存储器件可以在其上存储被配置为操作(一个或多个)硬件处理器的程序指令和/或部件。程序指令可以包括一个或多个软件模块,例如被配置为执行本文描述的技术和方法中的一种或多种的软件模块。程序部件可以包括具有用于控制和管理一般系统任务(例如,存储器管理、存储器件控制、电源管理等),并促进各种硬件和软件部件之间的通信的各种软件部件和/或驱动器的操作系统。
当任何软件模块的指令由(一个或多个)处理器执行时,计算机系统可以通过将该指令加载到RAM中来操作。任何软件模块的指令都可以使计算机系统根据上述讨论来仿真IC,获得如上面讨论的一个或多个电特性的测量结果(即,测量可以由嵌入在IC中或在IC外部的单独的测量器件执行,并被传输到计算机系统以用于处理),并执行上面讨论的估计和确定的各个步骤。
如本文所述,该计算机系统仅是本发明的示例性实施例,并且在实践中可以仅以硬件、仅以软件或以硬件和软件两者的组合来实现。计算机系统可以具有比所示更多或更少的部件和模块,可以组合两个或更多个部件,或者可以具有部件的不同配置或布置。计算机系统可以包括使其能够用作可操作计算机系统的任何附加部件,例如主板、数据总线、电源、网络接口卡、显示器、输入器件(例如,键盘、指向器件、触敏显示器)等(未显示)。此外,系统的部件可以是位于同一位置的或分布式的,或者系统可以作为一个或多个云计算“实例”、“容器”和/或“虚拟机”运行,如在本领域中已知的。
本发明可以是系统、方法和/或计算机程序产品。计算机程序产品可以包括(一个或多个)计算机可读存储介质,其具有在其上的用于使处理器执行本发明的各方面的计算机可读程序指令。
计算机可读存储介质可以是有形器件,其可以保留和存储指令以供指令执行器件使用。计算机可读存储介质可以是例如但不限于电子存储器件、磁存储器件、光存储器件、电磁存储器件、半导体存储器件或前述的任何合适的组合。如本文使用的计算机可读存储介质不应被解释为暂时信号本身,例如无线电波或其他自由传播的电磁波、通过波导或其他传输介质传播的电磁波(例如,通过光纤电缆传送的光脉冲)或通过电线传输的电信号。相反,计算机可读存储介质是非暂时(即,非易失性)介质。
本文描述的计算机可读程序指令可以从计算机可读存储介质下载到相应的计算/处理器件或经由网络(例如因特网、局域网、广域网和/或无线网络)下载到外部计算机或外部存储器件。网络可以包括铜传输电缆、光传输光纤、无线传输、路由器、防火墙、交换机、网关计算机和/或边缘服务器。在每个计算/处理器件中的网络适配器卡或网络接口从网络接收计算机可读程序指令并转发计算机可读程序指令以存储在相应计算/处理器件内的计算机可读存储介质中。
用于执行本发明的操作的计算机可读程序指令可以是汇编器指令、指令集架构(ISA)指令、机器指令、机器相关指令、微代码、固件指令、状态设置数据或以一种或多种编程语言(包括面向对象的编程语言,例如Java、Smalltalk、C++等,以及传统的过程编程语言,例如“C”编程语言或类似的编程语言)的任意组合编写的源代码或对象代码。计算机可读程序指令可以完全在用户计算机上、部分在用户计算机上、作为独立软件包、部分在用户计算机上并且部分在远程计算机上或完全在远程计算机或服务器上执行。在后一种情况下,远程计算机可以通过任何类型的网络(包括局域网(LAN)或广域网(WAN))连接到用户的计算机,或者可以连接到外部计算机(例如通过使用互联网服务提供商的互联网)。在一些实施例中,电子电路(包括例如可编程逻辑电路、现场可编程门阵列(FPGA)或可编程逻辑阵列(PLA))可以通过利用计算机可读程序指令的状态信息以使电子电路个性化来执行计算机可读程序指令,以便执行本发明的各方面。
在本文参考根据本发明的实施例的方法、装置(系统)和计算机程序产品的流程图图示和/或框图描述了本发明的各方面。应当理解,流程图图示和/或框图的每个框,以及流程图图示和/或框图中的框的组合可以由计算机可读程序指令来实现。
这些计算机可读程序指令可以被提供到通用计算机、专用计算机或其他可编程数据处理装置的处理器以生产机器,使得经由计算机的或其他可编程数据处理装置的处理器执行的指令创建用于实现在流程图和/或框图的一个或多个框中指定的功能/动作的构件。这些计算机可读程序指令也可以存储在计算机可读存储介质中,其可以引导计算机、可编程数据处理装置和/或其他器件以特定方式运行,使得其中存储有指令的计算机可读存储介质包括制品,该制品包括实现在流程图和/或框图的一个或多个框中指定的功能/动作的各方面的指令。
计算机可读程序指令也可以加载到计算机、其他可编程数据处理装置或其他器件上,以导致在计算机、其他可编程装置或其他器件上执行一系列操作步骤以产生计算机实现的过程,使得在计算机、其他可编程装置或其他器件上执行的指令实现流程图和/或框图一个或多个块中指定的功能/动作。
在整个本申请中,可以以范围格式呈现本发明的各种实施例。应当理解,以范围格式的描述仅仅是为了方便和简洁,不应理解为对本发明范围的不僵化限制。因此,对范围的描述应该被考虑为特别公开了所有可能的子范围以及该范围内的单独数值。例如,对诸如从1到6的范围的描述应被考虑为具有特别公开了例如从1到3、从1到4、从1到5、从2到4、从2到6、从3到6等的子范围,以及在该范围内的单独数字,例如1、2、3、4、5和6。无论范围的广度如何,这都适用。
每当数字范围在本文中被指示时,它都意味着包括在所指示的范围内的任何引用的数字(分数或整数)。短语“第一指示数字和第二指示数字之间调整范围”以及“从第一指示数字到第二指示数字的调整范围”在本文中可互换地使用并且意在包括第一指示数字和第二指示数字以及它们之间的所有分数和整数。
在本申请的说明书和权利要求书中,“包括”、“包含”和“具有”等词语中的每一个及其形式不一定限于与词语相关联的列表中的成员。此外,如果本申请与通过引用并入的任何文件之间存在不一致之处,特此意图是以本申请为准。
为了澄清本公开中的引用,注意名词作为普通名词、专有名词、命名名词等的使用并不旨在暗示本发明的实施例限于单个实施例,并且所公开的部件的许多配置可以用于描述本发明的一些实施例,而其他配置可以从不同配置中的这些实施例中的衍生出来。
为了清楚起见,并未示出和描述本文描述的实施方式的所有例行特征。当然,应该认识到,在任何此类实际实施方式的开发中,必须做出许多特定于实施方式的决策以实现开发人员的特定目标,例如遵守与应用程序和业务相关的约束,并且这些具体目标因实现而异,因开发人员而异。此外,应当理解,这样的开发工作可能是复杂和耗时的,但是对于受益于本公开的本领域普通技术人员而言,这将是工程涉及的常规任务。
基于本公开的教导,预期本领域的普通技术人员将能够容易地实践本发明。相信本文提供的各种实施例的描述提供了对本发明的充分洞察和细节以使普通技术人员能够实践本发明。此外,上述本发明的各种特征和实施例特别设想为单独使用以及以各种组合使用。
可以使用常规和/或现代电路设计和布局工具来实现本发明。本文描述的具体实施例,特别是各种层的各种厚度和成分,是对示例性实施例的说明,并且不应被视为将本发明限制于这些具体的实施选择。因此,可以为本文描述的部件提供多个实例作为单个实例。
虽然电路和物理结构通常被设想,但众所周知,在现代半导体设计和制造中,物理结构和电路可以以适用于后续设计、测试或制造阶段以及在作为结果所制造的半导体集成电路中使用的计算机可读描述形式体现。因此,针对传统电路或结构的权利要求可以与其特定语言一致,阅读计算机可读编码及其表示,无论是体现在媒体中还是与合适的阅读器设施结合以允许相应电路的制造、测试或设计改进和/或结构。在示例配置中作为分立部件呈现的结构和功能配置可以实现为组合结构或部件。本发明被设想为包括电路、电路系统、相关方法以及此类电路、系统和方法的计算机可读介质编码,所有这些都如本文所述并且如所附权利要求中所限定。如本文所用,计算机可读介质至少包括磁盘、磁带或其他磁、光、半导体(例如,闪存卡、ROM)或电子介质以及网络、有线、无线或其他通信介质。
前面的详细描述仅描述了本发明的许多可能实施方式中的几个。由于这个原因,该详细描述旨在作为说明而非限制。在不脱离本发明的范围和精神的情况下,可以基于本文阐述的描述对本文公开的实施例进行变化和修改。仅包括所有等同物的以下权利要求旨在限定本发明的范围。特别地,即使在半导体IC的多个特定电路设计之一的上下文中描述了优选实施例,相信本发明的教导对于与其他类型的半导体IC电路一起使用是有利的。此外,本文描述的技术也可以应用于其他类型的电路应用。因此,其他变化、修改、添加和改进可能落入所附权利要求所限定的本发明的范围内。
本发明的实施例可用于制造、生产和/或组装集成电路和/或基于集成电路的产品。
在本文参考根据本发明的实施例的方法、装置(系统)和计算机程序产品的流程图图示和/或框图描述了本发明的各方面。应当理解,流程图图示和/或框图的每个块,以及流程图图示和/或框图中的块的组合,可以由计算机可读程序指令来实现。
附图中的流程图和框图图示了根据本发明的各种实施例的系统、方法和计算机程序产品的可能实施方式的架构、功能和操作。就这一点而言,流程图或框图中的每一块可表示模块、段或指令的部分,其包括用于实现(一个或多个)指定的逻辑功能的一个或多个可执行指令。在一些替代实施方式中,块中标注的功能可以不按照附图中标注的顺序发生。例如,附图中所示的两个块实际上可以连续同时地执行,或者块有时可以以相反的顺序执行,这取决于所涉及的功能。还将注意到,框图和/或流程图图示的每个块以及框图和/或流程图图示中的块的组合可以由执行指定功能或动作或执行专用硬件和计算机指令的组合的基于专用硬件的系统来实现。
本发明的各种实施例的描述是出于说明的目的而呈现的,但并不旨在穷尽或限于所公开的实施例。在不脱离所描述实施例的范围和精神的情况下,许多修改和变化对于本领域普通技术人员来说将是明显的。本文公开的特征和/或方面的组合也是可能的,甚至在FPC或MFPC的不同实施例或其他设计和/或其他特征的附图之间也是可能的。选择本文使用的术语以最好地解释实施例的原理、实际应用或对市场中发现的技术的技术改进,或者使本领域普通技术人员能够理解本文公开的实施例。
在本申请涉及某事物(例如,器件参数或集成电路的部分)中的“一个或多个”的情况下,本领域技术人员将理解,在最简单的示例中,可以有该事物中的仅仅一个或者可以有多个该事物。
Claims (34)
1.一种确定集成电路即IC的一个或多个部分的一个或多个器件参数(Dp)的方法,所述方法包括:
仿真所述IC;
获得所述IC的所述一个或多个部分的一个或多个电特性的测量值;
使用所述IC的所述一个或多个部分的一个或多个所测量的电特性和仿真来确定所述IC的所述一个或多个部分的所述一个或多个器件参数(Dp);
对于所述IC的每个部分,使用所述仿真来确定所述一个或多个器件参数的对应联合概率分布;
使用最大似然技术即ML技术来确定所述一个或多个器件参数的估计;以及
使用所述IC的所述一个或多个部分的所述一个或多个所测量的电特性和所述仿真来改进所述一个或多个器件参数的所述估计。
2.根据权利要求1所述的方法,其中使用所测量的电特性来改进使用ML技术确定的所述一个或多个器件参数的所述估计包括使用最大后验技术即MAP技术来改进所述一个或多个器件参数的所述估计。
3.根据任一项前述权利要求所述的方法,其中:
所述IC的所述一个或多个部分包括一个或多个复制电路;
所述一个或多个复制电路的所述一个或多个电特性分别复制一个或多个敏感电路的一个或多个电特性,所述敏感电路如果直接被测量则容易发生故障;以及
所述方法还包括基于所述一个或多个复制电路的一个或多个器件参数的所改进的估计来确定所述一个或多个敏感电路的所述一个或多个器件参数的所改进的估计。
4.根据任一项前述权利要求所述的方法,还包括通过以下操作执行对所述IC的所述一个或多个部分的所述一个或多个电特性的所述测量:
测量指示所述器件参数的电流(Id);
使用脉冲产生电路来产生具有与所测量的电流(Id)成比例的宽度PW(Id)的脉冲;
产生参考电流(IREF);
使用所述脉冲产生电路来产生具有与所述参考电流(IREF)成比例的宽度PW(IREF)的脉冲;以及
计算比率rm=PW(Id)/PW(IREF)。
5.根据任一项前述权利要求所述的方法,其中所述仿真包括用于每个部分的每个器件参数的估计量(f(r)),并且其中使用所述一个或多个所测量的电特性和所述仿真来确定所述IC的所述一个或多个部分的所述一个或多个器件参数(Dp))包括:
使用所述估计量(f(r))和所述比率(rm)来估计所述器件参数:
Dp=f(rm)。
6.根据任一项前述权利要求所述的方法,还包括通过以下操作执行对所述IC的所述一个或多个部分的一部分的所述一个或多个电特性的所述测量:
使所述部分偏差以诱发所述部分的状态;以及
当所述部分被偏差以诱发所述状态时测量所述部分的电特性。
7.根据权利要求6所述的方法,其中所述状态选自由以下各项组成的组:
饱和;
弱反转;
次阈值;以及
击穿。
8.根据权利要求4至7中任一项所述的方法,其中所述参考电流(IREF)的产生包括:
从参考电压(VREF)中减去反馈电压以提供输入电压;
向开关电容电阻器的输入提供所述输入电压;
使用所述开关电容电阻器的输出来提供所述反馈电压;以及
使用所述开关电容电阻器的所述输出来产生所述参考电流(IREF)。
9.根据权利要求8所述的方法,还包括:
允许所述参考电流在闭环位置中变得稳定,其中所述反馈电压从所述参考电压中被减去,使得反馈环路被锁定;以及
将所述开关电容器的输出与所述反馈环路断开以提供开环系统。
10.根据任一项前述权利要求所述的方法,其中(a)所述一个或多个器件参数和(b)一个或多个预期器件参数中的至少一个选自由以下各项组成的组:
阈值电压(Vth);
饱和电流(Idsat);
漏电流(Ioff);
栅极电容(Cgate);
扩散电容(Cdiff);
金属电阻;
通孔电阻;
金属电容;
模拟器件的电阻;
模拟器件的电容;以及
具有独特通道长度的器件的器件参数。
11.根据任一项前述权利要求所述的方法,其中所述一个或多个部分选自由以下各项组成的组:
部件;
包括多个部件的器件结构;
互连路径;以及
模拟器件。
12.一种确定集成电路即IC的一个或多个部分的一个或多个器件参数(Dp)的方法,其中所述IC的所述一个或多个部分的所述一个或多个器件参数受到初始未知的系统偏差的影响,所述方法包括:
针对多个可能的系统偏差中的每一个来仿真所述IC以提供多个对应的仿真;
针对所述多个系统偏差中的每个系统偏差,根据所述对应的仿真估计所述IC的第一部分的相应的第一器件参数,使得提供多个所估计的器件参数;
获得所述第一部分的电特性的测量值并且使用所测量的电特性来确定所述IC的所述第一部分的所述第一器件参数的引导估计;
将所述第一器件参数的所述引导估计与所述多个所估计的第一器件参数中的每一个进行比较,并由此确定最可能的系统偏差;
获得所述IC的所述一个或多个部分的一个或多个电特性的测量值;以及
使用所述IC的所述一个或多个部分的所述一个或多个所测量的电特性以及对应于所述最可能的系统偏差的所述仿真来确定所述IC的所述一个或多个部分的所述一个或多个器件参数(Dp)。
13.根据权利要求12所述的方法,其中所述系统偏差是MOSCAP(Cm)偏差。
14.根据权利要求12或权利要求13所述的方法,其中所述第一器件参数是阈值电压(Vth)。
15.根据权利要求12至14中任一项所述的方法,其中所述第一部分的所述电特性为器件漏电流(Ioff)。
16.根据权利要求12至15中任一项所述的方法,其中在确定所述系统偏差之前执行以下各项:执行所述第一部分的所述电特性的测量以及使用所测量的电特性来确定所述IC的所述第一部分的所述第一器件参数的引导估计。
17.根据权利要求12至16中任一项所述的方法,其中执行所述第一部分的所述电特性的测量并使用所测量的电特性来确定所述IC的所述第一部分的所述第一器件参数的引导估计包括:
测量所述第一器件的所述器件漏电流(Ioff);以及
使用如下估计量来估计所述第一器件的所述阈值电压(Vth):
fisub(r)=freq(Isub_th)/fREF。
18.根据权利要求12至17中任一项所述的方法,其中针对每个可能的系统偏差对所述IC进行仿真以提供对应的仿真包括:
从所述IC的所述一个或多个部分的器件参数数据库中获得一个或多个预期器件参数;
通过使用所述可能的系统偏差和所述预期器件参数执行蒙特卡罗仿真即MC仿真来仿真所述IC。
19.根据权利要求12至18中任一项所述的方法,其中执行所述IC的所述一个或多个部分的所述一个或多个电特性的测量包括:
测量指示所述器件参数的电流(Id);
使用脉冲产生电路来产生具有与所测量的电流(Id)成比例的宽度PW(Id)的脉冲;
产生参考电流(IREF);
使用所述脉冲产生电路来产生具有与所述参考电流(IREF)成比例的宽度PW(IREF)的脉冲;以及
计算比率rm=PW(Id)/PW(IREF)。
20.根据权利要求12至19中任一项所述的方法,其中所述仿真包括用于每个部分的每个器件参数的估计量f(r),并且其中使用所述一个或多个所测量的电特性和所述仿真来确定所述IC的所述一个或多个部分的所述一个或多个器件参数(Dp)包括:
使用所述估计量(f(r))和所述比率(rm)来估计所述器件参数:
Dp=f(rm)。
21.根据权利要求12至20中任一项所述的方法,其中执行所述IC的所述一个或多个部分的一部分的所述一个或多个电特性的测量包括:
使所述部分偏差以诱发所述部分的状态;以及
当所述部分被偏差以诱发所述状态时测量所述部分的电特性。
22.根据权利要求21所述的方法,其中所述状态选自由以下各项组成的组:
饱和;
弱反转;
次阈值;以及
击穿。
23.根据权利要求19至22中任一项所述的方法,其中产生参考电流(IREF)包括:
从参考电压(VREF)中减去反馈电压以提供输入电压;
向开关电容电阻器的输入提供所述输入电压;
使用所述开关电容电阻器的输出来提供所述反馈电压;以及
使用所述开关电容电阻器的所述输出来产生所述参考电流(IREF)。
24.根据权利要求23所述的方法,还包括:
允许所述参考电流在闭环位置中变得稳定,其中所述反馈电压从所述参考电压中被减去,使得反馈环路被锁定;以及
将所述开关电容器的输出从所述反馈环路断开以提供开环系统。
25.根据权利要求12至24中任一项所述的方法,其中所述一个或多个器件参数和/或所述一个或多个预期器件参数选自由以下各项组成的组:
阈值电压(Vth);
饱和电流(Idsat);
漏电流(Ioff);
栅极电容(Cgate);
扩散电容(Cdiff);
金属电阻;
通孔电阻;
金属电容;
模拟器件的电阻;
模拟器件的电容;以及
具有独特通道长度的器件的器件参数。
26.根据权利要求12至25中任一项所述的方法,其中所述一个或多个部分选自由以下各项组成的组:
部件;
包括多个部件的器件结构;
互连路径;以及
模拟器件。
27.根据权利要求12至26中任一项所述的方法,其中:
所述IC的所述一个或多个部分包括一个或多个复制电路;
所述一个或多个复制电路的所述一个或多个电特性复制一个或多个敏感电路的一个或多个电特性,所述敏感电路如果直接被测量则容易发生故障;以及
所述方法还包括基于所述一个或多个复制电路的一个或多个器件参数的所改进的估计来确定所述一个或多个敏感电路的所述一个或多个器件参数的所述所改进的估计。
28.一种确定集成电路即IC中初始未知的系统偏差的方法,其中所述IC包括具有一个或多个器件参数的一个或多个部分,其中所述IC的所述一个或多个部分的所述一个或多个器件参数受到所述系统偏差的影响,所述方法通过下列步骤进行:
针对多个可能的系统偏差中的每一个仿真所述IC以提供多个对应的仿真;
针对所述多个系统偏差中的每个系统偏差,根据所述对应的仿真来估计所述IC的第一部分的相应的第一器件参数,使得提供多个所估计的器件参数;
测量所述第一部分的电特性并使用所测量的电特性确定所述IC的所述第一部分的所述第一器件参数的引导估计;以及
将所述第一器件参数的引导估计与所述多个所估计的第一器件参数中的每一个进行比较,并由此确定最可能的系统偏差。
29.一种系统,包括:
(a)至少一个处理器;以及
(b)非暂时性计算机可读存储介质,其上包含有程序代码,所述程序代码可由所述至少一个处理器执行以执行根据权利要求1-11中任一项所述的方法。
30.一种系统,包括:
(a)至少一个处理器;以及
(b)非暂时性计算机可读存储介质,其上包含有程序代码,所述程序代码可由所述至少一个处理器执行以执行根据权利要求12-27中任一项所述的方法。
31.一种系统,包括:
(a)至少一个处理器;以及
(b)非暂时性计算机可读存储介质,其上包含有程序代码,所述程序代码可由所述至少一个处理器执行以执行根据权利要求28所述的方法。
32.一种计算机程序产品,包括其上包含有程序代码的非暂时性计算机可读存储介质,所述程序代码可由至少一个硬件处理器执行以执行根据权利要求1-11中任一项所述的方法。
33.一种计算机程序产品,包括其上包含有程序代码的非暂时性计算机可读存储介质,所述程序代码可由至少一个硬件处理器执行以执行根据权利要求12-27中任一项所述的方法。
34.一种计算机程序产品,包括其上包含有程序代码的非暂时性计算机可读存储介质,所述程序代码可由至少一个硬件处理器执行以执行根据权利要求28所述的方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US201962846818P | 2019-05-13 | 2019-05-13 | |
US62/846,818 | 2019-05-13 | ||
PCT/IL2020/050519 WO2020230130A1 (en) | 2019-05-13 | 2020-05-13 | Determination of unknown bias and device parameters of integrated circuits by measurement and simulation |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114127727A true CN114127727A (zh) | 2022-03-01 |
Family
ID=73288986
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202080050692.4A Pending CN114127727A (zh) | 2019-05-13 | 2020-05-13 | 通过测量和仿真来确定集成电路的未知偏差和器件参数 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20220343048A1 (zh) |
EP (1) | EP3970056A4 (zh) |
CN (1) | CN114127727A (zh) |
TW (1) | TW202111588A (zh) |
WO (1) | WO2020230130A1 (zh) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20230020571A (ko) | 2017-11-15 | 2023-02-10 | 프로틴텍스 엘티디. | 집적 회로 마진 측정 및 고장 예측 장치 |
US11391771B2 (en) | 2017-11-23 | 2022-07-19 | Proteantecs Ltd. | Integrated circuit pad failure detection |
US11740281B2 (en) | 2018-01-08 | 2023-08-29 | Proteantecs Ltd. | Integrated circuit degradation estimation and time-of-failure prediction using workload and margin sensing |
WO2019135247A1 (en) | 2018-01-08 | 2019-07-11 | Proteantecs Ltd. | Integrated circuit workload, temperature and/or sub-threshold leakage sensor |
TWI828676B (zh) | 2018-04-16 | 2024-01-11 | 以色列商普騰泰克斯有限公司 | 用於積體電路剖析及異常檢測之方法和相關的電腦程式產品 |
US11132485B2 (en) | 2018-06-19 | 2021-09-28 | Proteantecs Ltd. | Efficient integrated circuit simulation and testing |
CN113474668A (zh) | 2018-12-30 | 2021-10-01 | 普罗泰克斯公司 | 集成电路i/o完整性和退化监测 |
EP4070315A4 (en) | 2019-12-04 | 2023-11-29 | Proteantecs Ltd. | MONITORING DEGRADATION OF A STORAGE DEVICE |
JP2023521500A (ja) | 2020-04-20 | 2023-05-24 | プロテアンテックス リミテッド | ダイ間接続性監視 |
US11815551B1 (en) | 2022-06-07 | 2023-11-14 | Proteantecs Ltd. | Die-to-die connectivity monitoring using a clocked receiver |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3699723B2 (ja) * | 1994-06-25 | 2005-09-28 | パナリティカル ベー ヴィ | 材料サンプルの分析 |
US5966527A (en) * | 1996-10-28 | 1999-10-12 | Advanced Micro Devices, Inc. | Apparatus, article of manufacture, method and system for simulating a mass-produced semiconductor device behavior |
US6880136B2 (en) * | 2002-07-09 | 2005-04-12 | International Business Machines Corporation | Method to detect systematic defects in VLSI manufacturing |
JP5418408B2 (ja) * | 2010-05-31 | 2014-02-19 | 富士通株式会社 | シミュレーションパラメータ校正方法、装置及びプログラム |
US20190019096A1 (en) * | 2017-01-27 | 2019-01-17 | Mitsubishi Hitachi Power Systems, Ltd. | Estimator, estimation method, program and storage medium where program stored for model parameter estimation and model parameter estimation system |
-
2020
- 2020-05-13 US US17/607,974 patent/US20220343048A1/en active Pending
- 2020-05-13 EP EP20805010.4A patent/EP3970056A4/en active Pending
- 2020-05-13 WO PCT/IL2020/050519 patent/WO2020230130A1/en unknown
- 2020-05-13 TW TW109115886A patent/TW202111588A/zh unknown
- 2020-05-13 CN CN202080050692.4A patent/CN114127727A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
EP3970056A1 (en) | 2022-03-23 |
WO2020230130A1 (en) | 2020-11-19 |
US20220343048A1 (en) | 2022-10-27 |
TW202111588A (zh) | 2021-03-16 |
EP3970056A4 (en) | 2023-06-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN114127727A (zh) | 通过测量和仿真来确定集成电路的未知偏差和器件参数 | |
US20220268644A1 (en) | On-die thermal sensing network for integrated circuits | |
CN108474820B (zh) | 用于计量系统的参考电路 | |
US8154353B2 (en) | Operating parameter monitor for an integrated circuit | |
US7793239B2 (en) | Method and system of modeling leakage | |
Mahfuzul et al. | Variation-sensitive monitor circuits for estimation of global process parameter variation | |
US8255850B2 (en) | Fabricating IC with NBTI path delay within timing constraints | |
US20150032403A1 (en) | Systems and methods mitigating temperature dependence of circuitry in electronic devices | |
Chan et al. | Synthesis and analysis of design-dependent ring oscillator (DDRO) performance monitors | |
Agbo et al. | Quantification of sense amplifier offset voltage degradation due to zero-and run-time variability | |
Zhou et al. | On-chip measurement of deep metastability in synchronizers | |
US9323274B2 (en) | Self-calibrating digital bandgap voltage and current reference | |
US7783466B2 (en) | IC chip parameter modeling | |
CN106446328B (zh) | 在存在泄漏和/或动态切换的情况下对电压域的评估 | |
Rabuske et al. | Noise-aware simulation-based sizing and optimization of clocked comparators | |
De Jonghe et al. | Advances in variation-aware modeling, verification, and testing of analog ICs | |
Afacan et al. | On chip reconfigurable CMOS analog circuit design and automation against aging phenomena: Sense and react | |
Hellwege et al. | An aging-aware transistor sizing tool regarding BTI and HCD degradation modes | |
TWI437454B (zh) | 用於估計半導體元件的雜訊變動之方法及估計裝置 | |
Jain et al. | Within-die threshold voltage variability estimation using reconfigurable ring oscillator | |
JP4923329B2 (ja) | 半導体シミュレーション方法および半導体シミュレーション装置 | |
Schaldenbrand et al. | Recent updates to transistor level reliability analysis | |
Maricau et al. | A methodology for measuring transistor ageing effects towards accurate reliability simulation | |
Sh | Accuracy Increasing Approach in Aging-Aware Standard Cell Libraries | |
KR20080039914A (ko) | 회로 지연을 추정하는 프로세스 및 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |