CN114124069A - 电容至数字转换器、方法和系统 - Google Patents

电容至数字转换器、方法和系统 Download PDF

Info

Publication number
CN114124069A
CN114124069A CN202110996423.3A CN202110996423A CN114124069A CN 114124069 A CN114124069 A CN 114124069A CN 202110996423 A CN202110996423 A CN 202110996423A CN 114124069 A CN114124069 A CN 114124069A
Authority
CN
China
Prior art keywords
capacitance
phase
electrode
sensor
compensation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110996423.3A
Other languages
English (en)
Inventor
安德里·玛哈丽塔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cypress Semiconductor Corp
Original Assignee
Cypress Semiconductor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cypress Semiconductor Corp filed Critical Cypress Semiconductor Corp
Publication of CN114124069A publication Critical patent/CN114124069A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/0418—Control or interface arrangements specially adapted for digitisers for error correction or compensation, e.g. based on parallax, calibration or alignment
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/94—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the way in which the control signals are generated
    • H03K17/96—Touch switches
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04166—Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving
    • G06F3/041662—Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving using alternate mutual and self-capacitive scanning
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/94—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00 characterised by the way in which the control signal is generated
    • H03K2217/96—Touch switches
    • H03K2217/9607—Capacitive touch switches
    • H03K2217/96071—Capacitive touch switches characterised by the detection principle
    • H03K2217/96072—Phase comparison, i.e. where a phase comparator receives at one input the signal directly from the oscillator, at a second input the same signal but delayed, with a delay depending on a sensing capacitance

Abstract

提供了电容至数字转换器、方法和系统。描述了电容至数字代码转换的设备和方法。一种设备包括桥式电路和调制器前端电路。桥式电路包括耦接至参考单元的第一端子和耦接至传感器单元的第二端子。调制器前端电路包括耦接至桥式电路的比较器、耦接至比较器的第一输入的第一调制电容器和耦接至比较器的第二输入的第二调制电容器。调制器前端电路提供数字比特流。数字比特流的占空比代表传感器单元的电容与参考单元的参考电容之间的比率。

Description

电容至数字转换器、方法和系统
相关申请的交叉引用
本专利申请要求于2020年8月31日提交的美国临时专利申请第63/072,329号的权益，该美国临时专利申请的全部内容通过引用并入本文。
技术领域
本公开内容一般地涉及感测系统，并且更具体地涉及可配置成测量电容或将电容转换成代表电容的数字值的电容感测系统。
背景技术
电容感测系统可以感测在电极上生成的反映电容变化的电信号。电容的这样的变化可以指示触摸事件(即，物体接近特定电极)。电容感测元件可以用来代替机械按钮、旋钮和其他类似的机械用户接口控件。电容感测元件的使用使得能够省去复杂的机械开关和按钮，从而在恶劣条件下提供可靠的操作。另外，电容感测元件在现代客户应用中广泛地使用，从而在现有产品中提供了新的用户接口选项。电容感测元件的范围可以从单个按钮到以触摸感测表面的电容感测阵列的形式布置的大量元件。
电容感测元件的阵列通过测量电容感测元件的电容并寻找指示传导物体的触摸或存在的电容增量(变化)来工作。当传导物体(例如，手指、手或其他物体)与电容感测元件接触或非常接近时，电容改变并且传导物体被检测到。电容触摸感测元件的电容变化可以通过电气电路来测量。电气电路将测量的电容感测元件的电容转换成数字值。
存在两种典型的电容类型：1)互电容，其中，电容感测电路耦接至两个电极和驱动/接收配置，以测量电极之间的电容；2)自电容，其中，电容感测电路耦接至电容器的单个电极，其中，第二电极连接至直流(DC)电压电平或寄生耦接至大地。触摸面板具有类型(1)和(2)两种类型的分布式电容的负载，并且一些触摸解决方案通过其各种感测模式独特地或以混合形式感测两种电容。
发明内容
本发明提供了一种电容至数字转换器，包括：
桥式电路，其包括耦接至参考单元的第一端子和耦接至传感器单元的第二端子；以及
调制器前端电路，其包括耦接至所述桥式电路的比较器、耦接至所述比较器的第一输入的第一调制电容器和耦接至所述比较器的第二输入的第二调制电容器，其中，所述调制器前端电路用于提供数字比特流，其中，所述数字比特流的占空比代表所述传感器单元的电容与所述参考单元的参考电容之间的比率。
本发明还提供了一种方法，包括：
在第一相位中，施加电源电压以将传感器单元的传感器电极充电到第一电压电平；
在第二相位中，将所述传感器电极耦接至第一调制电容器以对所述第一调制电容器进行充电，所述第一调制电容器耦接至比较器的第一输入；
在第三相位中，将所述传感器电极耦接至地电位以将所述传感器电极接地；以及
在第四相位中，将所述传感器电极耦接至第二调制电容器以使所述第二调制电容器放电，所述第二调制电容器耦接至所述比较器的第二输入，其中，调制器前端电路包括所述第一调制电容器、所述第二调制电容器和所述比较器，所述调制器前端电路用于提供数字比特流，并且其中，所述数字比特流的占空比代表所述传感器单元的电容与参考单元的参考电容之间的比率。
本发明还提供了一种系统，包括：
参考单元；
传感器单元；以及
电容至数字转换器，其包括：
桥式电路，其包括耦接至参考单元的第一端子和耦接至传感器单元的第二端子；以及
调制器前端电路，其包括耦接至所述桥式电路的比较器、耦接至所述比较器的第一输入的第一调制电容器和耦接至所述比较器的第二输入的第二调制电容器，其中，所述调制器前端电路用于提供数字比特流，其中，所述数字比特流的占空比代表所述传感器单元的电容与所述参考单元的参考电容之间的比率。
附图说明
图1示出了根据实施方式的被配置用于比率度量自电容至代码转换的电容至数字转换器(CDC)。
图2示出了根据实施方式的图1的CDC的各节点处的电压波形。
图3A示出了根据实施方式的被配置用于比率度量自电容至代码转换的包括补偿分支的CDC。
图3B示出了根据另一实施方式的被配置用于比率度量自电容至代码转换的包括补偿分支的CDC。
图3C示出了根据另一实施方式的被配置用于比率度量自电容至代码转换的包括补偿分支的CDC。
图3D示出了根据另一实施方式的被配置用于比率度量自电容至代码转换的包括用于参考单元的反馈开关的CDC。
图4示出了根据实施方式的图3D的CDC的各个节点处的电压波形。
图5示出了根据实施方式的被配置用于比率度量自电容至代码转换的具有互电容参考单元的CDC。
图6A至图6D是根据实施方式的图5的CDC在第一相位、第二相位、第三相位和第四相位中的每个相位中的有效表示。
图6E至图6H是根据实施方式的图1的CDC在第一相位、第二相位、第三相位和第四相位中的每个相位中的有效表示。
图7示出了根据实施方式的被配置用于比率度量自电容至代码转换的具有单端模拟前端(AFE)的CDC。
图8示出了根据实施方式的图7的CDC的各个节点处的电压波形。
图9示出了根据实施方式的具有有源屏蔽驱动器的CDC。
图10示出了根据实施方式的被配置用于比率度量自电容至代码转换的具有单端AFE的CDC。
图11A示出了根据实施方式的被配置用于比率度量自电容至代码转换的具有补偿分支的CDC。
图11B示出了根据实施方式的被配置用于比率度量自电容至代码转换的具有增加的分辨率的CDC。
图12示出了根据实施方式的被配置用于比率度量互电容至代码转换的具有单端AFE的CDC。
图13示出了根据实施方式的图12的CDC的各节点处的电压波形。
图14示出了根据实施方式的被配置用于比率度量互电容至代码转换的具有单端AFE的CDC。
图15是根据一个实施方式的电容至数字代码转换的方法的一个实施方式的流程图。
具体实施方式
感测装置要求必须是鲁棒的和高性能的，同时仍然相对便宜并且消耗相对低的功率。诸如多感测转换器的感测装置可以包括电容感测、电感感测、电阻感测和电压感测装置，并且可以将表现为电流的感测信号转换成数字代码。然而，电源电压、时钟频率、参考电压和电流数模转换器(IDAC)的变化会给高灵敏度应用带来问题。例如，对于高灵敏度和快速扫描应用，来自以上列出的来源的噪声影响可能导致信噪比(SNR)下降。低SNR可能会限制针对各种应用的性能。
本文描述了用于比率度量电容至数字转换的设备和方法的各种实施方式。比率度量测量结果取决于已知值的比率(例如，电容值的比率)，而不是取决于直流(DC)电压源值等。比率度量电容至数字转换可以消除上述和其他问题。比率度量电容至数字转换可以对支持电容、电感、电阻、电压和电流测量的时钟频率、电流源以及电源和参考电压变化不敏感。本公开内容的方面为电容至数字转换提供了快速、简单、高性能和低成本的解决方案。本公开内容的方面可以以各种配置实现，包括利用(伪)差分模拟前端(AFE)或单端AFE。
比率度量电容至数字转换器(CDC)可以包括具有传感器电容的传感器单元和具有参考电容的参考单元。传感器单元可以包括传感器电极，以及参考单元可以包括参考电极。传感器电极和参考电极可以在某些相位中被充电和放电，并且可以交替地对第一调制电容器和第二调制电容器进行充电和放电，以生成具有代表传感器电容与参考电容之间的比率的占空比的比特流，因此允许消除传感器单元与参考单元之间的共模噪声。
图1示出了根据实施方式的被配置用于比率度量自电容至代码转换的电容至数字转换器(CDC)100。CDC 100可以是四相CDC，并且可以包括桥式电路120和调制器前端电路130。CDC 100还可以包括具有传感器电容112(CS)的传感器单元105和具有参考电容122(Cref)的参考单元115。
调制器前端电路130可以是差分模拟前端(AFE)，并且可以包括比较器142、调制电容器141.1和调制电容器141.2。在一个实施方式中，调制电容器141.1和调制电容器141.2具有相同的电容。在其他实施方式中，调制电容器141.1和141.2可以具有不同的电容值。调制电容器也可以称为求和电容器。调制器前端电路130还可以包括电压检测器、与(AND)门148.2和148.4以及时钟信号分频器。
调制电容器141.1可以耦接至比较器142的第一输入，以及调制电容器141.2可以耦接至比较器142的第二输入。比较器142也可以耦接至桥式电路120。桥式电路120可以具有耦接至参考单元115的第一端子和耦接至传感器单元105的第二端子。桥式电路120可以包括开关，当相应的相位被启用时，这些开关可以闭合，以便将传感器单元105和/或参考单元115耦接至调制器前端电路130。切换相位(Ph0、Ph1、Ph2和Ph3)的信号可以由传感器时钟频率Fs进行计时。
调制器前端电路130可以包括数字化电路或耦接至数字化电路，以向处理单元160提供数字比特流(例如，一个或更多个数字值)。数字比特流可以代表传感器单元105的传感器电容CS，其可以小于参考单元115的参考电容Cref。数字比特流的占空比可以代表传感器电容CS与参考单元115的参考电容Cref之间的比率。特别地，占空比由下式给出：
Figure BDA0003233985600000051
其中，0<DC<1。当以下条件成立时，满足等式1：
Figure BDA0003233985600000052
并且
Figure BDA0003233985600000053
调制器前端电路130可以包括定序器146以生成各种相位(例如，Ph0、Ph1、Ph2、Ph3)，这些相位可以通过以Fs的频率(也称为传感器激励频率)被定序以生成比特流，该比特流可以包括低值(0)和高值(1)。示出的相位可以对应于标记的开关。特别地，对于被配置用于比率度量自电容至代码转换的CDC(例如CDC 100)，比特流的占空比可以代表传感器单元105的传感器电容CS与参考单元115的参考电容Cref之间的比率。相位被设计成使得调制电容器141.1和141.2中的每一个可以通过传感器单元和参考单元交替地被充电和放电。参考单元115的参考电容可以由单个电容器设置，或者可以是例如使用电容数模转换器(DAC)的可变电容。
在第一相位Ph0中，电源电压VDDA可以被施加至传感器单元105的传感器电极，以将传感器电极充电到电源电压电平VDDA，并且电源电压VDDA可以被施加至参考单元115的参考电极，以将传感器电极充电到电源电压电平VDDA。
在第二相位Ph1中，传感器单元105的传感器电极可以耦接至调制电容器141.1，以对调制电容器141.1进行充电。在比特流为低(0)的情况下，用于生成第二反馈相位Ph1_fb的第一与门的输出为低，并且因此参考单元没有耦接至桥式电路120。在比特流为高(1)的情况下，用于生成第二反馈相位Ph1_fb的第一与门的输出为高，并且参考单元115的参考电极耦接至调制电容器141.2以对调制电容器141.2进行充电。
在第三相位Ph2中，传感器单元105的传感器电极与调制电容器141.1断开连接，并且耦接至地电位以将传感器电极接地。参考单元115的参考电极与调制电容器141.2断开连接，并且耦接至地电位以将参考电极接地。
在第四相位Ph3中，传感器单元105的传感器电极可以耦接至调制电容器141.2，以使调制电容器141.2放电。在比特流为低(0)的情况下，用于生成第四反馈相位Ph3_fb的第二与门的输出为低，并且因此参考单元没有耦接至桥式电路120。在比特流为高(1)的情况下，用于生成第四反馈相位Ph3_fb的第二与门的输出为高，并且参考单元115的参考电极耦接至调制电容器141.1以使调制电容器141.1放电。换句话说，在第二相位和第四相位中，传感器单元105和参考单元115在对不同电容器(调制电容器141.1和141.2)进行充电与放电之间交替。
在任何给定的时间点处，比较器142的第一输入具有电压Vm1，以及比较器142的第二输入具有电压Vm2，电压Vm1和电压Vm2作为时间的函数而变化。当第二反馈相位Ph1_fb和第四反馈相位Ph3_fb被启用时(例如，当比特流为高时)，Vm2与Vm1之间的差ΔV(ΔV＝Vm2–Vm1)可以随着Cref大于Cs而减小。换句话说，调制电容器141.1比调制电容器141.2放电更多。另一方面，随着差ΔV改变极性，反馈相位Ph1_fb和Ph3_fb可以随着参考单元115变得断开(换句话说，与桥式电路120断开耦接)而被禁用。这可以被认为是并行发生的两个过程。第一过程切换具有电容Cs的传感器单元105，这允许调制电容器141.1的充电和调制电容器141.2的放电，并且在转换时间期间是不间断的。第二过程切换具有电容Cref的参考单元115，这允许调制电容器141.2的充电和调制电容器141.1的放电。如果Vm2与Vm1之间的差ΔV为正，并且Cref大于Cs，则该过程中断。因此，不需要精确的共模直流(DC)电压。在若干Fs时钟周期内，由于对称切换过程，ΔV可以达到电源电压VDDA的一半。第一相位Ph0和第三相位Ph2被设计成激励传感器单元105和参考单元115。
在其他实施方式中，过程可以被反转。在这种情况下，切换传感器单元105的第一过程允许调制电容器141.2的充电和调制电容器141.1的放电，而切换参考单元115的第二过程允许调制电容器141.1的充电和调制电容器141.2的放电。考虑到该反转，比较器142的输出也应当被反转。
值得注意的是，尽管CDC 100被描述为具有四个相位(Ph0、Ph1、Ph2和Ph3)和两个反馈相位(Ph1_fb和Ph3_fb)，但是在其他实施方式中，可以存在更少或更多的相位，并且反馈相位的数量可以小于或等于相位的数量。在一些实施方式中，例如当一些反馈相位需要来自仅一个相位的正反馈而其他反馈相位需要来自相位的组合的正反馈时，可以存在多于相位的数量的反馈相位。
如图1所描绘的，CDC 100示出了传感器激励频率Fs等于调制器前端电路130的时钟频率Fmod的情况。CDC 100可以作为电荷转移和调制器前端电路的组合来操作。调制器前端电路可以是差分Σ-Δ(sigma-delta)调制器或其他类型的调制器。CDC 100和将电容转换成数字值的方法完全独立于电压、电流和时间参数变化。
图2示出了根据实施方式的图1的CDC 100的各个节点处的电压波形。定序器146依次生成第一相位Ph0、第二相位Ph1、第三相位Ph2和第四相位Ph3。第二反馈相位Ph1_fb和第四反馈相位Ph3_fb分别在与第二相位Ph1和第四相位Ph3相同的时间处，但是仅当比特流为高(1)时被启用。当比特流为低时，即使当第一相位Ph1和第四相位Ph3被启用时，第二反馈相位Ph1_fb和第四反馈相位Ph3_fb也不被启用。
在图2中，VC表示传感器单元105的电压。在第一相位期间(Ph0为高，并且Ph1、Ph2和Ph3为低)，传感器单元105可以耦接至电源电压源，并且传感器单元105的传感器电极可以被充电到电源电压VDDA。在第二相位期间(Ph1为高，并且Ph0、Ph2和Ph3为低)，传感器电极可以耦接至调制电容器141.1以对调制电容器141.1进行充电，并且因此传感器电极处的电压降低。在第三相位期间(Ph2为高，并且Ph0、Ph1和Ph3为低)，传感器电极可以耦接至地电位以使传感器电极接地，并且因此传感器电极处的电压降低到地电位。在第四相位期间(Ph3为高，并且Ph0、Ph1和Ph2为低)，传感器电极可以耦接至调制电容器141.2以使调制电容器141.2放电(如果比特流为高，则调制电容器141.2在第二相位期间可以通过参考单元115的参考电极被充电)，并且因此传感器电极处的电压增加。
描述的CDC转换的方法可以独立于电压、电流和时态(时间)参数变化。通过等式1明显的是，比特流的输出占空比仅取决于传感器电容与参考电容之间的关系。
应当注意，诸如CDC 100的CDC可以包括多于一个具有传感器电容的传感器单元。每个传感器单元可以用作传感器。传感器单元也可以组合或耦接在一起并同时使用。电荷转移周期的数量可以限定CDC的分辨率。数字时间可以用于计算电荷转移周期的数量，并且当达到所需的电荷转移周期的数量时，可终止测量过程。因此，CDC输出的结果不取决于时钟频率(Fclk)，而是取决于时钟周期的数量(Nres)。这允许CDC使用具有固定数量的时钟周期的不同类型的定序器，包括扩频时钟定序器、随机时钟定序器、伪随机时钟定序器、固定频率时钟定序器等。针对具有一阶抽取器的CDC的数字比特流的原始计数(raw count)是
RawCount＝Nres·DC，其中，Nres＝Tmea·Fmod (3)
图3A至图3D示出了包括补偿电路的各种CDC配置。图3A至图3C包括可以通过从转换中消除寄生电容来提高电容至数字转换的分辨率的补偿分支。图3D通过包括附加的反馈相位来提高分辨率。
图3A示出了根据实施方式的被配置用于比率度量自电容至代码转换的包括补偿分支340a的CDC 300a。如相似的附图标记所指出的，除了CDC 300a包括补偿分支340a之外，CDC 300a与图1的CDC 100相同或相似。CDC 300a可以是具有四相补偿分支340a的四相CDC。补偿分支340a可以包括具有补偿电容的补偿单元325a，该补偿电容是自电容。补偿电容可以由电容器Ccomp 322提供，其可以是(例如由电容器叠层提供的)可变电容或者可以是固有电容。在一些实施方式中，补偿单元322可以包括桥式电路320a的至少一部分。除了桥式电路320a的一部分可以是补偿分支340a的一部分，桥式电路320a可以类似于图1的桥式电路120。桥式电路320a可以包括耦接至补偿单元325a的第三端子(除了耦接至传感器单元105的第一端子和耦接至参考单元115的第二端子之外)。桥式电路320a的一部分可以通过开关350a耦接至调制器前端电路130或与调制器前端电路130断开耦接，开关350a与定序器146生成的相位(Ph0、Ph1、Ph2和Ph3)同步定相。换句话说，补偿分支340a可以是四相受控补偿分支，这意味着补偿分支340a可以在由定序器146生成的四个相位(Ph0、Ph1、Ph2和Ph3)的每一个相位中具有不同的操作。
除了参照图1描述的相位操作之外，在第一相位(Ph0)中，电源电压VDDA可以被施加至补偿单元325a的补偿电极，以对补偿电容器322进行充电。在第二相位(Ph1)中，补偿电极可以耦接至调制电容器141.2，以对调制电容器141.2进行充电。在第三相位(Ph2)中，补偿电极可以耦接至地电位以将补偿电极接地。在第四相位(Ph3)中，补偿电极可以耦接至调制电容器141.1以使调制电容器141.1放电。
包括补偿分支(例如补偿分支340a)可以通过影响比特流的占空比来增加CDC分辨率。例如，除了传感器电容和参考电容之外，占空比还可以取决于补偿电容。如上所述(在没有补偿分支的情况下)，占空比可以由传感器电容与参考电容的比率来确定。当包括补偿分支340a时，该比率可以基于参考电容、传感器电容和补偿电容。特别地，对于CDC 300a，占空比可以由下式给出：
Figure BDA0003233985600000091
其中，0＜DC＜1并且Cs-Cs_comp+ΔCs≤Cref，并且ΔCs表示由于补偿电容器322是可变电容器而导致的补偿电容的变化。换句话说，当定义了Cref的值时，可以存在最大传感器电容Cs_max＝Cs+ΔCs和最小补偿电容值Cs_comp_min。在一些实施方式中，传感器电容Cs可以被定义为Cref≥1.3(Cs-Cs_comp_min+ΔCs_max)。在一些实施方式中，系数(例如，前一句中的1.3)可以是其他值，例如但不限于1、1.2、1.5、2等。
图3B示出了根据另一实施方式的被配置用于比率度量自电容至代码转换的包括补偿分支340b的CDC 300b。如相似的附图标记所指出的，除了CDC 300b包括补偿分支340b之外，CDC 300b与图1的CDC 100相同或相似。CDC 300b可以是具有两相补偿分支340b的四相CDC。补偿分支340b可以包括可以具有补偿电容的补偿电容器(Ccomp)332，该补偿电容是互电容。补偿电容器332可以是可变电容器或固定电容器。补偿分支340b可以是两相受控补偿分支，这意味着在第一补偿分支相位(例如，Ph0和/或Ph1)中，补偿分支340b可以具有某一操作，以及在第二补偿分支相位(例如，Ph2和/或Ph3)中，补偿分支340b可以具有另一操作。
除了桥式电路320b的一部分可以是补偿分支340b的一部分之外，桥式电路320b可以类似于图1的桥式电路120。桥式电路320b可以包括耦接至补偿电容器332的第三端子。补偿电容器332可以通过与由定序器146生成的相位(Ph0、Ph1、Ph2和Ph3)同步定相的开关耦接至调制器前端电路130或与调制器前端电路130断开耦接。
除了参照图1描述的相位操作之外，在第一相位(Ph0)和第二相位(Ph1)中，补偿电容器332的第一补偿电极可以耦接至地电位。具体地，在第一相位中，补偿电容器332的第二补偿电极可以耦接至电源电压和传感器单元105的传感器电极，使得传感器电极可以被充电到小于电源电压电平VDDA的电压。具体地，在第二相位中，补偿电容器332的第二电极可以耦接至调制电容器141.1以及传感器单元105的传感器电极。
在第三相位(Ph2)和第四相位(Ph3)中，补偿电容器332的第一补偿电极可以耦接至电源电压。具体地，在第三相位中，补偿电容器332的第二补偿电极可以耦接至地电位和传感器单元105的传感器电极，使得传感器电极不完全放电到地电位。具体地，在第四相位中，补偿电容器332的第二补偿电极可以耦接至传感器电极和调制电容器141.2，使得调制电容器141.2可以部分放电到传感器电极和第二补偿电极两者上。
类似于添加图3A的补偿分支340a，添加补偿分支340b可以通过影响比特流的占空比来增加CDC分辨率。例如，除了传感器电容和参考电容之外，占空比还可以取决于补偿电容。如上所述(在没有补偿分支的情况下)，占空比可以由传感器电容与参考电容的比率来确定。当包括补偿分支340a时，该比率可以基于参考电容、传感器电容和补偿电容。特别地，对于CDC 300b，占空比可以由下式给出：
Figure BDA0003233985600000111
其中，0＜DC＜1并且Cs-Cs_comp+ΔCs≤Cref，并且ΔCs表示由于补偿电容器322是可变电容器而导致的补偿电容的潜在变化或改变。
图3C示出了根据另一实施方式的被配置用于比率度量自电容至代码的包括补偿分支340c的CDC 300c。如相似的附图标记所指出的，除了CDC 300c包括补偿分支340c之外，CDC 300c与图1的CDC 100相同或相似。CDC 300c可以是具有两相补偿分支340c的四相CDC。补偿分支340c可以包括可以具有补偿电容的补偿电容器(Ccomp)342，该补偿电容是互电容。补偿电容器342可以是可变电容器或固定电容器。补偿分支340c可以是两相受控补偿分支，这意味着在第一补偿分支相位(例如，Ph0和/或Ph1)中，补偿分支340b可以具有某一操作，以及在第二补偿分支相位(例如，Ph2和/或Ph3)中，补偿分支340b可以具有另一操作。
除了桥式电路320b的一部分可以是补偿分支340b的一部分之外，桥式电路320c可以类似于图1的桥式电路120。桥式电路320b可以包括耦接至补偿电容器332c的第三端子。补偿电容器342可以通过与由定序器146生成的相位(Ph0、Ph1、Ph2和Ph3)同步定相的开关耦接至调制器前端电路130或与调制器前端电路130断开耦接。
取决于输出比特流是高(1)还是低(0)，补偿单元342可以在某些相位中耦接至参考单元115。
当输出比特流为低时，即使当第二相位和/或第三相位被启用时，第二反馈相位(Ph1_fb)和第四反馈相位(Ph3_fb)也可以保持为低(未启用)。因此，除了参照图1描述的相位操作之外，在第一相位(Ph0)和第二相位(Ph1)中，电源电压可以被施加至补偿单元342的第一补偿电极。此外，在第一相位和第二相位中，补偿单元342的第二补偿电极可以耦接至调制电容器141.2，并且可以对调制电容器141.2进行充电。在第三相位(Ph2)和第四相位(Ph3)中，第一补偿电极可以耦接至地电位，并且第二补偿电极可以耦接至调制电容器141.1，以使调制电容器141.1部分放电。
当输出比特流为高时，在第二相位期间，第二补偿电极还可以耦接至参考单元115，并且参考电极和第二补偿电极都可以耦接至调制电容器141.2以对调制电容器141.2进行充电。在第四相位期间，第二补偿电极可以耦接至参考单元115，并且参考电极和第二补偿电极都可以耦接至调制电容器141.1以使调制电容器141.1放电。此外，类似于图3B的CDC300b，输出比特流的占空比可以由等式4给出。
如图3A至图3B所示，增加补偿分支可以提高CDC分辨率。参考电容值Cref可以与参考补偿值Cref_comp一起减小。因此，此处使用的新的Cref值可以低于等式1中的Cref值，但传感器的灵敏度保持不变。这意味着关系ΔCs/Cref增加并且转换器分辨率增加。例如，如果Cs_comp是传感器的互电容，则转换器模式变为混合模式，并且转换结果同时反映自电容和互电容的变化。换句话说，可能存在一种具有自电容和互电容特性的两电极传感器，并且互电容变化可能影响感测结果。
用于提高分辨率的第二种方法使用高于传感器时钟频率Fs的调制频率Fmod。图3D示出了当Fmod比Fs高K＝2、3、4……倍时的转换器原理图。图4示出了K＝4时关键节点中的电压波形。
图3D示出了根据另一实施方式的被配置用于比率度量自电容至代码转换的包括用于参考单元的反馈开关的CDC 300d。如相似的附图标记所指出的，CDC 300d与图1的CDC100相同或相似，但是具有改进的桥式电路320d和改进的调制器前端电路330d。CDC 300d可以是四相CDC。在所描绘的实施方式中，当比特流为高时，参考单元115可以仅耦接至调制器前端电路330d，因为每个对应的反馈相位(Ph0_fb、Ph1_fb、Ph2_fb和Ph3_fb)由一个或更多个反馈信号启用。分频器347.2接收时钟信号，并且像以前一样将信号的频率分成两半，并且第二分频器347.1从分频器347.2接收分频后的频率，并且还将信号四分频，以切换相位Ph0、Ph1、Ph2和Ph3。
相位被设计成使得调制电容器141.1和141.2中的每一个可以通过传感器单元和参考单元交替被充电和放电。参考单元115的参考电容可以由单个电容器设置，或者可以是例如使用电容数模转换器(DAC)的可变电容。相位可以由定序器346生成并且反馈相位可以由定序器345生成。反馈相位可以取决于比特流为高电平以及相应的相位经由与门348.1至348.4被启用。
在第一相位Ph0中，电源电压VDDA可以被施加至传感器单元105的传感器电极，以将传感器电极充电到电源电压电平VDDA，并且电源电压VDDA可以被施加至参考单元115的参考电极，以将传感器电极充电到电源电压电平VDDA。在比特流为高(1)的情况下，用于生成第一反馈相位Ph0_fb的与门348.1的输出为高，并且参考单元可以耦接至电源电压并被充电至电源电压电平。在比特流为低(0)的情况下，用于生成第一反馈相位Ph0_fb的与门348.1的输出为低，并且因此参考单元没有耦接至电源电压，并且没有被充电至电源电压电平。
在第二相位Ph1中，传感器单元105的传感器电极可以耦接至调制电容器141.1，以对调制电容器141.1进行充电。在比特流为高(1)的情况下，用于生成第二反馈相位Ph1_fb的与门348.2的输出为高，并且参考单元115的参考电极可以耦接至调制电容器141.2以对调制电容器141.2进行充电。在比特流为低(0)的情况下，用于生成第二反馈相位Ph1_fb的与门348.2的输出为低，并且因此参考单元可以不耦接至桥式电路320d。
在第三相位Ph2中，传感器单元105的传感器电极可以与调制电容器141.1断开连接，并且耦接至地电位以将传感器电极接地。在比特流为高的情况下，用于生成第三反馈相位Ph2_fb的与门348.3的输出可以为高，并且参考单元115的参考电极可以与调制电容器141.2断开连接，并且耦接至地电位以将参考电极接地。在比特流为低的情况下，与门348.3的输出可以为低，并且参考单元的参考电极可以与调制电容器141.2断开连接，但是不耦接至地电位。
在第四相位Ph3中，传感器单元105的传感器电极可以耦接至调制电容器141.2以使调制电容器141.2放电。在比特流为高(1)的情况下，用于生成第四反馈相位Ph3_fb的与门348.4的输出为高，并且参考单元115的参考电极可以耦接至调制电容器141.1以使调制电容器141.1放电。在比特流为低(0)的情况下，用于生成第四反馈相位Ph3_fb的与门348.4的输出为低，并且因此参考单元可以不耦接至桥式电路320d。
图4示出了根据实施方式的图3D的CDC 300d的各个节点处的电压波形。描绘了参考电容与传感器电容之比为3/2(Cref/Cs＝3/2)以及调制频率(例如，调制器前端电路时钟频率)与传感器激励频率之比为4(Fmod/Fs＝4)的情况。应当注意的是，Fmod/Fs在本文中也表示为K。
输出比特流的占空比计算如下：
Figure BDA0003233985600000131
其中，0＜DC＜1 (6)
等式6指示可以使用低了K倍的参考电容Cref值，这对于芯片集成的参考电容器(或参考单元)可以是有益的。
返回参考等式3，分辨率的增加可以通过将Fmod增加K倍同时保持测量时间Tmea来获得。
所描述的提高分辨率的两种方法可以结合。图3A至图3C示出了包括可以由四相或两相控制的补偿分支的CDC 300a至300c，该四相或两相可以通过数字定序器以补偿频率Fcomp来定序。通常，Fcomp可以小于或大于传感器时钟频率Fs，并且它们的关系可以用因数Kcomp(也可以称为补偿系数)来表征(例如，Fcomp＝Kcomp·Fs)。在一些实施方式中，Fcomp可以与传感器时钟频率Fs相同，在这种情况下，Kcomp＝1。在这样的情况下，调制频率Fmod、传感器时钟频率Fs和补偿频率Fcomp相等。在其他实施方式中，Fcomp可以大于或小于传感器时钟频率Fs。在这种一般情况下，传递函数可以表示为
Figure BDA0003233985600000141
另一方面，图3D示出了CDC 300d，其具有使用不同时钟频率来对具有传感器电容Cs的传感器单元105和具有参考电容Cref的参考单元115进行定序的配置。因此，Fmod≥Fs。CDC 300d可以另外包括补偿分支340a、340b和/或340c中的任何补偿分支。当CDC 300d包括补偿分支340a至340c中的任何补偿分支时，传递函数可以表示为
Figure BDA0003233985600000142
CDC 100和300a至300d各自使用接地的参考单元(例如，参考电容Cref是自电容)。在其他实施方式中，如参照图5所述，参考单元可以被配置成以互参考电容操作。
图5示出了根据实施方式的被配置用于比率度量自电容至代码转换的具有互电容参考单元515的CDC 500。CDC 500可以是四相CDC，并且可以包括桥式电路520和调制器前端电路(图5中未明确示出)。调制器前端电路可以与图1和图3A至图3D的调制器前端电路相同或相似。调制电路可以包括四相定序器和两个或更多个反馈回路。四相定序器可以生成第一相位、第二相位、第三相位和第四相位以及第一调制相位(Ph0_mod)和第三调制相位(Ph2_mod)，以将传感器单元505和/或参考单元515耦接至桥式电路520、电源电压VDDA或地电位之一。
传感器单元505可以包括传感器电极并具有是自电容的传感器电容Cs 512。参考单元515可以包括具有第一参考电极和第二参考电极的参考电容器522。参考电容器Cref可以具有第一参考电极和第二参考电极以及是互电容的参考电容522。第一参考电极可以通过由第二反馈相位(Ph1_fb)或第四反馈相位(Ph3_fb)启用的开关耦接至桥式电路520。
相位被设计成使得调制电容器141.1和141.2中的每一个可以通过传感器单元和参考单元交替被充电和放电。在第一相位Ph0中，传感器单元505的传感器电极可以耦接至电源电压VDDA。换句话说，可以施加电源电压以对传感器电极进行充电。在第一相位期间，第二参考电极可以以调制频率(通过Ph0_mod开关)耦接至电源电压以及与电源电压断开耦接。例如，相位(Ph0、Ph1、Ph2和Ph3)可以以Fs的频率被调制，而第一调制相位Ph0_mod可以在第一相位Ph0期间以调制频率被调制。该调制频率比Fs大K倍。
在第二相位Ph1中，传感器单元505的传感器电极可以耦接至调制电容器141.1，以对调制电容器141.1进行充电。在比特流为低(0)的情况下，参考单元515不耦接至桥式电路520，然而，在比特流为高(1)的情况下，参考单元515的第二电极可以(通过Ph1_fb开关)耦接至调制电容器141.2，以对调制电容器141.2进行充电。
在第三相位Ph2中，传感器单元505的传感器电极可以耦接至地电位以将传感器电极接地。参考单元515的第二参考电极可以与调制电容器141.2断开耦接。在第三相位期间，参考单元515的第一电极可以以调制的频率(通过Ph2_mod开关)耦接至地频率以及与地频率断开耦接。
在第四相位Ph3中，传感器单元515的传感器电极可以耦接至调制电容器141.2以使调制电容器141.2放电。在比特流为低的情况下，参考单元515不耦接至桥式电路520，然而，在比特流为高(1)的情况下，参考单元515的第二电极可以(通过Ph3_fb开关)耦接至调制141.1以使调制电容器141.1放电。
调制器前端电路输出的比特流的占空比可以表示为
Figure BDA0003233985600000151
其中，0＜DC＜1 (7)
针对参考电容实现互参考电容可以提供减少与参考单元相关联的寄生电容的益处。这样的寄生电容可能会影响感测。电容感测的高灵敏度应用可以受益于较低的互参考电容值。较低的互参考电容值可以通过用电容T桥代替参考电容器来实现。例如，可以用电容T桥代替Cref，该电容T桥可以包括第一电容器、第二电容器和第三电容器(分别是C1、C2和C3)。电容T桥的等效电容(表示互参考电容)可以表示为
Figure BDA0003233985600000161
图6A至图6D是根据实施方式的CDC 500在第一相位、第二相位、第三相位和第四相位中的每一个相位中的有效表示。图6A至图6D示出了调制电容器141.1和141.2、电容器Cs以及电容器Cmref，电容器Cs表示具有自电容的有效传感器电容器单元505，电容器Cmref表示具有互电容的有效参考单元515。第一相位、第二相位、第三相位和第四相位由调制器前端电路的定序器生成(例如，启用)。当给定相位被启用时，对应于该相位的一个或更多个开关可以闭合，并且当相位改变时(例如，不同相位被启用并且给定相位被禁用)，一个或更多个开关可以断开，并且另一组一个或更多个开关可以闭合。(由电容器Cmref表示的)参考单元是否耦接至CDC 500中可以取决于比特流是高(1)还是低(0)。另一方面，(由电容器Cs表示的)传感器单元是否耦接至CDC 500中不取决于比特流是高还是低。
在第一相位Ph0中，CDC 500可以被配置成向传感器单元的传感器电极施加电源电压VDDA，以将传感器电极充电到第一电压电平。当比特流为高时，CDC 500还可以被配置成向参考单元的第一参考电极施加电源电压，以将第一参考电极充电到第一电压电平。
在第二相位Ph1中，CDC 500可以被配置成将传感器电极耦接至第一调制电容器Cmod1，以对第一调制电容器Cmod1进行充电。当比特流为高时，CDC 500还可以被配置成将第二参考电极耦接至第二调制电容器Cmod2，以对第二调制电容器Cmod2进行充电。
在第三相位Ph2中，CDC 500可以被配置成将传感器电极耦接至地电位以将传感器电极接地。当比特流为高时，CDC 500还可以被配置成将第一参考电极耦接至地电位，以将第一参考电极接地。
在第四相位Ph3中，CDC 500可以被配置成将传感器电极耦接至第二调制电容器Cmod2，以使第二调制电容器Cmod2放电。当比特流为高时，CDC 500还可以被配置成将第二参考电极耦接至第一调制电容器Cmod1，以使第一调制电容器Cmod1放电。
当比特流为低时，在第二相位和第四相位中，传感器单元可以交替地对第一调制电容器Cmod1进行充电以及使第二调制电容器Cmod2放电(如果第二调制电容器Cmod2被充电)，而参考单元不耦接至桥式电路，并且因此不耦接至第一调制电容器或第二调制电容器。仅当比特流为高时，参考单元才可以耦接至桥式电路。特别地，在第二相位和第四相位中，参考单元可以交替地对第二调制电容器Cmod2进行充电以及使第一调制电容器Cmod1放电。
以类似于以上关于图3A至图3D的CDC 300a至300d所述的方式，CDC 500还可以包括补偿分支340a、340b和/或340c。在这种情况下，传递函数可以表示为DC＝(Cs-Kcomp·Cs_comp)/(2K·CRef)。
图6E至图6H是根据实施方式的CDC 100在第一相位、第二相位、第三相位和第四相位中的每一个相位中的有效表示。图6E至图6H示出了调制电容器141.1和141.2、电容器Cs以及电容器Csref，电容器Cs表示具有自电容的有效传感器电容器单元105，电容器Csref表示具有自电容的有效参考单元115。第一相位、第二相位、第三相位和第四相位由调制器前端电路的定序器生成(例如，启用)。当给定相位被启用时，对应于该相位的一个或更多个开关可以闭合，并且当相位改变时(例如，不同相位被启用，并且给定相位被禁用)，一个或更多个开关可以断开，并且另一组一个或更多个开关可以闭合。(由电容器Csref表示的)参考单元是否耦接至CDC 100中可以取决于比特流是高(1)还是低(0)。另一方面，(由电容器Cs表示的)传感器单元是否耦接至CDC 100中不取决于比特流是高还是低。
在第一相位Ph0中，CDC 100可以被配置成向传感器单元的传感器电极施加电源电压VDDA，以将传感器电极充电到第一电压电平。当比特流为高时，CDC 100还可以被配置成向参考单元的参考电极施加电源电压，以将参考电极充电到第一电压电平。
在第二相位Ph1中，CDC 100可以被配置成将传感器电极耦接至第一调制电容器Cmod1，以对第一调制电容器Cmod1进行充电。当比特流为高时，CDC 100还可以被配置成将参考电极耦接至第二调制电容器Cmod2，以使第二调制电容器Cmod2充电。
在第三相位Ph2中，CDC 100还可以被配置成将传感器电极耦接至地电位以将传感器电极接地。当比特流为高时，CDC 100还可以被配置成将参考电极耦接至地电位以将参考电极接地。
在第四相位Ph3中，CDC 100可以被配置成将传感器电极耦接至第二调制电容器Cmod2，以使第二调制电容器Cmod2放电。当比特流为高时，CDC 100还可以被配置成将参考电极耦接至第一调制电容器Cmod1，以使第一调制电容器Cmod1放电。
当比特流为低时，在第二相位和第四相位中，传感器单元可以交替地对第一调制电容器Cmod1进行充电以及使第二调制电容器Cmod2放电(如果第二调制电容器Cmod2被充电)，而参考单元不耦接至桥式电路，并且因此不耦接至第一调制电容器或第二调制电容器。仅当比特流为高时，参考单元才可以耦接至桥式电路。特别地，在第二相位和第四相位中，参考单元可以交替地对第二调制电容器Cmod2进行充电以及使第一调制电容器Cmod1放电。
图7示出了根据实施方式的被配置用于比率度量自电容至代码转换的具有单端AFE的CDC 700。特别地，图7示出了比率度量自电容至代码Σ-Δ转换器的AFE。电容感测技术可以提供一些要求不太严格并且可以用较低的功耗成本来实现的应用。在这样的情况下，可以使用用于调制器前端电路的单端架构。一般地，本文描述的比率度量CDC本质上是比率度量，不需要特定的硬件，这意味着差分比率度量架构可以具有用于构建单端CDC(例如CDC 700)的所有所需元素。特别地，诸如CDC 700的CDC可以被实现用于比率度量应用，而不需要特定的硬件。例如，可以使用具有单端架构的调制器前端电路。
虽然测量方法是比率度量，但是单端调制器前端电路可以不同于用于常规电容感测架构的差分调制器前端电路，因为单端调制器前端电路不需要包括参考电压源，并且用于初始化的方法可以不需要模拟缓冲器。
CDC 700可以包括调制器前端电路730。调制器前端电路730可以包括耦接至比较器742的第一输入的调制电容器741(也称为求和电容器)。比较器742的第二输入可以耦接至地电位。调制器前端电路730可以包括数字化电路或耦接至数字化电路，以向处理单元160提供数字比特流(例如，一个或更多个数字值)。
信号可以用于控制相位，并且可以由传感器时钟频率(例如Fs频率)进行计时。具有电容(例如，传感器单元705的传感器电容712、参考单元715的参考电容722、调制电容741等)的每个有效电容器可以形成可以生成源电流(本文称为Isen)的电荷转移电路。
第一相位和第二相位(分别由Ph0和Ph1开关启用)可以由非交叠信号启用/禁用，该非交叠信号可以由传感器时钟频率(Fs)进行计时。此外，第一调制信号和第二调制信号(分别由Ph0_mod和Ph1_mod开关启用)可以是由比特流进行调制的非交叠信号。调制信号可以由比特流信号进行调制。换句话说，仅当比特流为高时，它们才可以交替被启用和禁用。调制信号可以以调制频率Fmod被调制。调制频率可以大于传感器时钟频率。例如，调制频率可以比调制频率大Kref倍：
Fmod＝Kref·Fs，其中，Kref＝1，2，... (9)
参考电容Cref、调制电容Cmod、调制开关Ph0_mod和Ph1_mod可以形成生成吸收电流Ibal的电荷转移电路。类似地，传感器电容Cs、调制电容Cmod以及开关Ph0和Ph1可以形成生成感测电流Isen的电荷转移电路。吸收电流和感测电流可以分别表示为：
Ibal＝Fs·VDDA·Cs (10)
Isen＝Fmod·VDDA·DC (11)
作为∑-Δ调制器的∑-Δ调制的结果，吸收电流可以被设计为等于感测电流：
Ibal＝Isen (12)
并且作为结果，调制器前端电路730的分支上的平均电流Iavg消失(例如，为零)。出于类似的原因，比较器742的第一输入处的调制电压Vmod在零值附近波动。这些条件可以在当满足以下两个条件时被满足：
Cmod＜100Cs (13)
Cs＜Kref·Cref (14)
对于CDC 700的配置，电容至代码传递函数(例如，比特流信号的占空比)可以表示为：
Figure BDA0003233985600000191
特别地，等式(15)指示电容至代码转换(例如，电容至数字代码转换(CDC))不取决于电源电压VDDA也不取决于时钟频率。因此，转换是比率度量的，并且测量的参考源是参考电容Cref。值得注意的是，由于没有参考源电压(例如，参考源电压为零)，CDC 700可以提供简单的初始化方案以及利用有源屏蔽的简单防水电容扫描的特征，如将参照图9进一步描述的。
图8示出了根据实施方式的图7的CDC 700的各个节点处的电压波形。调制频率Fmod描绘在顶部。如关于图7所述，第一开关Ph0和第二开关Ph1可以用非交叠信号来控制。调制开关Ph0_mod和Ph1_mod可以用非交叠信号来控制，仅在比特流信号为高电平时以调制频率对所述非交叠信号进行调制。当第二开关Ph1被启用时，感测电流可以达到峰值，而当第二调制开关Ph1_mod被启用时，吸收电流可以达到峰值，这在比特流为高时在所描述的示例中发生三次，并且因此吸收电流可以达到峰值三次。感测电流和吸收电流具有相反的极性，并且每个吸收电流峰值的幅度可以比感测电流的幅度小三分之一，这导致平均电流消失。因此，在平衡过程中，Vmod的波动可以保持在小于几十毫伏的值，这意味着传感器激励信号(例如，VCs)具有在电源电压VDDA与地电位之间波动的矩形波形。
图9示出了根据实施方式的具有有源屏蔽驱动器902的CDC 900。除了CDC 900包括有源屏蔽驱动器902并且除了传感器单元905包括互电容912并且受两个寄生电容CPS影响之外，CDC 900与CDC 700相同。CDC 900是能够利用有源屏蔽进行防水电容扫描的CDC。
上述电流平衡(例如Isen＝Ibal)的示意图保持调制电压Vmod在零附近波动。如上所述，在平衡过程期间，Vmod的波动可以保持在小于几十毫伏的值，这意味着传感器激励信号(例如VCs)具有在电源电压VDDA与地电位之间波动的矩形波形，如图8所示。
为了给CDC 900创造防水性，有源屏蔽驱动器902可以生成具有重复传感器激励信号的屏蔽波形的有源屏蔽信号。可以通过在通用输入/输出(GPIO)驱动器引脚上的上拉和下拉开关来设计有源屏蔽信号。换句话说，包括传感器电容912的传感器单元905可以(但是经由有源屏蔽驱动器902)耦接至与图7中相同的电源电压。
图10示出了根据实施方式的被配置用于比率度量自电容至代码转换的具有单端AFE的CDC 1000。除了通过切换电源电压和地电位所耦接的端子来反转感测电流Isen和吸收电流Ibal两者的极性之外，CDC 1000与CDC 700相同。CDC 1000的占空比由等式(9)至(15)描述和给出。
一般地，初始化示意图在初始化时段期间具有连接至调制电容器1041的缓冲电压源。CDC 1000不需要缓冲电压源，并且此外，初始化方案可以被设计成只有单个下拉开关(S_init)。CDC 1000的初始化可以降低CDC1000的整体功耗。特别地，用于对调制电容器1041进行充电的电流近似为零，并且不需要模拟缓冲器。
CDC 1000可以包括电压比较器1042，以允许0V与0.1V之间的最小输入电压。这样的最小输入是针对轨到轨输入比较器的典型要求，例如针对共模包括正和负电源电压以及中间电源电压的那些。当比较器仅支持VDDA轨电压时，也可以使用CDC 1000。在这样的情况下，Vmod平衡电压可能会在VDDA附近而不是零附近波动。感测电容切换可以产生吸收电流Isen，而参考电容切换产生源电流。如关于图11A至图11B所述，可以存在两种用于提高CDC1000的扫描分辨率的方法。
图11A示出了根据实施方式的被配置用于比率度量自电容至代码转换的具有补偿分支1132的CDC 1100a。CDC的分辨率可以以各种方式提高。首先，可以增加调制器时钟频率与传感器时钟频率的比率，同时降低参考电容Cref。在这种情况下，可以使用与CDC 1000相同的架构。第二，并且如上所述，可以添加具有补偿电容1132(Cscomp)的补偿分支。添加补偿分支需要添加开关电容器作为补偿分支的一部分，如CDC 1100a所示。值得注意的是，CDC1100a所示的补偿分支是自电容补偿分支。
补偿开关Ph0comp和Ph1comp可以由具有补偿分支时钟频率Fcomp的时钟源进行切换。在一些实施方式中，开关Ph0comp和Ph1comp可以与Ph0和Ph1同步切换。在上述实施方式中，当Ph0comp和Ph1comp的切换与Ph0和Ph1的切换同步时，它们通常以传感器时钟频率Fs进行切换，然后Fcomp可以等于Fs。在其他实施方式中，当Ph0comp和Ph1comp通过单独的时钟信号进行切换时，可以定义补偿因数Kcomp来表征补偿分支补偿频率与传感器时钟频率之比，并且电容至代码传递函数(占空比)可以表示为
Figure BDA0003233985600000211
其中，
Figure BDA0003233985600000212
图11B示出了根据实施方式的被配置用于比率度量自电容至代码转换的具有增加的分辨率的CDC 1100b。除了补偿分支是具有互电容1120(Ccomp)的互补偿分支之外，CDC1100b与图11A的CDC 1100a相同或相似。在这两种情况下，电流Icomp可以经由Ph0comp和Ph1comp的切换转移到补偿分支。
图12示出了根据实施方式的被配置用于比率度量互电容至代码转换的具有单端AFE的CDC 1200。除了包括互电容1212(CM)而不是自电容的传感器单元之外，CDC 1200与图10的CDC 1000相同或相似。互电容也可能受到寄生电容CPS的影响。如同CDC 1000的情况，开关Ph0、Ph1以及至少一个反馈开关Ph1_fb的切换产生平衡感测电流Isen的吸收电流Ibal并且在比较器1242的第一输入处产生零平均电流。
CDC 1200的架构可以通过消除Cps对Isen的影响同时将VCs保持在等于零的电压电平附近来使用互电容测量，从而消除寄生电容Cps对CDC1200性能的影响。CDC 1200的电容至代码传递函数可以表示为
如果Cm＜Kref·Cref，则
Figure BDA0003233985600000221
图13示出了根据实施方式的图12的CDC 1200的各个节点处的电压波形。调制频率Fmod描绘在顶部。类似于图7的CDC 700和图8中描述的相应波形，第一开关Ph0和第二开关Ph1可以用非交叠的信号来控制。调制开关Ph0_mod和Ph1_mod可以用非交叠信号来控制，仅在比特流信号为高电平时以调制频率对所述非交叠信号进行调制。当第二开关Ph1被启用时，感测电流可以达到峰值，而当第二调制开关Ph1_mod被启用时，吸收电流可以达到峰值，这在比特流为高时在所描述的示例中发生三次，并且因此吸收电流可以达到峰值三次。感测电流和吸收电流具有相反的极性，并且每个吸收电流峰值的幅度可以比感测电流的幅度小三分之一，这导致平均电流消失。因此，在平衡过程期间，Vmod的波动可以保持在小于几十毫伏的值，这意味着传感器激励信号(例如，VCs)具有在电源电压VDDA与地电位之间波动的矩形波形。
图14示出了根据实施方式的被配置用于比率度量互电容至代码转换的具有单端AFE的CDC 1400。除了通过切换电源电压和地电位所耦接的端子来反转感测电流Isen和吸收电流Ibal两者的极性之外，CDC 1400与CDC 1200相同。
为了增加CDC 1200和CDC1400的分辨率，可以添加补偿分支，例如图11A和图11B的补偿分支。这样的补偿分支可以生成与感测电流Isen相反的DC电流，并且可以通过类似于Ph0_mod和Ph1_mod的一个或更多个调制开关的切换来进行控制。在这种情况下，调制平衡电压Vmod可以在电源电压VDDA附近。
图15是根据一个实施方式的电容至数字代码转换的方法1500的一个实施方式的流程图。在一些实施方式中，可以使用处理逻辑来执行方法1500。处理逻辑可以包括硬件、软件或其任意组合。在一个实施方式中，图1、图3、图5、图7、图9至图12或图14的处理装置160可以执行方法1500。在其他实施方式中，图1、图3、图5、图6、图9至图12或图14的CDC可以执行方法1500。可替选地，可以使用其他部件来执行方法1500的一些或所有操作。
在框1502处，处理逻辑可以在第一相位中施加电源电压，以将传感器单元的传感器电极充电到第一电压电平。在框1504处，处理逻辑可以在第二相位中将传感器电极耦接至第一调制电容器，以对第一调制电容器进行充电。第一调制电容器可以耦接至比较器的第一输入。在框1506处，处理逻辑可以在第三相位中将传感器电极耦接至地电位以将传感器电极接地。在框1508处，处理逻辑可以在第四相位中将传感器电极耦接至第二调制电容器，以使第二调制电容器放电。第二调制电容器可以耦接至比较器的第二输入。调制器前端电路包括第一调制电容器、第二调制电容器和比较器，并且提供数字比特流。数字比特流的占空比代表传感器单元的电容与参考单元的参考电容之间的比率。在一些实施方式中，参考单元包括参考电极，并且参考电容是自电容。在其他实施方式中，参考单元包括参考电极和第二参考电极，并且参考电容是互电容。
在另外的实施方式中，处理逻辑可以在第一相位中施加电源电压，以将参考单元的参考电极充电到第一电压电平。该处理可以在第二相位中将参考电极耦接至第二调制电容器，以对第二调制电容器进行充电。处理逻辑可以在第三相位中将参考电极耦接至地电位以将参考电极接地。处理逻辑可以在第四相位中将参考电极耦接至第一调制电容器，以使第一调制电容器放电。
在另外的实施方式中，处理逻辑可以在第一相位中将电源电压施加至具有补偿电容的补偿单元的补偿电极。处理逻辑可以在第二相位中将补偿电极耦接至第二调制电容器，以对第二调制电容器进行充电。处理逻辑可以在第三相位中将补偿电极耦接至地电位，以将补偿电极接地。处理逻辑可以在第四相位中将补偿电极耦接至第一调制电容器，以使第一调制电容器放电。数字比特流的占空比是参考单元的电容与传感器单元的电容与补偿单元的电容之差之间的比率。
本文描述的实施方式可以在电容感测系统的互电容感测阵列的各种设计中使用，或者在自电容感测阵列中使用。在一个实施方式中，电容感测系统检测阵列中被激活的多个感测元件，并且可以分析相邻感测元件上的信号模式以从实际信号中分离噪声。如受益于本公开内容的本领域普通技术人员将理解的，本文描述的实施方式不依赖于特定的电容感测解决方案，并且也可以与包括光学感测解决方案的其他感测解决方案一起使用。
在以上描述中，阐述了许多细节。然而，对于受益于本公开内容的本领域普通技术人员而言明显的是，可以在没有这些具体细节的情况下实践本公开内容的实施方式。在一些情况下，为了避免模糊描述，以框图的形式而不是详细地示出公知的结构和装置。
具体实施方式的某些部分按照对计算机存储器内的数据比特进行操作的算法和符号表示而呈现。这些算法描述和表示是数据处理领域的技术人员用于将技术人员的工作实质最有效地传达给本领域的其他技术人员的手段。此处，算法通常被认为是导致期望结果的步骤的自身一致的序列。这些步骤是对物理量进行物理操作所需的步骤。通常，尽管不是必须的，但是这些量采用能够被存储、传输、组合、比较和以其他方式处理的电信号或磁信号的形式。已经证明有时主要出于通用目的将这些信号称为位、值、元素、符号、字符、项、数字等是方便的。
然而，应当牢记，所有这些术语以及类似术语均应与适当的物理量相关联，并且仅仅是应用于这些量的方便标签。除非特别声明，否则如根据以上讨论而明显的是，可以理解，在整个描述中，利用术语例如“应用”、“耦接”“通信”等的讨论指的是计算系统或类似电子计算装置的动作和处理，其操纵计算系统的寄存器和存储器内表示为物理(例如，电子)量的数据并将所述数据转换为在计算系统存储器或寄存器或其他这样的信息存储、传输或显示装置内类似地表示为物理量的其他数据。
本文所使用的词语“示例”或“示例性”用于意指用作示例、实例或说明。在本文中被描述为“示例”或“示例性”的任何方面或设计不必然被解释为比其他方面或设计优选或有利。相反，词语“示例”或“示例性”的使用旨在以具体的方式来呈现概念。如本申请中使用的，术语“或”意指包含性的“或”而非排他性的“或”。也就是说，除非另有指定或根据上下文是清楚的，“X包括A或B”意在表示任何自然的包含性排列。也就是说，如果X包括A、X包括B或者X包括A和B二者，则在任何前述情况下都满足“X包括A或B”。另外，本申请中以及所附权利要求中使用的冠词“一”和“一个”一般应被解释为是指“一个或更多个”，除非另有指明或上下文明确针对单数形式。此外，除非如此描述，否则全文中术语“实施方式”或“一个实施方式”或“实现方式”或“一个实现方式”的使用并不旨在表示相同的实施方式或实现方式。
本文描述的实施方式还可以涉及用于执行本文的操作的设备。可以针对所需目的而专门构造该设备，或者该设备可以包括由计算机中存储的计算机程序选择性地激活或重新配置的通用计算机。这样的计算机程序可以存储在非暂态计算机可读存储介质中，例如但不限于包括以下的任何类型的盘：软盘、光盘、CD-ROM、磁光盘、只读存储器(ROM)、随机存取存储器(RAM)、EPROM、EEPROM、磁卡或光卡、闪速存储器或者适合于存储电子指令的任何类型的介质。术语“计算机可读存储介质”应当被视为包括存储一个或更多个指令集的单个介质或多个介质(例如，集中式或分布式数据库和/或相关联的高速缓存和服务器)。术语“计算机可读介质”还应该被视为包括能够存储、编码或承载由机器执行并且使机器执行本实施方式的方法中的任何一种或更多种方法的指令集的任何介质。因此，术语“计算机可读存储介质”应被认为包括但不限于固态存储器、光学介质、磁性介质、能够存储由机器执行的指令集并使机器执行本实施方式的任何一种或更多种方法的任何介质。
本文呈现的算法和显示并不固有地与任何特定计算机或其他设备相关。各种通用系统可以与根据本文的教导的程序一起使用，或者可以证明构建更加专有的设备以执行所需的方法步骤是便利的。根据下面的描述，各种这些系统的所需结构将明显。另外，并未参考任何特定的编程语言对本实施方式进行描述。应当理解，各种编程语言可以用于实现如本文所描述的实施方式的教示。
以上描述阐述了许多具体细节，例如具体系统、部件、方法等的示例，以便提供对本公开内容的若干实施方式的良好理解。然而，对于本领域技术人员将明显的是，可以在没有这些具体细节的情况下实践本发明的至少一些实施方式。在其他实例中，为了避免不必要地模糊本发明，没有详细描述公知的部件或方法，或者以简单的框图格式来呈现公知的部件或方法。因此，以上阐述的具体细节仅是示例性的。特定的实现方式可以不同于这些示例性细节，并且仍然被认为在本发明的范围内。
应当理解的是，以上描述旨在是说明性的而非限制性的。在阅读并理解以上描述之后，许多其他实施方式对本领域技术人员将是明显的。因此，应当参考所附权利要求以及这样的权利要求所赋予的等同内容的全部范围来确定本发明的范围。

Claims (20)

1.一种电容至数字转换器，包括：
桥式电路，其包括耦接至参考单元的第一端子和耦接至传感器单元的第二端子；以及
调制器前端电路，其包括耦接至所述桥式电路的比较器、耦接至所述比较器的第一输入的第一调制电容器和耦接至所述比较器的第二输入的第二调制电容器，其中，所述调制器前端电路用于提供数字比特流，其中，所述数字比特流的占空比代表所述传感器单元的电容与所述参考单元的参考电容之间的比率。
2.根据权利要求1所述的电容至数字转换器，其中，所述传感器单元包括传感器电极，其中，所述调制器前端电路还包括用于生成第一相位、第二相位、第三相位和第四相位的定序器，其中，所述电容至数字转换器被配置成：
在所述第一相位中，施加电源电压以将所述传感器电极充电至第一电压电平；
在所述第二相位中，将所述传感器电极耦接至所述第一调制电容器以对所述第一调制电容器进行充电；
在所述第三相位中，将所述传感器电极耦接至地电位以将所述传感器电极接地；以及
在所述第四相位中，将所述传感器电极耦接至所述第二调制电容器以使所述第二调制电容器放电。
3.根据权利要求2所述的电容至数字转换器，其中，所述参考单元包括参考电极，其中，所述电容至数字转换器还用于：
在所述第一相位中，施加所述电源电压以将所述参考电极充电到所述第一电压电平；
在所述第二相位中，将所述参考电极耦接至所述第二调制电容器以对所述第二调制电容器进行充电；
在所述第三相位中，将所述参考电极耦接至所述地电位以将所述参考电极接地；以及
在所述第四相位中，将所述参考电极耦接至所述第一调制电容器以使所述第一调制电容器放电。
4.根据权利要求2所述的电容至数字转换器，其中，所述参考单元包括参考电极，其中，所述参考电容是自电容。
5.根据权利要求2所述的电容至数字转换器，其中，所述参考单元包括第一电极和第二电极，其中，所述参考电容是互电容。
6.根据权利要求2所述的电容至数字转换器，其中，所述桥式电路还包括耦接至具有补偿电容的补偿单元的第三端子，其中，所述比率基于所述参考电容、所述传感器单元的电容和所述补偿电容。
7.根据权利要求6所述的电容至数字转换器，其中，所述补偿单元包括补偿电极，并且其中，所述电容至数字转换器还用于：
在所述第一相位中，施加所述电源电压以将所述补偿电极充电到所述第一电压电平；
在所述第二相位中，将所述补偿电极耦接至所述第二调制电容器以对所述第二调制电容器进行充电；
在所述第三相位中，将所述补偿电极耦接至所述地电位以将所述补偿电极接地；以及
在所述第四相位中，将所述补偿电极耦接至所述第一调制电容器以使所述第一调制电容器放电。
8.根据权利要求6所述的电容至数字转换器，其中，所述数字比特流的占空比是所述参考电容的电容和所述传感器单元的电容与所述补偿单元的电容之差之间的比率。
9.根据权利要求1所述的电容至数字转换器，其中，所述传感器单元包括传感器电极，并且所述传感器单元的电容是自电容。
10.一种方法，包括：
在第一相位中，施加电源电压以将传感器单元的传感器电极充电到第一电压电平；
在第二相位中，将所述传感器电极耦接至第一调制电容器以对所述第一调制电容器进行充电，所述第一调制电容器耦接至比较器的第一输入；
在第三相位中，将所述传感器电极耦接至地电位以将所述传感器电极接地；以及
在第四相位中，将所述传感器电极耦接至第二调制电容器以使所述第二调制电容器放电，所述第二调制电容器耦接至所述比较器的第二输入，其中，调制器前端电路包括所述第一调制电容器、所述第二调制电容器和所述比较器，所述调制器前端电路用于提供数字比特流，并且其中，所述数字比特流的占空比代表所述传感器单元的电容与参考单元的参考电容之间的比率。
11.根据权利要求10所述的方法，还包括：
在所述第一相位中，施加所述电源电压以将所述参考单元的参考电极充电到所述第一电压电平；
在所述第二相位中，将所述参考电极耦接至所述第二调制电容器以对所述第二调制电容器进行充电；
在所述第三相位中，将所述参考电极耦接至所述地电位以将所述参考电极接地；以及
在所述第四相位中，将所述参考电极耦接至所述第一调制电容器以使所述第一调制电容器放电。
12.根据权利要求11所述的方法，其中，所述参考单元包括所述参考电极，其中，所述参考电容是自电容。
13.根据权利要求11所述的方法，其中，所述参考单元还包括所述参考电极和第二参考电极，其中，所述参考电容是互电容。
14.根据权利要求11所述的方法，还包括：
在所述第一相位中，向具有补偿电容的补偿单元的补偿电极施加所述电源电压；
在所述第二相位中，将所述补偿电极耦接至所述第二调制电容器以对所述第二调制电容器进行充电；
在所述第三相位中，将所述补偿电极耦接至所述地电位以将所述补偿电极接地；以及
在所述第四相位中，将所述补偿电极耦接至所述第一调制电容器以使所述第一调制电容器放电。
15.根据权利要求14所述的方法，其中，所述数字比特流的占空比是所述参考单元的电容和所述传感器单元的电容与所述补偿单元的电容之差之间的比率。
16.一种系统，包括：
参考单元；
传感器单元；以及
电容至数字转换器，其包括：
桥式电路，其包括耦接至参考单元的第一端子和耦接至传感器单元的第二端子；以及
调制器前端电路，其包括耦接至所述桥式电路的比较器、耦接至所述比较器的第一输入的第一调制电容器和耦接至所述比较器的第二输入的第二调制电容器，其中，所述调制器前端电路用于提供数字比特流，其中，所述数字比特流的占空比代表所述传感器单元的电容与所述参考单元的参考电容之间的比率。
17.根据权利要求16所述的系统，其中，所述参考单元包括参考电极，其中，所述参考电容是自电容。
18.根据权利要求16所述的系统，其中，所述参考单元包括第一电极和第二电极，其中，所述参考电容是互电容。
19.根据权利要求16所述的系统，还包括具有补偿电容的补偿单元，其中，所述比率基于所述参考电容、所述传感器单元的电容和所述补偿电容。
20.根据权利要求16所述的系统，其中，所述传感器单元包括传感器电极，并且所述传感器单元的电容是自电容。
CN202110996423.3A 2020-08-31 2021-08-27 电容至数字转换器、方法和系统 Pending CN114124069A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063072329P 2020-08-31 2020-08-31
US63/072,329 2020-08-31
US17/396,191 US11442578B2 (en) 2020-08-31 2021-08-06 Ratio-metric multi-sensing convertor
US17/396,191 2021-08-06

Publications (1)

Publication Number Publication Date
CN114124069A true CN114124069A (zh) 2022-03-01

Family

ID=80221592

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110996423.3A Pending CN114124069A (zh) 2020-08-31 2021-08-27 电容至数字转换器、方法和系统

Country Status (4)

Country Link
US (2) US11442578B2 (zh)
JP (1) JP2022041981A (zh)
CN (1) CN114124069A (zh)
DE (1) DE102021122018A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7243504B2 (ja) * 2019-07-18 2023-03-22 株式会社三洋物産 遊技機
JP2022069613A (ja) * 2019-07-18 2022-05-11 株式会社三洋物産 遊技機
JP2021016456A (ja) * 2019-07-18 2021-02-15 株式会社三洋物産 遊技機
JP2022069616A (ja) * 2019-07-18 2022-05-11 株式会社三洋物産 遊技機
JP2022069618A (ja) * 2019-07-18 2022-05-11 株式会社三洋物産 遊技機
JP2022069615A (ja) * 2019-07-18 2022-05-11 株式会社三洋物産 遊技機
JP2022069620A (ja) * 2019-07-18 2022-05-11 株式会社三洋物産 遊技機
JP2021016459A (ja) * 2019-07-18 2021-02-15 株式会社三洋物産 遊技機
JP2021016458A (ja) * 2019-07-18 2021-02-15 株式会社三洋物産 遊技機
US11543908B1 (en) * 2021-08-06 2023-01-03 Cypress Semiconductor Corporation System, method, and apparatus for passive shielding of a capacitive sensing button

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0396787B1 (de) * 1989-05-08 1994-01-12 Siemens Aktiengesellschaft Integrierbarer Sigma-Delta-Modulator in Switched-Capacitor-Technik
US6970126B1 (en) * 2004-06-25 2005-11-29 Analog Devices, Inc. Variable capacitance switched capacitor input system and method
EP1861723B1 (en) * 2005-03-09 2017-04-19 Analog Devices, Inc. One terminal capacitor interface circuit
US7301350B2 (en) * 2005-06-03 2007-11-27 Synaptics Incorporated Methods and systems for detecting a capacitance using sigma-delta measurement techniques
CA2664862C (en) * 2006-09-28 2012-10-23 Medtronic, Inc. Capacitive interface circuit for low power sensor system
US8547114B2 (en) * 2006-11-14 2013-10-01 Cypress Semiconductor Corporation Capacitance to code converter with sigma-delta modulator
JP2008157920A (ja) * 2006-11-29 2008-07-10 Aisin Seiki Co Ltd 静電容量検出装置
US8436263B2 (en) * 2007-06-29 2013-05-07 Cypress Semiconductor Corporation Noise resistant capacitive sensor
US8089289B1 (en) * 2007-07-03 2012-01-03 Cypress Semiconductor Corporation Capacitive field sensor with sigma-delta modulator
US7683638B2 (en) * 2008-02-20 2010-03-23 Himax Technologies Limited Capacitive fingerprint sensor and the panel thereof
US8410969B2 (en) * 2009-01-12 2013-04-02 Zentrun Mikroelektronic Dresden AG Wide range charge balancing capacitive-to-digital converter
US8866500B2 (en) * 2009-03-26 2014-10-21 Cypress Semiconductor Corporation Multi-functional capacitance sensing circuit with a current conveyor
JP2011191183A (ja) * 2010-03-15 2011-09-29 Alps Electric Co Ltd 容量検出装置
TWI433022B (zh) * 2011-02-01 2014-04-01 Orise Technology Co Ltd 低功率差動偵測電容式觸控的解調變方法及系統
JP5754550B2 (ja) * 2012-04-19 2015-07-29 トヨタ自動車株式会社 Δς変調器及びδς型ａ／ｄ変換器
US9128573B2 (en) * 2012-09-14 2015-09-08 STMicroelectronics S.r.l.; High signal to noise ratio capacitive sensing analog front-end
US10558302B2 (en) * 2014-05-23 2020-02-11 Apple Inc. Coded integration of a self-capacitance array
CN105528108B (zh) * 2014-10-21 2018-11-23 财团法人工业技术研究院 触控感应方法、触控显示装置及可携式电子装置
TWI597644B (zh) * 2015-09-23 2017-09-01 瑞鼎科技股份有限公司 自電容觸控操作方法及自電容觸控感測裝置
US9819360B1 (en) * 2016-04-29 2017-11-14 Cypress Semiconductor Corporation Ratio-metric self-capacitance-to-code convertor
US10162467B2 (en) * 2017-03-08 2018-12-25 Cypress Semiconductor Corporation Ratiometric mutual-capacitance-to-code converter

Also Published As

Publication number Publication date
US20230071912A1 (en) 2023-03-09
US11669207B2 (en) 2023-06-06
US11442578B2 (en) 2022-09-13
DE102021122018A1 (de) 2022-03-03
JP2022041981A (ja) 2022-03-11
US20220066592A1 (en) 2022-03-03

Similar Documents

Publication Publication Date Title
US11442578B2 (en) Ratio-metric multi-sensing convertor
US11552635B2 (en) High performance inductive sensing all digital phase locked loop
US8358142B2 (en) Methods and circuits for measuring mutual and self capacitance
CN110418970B (zh) 比率式互电容-码转换器
US20110068810A1 (en) Sensing method and driving circuit of capacitive touch screen
CN109375803B (zh) 一种触摸屏及移动终端
CN104158545A (zh) 一种基于压控振荡器量化的逐次逼近寄存器型模数转换器
US10547321B2 (en) Method and apparatus for enabling wide input common-mode range in SAR ADCS with no additional active circuitry
US10476521B2 (en) Ratio-metric self-capacitance-to-code convertor
CN110690901A (zh) 高速低功耗sar adc电容失配自校准方法和电路
US20220196437A1 (en) Inductive sensing methods, devices and systems
CN115996056A (zh) 纳米功率架构增强
CN115706581A (zh) 用于电容性感测按钮的无源屏蔽的系统、方法和装置
Babayan-Mashhadi et al. A low-power, signal-specific SAR ADC for neural sensing applications
CN211787048U (zh) 积分器、触摸电容检测电路以及智能设备
JP3177636B2 (ja) パルス変調演算回路
EP3273231A1 (en) Arrangement for measuring capacitance
US10224949B1 (en) Shared cycle LSB generation for an array of successive approximation analog-to-digital converters
US11467693B1 (en) Impedance sensing methods
CN217063704U (zh) 一种小型化低功耗c-r混合sar-adc电路
CN102023766B (zh) 电容式触控板的检测电路及方法
Koppa et al. An ultra-low power charge redistribution successive approximation register A/D converter for biomedical applications
CN113556127A (zh) 数字斜率式模拟数字转换器装置与信号转换方法
CN116840570A (zh) 伪差分电容检测电路及检测方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination