CN114124040B - 一种自适应阈值的低功耗张弛振荡电路 - Google Patents

一种自适应阈值的低功耗张弛振荡电路 Download PDF

Info

Publication number
CN114124040B
CN114124040B CN202111344851.4A CN202111344851A CN114124040B CN 114124040 B CN114124040 B CN 114124040B CN 202111344851 A CN202111344851 A CN 202111344851A CN 114124040 B CN114124040 B CN 114124040B
Authority
CN
China
Prior art keywords
circuit
voltage
self
threshold
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111344851.4A
Other languages
English (en)
Other versions
CN114124040A (zh
Inventor
皮庆广
邹志革
邹雪城
童乔凌
吕骏夫
李君瑞
陈添之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huazhong University of Science and Technology
Original Assignee
Huazhong University of Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huazhong University of Science and Technology filed Critical Huazhong University of Science and Technology
Priority to CN202111344851.4A priority Critical patent/CN114124040B/zh
Publication of CN114124040A publication Critical patent/CN114124040A/zh
Application granted granted Critical
Publication of CN114124040B publication Critical patent/CN114124040B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01Details
    • H03K3/012Modifications of generator to improve response time or to decrease power consumption
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01Details
    • H03K3/011Modifications of generator to compensate for variations in physical values, e.g. voltage, temperature
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K3/00Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03Astable circuits
    • H03K3/0315Ring oscillators

Landscapes

  • Manipulation Of Pulses (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一种自适应阈值的低功耗张弛振荡电路,包括自适应阈值产生电路、充放电延时电路、电压比较电路、环形振荡电路及整形电路;自适应阈值产生电路的输入端接电源电压和电路使能信号,输出端输出高、低阈值电压;充放电延时电路的输入端接自适应阈值产生电路的两路输出端和环形振荡电路输出的反相时钟信号;充放电延时电路的输出端与电压比较电路输入端相连,产生积分比较电压;电压比较电路的阈值电压输入端接自适应阈值产生电路的两路输出端和环形振荡器的两路正反相时钟输出端;环形振荡电路的输入端接电压比较电路的输出端;环形振荡电路的时钟输出端与电压比较电路和整形电路的输入端相连,反相时钟输出端与充放电延时电路和电压比较电路相连。

Description

一种自适应阈值的低功耗张弛振荡电路
技术领域
本发明涉及集成电路技术领域,具体涉及一种自适应阈值的低功耗张弛振荡电路。
背景技术
时钟产生电路是集成电路系统中必不可少的组成部分,被用在延时、开关和计数等方面,在对时钟信号要求不是很高的应用下,主要采用片内振荡电路。张弛振荡电路器是一种通过给电容充放电,并与特定阈值比较的一种振荡结构,由于其频率稳定、起振可靠而获得广泛应用。但由于传统张弛振荡器需要用到精准的偏置电流、基准电压和比较器电路,使得其电路结构复杂,功耗也很大,在大于1MHz的时钟频率下,且缺点也愈发明显,原因在于对于高频时钟,张弛振荡器需要高带宽的比较器,因而导致功耗急剧增大。
图1所示为传统张弛振荡器电路,包括充放电延时结构,一个RS锁存器和两个比较器(用于高、低阈值限比较),为保证频率不随电源电压、温度等因素改变,充放电延时结构中的充电电流(Icharge)和放电电流(Idischarge)常使用无温漂电流源,其上、下比较阈值Vref_H、Vref_L也会使用基准电压,这需要使用额外基准、偏置电路,增加了电路的复杂性和功耗,而且由于使用两个比较器COMP1、COMP2,功耗大大增加。
发明内容
本发明提出了一种自适应阈值的低功耗张弛振荡电路;发明目的是为了克服现有的张弛振荡电路结构复杂(需要使用额外基准、偏置电路),功耗随频率大大增加(高带宽比较器)的问题,提供了改良该问题的技术方案及电路。
本发明通过以下技术方案实现:
一种自适应阈值的低功耗张弛振荡电路,所述的电路包括:自适应阈值产生电路、充放电延时电路、电压比较电路、环形振荡电路及整形电路;
所述自适应阈值产生电路的输入端分别接电源电压和电路使能信号;电源电压和电路使能信号经过自适应阈值产生电路后,自适应阈值产生电路的输出端输出高、低阈值电压,与所述充放电延时电路和电压比较电路的输入端相连,用于自适应产生合适阈值电压输出;
所述充放电延时电路的偏置电压输入端分别接:自适应阈值产生电路的两路输出端,和环形振荡电路输出的反相时钟信号;充放电延时电路的输出端与电压比较电路输入端相连,用于产生积分比较电压;
所述电压比较电路的阈值电压输入端分别接:自适应阈值产生电路的两路输出端,和环形振荡器的两路正反相时钟输出端;电压比较电路的输出端输出预振荡信号接环形振荡电路的输入端;
所述环形振荡电路的输入端接电压比较电路的输出端;环形振荡电路的输出端分别输出时钟输出端和反相时钟输出端,所述的时钟输出端与电压比较电路和整形电路的输入端相连,所述的反相时钟输出端与充放电延时电路和电压比较电路相连;
所述整形电路的输入端接环形振荡电路的时钟信号输出端。
优选地,所述的自适应阈值产生电路包括:第一偏置NMOS管、第一偏置PMOS管、第一偏置电阻和第二偏置电阻;所述第一偏置NMOS管和第一偏置PMOS管分别采用二极管连接:第一偏置NMOS管的栅、漏极短接,源极接地;第一偏置PMOS管的栅、漏极短接,源极接电源电位;所述的第一偏置电阻和第二偏置电阻串联,串联后电阻的正极接第一偏置PMOS管的栅、漏极,输出张弛比较器的自适应上阈值,串联后电阻的负极接第一偏置NMOS管的栅、漏极,输出张弛比较器的自适应下阈值。
优选地,所述的第一偏置电阻和第二偏置电阻分别采用正温度系数的nwell电阻和负温度系数的poly电阻。
优选地,所述自适应阈值产生电路的两个输出端输出信号,既作为电压比较电路上、下阈值电压,又作为充放电延时电路的偏置电压;这两个输出信号可随电源电位改变而自适应调节,使输出时钟振荡频率在电源电压变化时保持恒定。
优选地,所述的充放电延时电路包括:充、放电电流和控制开关,控制开关设置有充电开关和放电开关;所述的充电开关打开时,输出电容正相积分比较电压;所述的放电开关打开时,输出电容反相积分比较电压。
优选地,所述电压比较电路由四个NMOS管和四个PMOS管组成,包括:两个积分电压输入管,两个上、下阈值输入管和四个控制开关;利用电压转电流比较输出原理,积分比较电压转换为对应电流与上、下阈值电压转换的电流比较,通过上、下拉电流大小判定输出逻辑。
优选地,在所述电压比较电路中,当输入端的积分比较电压充电到大于自适应上阈值时,所述电压比较电路输出低电平信号;当输入端的积分比较电压放电到小于自适应下阈值时,所述电压比较电路输出电源电压。
优选地,所述充放电延时电路输出的积分比较电压在工作时,会在自适应阈值产生电路的上、下阈值间来回积分变化。
优选地,所述整形电路输出端输出信号频率稳定,受电源电压和环境温度影响小。
有益效果
本发明提出的一种自适应阈值的低功耗张弛振荡电路,与传统的现有技术相比较,其具有以下有益效果:
(1)本技术方案采用自适应阈值产生电路生成自适应上、下阈值电压,该电压既能作为电压比较电路的阈值限电压,又能作为充放电延时电路的偏置电压,改良了传统张弛振荡电路需要精确偏置、基准电压带来的功耗增加、结构复杂的问题。
(2)本技术方案采用八管简易电压比较电路,取代了传统张弛振荡电路中的两个比较器,电路产生1.43MHz稳定方波信号,有效降低了电路的功耗和面积。
(3)本技术方案在自适应阈值产生电路中采用正温度系数nwell电阻和负温度系数ploy电阻串联作温度补偿,产生带补偿的比较阈值和充、放电电流,可以降低温度对输出时钟频率的影响。
(4)本技术方案整体结构简单,功耗低,对电源、温度(VT)干扰有较好的抵抗能力。
附图说明
图1是传统张弛振荡电路的电路原理图。
图2是本发明中整体电路的具体电路原理图。
图3是本发明中实施例1的电路原理图。
图4是本发明中实施例2的电路原理图。
图5是本发明中实施例1的关键节点的仿真波形图。
附图标记说明:100:传统张弛振荡电路;200、300、400:自适应阈值的低功耗张弛振荡电路;500:自适应阈值的低功耗张弛振荡电路关键节点仿真波形图;201、301、401、501:电源电压VDD;202、302、402、502:输出时钟信号OUT;203、303、403、503:自适应下阈值VL;204、304、404、504:自适应上阈值VH;205、305、405、505:电容积分电压Vc;206、306、406、506:预振荡信号Vpre;207、307、407、507:反相时钟信号clkn;208、308、408、508:正向时钟信号clk;209、309、409:自适应阈值产生电路;210、310、410:充放电延时电路;211、311、411:电压比较电路;212、312、412:环形振荡电路;213、313、413:整形电路;414:使能信号EN。
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。
实施例:
如图2所示,为本发明提出的电平转换电路200的结构示意图,包括自适应阈值产生电路209、充放电延时电路210、电压比较电路211、环形振荡电路212以及整形电路213。
所述自适应阈值产生电路的输入端分别接电源电压和电路使能信号;电源电压和电路使能信号经过自适应阈值产生电路后,自适应阈值产生电路的输出端输出高、低阈值电压,与所述充放电延时电路和电压比较电路的输入端相连,用于自适应产生合适阈值电压输出;
所述充放电延时电路的偏置电压输入端分别接:自适应阈值产生电路的两路输出端,和环形振荡电路输出的反相时钟信号;充放电延时电路的输出端与电压比较电路输入端相连,用于产生积分比较电压;
所述电压比较电路的阈值电压输入端分别接:自适应阈值产生电路的两路输出端,和环形振荡器的两路正反相时钟输出端;电压比较电路的输出端输出预振荡信号接环形振荡电路的输入端;
所述环形振荡电路的输入端接电压比较电路的输出端;环形振荡电路的输出端分别输出时钟输出端和反相时钟输出端,所述的时钟输出端与电压比较电路和整形电路的输入端相连,所述的反相时钟输出端与充放电延时电路和电压比较电路相连;
所述整形电路的输入端接环形振荡电路的时钟信号输出端。
具体的,自适应阈值产生电路209产生的上、下阈值电压204、203,该值可随电源电压201的改变而自适应变化,信号204、203连接到充放电延时电路210作为偏置电压,以及电压比较电路211作为比较阈值,充放电延时电路210通过输入的反相时钟信号207决定进行充电或放电,从而改变电容积分电压206,该信号输入电压比较电路211中,电压比较电路211通过将输入信号205与上、下阈值电压204、203比较,得到预振荡信号206,信号206作为环形振荡电路212的输入,使环形振荡电路212输入正、反相时钟208、207,信号207输入充放电延时电路210改变电容的充、放电状态,周期性循环使环形振荡电路212输出具有一定频率的正相时钟208,信号208作为整形电路213的输入端输入,整形电路213最终输出经过整形、放大的带一定驱动能力的时钟信号202。
如图3所示,为一种自适应阈值的低功耗张弛振荡电路的电路原理图,应注意,图3所示的电路图为电平转换电路200的实施例1,是各种实施例中的一者,图4所示的电路图为电平转换电路200的实施例2,是电平转换电路200的另一实施例。
在图3所示的实施例中电路200的自适应阈值产生电路209包括:第一PMOS管P1,第一、第二电阻R1、R2,第一NMOS管N1。P1的源极接VDD,栅极和漏极短接,并将P1的栅、漏极接R1的正极,从此处输出上阈值电压信号304,R1的负极与R2正极相连,N2管源极接地,栅极和漏极短接,并将N1的栅、漏极接R2的负极,从此处输出下阈值电压信号303。
更进一步描述,对于图3示出的自适应阈值产生电路309,P1、N1、R1、R2组成自偏置电路,二级管连接的P1栅、漏极和N1栅、漏极可作为电流镜镜像自偏置电流Ib1,可以推出:
=/>
=
还可得到自适应的上阈值304 VH和下阈值303 VL电压分别为:
其中R1、R2分别采用正温度系数的nwell电阻和负温度系数的poly电阻,作自适应阈值的温度补偿。
在图3所示的实施例中电路200的充放电延时电路210包括:第二、第三PMOS管P2、P3,第二、第三NMOS管N2、N3,第一电容C1。P2源极接电源VDD,栅极接上阈值304,漏极接P3源极,P3栅极与N3栅极短接,接环形振荡电路312输出的反相时钟307,P3漏极与N3漏极短接,并连接C1的上极板,作为电容积分电压305输出,N3源极与N2漏极相连,N2源极接信号地,栅极接下阈值303。
更进一步描述,对于图3示出的充放电延时电路310,P2接上阈值304,N2接下阈值303,P2、N2分别与P1、N1尺寸比为N:1,镜像自适应阈值产生电路309的偏置电流Ib1得充、放电电流Ib2为:
当反相时钟信号307为低电平时,以电流Ib2向C1充电;当反相时钟信号307为高电平时,以电流Ib2向C1放电。由充放电确定积分电压305的大小,在电压比较电路311的限制下,积分电压305在充电过程由下阈值303积分到上阈值304,充电延时T1的表达式如下:
放电过程由上阈值304反相积分到下阈值303,放电延时T2的表达式如下:
由此可确定最终输出时钟信号302的频率F为:
由F表达式可知,时钟信号302的频率F理论上与电源电压VDD无关,通过选取可温度补偿的R1和R2,可得到与温度弱相关的时钟信号302。
在图3所示的实施例中电路200的电压比较电路211包括:第四、第五、第六、第七PMOS管P4、P5、P6、P7,第四、第五、第六、第七NMOS管N4、N5、N6、N7。P4源极接电源VDD,栅极与N4栅极短接,接充放电延时电路310的电容积分电压305,P4漏极与P5源极相连,P5栅极与N5栅极短接,接环形振荡电路312输出的反相时钟clkn,P5漏极与N5漏极短接,作为预振荡信号306输出,N5源极与N4漏极相连,N4源极接信号地,P6源极接电源VDD,栅极接上阈值304,漏极接P7源极,P7栅极与N7栅极短接,接环形振荡电路312输出的正相时钟308,P7漏极与N7漏极短接,作为预振荡信号306输出,N7源极与N6漏极相连,N6源极接信号地,栅极接下阈值303。
更进一步描述,对于图3示出的电压比较电路311,当输入端反相时钟307为低电平,正相时钟308为高电平时,P5导通,N5截止,P7截止,N7导通,输入端输入电容积分电压305充电增加,但由于P4栅极电压305低于上阈值电压304,导致P4、P5支路上拉电流大于N7、N6下拉电流,环形振荡电路312虽有翻转趋势,但预振荡信号306仍被上拉,时钟信号保持,直到积分电压305充电到大于上阈值电压304,预振荡信号306被下拉翻转,环形振荡电路312各信号反相;当反相时钟307为高电平,正相时钟308为低电平时,P5截止,N5导通,P7导通,N7截止,输入端输入电容积分电压305放电减小,但由于N4栅极电压305高于下阈值电压303,导致N4、N5支路下拉电流大于P7、P6上拉电流,预振荡信号306被下拉,时钟信号保持,直到积分电压305放电到小于下阈值电压303,预振荡信号306被上拉翻转,环形振荡电路312各信号反相。
应注意,八管结构通过输入积分电压305转换为上、下拉电流与自适应阈值确定的上、下拉电流进行比较,才能得到正确电压比较判断,当时钟上1MHz时,存在的比较延时会导致比较阈值超出设定值,而使用高带宽的比较器则会导通功耗急剧增加,这里非对称结构抵消延时影响,设计的积分电压输入管P4、N4管尺寸分别为上、下阈值输入管P6、N6管的1/2,P6、N6分别与充、放电偏置P2、N2管的尺寸相同,自适应阈值对应的上、下拉电流Ib3为:
由于积分电压输入管P4、N4管尺寸仅为P6、N6管的1/2,使得电容积分电压305在未达到阈值时提前翻转,从而抵消掉了比较器延时,改良了高频时,传统张弛振荡电路需要高带宽比较器带来的功耗急剧增加的问题。
在图3所示的实施例中自适应阈值的低功耗张弛振荡电路200的环形振荡电路212包括:第一、第二反相器I1、I2,第七PMOS管P7,第七NMOS管N7。I1的输入端接电压比较电路307的输出端的预振荡信号306,输出端接反相器I2的输入端,并从此处输出反相时钟信号307,I2输出端接由P7、N7所构成反相器的输入端,并从此处输出正相时钟信号308,P7漏极与N7漏极相连,并与I1输入端相接。需要注意的是,电压比较电路311与环形振荡电路312有P7、N7两个管子器件重复,这是因为环形振荡电路312加入P7、N7组成的反相器构成首尾相连的环形振荡器,在308信号翻转时有自振荡趋势,但同时P7、N7也是电压比较电路311的一部分,能够在308为低电平时对信号306产生恒定上拉电流Ib3,在308为高电平时对信号306产生恒定下拉电流Ib3,从而使电压比较电路311只用八管实现两个比较器的同等功能。
在图3所示的实施例中电路200的整形电路213包括:第三、第四反相器I3、I4。I3的输入端接环形振荡电路312输出正相时钟信号308,输出端接I4输入端,I4输出端作为最终时钟信号302输出。需要注意的是,反相器I3驱动能力X2,反相器I4驱动能力X4,该结构对输入信号308有整形和放大效果,使得输出信号302具有一定驱动能力。
需要注意的是,工作时电路300的总消耗电流Is仅为:
电路300的总功耗Ps仅为:
这与需要精确偏置、基准和比较器的传统张弛振荡电路相比,功耗和面积均得到大幅减小。
图4为电路200的实施例2,电路200亦可由图4所示的实施例来实作。图4示出的电路400实质上类似于电路300,其主要差异在于加入使能信号414,第八、第九PMOS使能管P8、P9,第八、第九NMOS使能管N8、N9和第五反相器I5,该结构优势在于,给出了本发明在待机状态下的工作情况,待机下,P9、N9截止,P8、N8导通,总待机功耗为0,电路400的其他工作原理与电路300相同。
图5是本发明实施例提供的一种自适应阈值的低功耗张弛振荡电路关键节点的仿真波形图,根据信号503、504、505、508可知,时钟翻转发生在积分电压505达到或低于自适应阈值产生电路209产生的上、下阈值电压信号504、503时,非对称八管电压比较器结构能够很好的抵消掉比较延时的影响,最终输出502为1.43MHz的方波信号。
综上所述,本发明的自适应阈值的低功耗张弛振荡电路仅需使用简单自适应阈值产生电路和八管简易电压比较电路,生成1.43MHz的高频时钟信号。同时,本发明具有整体结构简单、功耗低、抗VT干扰强等优点,有效降低了电路的功耗和面积。
本领域的技术人员容易理解,以上所述仅为本发明的较佳实施例而已,并不用以限制本发明,凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等,均应包含在本发明的保护范围之内。

Claims (8)

1.一种自适应阈值的低功耗张弛振荡电路,其特征在于:所述的电路包括:自适应阈值产生电路、充放电延时电路、电压比较电路、环形振荡电路及整形电路;
所述自适应阈值产生电路的输入端分别接电源电压和电路使能信号;电源电压和电路使能信号经过自适应阈值产生电路后,自适应阈值产生电路的输出端输出高、低阈值电压,与所述充放电延时电路和电压比较电路的输入端相连,用于自适应产生合适阈值电压输出;
所述充放电延时电路的偏置电压输入端分别接:自适应阈值产生电路的两路输出端,和环形振荡电路输出的反相时钟信号;充放电延时电路的输出端与电压比较电路输入端相连,用于产生积分比较电压;
所述电压比较电路的阈值电压输入端分别接:自适应阈值产生电路的两路输出端,和环形振荡器的两路正反相时钟输出端;电压比较电路的输出端输出预振荡信号接环形振荡电路的输入端;
所述环形振荡电路的输入端接电压比较电路的输出端;环形振荡电路的输出端分别输出时钟输出端和反相时钟输出端,所述的时钟输出端与电压比较电路和整形电路的输入端相连,所述的反相时钟输出端与充放电延时电路和电压比较电路相连;
所述整形电路的输入端接环形振荡电路的时钟信号输出端。
2.根据权利要求1所述的一种自适应阈值的低功耗张弛振荡电路,其特征在于:所述的自适应阈值产生电路包括:第一偏置NMOS管、第一偏置PMOS管、第一偏置电阻和第二偏置电阻;所述第一偏置NMOS管和第一偏置PMOS管分别采用二极管连接:第一偏置NMOS管的栅、漏极短接,源极接地;第一偏置PMOS管的栅、漏极短接,源极接电源电位;所述的第一偏置电阻和第二偏置电阻串联,串联后电阻的正极接第一偏置PMOS管的栅、漏极,输出张弛比较器的自适应上阈值,串联后电阻的负极接第一偏置NMOS管的栅、漏极,输出张弛比较器的自适应下阈值。
3.根据权利要求2所述的一种自适应阈值的低功耗张弛振荡电路,其特征在于:所述的第一偏置电阻和第二偏置电阻分别采用正温度系数的nwell电阻和负温度系数的poly电阻。
4.根据权利要求1或2所述的一种自适应阈值的低功耗张弛振荡电路,其特征在于:所述自适应阈值产生电路的两个输出端输出信号,既作为电压比较电路上、下阈值电压,又作为充放电延时电路的偏置电压;这两个输出信号可随电源电位改变而自适应调节,使输出时钟振荡频率在电源电压变化时保持恒定。
5.根据权利要求1所述的一种自适应阈值的低功耗张弛振荡电路,其特征在于:所述的充放电延时电路包括:充、放电电流和控制开关,控制开关设置有充电开关和放电开关;所述的充电开关打开时,输出电容正相积分比较电压;所述的放电开关打开时,输出电容反相积分比较电压。
6.根据权利要求1所述的一种自适应阈值的低功耗张弛振荡电路,其特征在于:所述电压比较电路由四个NMOS管和四个PMOS管组成,包括:两个积分电压输入管,两个上、下阈值输入管和四个控制开关;利用电压转电流比较输出原理,积分比较电压转换为对应电流与上、下阈值电压转换的电流比较,通过上、下拉电流大小判定输出逻辑。
7.根据权利要求6所述的一种自适应阈值的低功耗张弛振荡电路,其特征在于:在所述电压比较电路中,当输入端的积分比较电压充电到大于自适应上阈值时,所述电压比较电路输出低电平信号;当输入端的积分比较电压放电到小于自适应下阈值时,所述电压比较电路输出电源电压。
8.根据权利要求1所述的一种自适应阈值的低功耗张弛振荡电路,其特征在于:所述充放电延时电路输出的积分比较电压在工作时,会在自适应阈值产生电路的上、下阈值间来回积分变化。
CN202111344851.4A 2021-11-15 2021-11-15 一种自适应阈值的低功耗张弛振荡电路 Active CN114124040B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111344851.4A CN114124040B (zh) 2021-11-15 2021-11-15 一种自适应阈值的低功耗张弛振荡电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111344851.4A CN114124040B (zh) 2021-11-15 2021-11-15 一种自适应阈值的低功耗张弛振荡电路

Publications (2)

Publication Number Publication Date
CN114124040A CN114124040A (zh) 2022-03-01
CN114124040B true CN114124040B (zh) 2024-05-31

Family

ID=80395384

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111344851.4A Active CN114124040B (zh) 2021-11-15 2021-11-15 一种自适应阈值的低功耗张弛振荡电路

Country Status (1)

Country Link
CN (1) CN114124040B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10469059B1 (en) * 2017-12-22 2019-11-05 The Boeing Company Stabilizing the startup behavior of ring oscillators
CN116346035B (zh) * 2023-03-23 2024-02-09 北京伽略电子股份有限公司 一种环形rc振荡电路
CN116317951B (zh) * 2023-04-17 2023-08-01 江苏润石科技有限公司 Rc张弛振荡器电路

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106209027A (zh) * 2016-07-20 2016-12-07 珠海全志科技股份有限公司 张弛振荡器及单片集成芯片

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10153752B2 (en) * 2016-01-06 2018-12-11 Disruptive Technologies Research As Relaxation oscillator circuit for low frequency and low power dissipation
CN106160703B (zh) * 2016-07-20 2019-05-24 珠海全志科技股份有限公司 比较器及张弛振荡器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106209027A (zh) * 2016-07-20 2016-12-07 珠海全志科技股份有限公司 张弛振荡器及单片集成芯片
WO2018014538A1 (zh) * 2016-07-20 2018-01-25 珠海全志科技股份有限公司 张弛振荡器及单片集成芯片

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
一种CMOS张弛振荡器的设计与分析;冯勇;刘诗斌;高艳丽;;计算机测量与控制;20080925(第09期);全文 *

Also Published As

Publication number Publication date
CN114124040A (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
CN114124040B (zh) 一种自适应阈值的低功耗张弛振荡电路
US7239191B2 (en) Level shifting circuit
EP2965425B1 (en) Voltage level shifter with a low-latency voltage boost circuit
US20080238514A1 (en) Level-converted and clock-gated latch and sequential logic circuit having the same
CN106961259A (zh) D触发器
CN110380722B (zh) 集成电路及操作集成电路的方法
US8497726B2 (en) Level shifter
Romli et al. Design of a low power dissipation and low input voltage range level shifter in CEDEC 0.18-µm CMOS process
JP2003309463A (ja) レベルシフト回路
US20040085092A1 (en) Level shifter
KR100724559B1 (ko) 레벨 쉬프터
Kannaujiya et al. Noninverting schmitt trigger circuit with improved hysteresis behavior
US10877543B2 (en) Level shifter, integrated circuit, and method
US7808331B2 (en) Current-controlled oscillator
US10560084B2 (en) Level shift circuit
US10979033B2 (en) Current-controlled oscillator
TW202008725A (zh) 鎖存器電路
US20230110352A1 (en) Clock gating circuit and method of operating the same
WO2001056084A1 (en) Low power dissipation mos jam latch
CN113726330A (zh) 一种电平转换电路及芯片
US11855636B2 (en) Oscillator and clock generation circuit
CN212992301U (zh) 一种低功耗高精度rc振荡器电路
US20240192720A1 (en) Phase shifted clock generator
CN118353379A (zh) 低功耗小面积rc振荡器电路
CN111988019A (zh) 一种低功耗高精度rc振荡器电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant