CN114116009A - 一种用于超标量处理器的寄存器重命名方法及系统 - Google Patents

Abstract

本发明公开了一种超标量处理器的寄存器重命名的方法，该方法包括：将输入的多条流水线指令对应的逻辑目的寄存器进行拆分生成至少两个检查组；分别对检查组进行相关性检查确定最终的物理源寄存器；根据最终的物理源寄存器确定超标量处理器的寄存器重命名的关键路径。由此能够优化寄存器重命名相关性检查处理电路的关键路径，降低关键路径时延，提高超标量处理器的频率。

Description

一种用于超标量处理器的寄存器重命名方法及系统

技术领域

本发明涉及超标量处理器设计技术领域，尤其涉及一种超标量处理器的寄存器重命名的方法及系统。

背景技术

寄存器重命名技术广泛应用于超标量处理器的后端流水当中，用于提高后续指令并行执行的个数。不过，寄存器重命名涉及多条指令之间的相关性检查及处理电路，往往需要一定时间才能完成，对整个处理器的周期时间影响较大。

目前寄存器重命名技术基本都是采用一个周期完成，包括相关性检查和处理、重命名表更新等操作。但是，这种方案往往会随着并行指令个数的增加，相关性检查处理电路的关键路径的增加，大大降低了整个处理器的频率。

此外，还有通过流水线方式来实现寄存器重命名，即采用两个周期完成重命名过程。该方案虽然一定程度减低了重命名对周期时间的影响，但是由于增加了一周期，加深了整个处理器的流水，最终处理器性能提升不会很明显。另一方面，由于采用两周期完成重命名过程，大大增加了重命名指令的相关性检查电路的复杂度，关键路径也会增大。因为当前周期的指令不仅需要对当前周期所有指令进行相关性检查，还需要对上个周期的指令进行相关性检查。

可见，不管是采用一个周期还是两个周期实现的寄存器重命名的方法都对处理器的周期时间造成了影响，不利于提升处理器的工作性能。

发明内容

本发明所要解决的技术问题在于，提供一种超标量处理器的寄存器重命名的方法，能够针对寄存器重命名相关性检查及处理电路的关键路径进行优化，降低关键路径时延。

为了解决上述技术问题，本发明第一方面公开了一种超标量处理器的寄存器重命名方法，该方法包括：将输入的多条流水线指令对应的逻辑目的寄存器进行拆分生成至少两个检查组；分别对所述检查组进行相关性检查确定最终的物理源寄存器；根据所述最终的物理源寄存器确定超标量处理器的寄存器重命名的关键路径。

在一些实施方式中，将输入的多条流水线指令对应的逻辑目的寄存器进行拆分生成至少两个检查组，包括：输入的多条流水线指令为偶数，将所述多条流水线指令对应的逻辑目的寄存器进行拆分生成奇数个检查组；根据所述检查组的个数增加三输入的或门。

在一些实施方式中，将输入的多条流水线指令对应的逻辑目的寄存器进行拆分生成至少两个检查组，包括：输入的多条流水线指令为奇数，将所述多条流水线指令对应的逻辑目的寄存器进行拆分生成偶数个检查组；根据所述检查组的个数增加双输入的或门。

在一些实施方式中，分别对所述检查组进行相关性检查确定最终的物理源寄存器，包括：在所述检查组中进行写后读和写后写的相关性检查确定的物理源寄存器；将物理寄存器形成新的检查组再次进行写后读和写后写的相关性检查直至确定最终的物理源寄存器。

本发明的第二个方面公开了一种超标量处理器的寄存器重命名的系统，所述系统包括：拆分模块，用于将输入的多条流水线指令对应的逻辑目的寄存器进行拆分生成至少两个检查组；相关性检查模块，用于分别对所述检查组进行相关性检查确定最终的物理源寄存器；关键路径确定模块，用于根据所述最终的物理源寄存器确定超标量处理器的寄存器重命名的关键路径。

在一些实施方式中，所述拆分模块实现为：若输入的多条流水线指令为偶数，将所述多条流水线指令对应的逻辑目的寄存器进行拆分生成奇数个检查组；根据所述检查组的个数增加三输入的或门。

在一些实施方式中，所述拆分模块实现为：若输入的多条流水线指令为奇数，将所述多条流水线指令对应的逻辑目的寄存器进行拆分生成偶数个检查组；根据所述检查组的个数增加双输入的或门。

在一些实施方式中，相关性检查模块包括：在所述检查组中进行写后读和写后写的相关性检查确定的物理源寄存器；将物理寄存器形成新的检查组再次进行写后读和写后写的相关性检查直至确定最终的物理源寄存器。

本发明的第三个方面公开了超标量处理器的寄存器重命名的装置，所述装置包括： 存储有可执行程序代码的存储器；与所述存储器耦合的执行器；所述执行器调用所述存储器中存储的所述可执行程序代码，执行如上述的超标量处理器的寄存器重命名的方法。

本发明的第四个方面公开了一种计算机存储介质，所述计算机存储介质存储有计算机指令，所述计算机指令被调用时，用于执行如上述的超标量处理器的寄存器重命名的方法，

与现有技术相比，本发明的有益效果在于：

实施本发明能够通过采用拆分指令数方式，对输入的流水线指令进行高效的拆分，通过对拆分后的检查组再进行相关性检查，降低了整个重命名相关性检查的关键路径时延，从而能够具有大大降低寄存器重命名对处理器的周期时间影响，提高处理器整体频率等优点。

附图说明

图1为本发明实施例公开的一种现有技术的超标量处理器的寄存器重命名的框架示意图；

图2为本发明实施例公开的一种超标量处理器的寄存器重命名的方法的流程示意图；

图3为本发明实施例公开的一种超标量处理器的寄存器重命名的优化前后的对比图；

图4为本发明实施例公开的一种超标量处理器的寄存器重命名的实验数据示意图；

图5为本发明实施例公开的一种超标量处理器的寄存器重命名的系统示意图；

图6为本发明实施例公开的又一种超标量处理器的寄存器重命名的系统示意图；

图7为本发明实施例公开的一种超标量处理器的寄存器重命名的装置结构示意图。

具体实施方式

为了更好地理解和实施，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例的术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或模块的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或模块，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或模块。

在超标量处理器寄存器重命名中，需要对输入的多条指令之间进行相关性检查，相关性检查一般包括RAW（先写后读）或WAW（先写后写）。如下图1的寄存器重命名相关性检查处理示意图所示，假设指令个数为N，可以看出，流水线指令inst0、inst1、inst2、...instN-1，图中ldst0表示流水线指令inst0对应的逻辑目的寄存器，lsrc1表示流水线指令inst1对应的逻辑源寄存器，pdst0表示流水线指令inst0分配的物理目的寄存器，psrc1表示流水线指令inst1的lsrc1对应的物理源寄存器。psrc1_o为经过流水线指令相关性检查后inst1的lsrc1源寄存器对应物理源寄存器最终输出结果。

根据图1可以看出，流水线指令inst0、inst1、inst2、...instN-1中，最后一条流水线指令instN-1的RAW相关性检查和处理电路的路径最长，也就是整个重命名过程中处理电路的关键路径（lsrcN-1 -> psrcN-1_o）。

示例性地，针对流水线指令inst1，相关性检查输出路径为lsrc1->psrc1_o,只经过1个二选一选择器；而针对流水线指令inst3,则需经过3个二选一选择器。发明人根据多次研究发现，流水线指令个数越少，关键路径就会越短。因此，发明人构思针对指令数较多的寄存器重命名关键路径的优化，提出采用拆分流水线指令数方式，来降低整个重命名相关性检查的关键路径时延。

本发明实施例公开了一种超标量处理器的寄存器重命名的方法及系统，能够通过采用拆分指令数方式，对输入的流水线指令进行高效的拆分，通过对拆分后的检查组再进行相关性检查，降低了整个重命名相关性检查的关键路径时延，从而能够具有大大降低寄存器重命名对处理器的周期时间影响，提高处理器整体频率等优点。

实施例一

请参阅图2，图2为本发明实施例公开的一种超标量处理器的寄存器重命名的方法的流程示意图。如图2所示，该超标量处理器的寄存器重命名的方法可以包括以下操作：

101、将输入的多条流水线指令对应的逻辑目的寄存器进行拆分生成至少两个检查组。

由于本申请主要是为了解决多条流水线指令并行时的重命名关键路径过长的问题，所以对于多条的流水线指令事先进行拆分处理，拆分的依据在于流水线指令的个数做组成的检查组怎样可以满足最短关键路径的目的。由此，本申请分别多奇数个流水线指令和偶数个流水线指令进行不同的拆分组合。当输入的流水线指令为偶数时，则将多条流水线指令对应的逻辑目的寄存器进行拆分生成奇数个检查组，示例性地，输入的流水线指令为6个，则拆分成3个检查组（可以实现为3:1:2的组合），为了提高这3个检查组后续的相关性检查的效果，为该检查组增加三输入的或门。当输入的流水线指令为奇数时，则将多条流水线指令对应的逻辑目的寄存器进行拆分生成偶数个检查组，示例性地，输入的流水线指令为5个，则拆分成2个检查组（可以实现为3:2的组合），为了提高这2个检查组后续的相关性检查的效果，为该检查组增加增加双输入的或门。

102、分别对检查组进行相关性检查确定最终的物理源寄存器。

在划分完检查组后，就可以对各个检查组分别进行相关性的检查，该相关性检查的方式可以参照现有技术只对写后读RAW或写后写WAW的相关性进行检查，也可以对写后读和写后写均进行相关性检查来确定物理源寄存器，由于划分后的检查组可能经过第一轮的相关性检查后，还剩余偶数个或奇数个物理源寄存器结果，那么对剩下的物理源寄存器结果再依照上述方式进行拆分后进行相关性检查，直到确定了一个最终的物理源寄存器。

103、根据最终的物理源寄存器确定超标量处理器的寄存器重命名的关键路径。

通过上述步骤确定的最终的物理源寄存器就是超标量处理器的寄存器重命名的流水线指令所走的关键路径的终点。示例性地，如图3所示，为根据本申请的发明构思优化前后的对比图，图3左边为优化前所确定的关键路径，图3右边为应用本本申请提出的方案优化后所确定的关键路径。可见，假设需要寄存器重命名流水线指令个数N=6，优化前的关键路径需要经过5个二选1的选择器，而优化后仅需经过3个二选1 的选择器。

下面结合图3右侧的优化部分，对本申请所应用的具体实现方式进行阐述：在本实施例的流水线个数为6，图中ldst0表示流水线指令inst0对应的逻辑目的寄存器，lsrc1表示流水线指令inst1对应的逻辑源寄存器，pdst0表示流水线指令inst0分配的物理目的寄存器，psrc1表示流水线指令inst1的lsrc1对应的物理源寄存器。psrc1_o为经过流水线指令相关性检查后inst1的lsrc1源寄存器对应物理源寄存器最终输出结果。先对这6个流水线指令进行相关性检查拆分成两大部分：ldst3、ldst4为第一部分（hi），ldst0、ldst1为第二部分（lo），之后将ldst2作为第三部分。可见，hi部分经过相关性检查得到psrc5_hi，lo部分经过相关性检查得到psrc5_lo。

之后，再针对lsrc5和ldst2的相关性检查，结合hi部分的检查情况，从psrc5_hi、psrc5_lo中最终选择出psrc5_o。

可以看出，采用优化后的方案，相对左边的关键路径，只需要增加一个三输入的或门，关键路径大大减少，由原先需要经过5个二选1 的选择器，下降到只需要经过3个二选1的选择器。

作为本实施例的一种实验数据，如图4所示，通过实验验证，寄存器重命名流水线指令个数为6时，未采用本方案（如图4左侧所示），关键路径延迟为0.20ns。而采用本发明提出拆分指令数的方案（如图4右侧所示），关键路径延迟为0.17ns，关键路径延迟下降15%。

需要说明的是，在寄存器重命名相关性检查的处理包含RAW和WAW两部分，本申请的发明人通过研究分析发现，输出旧的物理寄存器到ROB模块的WAW检查处理和RAW检查处理完全相似，只是原先针对当前指令的源寄存器进行相关性检查，更换成当前目的寄存器进行相关性检查。

由此，根据本实施例提供的方法能够通过采用拆分指令数方式，对输入的流水线指令进行高效的拆分，通过对拆分后的检查组再进行相关性检查，降低了整个重命名相关性检查的关键路径时延，从而能够具有大大降低寄存器重命名对处理器的周期时间影响，提高处理器整体频率等优点。

实施例二

请参阅图5，图5为本发明实施例公开的一种超标量处理器的寄存器重命名的系统示意图。如图5所示，该超标量处理器的寄存器重命名的系统包括：拆分模块1、相关性检查模块2和关键路径确定模块3。

拆分模块1用于将输入的多条流水线指令对应的逻辑目的寄存器进行拆分生成至少两个检查组。相关性检查模块2用于分别对检查组进行相关性检查确定最终的物理源寄存器。关键路径确定模块3用于根据最终的物理源寄存器确定超标量处理器的寄存器重命名的关键路径。

拆分模块1可以实现为预先编织好的执行程序，当输入的流水线指令为偶数时，则将多条流水线指令对应的逻辑目的寄存器进行拆分生成奇数个检查组，示例性地，输入的流水线指令为6个，则拆分成3个检查组（可以实现为3:1:2的组合），为了提高这3个检查组后续的相关性检查的效果，为该检查组增加三输入的或门。当输入的流水线指令为奇数时，则将多条流水线指令对应的逻辑目的寄存器进行拆分生成偶数个检查组，示例性地，输入的流水线指令为5个，则拆分成2个检查组（可以实现为3:2的组合），为了提高这2个检查组后续的相关性检查的效果，为该检查组增加增加双输入的或门。

在划分完检查组后，就可以利用相关性检查模块2对各个检查组分别进行相关性的检查，该相关性检查模块2实现为现有的相关性检查逻辑程序，该相关性检查的方式可以参照现有技术只对写后读RAW或写后写WAW的相关性进行检查，也可以对写后读和写后写均进行相关性检查来确定物理源寄存器，由于划分后的检查组可能经过第一轮的相关性检查后，还剩余偶数个或奇数个物理源寄存器结果，那么对剩下的物理源寄存器结果再依照上述方式进行拆分后进行相关性检查，直到确定了一个最终的物理源寄存器。

最后，关键路径确定模块3通过确定的最终的物理源寄存器就是超标量处理器的寄存器重命名的流水线指令所走的关键路径的终点。

作为本实施例的一种优选实施方式，该系统还可以拓展为如图6所示的将相关性检查电路封装成通用的检查处理模块，涉及RAW检查和WAW检查的相关性检查都可以复用该模块，降低寄存器重命名相关性检查复杂度和开发时间。

实施例三

请参阅图7，图7是本发明实施例公开的一种超标量处理器的寄存器重命名装置的结构示意图。如图7所示，该装置可以包括：

存储有可执行程序代码的存储器601；

与存储器601耦合的执行器602；

执行器602调用存储器601中存储的可执行程序代码，用于执行实施例一所描述的超标量处理器的寄存器重命名的方法。

实施例四

本发明实施例公开了一种计算机可读存储介质，其存储用于电子数据交换的计算机程序，其中，该计算机程序使得计算机执行实施例一所描述的超标量处理器的寄存器重命名的方法。

实施例五

本发明实施例公开了一种计算机程序产品，该计算机程序产品包括存储了计算机程序的非瞬时性计算机可读存储介质，且该计算机程序可操作来使计算机执行实施例一所描述的超标量处理器的寄存器重命名方法。

以上所描述的实施例仅是示意性的，其中所述作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理模块，即可以位于一个地方，或者也可以分布到多个网络模块上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。本领域普通技术人员在不付出创造性的劳动的情况下，即可以理解并实施。

通过以上的实施例的具体描述，本领域的技术人员可以清楚地了解到各实施方式可借助软件加必需的通用硬件平台的方式来实现，当然也可以通过硬件。基于这样的理解，上述技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品可以存储在计算机可读存储介质中,存储介质包括只读存储器（Read-Only Memory，ROM）、随机存储器（Random Access Memory，RAM）、可编程只读存储器（Programmable Read-only Memory，PROM）、可擦除可编程只读存储器（ErasableProgrammable Read Only Memory，EPROM）、一次可编程只读存储器（One-timeProgrammable Read-Only Memory，OTPROM）、电子抹除式可复写只读存储器（Electrically-Erasable Programmable Read-Only Memory，EEPROM）、只读光盘（CompactDisc Read-Only Memory，CD-ROM）或其他光盘存储器、磁盘存储器、磁带存储器、或者能够用于携带或存储数据的计算机可读的任何其他介质。

最后应说明的是：本发明实施例公开的一种超标量处理器的寄存器重命名方法及系统所揭露的仅为本发明较佳实施例而已，仅用于说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解；其依然可以对前述各项实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或替换，并不使相应的技术方案的本质脱离本发明各项实施例技术方案的精神和范围。

Claims (10)

1.一种超标量处理器的寄存器重命名的方法，其特征在于，所述方法包括：

将输入的多条流水线指令对应的逻辑目的寄存器进行拆分生成至少两个检查组；

分别对所述检查组进行相关性检查确定最终的物理源寄存器；

根据所述最终的物理源寄存器确定超标量处理器的寄存器重命名的关键路径。

2.根据权利要求1所述的超标量处理器的寄存器重命名的方法，其特征在于，将输入的多条流水线指令对应的逻辑目的寄存器进行拆分生成至少两个检查组，包括：

输入的多条流水线指令为偶数，将所述多条流水线指令对应的逻辑目的寄存器进行拆分生成奇数个检查组；

根据所述检查组的个数增加三输入的或门。

3.根据权利要求1所述的超标量处理器的寄存器重命名的方法，其特征在于，将输入的多条流水线指令对应的逻辑目的寄存器进行拆分生成至少两个检查组，包括：

输入的多条流水线指令为奇数，将所述多条流水线指令对应的逻辑目的寄存器进行拆分生成偶数个检查组；

根据所述检查组的个数增加双输入的或门。

4.根据权利要求1-3任一项所述的超标量处理器的寄存器重命名的方法，其特征在于，分别对所述检查组进行相关性检查确定最终的物理源寄存器，包括：

在所述检查组中进行写后读和写后写的相关性检查确定的物理源寄存器；

将物理寄存器形成新的检查组再次进行写后读和写后写的相关性检查直至确定最终的物理源寄存器。

5.一种超标量处理器的寄存器重命名的系统，其特征在于，所述系统包括：

拆分模块，用于将输入的多条流水线指令对应的逻辑目的寄存器进行拆分生成至少两个检查组；

相关性检查模块，用于分别对所述检查组进行相关性检查确定最终的物理源寄存器；

关键路径确定模块，用于根据所述最终的物理源寄存器确定超标量处理器的寄存器重命名的关键路径。

6.根据权利要求5所述的超标量处理器的寄存器重命名的系统，其特征在于，所述拆分模块实现为：

若输入的多条流水线指令为偶数，将所述多条流水线指令对应的逻辑目的寄存器进行拆分生成奇数个检查组；

根据所述检查组的个数增加三输入的或门。

7.根据权利要求5所述的超标量处理器的寄存器重命名的系统，其特征在于，所述拆分模块实现为：

若输入的多条流水线指令为奇数，将所述多条流水线指令对应的逻辑目的寄存器进行拆分生成偶数个检查组；

根据所述检查组的个数增加双输入的或门。

8.根据权利要求5-7任一项所述的超标量处理器的寄存器重命名的系统，其特征在于，相关性检查模块包括：

在所述检查组中进行写后读和写后写的相关性检查确定的物理源寄存器；

将物理寄存器形成新的检查组再次进行写后读和写后写的相关性检查直至确定最终的物理源寄存器。

9.超标量处理器的寄存器重命名的装置，其特征在于，所述装置包括：

存储有可执行程序代码的存储器；

与所述存储器耦合的执行器；

所述执行器调用所述存储器中存储的所述可执行程序代码，执行如权利要求1-4任一项所述的超标量处理器的寄存器重命名的方法。

10.一种计算机存储介质，其特征在于，所述计算机存储介质存储有计算机指令，所述计算机指令被调用时，用于执行如权利要求1-4任一项所述的超标量处理器的寄存器重命名的方法。

Images