CN114095034A - 过采样方法和装置 - Google Patents

Abstract

本申请实施例提供一种过采样方法和装置，该过采样方法包括：以预定的过采样频率对来自信号源的信号进行连续采样，得到过采样数据，所述过采样数据包括头数据和多个第一过采样数据；对所述多个第一过采样数据进行压缩，得到多个第二过采样数据，并将所述头数据和所述多个第二过采样数据进行组合，得到发送数据。根据本申请实施例，通过将过采样得到的连续数值进行压缩，将单个数据格式进行转换，转换成一组多个有特殊定义的数组，可以在规定的过采样频率下缩短传输时间，提高抗干扰性；并且，在同样的传输时间内，可以传输更多的数据，并可以进一步提高过采样频率。

Description

过采样方法和装置

技术领域

本申请涉及数据压缩技术领域，尤其涉及一种过采样方法和装置。

背景技术

当今社会，检测技术有着广泛的应用前景，而随着科技的进步，当前检测技术对于检测精度和采样频率有着越来越高的要求，为了提高采样精度同时确保采样的正确率，越来越多的场景采用了过采样技术。

现有的过采样方法是利用包含模拟采样回路和数字通讯回路的电路板或控制器，将来自信号源(例如模拟传感器)的模拟信号转换为数字信号。通常情况下，模拟采样回路具有滤波回路、信号增幅回路以及模数转换器；数字通讯回路具有隔离器件、现场可编程门阵列(FPGA)以及中央处理器(CPU)。

应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的。不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。

发明内容

本申请的发明人发现，高速过采样需要连续对外部信号进行采样，采样数越多，传输速率越高，因此，通信所占用的时间比例很大；另外，CPU接收到采样数据之后，还要对其进行判断和运算(例如滤波、浮点运算等)，导致过采样的次数受到限制，如果提高过采样的次数，就要降低传输速率，这样一来，不仅通讯负荷过大，还增加了报错的可能性。

针对以上技术问题至少之一，本申请实施例提供一种过采样方法和装置，期待在规定的过采样频率下，缩短传输时间，提高抗干扰性；并且，在同样的传输时间内，传输更多的数据，提高过采样频率。

根据本申请实施例的第一方面，提供一种过采样装置，所述过采样装置包括：

模拟采样回路，其以预定的过采样频率对来自信号源的信号进行连续采样，得到过采样数据，所述过采样数据包括头数据和多个第一过采样数据；

数字通讯回路，其对来自所述模拟采样回路的所述多个第一过采样数据进行压缩，得到多个第二过采样数据，并将所述头数据和所述多个第二过采样数据进行组合，得到发送数据。

根据本申请实施例的第二方面，提供一种控制器，所述控制器包括前述第一方面所述的过采样装置。

根据本申请实施例的第三方面，提供一种数据压缩装置，所述数据压缩装置包括：

读取单元，其读取来自模拟采样回路的过采样数据，所述过采样数据包括头数据和多个第一过采样数据；

处理单元，其对所述过采样数据中的所述多个第一过采样数据进行压缩，得到多个第二过采样数据，将所述头数据与所述多个第二过采样数据进行组合，得到发送数据。

本申请实施例的有益效果之一在于：根据本申请实施例，通过将过采样得到的连续数值进行压缩，将单个数据格式进行转换，转换成一组多个有特殊定义的数组，可以在规定的过采样频率下缩短传输时间，提高抗干扰性；并且，在同样的传输时间内，可以传输更多的数据，并可以进一步提高过采样频率。

参照后文的说明和附图，详细公开了本申请的特定实施方式，指明了本申请的原理可以被采用的方式。应该理解，本申请的实施方式在范围上并不因而受到限制。在所附权利要求的精神和条款的范围内，本申请的实施方式包括许多改变、修改和等同。

针对一种实施方式描述和/或示出的特征可以以相同或类似的方式在一个或更多个其它实施方式中使用，与其它实施方式中的特征相组合，或替代其它实施方式中的特征。

应该强调，术语“包括/包含”在本文使用时指特征、整件、步骤或组件的存在，但并不排除一个或更多个其它特征、整件、步骤或组件的存在或附加。

附图说明

所包括的附图用来提供对本申请实施例的进一步的理解，其构成了说明书的一部分，用于例示本申请的实施方式，并与文字描述一起来阐释本申请的原理。显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。在附图中：

图1是本申请实施例1的过采样装置的一个示意图；

图2是16比特的过采样数据的一个示意图；

图3是第一处理器对图2所示的过采样数据进行处理后得到的发送数据的一个示意图；

图4是本申请实施例1的过采样装置的另一个示意图；

图5是第三处理器对图2所示的过采样数据进行处理后得到的发送数据的一个示意图；

图6是本申请实施例2的数据压缩装置的一个示意图；

图7是本申请实施例3的过采样方法的一个示意图；

图8是图7中步骤702的一个实施方式的方法示意图；

图9是图7中步骤702的另一个实施方式的方法示意图；

图10是本申请实施例4的数据压缩方法的一个示意图。

具体实施方式

参照附图，通过下面的说明书，本申请的前述以及其它特征将变得明显。在说明书和附图中，具体公开了本申请的特定实施方式，其表明了其中可以采用本申请的原则的部分实施方式，应了解的是，本申请不限于所描述的实施方式，相反，本申请包括落入所附权利要求的范围内的全部修改、变型以及等同物。

在本申请实施例中，术语“第一”、“第二”等用于对不同元素从称谓上进行区分，但并不表示这些元素的空间排列或时间顺序等，这些元素不应被这些术语所限制。术语“和/或”包括相关联列出的术语的一种或多个中的任何一个和所有组合。术语“包含”、“包括”、“具有”等是指所陈述的特征、元素、元件或组件的存在，但并不排除存在或添加一个或多个其他特征、元素、元件或组件。

在本申请实施例中，单数形式“一”、“该”等包括复数形式，应广义地理解为“一种”或“一类”而并不是限定为“一个”的含义；此外术语“所述”应理解为既包括单数形式也包括复数形式，除非上下文另外明确指出。此外术语“根据”应理解为“至少部分根据……”，术语“基于”应理解为“至少部分基于……”，除非上下文另外明确指出。

针对一种实施方式描述和/或示出的特征可以以相同或类似的方式在一个或更多个其它实施方式中使用，与其它实施方式中的特征相组合，或替代其它实施方式中的特征。术语“包括/包含”在本文使用时指特征、整件、步骤或组件的存在，但并不排除一个或更多个其它特征、整件、步骤或组件的存在或附加。

下面结合附图和具体实施方式对本申请实施例进行说明。

实施例1

本申请实施例1提供一种过采样装置。

图1是本申请实施例的过采样装置的一个示意图。如图1所示，过采样装置10包括：模拟采样回路11和数字通讯回路12。

在本申请实施例中，模拟采样回路11以预定的过采样频率对来自信号源的信号进行连续采样，得到过采样数据，所述过采样数据包括头数据和多个第一过采样数据；数字通讯回路12对来自模拟采样回路11的多个第一过采样数据进行压缩，得到多个第二过采样数据，并将头数据和多个第二过采样数据进行组合，得到发送数据。

根据本申请实施例，通过将过采样得到的连续数值(第一过采样数据)进行压缩，将单个数据格式进行转换，转换成一组多个有特殊定义的数组，也即，将第一过采样数据压缩并转换为第二过采样数据，可以在规定的过采样频率下缩短传输时间，提高抗干扰性；并且，在同样的传输时间内，可以传输更多的数据，并可以进一步提高过采样频率。

如图1所示，模拟采样回路11可以包括滤波回路111、增幅回路112、偏置回路113以及模数转换器114，滤波回路111用于对来自信号源的模拟信号进行滤波操作，增幅回路112用于对滤波后的信号进行放大等处理，偏置回路113用于设置所述增幅回路112的工作点，模数转换器114用于将输入的模拟信号转换为数字信号，并提供给数字通讯回路12。

在本申请实施例中，滤波回路111、增幅回路112和偏置回路113是可选的，关于滤波回路111、增幅回路112、偏置回路113以及模数转换器114的工作原理和实现方式，可以参考相关技术，此处省略说明。

在一些实施例中，如图1所示，数字通讯回路12包括：

第一处理器121，其读取来自模拟采样回路11的过采样数据，将该过采样数据中的多个第一过采样数据分别与该过采样数据中的头数据相减，得到的差值作为第二过采样数据，由此得到多个第二过采样数据，再将每m个(m≥2)第二过采样数据组合成一个待传输数据，将头数据与所有待传输数据的组合作为发送数据。

在上述实施例中，与直接将采样得到的头数据和第一过采样数据作为发送数据进行传输不同，本申请实施例通过将头数据和第一过采样数据与头数据的差值(也即第二过采样数据)作为发送数据进行传输，降低了数据传输量，一方面，可以在规定的过采样频率下缩短传输时间，另一方面，在相同的传输时间内，可以传输更多的数据，进一步提高了过采样频率。

在上述实施例中，第一处理器121可以通过CPU(中央处理器)来实现，本申请不限于此，该第一处理器121也可以通过其他形式的处理器来实现，例如MCU(微控制单元)等。

在一些实施例中，如图1所示，数字通讯回路12还可以包括：

第二处理器122，其根据预先配置的过采样数接收来自模拟采样回路11的过采样数据，根据预先定义的数据发送格式对该过采样数据进行格式转换，并将格式转换后的过采样数据发送给第一处理器121；第一处理器121根据预先定义的数据接收格式接收来自第二处理器122的过采样数据，并进行后续处理。

在上述实施例中，第二处理器122预先配置或定义了过采样数和数据发送格式，第二处理器122可以根据该过采样数接收来自模拟采样回路11(也即来自模拟采样回路11的模数转换器114)的过采样数据，并根据该数据发送格式对接收到的过采样数据进行格式转换，以将进行了格式转换的过采样数据提供给第一处理器121进行后续的处理。本申请对过采样数和数据发送格式的配置方式不做限制，例如可以通过第一处理器121进行配置，也可以通过其他方式进行配置，具体可以参考相关技术，此处省略说明。

在上述实施例中，第一处理器121预先配置或定义了数据接收格式，第一处理器121可以根据该数据接收格式接收来自第二处理器122的过采样数据，并进行后续的处理，如前所述。本申请对数据接收格式的配置方式不做限制，具体可以参考相关技术，此处省略说明。

在上述实施例中，第二处理器122可以通过CPU(中央处理器)来实现，也可以通过FPGA(现场可编程门阵列)来实现，本申请不限于此，该第二处理器122也可以通过其他形式的处理器来实现，例如MCU(微控制单元)等。

在一些实施例中，如图1所示，数字通讯回路12还可以包括：

隔离器件123，其对来自模拟采样回路11的模数转换器114的过采样数据(数字信号)进行隔离。该隔离器件123可以是光隔离器，也可以是数字隔离器等，其工作原理和实现方式可以参考相关技术，此处省略说明。

下面以16比特的过采样数据为例对本申请实施例的过采样装置10进行说明。在这个例子中，假设配置的过采样数为2n+1，图2是来自模拟采样回路11的采样数据的示意图。

如图2所示，该过采样数据包括头数据和过采样数据1～过采样数据2n(称为第一过采样数据)，以2进制的形式表示，每个数据均为16比特，包括高位字节(H-BYTE)的8比特(称为高位比特)和低位字节(L-BYTE)的8比特(称为低位比特)。

如前所述，该过采样数据来自于模拟采样回路11，可以是第二处理器122根据预先配置的过采样数(2n+1)从模拟采样回路11的模数转换器114接收并进行了格式转换后的数据，该过采样数据被提供给第一处理器121。但本申请不限于此，第二处理器122的功能也可以合并于第一处理器121，或者，还可以在第二处理器122之前或者合并了第二处理器122的功能的第一处理器121之前增加隔离器件123。

图3是第一处理器121对图2所示的过采样数据进行处理后得到的发送数据的示意图。在图3的示例中，以m＝2为例进行说明，也即，每两个第二过采样数据组合成一个待传输数据，但本申请不限于此，在采集精度足够高的情况下，也可以将其他数量的第二过采样数据进行组合，例如将4个第二过采样数据进行组合，得到一个待传输数据，从而得到整个发送数据，同样可以满足压缩精度。

如图3所示，第一处理器121将过采样数据1与头数据相减，保留差值的低位字节的8比特，得到过采样1偏移量(称为第二过采样数据)“11111110”，对应16进制的形式为“FE”，第一处理器121将过采样数据2与头数据相减，保留差值的低位字节的8比特，得到过采样2偏移量(称为第二过采样数据)“00000000”，对应16进制的形式为“00”，并将过采样1偏移量和过采样2偏移量组合成一个16比特的待传输数据，即待传输数据1，以此类推，得到待传输数据1～待传输数据n，之后，第一处理器121将头数据和待传输数据1～待传输数据n作为发送数据进行传输。

与现有的过采样数配置为2n+1，则传输的数据包为2n+1相比，本申请实施例在过采样数配置为2n+1的情况下，传输的数据包仅为n+1，传输负荷降低了约百分之五十，在过采样频率一定的情况下，大大提高了数据传输速率，并且，在相同的传输时间内，可以传输更多的数据，从而进一步提高过采样频率。

在本申请实施例中，信号源可以是模拟传感器，也可以是其他能够输出模拟信号的器件，本申请对此不做限制。

下面以信号源为模拟传感器为例对本申请实施例的过采样装置的数据有效性进行说明。

一般情况下，模拟传感器的接口为电压或者电流，以电压量程为0～10V为例。假设模数转换器(ADC)114是16比特的，那么0～10V对应到1比特是：(10-0)V/2¹⁶＝0.000153V。在数据压缩传输时保留了8比特的偏差值，即是0.000153*2^(16-8)＝0.039063V。

一般情况下，工业模拟采集单元的式样精度为0.1％，即(10-0)V*0.1％＝0.01V<0.039063V，压缩精度为0.3906％*量程，产品精度为0.1％*量程，则压缩精度>产品精度。

也就是说，压缩时的显示值大于精度要求，所以不会产生误码，并且过采样的应用场合和回路特点是连续的稳态的，数据阶跃响应远小于采样频率，所以外部输入源不会突变，从而可以保证传输数据的有效性。

下面仍以图2和图3的示例为例对本申请实施例的过采样装置的传输有效性进行说明。

一般情况下，在进行多路采集时，上位机会指示通道。当过采样数为2n+1时，上位机指定地址读取，然后，一次性读出n+1个数据。此外，第一处理器121设定每个通道的缓存(BUFFER)大小，如，通道1(CH1)的数据保存在Buffer_Ch1[1+N]中，通道2(CH2)的数据保存在Buffer_Ch2[1+N]中，…，通道x(CHx)的数据保存在Buffer_Chx[1+N]中。Buffer_Chx的数据为{头数据，过采样数据1，……，过采样数据n}。可见，根据本申请实施例的过采样装置，仍然能够保证传输的有效性。

图4是本申请实施例的过采样装置的另一个示意图。如图4所示，过采样装置40包括：模拟采样回路41和数字通讯回路42。

其中，模拟采样回路41的构成与图1所示的过采样装置10的模拟采样回路11相同，此处省略说明。

在图4的示例中，与图1的示例不同的是，数字通讯回路42包括隔离器件423、第四处理器422以及第三处理器421，其中，隔离器件423是可选的，与图1所示的隔离器件123相同，其工作原理和实现方式可以参考相关技术。

在本申请实施例中，第三处理器421用于读取过采样数据中的头数据的全部比特以及过采样数据中的多个第一过采样数据的低位比特，将该多个第一过采样数据的低位比特作为多个第二过采样数据，将每m个(m≥2)第二过采样数据组合成一个待传输数据，将头数据与所有待传输数据的组合作为发送数据。

在上述实施例中，与第一处理器121对第一过采样数据进行压缩的方式不同，第三处理器421通过仅读取第一过采样数据中的低位比特，实现对第一过采样数据的压缩。

图5是第三处理器421对图2所示的采样数据进行处理后得到的发送数据的示意图。在图5的示例中，仍以m＝2为例进行说明，也即，每两个第二过采样数据组合成一个待传输数据。

如图5所示，第三处理器421将过采样数据1的低位比特“11110000”作为过采样数据1对应的第二过采样数据，即第二过采样数据1；将过采样数据2的低位比特“11110010”作为过采样数据2对应的第二过采样数据，即第二过采样数据2，并将第二过采样数据1和第二过采样数据2组合成一个待传输数据，即待传输数据1，以此类推，得到待传输数据1～待传输数据n，之后，第三处理器421将头数据和待传输数据1～待传输数据n作为发送数据进行传输。

与现有的过采样数配置为2n+1，则传输的数据包为2n+1相比，本申请实施例在过采样数配置为2n+1的情况下，传输的数据包仅为n+1，传输负荷降低了约百分之五十，在过采样频率一定的情况下，大大提高了数据传输速率，并且，在相同的传输时间内，可以传输更多的数据，从而进一步提高过采样频率。

此外，与图1所示的实施例的过采样装置10类似，本申请实施例的过采样装置40同样能够保证数据的有效性和传输的有效性。

在本申请实施例中，第四处理器422用于根据预先配置的过采样数接收来自模拟采样回路41的过采样数据，根据预先定义的数据发送格式对该过采样数据进行格式转换，并将格式转换后的过采样数据发送给第三处理器421；第三处理器421根据预先定义的数据接收格式接收来自第四处理器422的过采样数据，并进行后续处理。

在上述实施例中，第四处理器422的工作原理和实现方式与图1所示的实施例的过采样装置10的数字通讯回路12的第二处理器122类似，此处省略说明。

在上述实施例中，第三处理器421可以通过CPU来实现，第四处理器422可以通过CPU来实现，也可以通过FPGA来实现，本申请不限于此，例如，第三处理器421和第四处理器422也可以分别通过MCU来实现，或者通过其他形式的处理器来实现。此外，该第四处理器422的功能可以合并到第三处理器421，也即，通过一个处理器实现第三处理器421和第四处理器422的功能。

在本申请实施例中，过采样装置10和40可以以电路板的方式实现，也可以以控制器等其他方式来实现，本申请对此不做限制。此外，在通过电路板实现上述过采样装置10或40时，该电路板还可以包括其他回路，具体可以参考相关技术。并且，在通过控制器实现上述过采样装置10或40时，该控制器还可以包括其他部件或回路，具体可以参考相关技术。

以上各个实施例仅对本申请实施例进行了示例性说明，但本申请不限于此，还可以在以上各个实施例的基础上进行适当的变型。例如，可以单独使用上述各个实施例，也可以将以上各个实施例中的一种或多种结合起来。

值得注意的是，以上仅对与本申请相关的各部件或模块进行了说明，但本申请不限于此。过采样装置10和过采样装置40还可以包括其他部件或者模块，关于这些部件或者模块的具体内容，可以参考相关技术。

为了简单起见，图1和图4中仅示例性示出了各个部件或模块之间的连接关系或信号走向，但是本领域技术人员应该清楚的是，可以采用总线连接等各种相关技术，本申请实施例并不对此进行限制。

根据本申请实施例，通过将过采样得到的连续数值进行压缩，将单个数据格式进行转换，转换成一组多个有特殊定义的数组，可以在规定的过采样频率下缩短传输时间，提高抗干扰性；并且，在同样的传输时间内，可以传输更多的数据，并可以进一步提高过采样频率。

实施例2

本申请实施例2提供一种数据压缩装置。该数据压缩装置用于实现实施例1的第一处理器121或第三处理器421的功能，内容相同之处不再重复说明。

图6是本实施例的数据压缩装置的一个示意图。如图6所示，数据压缩装置60具有：读取单元61和处理单元62。

在本实施例中，读取单元61读取来自模拟采样回路的过采样数据，该过采样数据包括头数据和多个第一过采样数据；处理单元62对上述过采样数据中的该多个第一过采样数据进行压缩，得到多个第二过采样数据，将上述头数据和该多个第二过采样数据进行组合，得到发送数据。

根据本申请实施例，通过将过采样得到的连续数值(第一过采样数据)进行压缩，将单个数据格式进行转换，转换成一组多个有特殊定义的数组，可以在规定的过采样频率下缩短传输时间，提高抗干扰性；并且，在同样的传输时间内，可以传输更多的数据，并可以进一步提高过采样频率。

在一些实施例中，读取单元61读取了上述过采样数据的全部比特，处理单元62将过采样数据中的多个第一过采样数据分别与过采样数据中的头数据相减，得到的差值作为多个第二过采样数据，将每m个(m≥2)第二过采样数据组合成一个待传输数据，将头数据与所有待传输数据的组合作为发送数据。

在上述实施例中，与直接将采样得到的头数据和第一过采样数据作为发送数据进行传输不同，本申请实施例通过将头数据和第一过采样数据与头数据的差值(也即第二过采样数据)作为发送数据进行传输，降低了数据传输量，一方面，可以在规定的过采样频率下缩短传输时间，另一方面，在相同的传输时间内，可以传输更多的数据，进一步提高了过采样频率。

在另一些实施例中，读取单元61读取了过采样数据中的头数据的全部比特以及过采样数据中的多个第一过采样数据的低位比特，处理单元62将该多个第一过采样数据的低位比特作为上述多个第二过采样数据，将每m个(m≥2)第二过采样数据组合成一个待传输数据，将头数据与所有待传输数据的组合作为发送数据。

在上述实施例中，读取单元61仅读取了头数据和第一过采样数据的低位比特，处理单元62将该低位比特作为上述第二过采样数据，由此，通过将头数据和第一过采样数据的低位比特(也即第二过采样数据)作为发送数据进行传输，也降低了数据传输量，一方面，可以在规定的过采样频率下缩短传输时间，另一方面，在相同的传输时间内，可以传输更多的数据，进一步提高了过采样频率。

在本申请实施例中，本申请实施例的数据压缩装置60可以应用于任意的过采样装置或者实现过采样功能的电路板或控制器，例如，该数据压缩装置60可以应用于实施例1的过采样装置10，实现过采样装置10的数字通讯回路12的第一处理器121或者第一处理器121和第二处理器122的功能；再例如，该数据压缩装置60可以应用于实施例1的过采样装置40，实现过采样装置40的数字通讯回路42的第三处理器421或者第三处理器421和第四处理器422的功能。相关内容已经在实施例1中做了说明，其内容被合并于此，此处不再赘述。

以上各个实施例仅对本申请实施例进行了示例性说明，但本申请不限于此，还可以在以上各个实施例的基础上进行适当的变型。例如，可以单独使用上述各个实施例，也可以将以上各个实施例中的一种或多种结合起来。

值得注意的是，以上仅对与本申请相关的各部件或模块进行了说明，但本申请不限于此。数据压缩装置60还可以包括其他部件或者模块，关于这些部件或者模块的具体内容，可以参考相关技术。

为了简单起见，图6中仅示例性示出了各个部件或模块之间的连接关系或信号走向，但是本领域技术人员应该清楚的是，可以采用总线连接等各种相关技术。上述各个部件或模块可以通过例如处理器和/或存储器等硬件设施来实现；本申请实施例并不对此进行限制。

根据本申请实施例，通过将过采样得到的连续数值进行压缩，将单个数据格式进行转换，转换成一组多个有特殊定义的数组，可以在规定的过采样频率下缩短传输时间，提高抗干扰性；并且，在同样的传输时间内，可以传输更多的数据，并可以进一步提高过采样频率。

实施例3

本申请实施例3提供一种过采样方法，与实施例1的过采样装置对应。其中，与实施例1相同的内容不再重复说明。

图7是本实施例的过采样方法的一个示意图，如图7所示，该过采样方法包括：

701：以预定的过采样频率对来自信号源的信号进行连续采样，得到过采样数据，所述过采样数据包括头数据和多个第一过采样数据；以及

702：对所述多个第一过采样数据进行压缩，得到多个第二过采样数据，并将所述头数据和所述多个第二过采样数据进行组合，得到发送数据。

值得注意的是，以上附图7仅示意性地对本申请实施例的方法进行了说明，但本申请不限于此。例如可以适当地调整各个操作之间的执行顺序，此外还可以增加其他的一些操作或者减少其中的某些操作。本领域的技术人员可以根据上述内容进行适当地变型，而不仅限于上述附图7的记载。

图8是步骤702的一个实施方式的示意图，如图8所示，在一些实施例中，步骤702包括：

801：读取所述过采样数据；

802：将所述过采样数据中的所述多个第一过采样数据分别与所述过采样数据中的头数据相减，得到所述多个第二过采样数据；

803：将每m个(m≥2)所述第二过采样数据组合成一个待传输数据，将所述头数据与所有所述待传输数据的组合作为所述发送数据。

上述步骤801-803可以通过一个处理器(称为第一处理器)来实现，在一些实施例中，该方法还可以包括：

804：根据预先配置的过采样数接收来自所述模拟采样回路的过采样数据；

805：根据预先定义的数据发送格式对所述过采样数据进行格式转换，并将格式转换后的过采样数据发送给所述第一处理器。

上述步骤804和805可以通过另一个处理器(称为第二处理器)来实现，由此，第一处理器可以根据预先定义的数据接收格式接收来自第二处理器的过采样数据，并执行上述步骤801-803。

值得注意的是，以上附图8仅示意性地对数据压缩进行了说明，但本申请不限于此。例如可以适当地调整各个操作之间的执行顺序，此外还可以增加其他的一些操作或者减少其中的某些操作。本领域的技术人员可以根据上述内容进行适当地变型，而不仅限于上述附图8的记载。

图9是步骤702的另一个实施方式的示意图，如图9所示，在一些实施例中，步骤702包括：

901：读取所述过采样数据中的头数据的全部比特以及所述过采样数据中的所述多个第一过采样数据的低位比特；

902：将所述多个第一过采样数据的低位比特作为所述多个第二过采样数据，将每m个(m≥2)所述第二过采样数据组合成一个待传输数据，将所述头数据与所有所述待传输数据的组合作为所述发送数据。

上述步骤901-902可以通过一个处理器(称为第三处理器)来实现，在一些实施例中，该方法还可以包括：

903：根据预先配置的过采样数接收来自所述模拟采样回路的过采样数据；

904：根据预先定义的数据发送格式，对所述过采样数据进行格式转换，并将格式转换后的过采样数据发送给所述第三处理器。

上述步骤903和904可以通过另一个处理器(称为第四处理器)来实现，由此，第三处理器可以根据预先定义的数据接收格式接收来自第四处理器的过采样数据，并执行上述步骤901和902。

值得注意的是，以上附图9仅示意性地对数据压缩进行了说明，但本申请不限于此。例如可以适当地调整各个操作之间的执行顺序，此外还可以增加其他的一些操作或者减少其中的某些操作。本领域的技术人员可以根据上述内容进行适当地变型，而不仅限于上述附图9的记载。

在本申请实施例中，过采样数可以为2n，n为正整数，发送数据的数据包的个数为n+1。

以上仅对与本申请相关的各步骤或过程进行了说明，但本申请不限于此。过采样方法还可以包括其他步骤或者过程，关于这些步骤或者过程的具体内容，可以参考现有技术。此外，以上仅以过采样数据的一些结构为例对本申请实施例进行了示例性说明，但本申请不限于这些结构，还可以对这些结构进行适当的变型，这些变型的实施方式均应包含在本申请实施例的范围之内。

以上各个实施例仅对本申请实施例进行了示例性说明，但本申请不限于此，还可以在以上各个实施例的基础上进行适当的变型。例如，可以单独使用上述各个实施例，也可以将以上各个实施例中的一种或多种结合起来。

根据本申请实施例，通过将过采样得到的连续数值进行压缩，将单个数据格式进行转换，转换成一组多个有特殊定义的数组，可以在规定的过采样频率下缩短传输时间，提高抗干扰性；并且，在同样的传输时间内，可以传输更多的数据，并可以进一步提高过采样频率。

实施例4

本申请实施例4提供一种数据压缩方法，与实施例2的数据压缩装置对应。其中，与实施例2相同的内容不再重复说明。

图10是本申请实施例的数据压缩方法的一个示意图，如图10所示，数据压缩方法包括：

1001：读取来自模拟采样回路的过采样数据，所述过采样数据包括头数据和多个第一过采样数据；

1002：对所述过采样数据中的所述多个第一过采样数据进行压缩，得到多个第二过采样数据，将所述头数据与所述多个第二过采样数据进行组合，得到发送数据。

在一些实施例中，1001包括：读取所述过采样数据的全部比特；1002包括：将所述过采样数据中的所述多个第一过采样数据分别与所述过采样数据中的头数据相减，得到所述多个第二过采样数据，将每m个(m≥2)所述第二过采样数据组合成一个待传输数据，将所述头数据与所有所述待传输数据的组合作为所述发送数据。

在一些实施例中，1001包括：读取所述过采样数据中的头数据的全部比特以及所述过采样数据中的所述多个第一过采样数据的低位比特；1002包括：将所述多个第一过采样数据的低位比特作为所述多个第二过采样数据，将每m个(m≥2)所述第二过采样数据组合成一个待传输数据，将所述头数据与所有所述待传输数据的组合作为所述发送数据。

值得注意的是，以上附图10仅示意性地对本申请实施例的方法进行了说明，但本申请不限于此。例如可以适当地调整各个操作之间的执行顺序，此外还可以增加其他的一些操作或者减少其中的某些操作。本领域的技术人员可以根据上述内容进行适当地变型，而不仅限于上述附图10的记载。

以上各个实施例仅对本申请实施例进行了示例性说明，但本申请不限于此，还可以在以上各个实施例的基础上进行适当的变型。例如，可以单独使用上述各个实施例，也可以将以上各个实施例中的一种或多种结合起来。

根据本申请实施例，通过将过采样得到的连续数值进行压缩，将单个数据格式进行转换，转换成一组多个有特殊定义的数组，可以在规定的过采样频率下缩短传输时间，提高抗干扰性；并且，在同样的传输时间内，可以传输更多的数据，并可以进一步提高过采样频率。

本申请实施例还提供一种计算机可读程序，其中当在处理器中执行所述程序时，所述程序使得计算机在所述处理器中执行如实施例3或者实施例4所述的方法。

本申请实施例还提供一种存储有计算机可读程序的存储介质，其中所述计算机可读程序使得计算机在处理器中执行如实施例3或者实施例4所述的方法。

本申请实施例还提供一种控制器，该控制器包括存储器和处理器，所述处理器被配置为实现实施例3或者实施例4所述的方法。

本申请实施例还提供一种电路板，该电路板包括实现实施例1所述的过采样装置的功能的电路，或者包括实现实施例2所述的数据压缩装置的功能的电路。

结合本申请实施例描述的过采样装置或者数据压缩装置可直接体现为硬件、由处理器执行的软件模块或二者组合。这些硬件模块例如可利用现场可编程门阵列(FPGA)将这些软件模块固化而实现。

软件模块可以位于RAM存储器、闪存、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、移动磁盘、CD-ROM或者本领域已知的任何其它形式的存储介质。可以将一种存储介质耦接至处理器，从而使处理器能够从该存储介质读取信息，且可向该存储介质写入信息；或者该存储介质可以是处理器的组成部分。处理器和存储介质可以位于ASIC中。该软件模块可以存储在移动终端的存储器中，也可以存储在可插入移动终端的存储卡中。例如，若电子设备采用的是较大容量的MEGA-SIM卡或者大容量的闪存装置，则该软件模块可存储在该MEGA-SIM卡或者大容量的闪存装置中。

针对本实施例所描述的过采样装置或者数据压缩装置，可以实现为用于执行本申请所描述功能的通用处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或其它可编程逻辑器件、分立门或晶体管逻辑器件、分立硬件组件、或者其任意适当组合。也可以实现为计算设备的组合，例如，DSP和微处理器的组合、多个微处理器、与DSP通信结合的一个或多个微处理器或者任何其它这种配置。

以上结合具体的实施方式对本申请进行了描述，但本领域技术人员应该清楚，这些描述都是示例性的，并不是对本申请保护范围的限制。本领域技术人员可以根据本申请的精神和原理对本申请做出各种变型和修改，这些变型和修改也在本申请的范围内。

Claims (10)

1.一种过采样装置，其特征在于，所述过采样装置包括：

模拟采样回路，其以预定的过采样频率对来自信号源的信号进行连续采样，得到过采样数据，所述过采样数据包括头数据和多个第一过采样数据；

数字通讯回路，其对来自所述模拟采样回路的所述多个第一过采样数据进行压缩，得到多个第二过采样数据，并将所述头数据和所述多个第二过采样数据进行组合，得到发送数据。

2.根据权利要求1所述的过采样装置，其中，所述数字通讯回路包括：

第一处理器，其读取所述过采样数据，将所述过采样数据中的所述多个第一过采样数据分别与所述过采样数据中的头数据相减，得到所述多个第二过采样数据，将每m个所述第二过采样数据组合成一个待传输数据，m≥2，将所述头数据与所有所述待传输数据的组合作为所述发送数据。

3.根据权利要求2所述的过采样装置，其中，所述数字通讯回路还包括：

第二处理器，其根据预先配置的过采样数接收来自所述模拟采样回路的过采样数据，根据预先定义的数据发送格式对所述过采样数据进行格式转换，并将格式转换后的过采样数据发送给所述第一处理器；

所述第一处理器根据预先定义的数据接收格式接收来自所述第二处理器的过采样数据。

4.根据权利要求1所述的过采样装置，其中，所述数字通讯回路包括：

第三处理器，其读取所述过采样数据中的头数据的全部比特以及所述过采样数据中的所述多个第一过采样数据的低位比特，将所述多个第一过采样数据的低位比特作为所述多个第二过采样数据，将每m个所述第二过采样数据组合成一个待传输数据，m≥2，将所述头数据与所有所述待传输数据的组合作为所述发送数据。

5.根据权利要求4所述的过采样装置，其中，所述数字通讯回路还包括：

第四处理器，其根据预先配置的过采样数接收来自所述模拟采样回路的过采样数据，根据预先定义的数据发送格式，对所述过采样数据进行格式转换，并将格式转换后的过采样数据发送给所述第三处理器；

所述第三处理器根据预先定义的数据接收格式接收来自所述第四处理器的过采样数据。

6.根据权利要求3或5所述的采样装置，其中，所述采样数为2n，n为正整数，所述发送数据的数据包的个数为n+1。

7.一种控制器，其特征在于，所述控制器包括权利要求1至6任一项所述的过采样装置。

8.一种数据压缩装置，其特征在于，所述数据压缩装置包括：

读取单元，其读取来自模拟采样回路的过采样数据，所述过采样数据包括头数据和多个第一过采样数据；

处理单元，其对所述过采样数据中的所述多个第一过采样数据进行压缩，得到多个第二过采样数据，将所述头数据与所述多个第二过采样数据进行组合，得到发送数据。

9.根据权利要求8所述的数据压缩装置，其中，

所述读取单元读取所述过采样数据的全部比特；

所述处理单元将所述过采样数据中的所述多个第一过采样数据分别与所述过采样数据中的头数据相减，得到所述多个第二过采样数据，将每m个所述第二过采样数据组合成一个待传输数据，m≥2，将所述头数据与所有所述待传输数据的组合作为所述发送数据。

10.根据权利要求8所述的数据压缩装置，其中，

所述读取单元读取所述过采样数据中的头数据的全部比特以及所述过采样数据中的所述多个第一过采样数据的低位比特；

所述处理单元将所述多个第一过采样数据的低位比特作为所述多个第二过采样数据，将每m个所述第二过采样数据组合成一个待传输数据，m≥2，将所述头数据与所有所述待传输数据的组合作为所述发送数据。

Images