CN114095014A - 一种4-8通道高速cmos驱动芯片 - Google Patents

一种4-8通道高速cmos驱动芯片 Download PDF

Info

Publication number
CN114095014A
CN114095014A CN202111194282.XA CN202111194282A CN114095014A CN 114095014 A CN114095014 A CN 114095014A CN 202111194282 A CN202111194282 A CN 202111194282A CN 114095014 A CN114095014 A CN 114095014A
Authority
CN
China
Prior art keywords
node
source
drain
gate
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111194282.XA
Other languages
English (en)
Inventor
李娅妮
周志余
郑玉晗
周卉卉
朱樟明
杨银堂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chongqing Institute Of Integrated Circuit Innovation Xi'an University Of Electronic Science And Technology
Original Assignee
Chongqing Institute Of Integrated Circuit Innovation Xi'an University Of Electronic Science And Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chongqing Institute Of Integrated Circuit Innovation Xi'an University Of Electronic Science And Technology filed Critical Chongqing Institute Of Integrated Circuit Innovation Xi'an University Of Electronic Science And Technology
Priority to CN202111194282.XA priority Critical patent/CN114095014A/zh
Publication of CN114095014A publication Critical patent/CN114095014A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/0948—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H3/00—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection
    • H02H3/08—Emergency protective circuit arrangements for automatic disconnection directly responsive to an undesired change from normal electric working condition with or without subsequent reconnection ; integrated protection responsive to excess current
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)

Abstract

本发明公开了一种4‑8通道高速CMOS驱动芯片，包括：单通道驱动电路、保护电路和输出电路，单通道驱动电路用于将输入的数字信号转换为第一预设电压，保护电路用于在过温或过流时关断CMOS驱动芯片，输出电路用于提高CMOS驱动芯片的输出电压范围；单通道驱动电路中，三态控制模块用于控制输出电路切换不同工作模式，电源电压检测模块用于在检测到第一预设电压VS‑从零开始减小至预设阈值时，控制电平转换器切换至高/低电平输入模式，电平转换器用于将输入的数字信号平移至第二预设电压，并转化为具有固定上升下降沿延迟的输出信号。该驱动芯片能够提高开关速度和驱动能力，使动态开关损耗降至最低，并保证芯片的正常工作。

Description

一种4-8通道高速CMOS驱动芯片
技术领域
本发明属于半导体技术领域，具体涉及一种4-8通道高速CMOS驱动芯片。
背景技术
高分辨率成像技术是对地观测的重要手段之一，CCD(Charge-coupled Device，电荷耦合元件)作为一种光电转换器件，具有成本低、结构简单、扫描速度快、频率响应高等优点，因而越来越广泛地应用于高分辨率成像领域。
CCD的工作状态会直接影响图像的质量，每片CCD出厂最佳工作状态不一致，需要参数可调的外围驱动芯片。目前，相关技术中多采用分立式驱动芯片，由于分立器件过多，因此存在相互产生干扰、通道串扰等问题，会导致遥感图像的质量急剧下降；并且，分立式器件还会使电子学系统的可靠性下降，发生器件故障的概率将增大。为了满足高分辨率需求，需要增加驱动芯片的通道数量，这进一步降低了电子学系统的集成度，其结构更加复杂，体积、重量、功耗都严重受限。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种4-8通道高速CMOS驱动芯片。本发明要解决的技术问题通过以下技术方案实现：
本发明提供一种4-8通道高速CMOS驱动芯片，包括：单通道驱动电路、保护电路和输出电路，所述单通道驱动电路用于将输入的数字信号转换为第一预设电压：VS+、VS-、VH和VL，所述保护电路用于在过温或过流时关断所述CMOS驱动芯片，所述输出电路用于提高所述CMOS驱动芯片的输出电压范围；
所述单通道驱动电路包括：电源电压检测模块、电平转换器和三态控制模块；其中，
所述三态控制模块用于控制所述输出电路在不同工作模式之间进行切换，所述工作模式包括驱动模式和不定态，所述驱动模式包括高电平输入模式和低电平输入模式；
所述电源电压检测模块用于在检测到VS-从零开始减小至预设阈值时，控制所述电平转换器切换至高电平输入模式或低电平输入模式；
所述电平转换器用于将输入的所述数字信号平移至不随电源电压变化的第二预设电压，并转化为具有固定上升下降沿延迟的输出信号。
在本发明的一个实施例中，所述电源电压检测模块包括晶体管：M1、M2和M3及反相器：I1和I2；
其中，M1的栅极和M2的栅极接地，M1的源极与VS+连接，M2的源极与VS-连接，M1的漏极、M2的漏极和M3的漏极与I1的输入端连接，M3的源极与VS+连接，I1的输出端和I2的输入端连接，且I1的输出端与I2的输入端之间包括第一节点，M3的栅极连接至所述第一节点。
在本发明的一个实施例中，还包括电源电压信号端和偏置电压信号端，所述保护电路包括过温保护电路；
所述过温保护电路包括比例运算放大器、单位增益跟随器、迟滞比较器、晶体管：Q1和M4、电阻：R1、R2、R3和R4；其中，
Q1的基极和集电极接地、发射极与M4的漏极连接，M4的栅极与所述偏置电压信号端连接、源极与所述电源电压信号端连接；Q1的发射极与M4的漏极之间包括第二节点，所述比例运算放大器的同相端与所述第二节点连接、反相端经R1接地、输出端与所述迟滞比较器的反相端连接，R2并联于所述比例运算放大器的反相输入端与输出端之间；所述单位增益跟随器的同相端与所述参考电压信号端连接、反相端与输出端连接；所述迟滞比较器的同相端与第三节点连接，所述第三节点位于R3和R4之间，所述迟滞比较器的同相端经R3连接至所述单位增益跟随器的输出端、并经R4接地。
在本发明的一个实施例中，Q1为PNP型双极晶体管，M4为PMOS晶体管。
在本发明的一个实施例中，还包括带隙基准电压源电路、第一信号输入端和第二信号输入端，所述带隙基准电压源电路包括第三节点、第四节点、第五节点、第六节点、第七节点、电阻：R5、R6和R7、以及晶体管：M5、M6、M7、M8、M9、M10、M11、M12和M13；
其中，M5的栅极与所述偏置电压信号端连接、漏极与所述第三节点连接、源极与所述电源电压信号端连接，M6的源极与M7的源极均连接至所述第三节点，M6的漏极、M8的栅极和M9的栅极与所述第四节点连接、M6的栅极与第一信号输入端连接，M7的栅极与第二信号输入端连接、漏极与M9的漏极连接，M9的源极与M8的源极均接地；
M10的栅极与所述偏置电压信号端连接、源极与所述电源电压信号端连接、漏极连接至所述第五节点，M11的栅极与M9的漏极连接、漏极与所述第五节点连接、源极接地，C1的一端与第五节点连接、另一端与M11的栅极连接，M12的栅极与漏极连接、源极与所述电源电压信号端连接，M13的栅极与所述第五节点连接、源极与R5的一端连接，R5的另一端经R6连接至Q2的发射极，Q2的基极与集电极连接后接地，R5与R6之间包括第六节点，所述第六节点与第一信号输入端连接；R7的一端与M10的源极连接、另一端与Q3的发射极连接，Q3的基极与集电极连接后接地，R7与Q3的发射极之间包括第七节点，所述第七节点与第二信号输入端连接。
在本发明的一个实施例中，M5、M6、M7、M10、M12和M13为PMOS晶体管，M8、M9和M11为NMOS晶体管，Q2和Q3为PNP型双极晶体管。
在本发明的一个实施例中，还包括参考电压信号端；
所述保护电路还包括过流保护电路，所述过流保护电路包括晶体管：M14、M15和M16、二极管D1、电阻：R8、R9、R10和R11、电感L1、PWM比较器、误差放大器和驱动单元；其中，
M14的栅极与PWM比较器的输出端连接、源极与R8、R9串联并接地、漏极经R10连接至VIN；M14与R10之间包括第八节点，PWM比较器的反相端与所述第八节点连接、同相端与D1的阳极连接，D1的阳极经R11连接至VIN、阴极经L1连接至M15的漏极，M15的栅极与所述驱动单元的输入端连接、源极接地；
M14与R8之间包括第九节点，误差放大器的反相端与所述第九节点连接、同相端与所述参考电压信号端连接、输出端与所述驱动单元的输出端连接；R8和R9之间包括第十节点，M16的漏极与第十节点连接、源极接地、栅极与误差放大器的输出端连接。
在本发明的一个实施例中，所述误差放大器包括电阻：R12和R13、晶体管：M17、M18、M19、M20、M21、M22、M23、Q4和Q5；其中，
M17的源极经R12连接至VIN，M17的栅极与M17的漏极、M18的栅极、M19的漏极连接，M19的源极经Q4连接至M20的漏极，M19的栅极与M21的栅极连接，M18的漏极与M21的漏极均与所述输出信号端连接，M21的源极经Q5连接至M20的漏极，M20的栅极与M22的栅极连接、源极与M22的源极连接后接地，M22的漏极与M22的栅极以及M23的漏极连接，M23的栅极与所述参考电压信号端连接、源极与所述电源电压信号端连接。
在本发明的一个实施例中，所述输出电路包括二极管：D2、D3和D4、电阻：R14、R15和R16、晶体管：M24和M25、电容：C2和C3；其中，
C2的一端与VIN连接、另一端与M24的栅极连接，C2与M24的栅极之间包括第十一节点，D2的阳极与所述第十一节点连接，D2的阴极和M24的源极均连接至VH、M24的漏极与M25的漏极连接，M25的栅极经C3连接至VIN、源极与D3的阳极连接，M25的栅极与C3之间包括第十二节点，R14和R15串联后并联于VH与所述第十二节点之间；D3的阴极经R16连接至VL，D4的阴极与D3的阴极连接。
与现有技术相比，本发明的有益效果在于：
本发明提供一种4-8通道高速CMOS驱动芯片，包括：单通道驱动电路、保护电路和输出电路，单通道驱动电路用于将输入的数字信号转换为第一预设电压：VS+、VS-、VH和VL，保护电路用于在过温或过流时关断CMOS驱动芯片，输出电路用于提高CMOS驱动芯片的输出电压范围；由于该驱动芯片的输出电路采用推挽输出结构，通过匹配的上升和下降延迟时间来提高开关速度和驱动能力，维持输入到输出脉冲宽度的完整性，从而减少时间误差、并解决时钟偏移的问题，使动态开关损耗降至最低；并且，上述驱动芯片内部集成保护电路，能够降低非常态工作情况损坏芯片的风险，进而保证芯片的正常工作。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的4-8通道高速CMOS驱动芯片的一种结构示意图；
图2是本发明实施例提供的单通道驱动电路与输出电路之间的连接关系示意图；
图3是本发明实施例提供的电源电压检测模块的一种结构示意图；
图4是本发明实施例提供的电平转移电路的一种结构示意图；
图5是本发明实施例提供的过温保护电路的一种结构示意图；
图6是本发明实施例提供的带隙基准电压源电路的一种结构示意图；
图7是本发明实施例提供的迟滞比较器的一种结构示意图；
图8是本发明实施例提供的过流保护电路的一种结构示意图；
图9是本发明实施例提供的误差放大器的一种结构示意图；
图10是本发明实施例提供的输出电路的一种结构示意图；
图11是本发明实施例提供的水平驱动芯片的一种结构示意图；
图12是本发明实施例提供的垂直驱动芯片的一种结构示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
图1是本发明实施例提供的4-8通道高速CMOS驱动芯片的一种结构示意图，图2是本发明实施例提供的单通道驱动电路与输出电路之间的连接关系示意图。如图1-2所示，一种4-8通道高速CMOS驱动芯片，包括：单通道驱动电路1、保护电路2和输出电路3，单通道驱动电路1用于将输入的数字信号转换为第一预设电压：VS+、VS-、VH和VL，保护电路2用于在过温或过流时关断CMOS驱动芯片，输出电路3用于提高CMOS驱动芯片的输出电压范围；
单通道驱动电路1包括：电源电压检测模块11、电平转换器12和三态控制模块13；其中，
三态控制模块13用于控制输出电路3在不同工作模式之间进行切换，工作模式包括驱动模式和不定态，驱动模式包括高电平输入模式和低电平输入模式；
电源电压检测模块11用于在检测到VS-从零开始减小至预设阈值时，控制电平转换器12切换至高电平输入模式或低电平输入模式；
电平转换器12用于将输入的数字信号平移至不随电源电压变化的第二预设电压，并转化为具有固定上升下降沿延迟的输出信号。
具体而言，CMOS驱动芯片包括：单通道驱动电路1、保护电路2和输出电路3，其中，单通道驱动电路1包括：电源电压检测模块11、电平转换器12和三态控制模块13。本实施例中，该芯片可以30MHz的频率、提供3A驱动电流，为CCD(charge coupled device，电荷耦合器件)相机提供驱动信号，实现高精度、高稳定的驱动时序。
图3是本发明实施例提供的电源电压检测模块的一种结构示意图。请参见图3，电源电压检测模块11包括晶体管：M1、M2和M3及反相器：I1和I2；
其中，M1的栅极和M2的栅极接地，M1的源极与VS+连接，M2的源极与VS-连接，M1的漏极、M2的漏极和M3的漏极与I1的输入端连接，M3的源极与VS+连接，I1的输出端和I2的输入端连接，且I1的输出端与I2的输入端之间包括第一节点N1，M3的栅极连接至第一节点N1。
可以理解的是，当VS-从零逐渐减小至预设阈值时，控制信号CTR1和CTR2逻辑改变，以控制芯片内部的电平转换器切换至高电平输入模式或低电平输入模式。图4是本发明实施例提供的电平转移电路的一种结构示意图。请结合图3-4，为了防止芯片供电电压和输入电压相互独立，电平转移电路利用前一级偏置电路产生的电流流过一个电阻，生成一个电压，再将这个电压叠加在输入信号上来完成电平转移的功能。
图5是本发明实施例提供的过温保护电路的一种结构示意图。可选地，上述4-8通道高速CMOS驱动芯片还包括电源电压信号端Vdd和偏置电压信号端Vbias，保护电路2包括过温保护电路21；
如图5所示，过温保护电路21包括比例运算放大器211、单位增益跟随器212、迟滞比较器213、晶体管：Q1和M4、电阻：R1、R2、R3和R4；其中，
Q1的基极和集电极接地、发射极与M4的漏极连接，M4的栅极与偏置电压信号端Vbias连接、源极与电源电压信号端Vdd连接；Q1的发射极与M4的漏极之间包括第二节点N2，比例运算放大器211的同相端与第二节点连接、反相端经R1接地、输出端与迟滞比较器213的反相端连接，R2并联于比例运算放大器211的反相输入端与输出端之间；单位增益跟随器212的同相端与参考电压信号端连接、反相端与输出端连接；迟滞比较器213的同相端与第三节点N3连接，第三节点N3位于R3和R4之间，迟滞比较器213的同相端经R3连接至单位增益跟随器212的输出端、并经R4接地。
本实施例中，过温保护电路21主要包括比例运算放大器211、单位增益跟随器212和迟滞比较器213，除此之外，过温保护电路21还可以包括温度检测单元，用于将温度信号转换为电压信号。可选地，温度检测单元与比例运算运算放大器211组成具有负温度系数的带隙基准电路，从而在将温度信号转变为电压信号后，再通过比例运算放大器211及比例电阻部分将电压信号进一步放大，然后将放大后的电压信号输入迟滞比较器213的反向端，并与阈值关断电压进行比较。
图6是本发明实施例提供的带隙基准电压源电路的一种结构示意图。请参见图6，4-8通道高速CMOS驱动芯片还包括带隙基准电压源电路22、第一信号输入端Vinn和第二信号输入端Vinp，带隙基准电压源电路22包括第三节点N3、第四节点N4、第五节点N5、第六节点N6、第七节点N7、电阻：R5、R6和R7、以及晶体管：M5、M6、M7、M8、M9、M10、M11、M12和M13；
其中，M5的栅极与偏置电压信号端Vbias连接、漏极与第三节点N3连接、源极与电源电压信号端Vdd连接，M6的源极与M7的源极均连接至第三节点N3，M6的漏极、M8的栅极和M9的栅极与第四节点N4连接、M6的栅极与第一信号输入端Vinn连接，M7的栅极与第二信号输入端Vinp连接、漏极与M9的漏极连接，M9的源极与M8的源极均接地；
M10的栅极与偏置电压信号端Vbias连接、源极与电源电压信号端Vdd连接、漏极连接至第五节点N5，M11的栅极与M9的漏极连接、漏极与第五节点N5连接、源极接地，C1的一端与第五节点N5连接、另一端与M11的栅极连接，M12的栅极与漏极连接、源极与电源电压信号端Vdd连接，M13的栅极与第五节点N5连接、源极与R5的一端连接，R5的另一端经R6连接至Q2的发射极，Q2的基极与集电极连接后接地，R5与R6之间包括第六节点N6，第六节点N6与Vin连接；R7的一端与M10的源极连接、另一端与Q3的发射极连接，Q3的基极与集电极连接后接地，R7与Q3的发射极之间包括第七节点N7，第七节点N7与第二信号输入端Vinp连接。
本实施例中，M5、M6、M7、M10、M12和M13为PMOS晶体管，M8、M9和M11为NMOS晶体管，Q2和Q3为PNP型双极晶体管。
需要说明的是，阈值关断电压是将带带隙基准电压源电路22产生的1.25V电压输入至单位增益跟随器的输入端，再经比例电阻降压后产生一个0.72V的阈值关断电压，放大后的电压信号与阈值关断电压比较之后，输出高电平或低电平控制功率器件的开/关状态。
如图5所示，迟滞比较器21中同相输入端处的基准电压V5＝0.72V，且反相输入端处V6＝V1*R1/(R2+R1)，其中，V1是与晶体管Q1的参数及温度有关的值，通过选择合适的晶体管后将不再对其多做改变，所以其电压随温度变化的范围将不再变化，可以通过调节电阻R3和R4改变过温保护阈值电压的值。图7是本发明实施例提供的迟滞比较器的一种结构示意图。如图7所示，NMOS晶体管M3’和M4’构成了迟滞比较功能；M13’、M10’和INV1构成了一个正反馈回路，用于加强信号，提高驱动能力；输出端采用四级反相器结构，有效提高了电路的带负载能力。
可选地，Q1为PNP型双极晶体管，M4为PMOS晶体管。
应当理解，本实施例利用带隙基准电压源电路22产生一个温度特性好的1.25V的基准电压，利用线性电源电路和比例电阻进行分压，以得到保护电路2中所需要的基准电压。电路结构如图7所示。核心模块由PNP晶体管Q1’、Q2’，电阻R0’、R1’及R4’构成，左边采用简单的两级运放结构，使Vinn＝Vinp。
进一步地，上述4-8通道高速CMOS驱动芯片还包括参考电压信号端Vref；
图8是本发明实施例提供的过流保护电路的一种结构示意图，请参见图8，保护电路2还包括过流保护电路23，过流保护电路23包括晶体管：M14、M15和M16、二极管D1、电阻：R8、R9、R10和R11、电感L1、PWM比较器231、误差放大器232和驱动单元233；其中，
M14的栅极与PWM比较器231的输出端连接、源极与R8、R9串联并接地、漏极经R10连接至VIN；M14与R10之间包括第八节点N8，PWM比较器231的反相端与第八节点N8连接、同相端与D1的阳极连接，D1的阳极经R11连接至VIN、阴极经L1连接至M15的漏极，M15的栅极与驱动单元233的输入端连接、源极接地；
M14与R8之间包括第九节点N9，误差放大器232的反相端与第九节点N9连接、同相端与参考电压信号端Vref连接、输出端与驱动单元233的输出端连接；R8和R9之间包括第十节点N10，M16的漏极与第十节点N10连接、源极接地、栅极与误差放大器232的输出端连接。
具体而言，请参见图8，当输入电压VIN加载到电路上时，L1和RS上的初始电流均为0，电流感应电路没有工作。此时PWM比较器231的反相端相当于短接到地，因此其输出为高电平。这个高电平通过驱动单元233之后使功率开关M15打开，把LX引脚电位拉低，当LX引脚被拉低后，VIN的电流将通过R11、L1和LED流到地(通过M15)，电感L1上的电流逐渐增大，电流增加的斜率取决于VIN和L1的值，这个斜坡电流流过电阻R11会相应地产生一个与电源电压VIN相关的斜坡电压VSENCE，电压VSENCE被电流感应电路(此时开始工作)加到内部电阻R10两端并转换成电流，该电流也将流过内部电阻R8和R9。由于R8和R9串联在PWM比较器231的反相端和地之间，因此，VSENCE/R10这个电流会引起PWM比较器231反相端电压从0开始升高，当PWM比较器231反相端电压升高到参考电压时，比较器输出将发生翻转，即从高变低，进而低电平关断M15。
此外，PWM比较器231的输出还控制另外一个NMOS开关M16，这个开关可以短路或者连接电阻R9，其目的是产生一个比较器滞回电压。这个滞回电压值可以由R9的阻值来设定，一般设计为参考电压的15％左右。当M15关断时，L1上的电流续流肖特基二极管D1流回VIN。这种情况下，电感L1的电流会逐渐变小，其下降斜率由续流二极管D1的正向导通电压决定，下降的斜坡电流会使得流过R9的电流变小，从而使得PWM比较器231反相端的电压下降。当PWM比较器231反相端的电压下降至参考电压时，比较器的输出会再次发生翻转，由低变高，整个过程就这样周而复始，PWM比较器231的反相输入会在Vref的±15％之内发生变化。
图9是本发明实施例提供的误差放大器的一种结构示意图。如图9所示，误差放大器232包括电阻：R12和R13、晶体管：M17、M18、M19、M20、M21、M22、M23、Q4和Q5；其中，
M17的源极经R12连接至VIN，M17的栅极与M17的漏极、M18的栅极、M19的漏极连接，M19的源极经Q4连接至M20的漏极，M19的栅极与M21的栅极连接，M18的漏极与M21的漏极均与输出信号端连接，M21的源极经Q5连接至M20的漏极，M20的栅极与M22的栅极连接、源极与M22的源极连接后接地，M22的漏极与M22的栅极以及M23的漏极连接，M23的栅极与参考电压信号端连接、源极与电源电压信号端Vdd连接。
考虑到高边电流检测对运算放大器的要求：高带宽、高频率和高的共模输入范围，本项目拟设计实现的运算放大器选择的是由LDMOS管构成的CMOS运算放大器。选用LDMOS管的好处是，用较为简单的结构就可以达到高边电流检测对运算放大器的要求。另外，尽管NMOS管可以做得很小，更有利于集成，但是，由于高压器件的单管面积就已经很大了，对集成度要求不严，因此利用LDMOS电路更加适宜。
图10是本发明实施例提供的输出电路的一种结构示意图。请参见图10，输出电路3包括二极管：D2、D3和D4、电阻：R14、R15和R16、晶体管：M24和M25、电容：C2和C3；其中，
C2的一端与VIN连接、另一端与M24的栅极连接，C2与M24的栅极之间包括第十一节点，D2的阳极与所述第十一节点连接，D2的阴极和M24的源极均连接至VH、M24的漏极与M25的漏极连接，M25的栅极经C3连接至VIN、源极与D3的阳极连接，M25的栅极与C3之间包括第十二节点，R14和R15串联后并联于VH与所述第十二节点之间；D3的阴极经R16连接至VL，D4的阴极与D3的阴极连接。
具体地，在图10所示的输出电路中，由于输出管采用MOSFET，因此推挽驱动电路可以有效提高工作电压范围。当输入负向脉冲信号时，上拉PMOS管M24为低阻状态，而下拉的NMOS管M25处于高阻状态，输出的电平值接近上方的PMOS管的源极电压VH+；当输入正向脉冲信号时，上拉PMOS管M24为高阻状态，而下拉NMOS管M25处于低阻状态，输出的电平值接近下拉NMOS管的源极电压VL-。采用上述结构的输出电路能够有效拓宽输出信号摆幅，需要说明的是，采用高速的MOSFET时，上升和下降沿的时间很短；但需要两个MOSFET的严格匹配，且PMOS和NMOS严格交替导通，否则在频率高时功耗会增加。
为了增强输出功率开关的驱动特性，本项目设计的输出功率开关采用了EDPMOS和LDNMOS器件，从而提高开关响应速度，增加应用的灵活性。
图11是本发明实施例提供的水平驱动芯片的一种结构示意图，图12是本发明实施例提供的垂直驱动芯片的一种结构示意图。需要说明的是，在高分辨率CCD相机电子学系统中，需要水平驱动32路，每路峰值电流不低于2.0A；垂直驱动10路，每路峰值电流不低于3.0A。因此，如图11所示，本实施例可以设计单通道峰值电流大于2.0A的驱动电路，每颗驱动芯片中集成4-8个通道，水平驱动电路中使用8颗驱动芯片即可满足需求；而如图12所示，对垂直驱动电路而言，可将两通道并联使用，即一颗驱动芯片支持2路垂直驱动，整个垂直驱动电路用5颗驱动芯片即可满足要求。
利用本发明提供的驱动芯片所设计的驱动电路能够提供的峰值电流为2.0A，输出级功率开关的电流能力较大。因此，为了保证驱动芯片的正常工作，本发明在上述芯片内部集成保护电路，可有效避免非常态工作情况下对芯片造成损坏。进一步地，保护电路包括过温保护电路和过流保护电路，在过温保护电路中，将基极和集电极接在一起的NPN型晶体管与PMOS管串联的回路作为过温保护电路的温度敏感部分，将温度信号转化成电压信号后，再经过运算放大器放将其电压值抬高，并与基准电压进行比较，输出信号可控制电路的工作状态，达到了保护电路的目的；而过流保护电路则采用由LDNMOS构成的误差放大器，有利于达到宽共模输入的设计要求。另外，引入PWM比较器构成滞环电流控制(HCC)模块，提高了电流精度。
在本发明的描述中，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本说明书的描述中，参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。在本说明书中，对上述术语的示意性表述不必须针对的是相同的实施例或示例。而且，描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施例或示例中以合适的方式结合。此外，本领域的技术人员可以将本说明书中描述的不同实施例或示例进行接合和组合。
尽管在此结合各实施例对本申请进行了描述，然而，在实施所要求保护的本申请过程中，本领域技术人员通过查看所述附图、公开内容、以及所附权利要求书，可理解并实现所述公开实施例的其他变化。在权利要求中，“包括”(comprising)一词不排除其他组成部分或步骤，“一”或“一个”不排除多个的情况。单个处理器或其他单元可以实现权利要求中列举的若干项功能。相互不同的从属权利要求中记载了某些措施，但这并不表示这些措施不能组合起来产生良好的效果。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (9)

1.一种4-8通道高速CMOS驱动芯片，其特征在于，包括：单通道驱动电路、保护电路和输出电路，所述单通道驱动电路用于将输入的数字信号转换为第一预设电压：VS+、VS-、VH和VL，所述保护电路用于在过温或过流时关断所述CMOS驱动芯片，所述输出电路用于提高所述CMOS驱动芯片的输出电压范围；
所述单通道驱动电路包括：电源电压检测模块、电平转换器和三态控制模块；其中，
所述三态控制模块用于控制所述输出电路在不同工作模式之间进行切换，所述工作模式包括驱动模式和不定态，所述驱动模式包括高电平输入模式和低电平输入模式；
所述电源电压检测模块用于在检测到VS-从零开始减小至预设阈值时，控制所述电平转换器切换至高电平输入模式或低电平输入模式；
所述电平转换器用于将输入的所述数字信号平移至不随电源电压变化的第二预设电压，并转化为具有固定上升下降沿延迟的输出信号。
2.根据权利要求1所述的4-8通道高速CMOS驱动芯片，其特征在于，所述电源电压检测模块包括晶体管：M1、M2和M3及反相器：I1和I2；
其中，M1的栅极和M2的栅极接地，M1的源极与VS+连接，M2的源极与VS-连接，M1的漏极、M2的漏极和M3的漏极与I1的输入端连接，M3的源极与VS+连接，I1的输出端和I2的输入端连接，且I1的输出端与I2的输入端之间包括第一节点，M3的栅极连接至所述第一节点。
3.根据权利要求2所述的4-8通道高速CMOS驱动芯片，其特征在于，还包括电源电压信号端和偏置电压信号端，所述保护电路包括过温保护电路；
所述过温保护电路包括比例运算放大器、单位增益跟随器、迟滞比较器、晶体管：Q1和M4、电阻：R1、R2、R3和R4；其中，
Q1的基极和集电极接地、发射极与M4的漏极连接，M4的栅极与所述偏置电压信号端连接、源极与所述电源电压信号端连接；Q1的发射极与M4的漏极之间包括第二节点，所述比例运算放大器的同相端与所述第二节点连接、反相端经R1接地、输出端与所述迟滞比较器的反相端连接，R2并联于所述比例运算放大器的反相输入端与输出端之间；所述单位增益跟随器的同相端与所述参考电压信号端连接、反相端与输出端连接；所述迟滞比较器的同相端与第三节点连接，所述第三节点位于R3和R4之间，所述迟滞比较器的同相端经R3连接至所述单位增益跟随器的输出端、并经R4接地。
4.根据权利要求3所述的4-8通道高速CMOS驱动芯片，其特征在于，Q1为PNP型双极晶体管，M4为PMOS晶体管。
5.根据权利要求3所述的4-8通道高速CMOS驱动芯片，其特征在于，还包括带隙基准电压源电路、第一信号输入端和第二信号输入端，所述带隙基准电压源电路包括第三节点、第四节点、第五节点、第六节点、第七节点、电阻：R5、R6和R7、以及晶体管：M5、M6、M7、M8、M9、M10、M11、M12和M13；
其中，M5的栅极与所述偏置电压信号端连接、漏极与所述第三节点连接、源极与所述电源电压信号端连接，M6的源极与M7的源极均连接至所述第三节点，M6的漏极、M8的栅极和M9的栅极与所述第四节点连接、M6的栅极与第一信号输入端连接，M7的栅极与第二信号输入端连接、漏极与M9的漏极连接，M9的源极与M8的源极均接地；
M10的栅极与所述偏置电压信号端连接、源极与所述电源电压信号端连接、漏极连接至所述第五节点，M11的栅极与M9的漏极连接、漏极与所述第五节点连接、源极接地，C1的一端与第五节点连接、另一端与M11的栅极连接，M12的栅极与漏极连接、源极与所述电源电压信号端连接，M13的栅极与所述第五节点连接、源极与R5的一端连接，R5的另一端经R6连接至Q2的发射极，Q2的基极与集电极连接后接地，R5与R6之间包括第六节点，所述第六节点与第一信号输入端连接；R7的一端与M10的源极连接、另一端与Q3的发射极连接，Q3的基极与集电极连接后接地，R7与Q3的发射极之间包括第七节点，所述第七节点与第二信号输入端连接。
6.根据权利要求5所述的4-8通道高速CMOS驱动芯片，其特征在于，M5、M6、M7、M10、M12和M13为PMOS晶体管，M8、M9和M11为NMOS晶体管，Q2和Q3为PNP型双极晶体管。
7.根据权利要求2所述的4-8通道高速CMOS驱动芯片，其特征在于，还包括参考电压信号端；
所述保护电路还包括过流保护电路，所述过流保护电路包括晶体管：M14、M15和M16、二极管D1、电阻：R8、R9、R10和R11、电感L1、PWM比较器、误差放大器和驱动单元；其中，
M14的栅极与PWM比较器的输出端连接、源极与R8、R9串联并接地、漏极经R10连接至VIN；M14与R10之间包括第八节点，PWM比较器的反相端与所述第八节点连接、同相端与D1的阳极连接，D1的阳极经R11连接至VIN、阴极经L1连接至M15的漏极，M15的栅极与所述驱动单元的输入端连接、源极接地；
M14与R8之间包括第九节点，误差放大器的反相端与所述第九节点连接、同相端与所述参考电压信号端连接、输出端与所述驱动单元的输出端连接；R8和R9之间包括第十节点，M16的漏极与第十节点连接、源极接地、栅极与误差放大器的输出端连接。
8.根据权利要求7所述的4-8通道高速CMOS驱动芯片，其特征在于，所述误差放大器包括电阻：R12和R13、晶体管：M17、M18、M19、M20、M21、M22、M23、Q4和Q5；其中，
M17的源极经R12连接至VIN，M17的栅极与M17的漏极、M18的栅极、M19的漏极连接，M19的源极经Q4连接至M20的漏极，M19的栅极与M21的栅极连接，M18的漏极与M21的漏极均与所述输出信号端连接，M21的源极经Q5连接至M20的漏极，M20的栅极与M22的栅极连接、源极与M22的源极连接后接地，M22的漏极与M22的栅极以及M23的漏极连接，M23的栅极与所述参考电压信号端连接、源极与所述电源电压信号端连接。
9.根据权利要求1所述的4-8通道高速CMOS驱动芯片，其特征在于，所述输出电路包括二极管：D2、D3和D4、电阻：R14、R15和R16、晶体管：M24和M25、电容：C2和C3；其中，
C2的一端与VIN连接、另一端与M24的栅极连接，C2与M24的栅极之间包括第十一节点，D2的阳极与所述第十一节点连接，D2的阴极和M24的源极均连接至VH、M24的漏极与M25的漏极连接，M25的栅极经C3连接至VIN、源极与D3的阳极连接，M25的栅极与C3之间包括第十二节点，R14和R15串联后并联于VH与所述第十二节点之间；D3的阴极经R16连接至VL，D4的阴极与D3的阴极连接。
CN202111194282.XA 2021-10-13 2021-10-13 一种4-8通道高速cmos驱动芯片 Pending CN114095014A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111194282.XA CN114095014A (zh) 2021-10-13 2021-10-13 一种4-8通道高速cmos驱动芯片

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111194282.XA CN114095014A (zh) 2021-10-13 2021-10-13 一种4-8通道高速cmos驱动芯片

Publications (1)

Publication Number Publication Date
CN114095014A true CN114095014A (zh) 2022-02-25

Family

ID=80296805

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111194282.XA Pending CN114095014A (zh) 2021-10-13 2021-10-13 一种4-8通道高速cmos驱动芯片

Country Status (1)

Country Link
CN (1) CN114095014A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116232311A (zh) * 2023-05-08 2023-06-06 紫光同芯微电子有限公司 一种单总线通信芯片的输入电路及芯片

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116232311A (zh) * 2023-05-08 2023-06-06 紫光同芯微电子有限公司 一种单总线通信芯片的输入电路及芯片
CN116232311B (zh) * 2023-05-08 2023-09-12 紫光同芯微电子有限公司 一种单总线通信芯片的输入电路及芯片

Similar Documents

Publication Publication Date Title
WO2005112217A1 (ja) 過電流検出回路及びこれを有する電源装置
US20090224804A1 (en) Detecting circuit and electronic apparatus using detecting circuit
CN114095014A (zh) 一种4-8通道高速cmos驱动芯片
US7816967B1 (en) System and method for compensating pulse generator for process and temperature variations
US10707863B2 (en) Power-on reset circuit
CN101079617B (zh) 精确的定时信号发生器及其方法
CN115940642B (zh) 一种开关管导通速度控制电路
JPH04329712A (ja) 高速論理回路
JP3036423B2 (ja) 半導体装置
CN110661409A (zh) 一种变换器的前馈控制方法及电路
CN102447443A (zh) 差动放大器电路
JP7224387B2 (ja) 増幅回路
EP0645890B1 (en) BiCMOS logic circuit
CN110518903B (zh) 一种电平移位电路
JP2651246B2 (ja) Ｃｍｏｓ入力バッファ回路
US6329866B1 (en) Transient current producing method, transient current producing circuit, related semiconductor integrated circuit and logical circuit
US8415988B2 (en) Clock driver for a capacitance clock input
CN216816776U (zh) 半导体芯片中无需基准电压和偏置电流的电压检测电路
CN110492456B (zh) 一种应用于浪涌抑制芯片的高压使能电路
JP2734426B2 (ja) レベル変換回路
CN116722729B (zh) 一种降低开关管关断尖峰电压的电路
EP1248371A1 (en) A converter for converting the level of differential signals
JP2004072681A (ja) コンパレータ回路およびこの回路を有する半導体集積回路
KR930007564B1 (ko) Fet 풀다운 부하를 가지는 ecl 회로
US6211660B1 (en) MOS transistor output circuits using PMOS transistors

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination