CN114095011A - 一种具有光耦特性的模拟前端电路 - Google Patents
一种具有光耦特性的模拟前端电路 Download PDFInfo
- Publication number
- CN114095011A CN114095011A CN202111301593.1A CN202111301593A CN114095011A CN 114095011 A CN114095011 A CN 114095011A CN 202111301593 A CN202111301593 A CN 202111301593A CN 114095011 A CN114095011 A CN 114095011A
- Authority
- CN
- China
- Prior art keywords
- voltage
- resistor
- module
- transistor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003287 optical effect Effects 0.000 title claims abstract description 31
- 230000008878 coupling Effects 0.000 title claims abstract description 21
- 238000010168 coupling process Methods 0.000 title claims abstract description 21
- 238000005859 coupling reaction Methods 0.000 title claims abstract description 21
- 230000000087 stabilizing effect Effects 0.000 claims abstract description 49
- 230000006641 stabilisation Effects 0.000 claims abstract description 30
- 238000011105 stabilization Methods 0.000 claims abstract description 30
- 230000033228 biological regulation Effects 0.000 claims description 22
- 238000000605 extraction Methods 0.000 claims description 5
- 239000000284 extract Substances 0.000 claims description 4
- 238000002955 isolation Methods 0.000 description 5
- 238000000034 method Methods 0.000 description 4
- 230000008054 signal transmission Effects 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/017509—Interface arrangements
- H03K19/017536—Interface arrangements using opto-electronic devices
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Amplifiers (AREA)
Abstract
本发明提供了一种具有光耦特性的模拟前端电路，包括依次连接的反压保护模块、第一稳压模块、电阻R0、第二稳压模块和信号发射模块；所述反压保护模块与阳极输入连接，用于在阴极电压高于阳极电压时保护内部电路，并将电流信号分别传输至所述第一稳压模块和所述第二稳压模块，所述第一稳压模块用于输出稳定的电压Vclamp，并抽取从阳极输入的多余电流，所述第二稳压模块用于输出稳定的电压Vref供所述信号发射模块使用，并抽取经过电阻R0的多余电流，其中，所述电压Vclamp与所述电压Vref之间的压差，在所述电阻R0上产生的电流大于所述信号发射模块的电流。本发明具有更稳定的输入电压与更高的可靠性与稳定性。
Description
技术领域
本公开涉及隔离驱动技术领域，尤其涉及一种具有光耦特性的模拟前端电路。
背景技术
光耦是一种以光为媒介来传输电信号的元件,通常内部封装有发光二极管与光敏三极管，当输入端加电信号时,发光二极管发光，光敏三极管受光后导通,从输出端输出电流,实现“电-光-电”的转换,具有隔离输入与输出的作用。
在隔离驱动技术领域，特别是需要光耦兼容输入的应用场合，现有技术主要包括：1、采用光耦作为信号输入，让电流从阳极流入，从阴极流出即可使得LED发光，光耦的另一侧可以接受光信号，从而时间信号在两侧的隔离传输。但是光耦在传输信号的过程中会存在信号衰减，且其较低的传输速度无法满足高可靠性与高速的需求。此外，光耦的共模抑制较差，在隔离驱动的应用场景容易错误触发。2、一种模拟光耦的信号发送电路，包含反压保护模块、电压钳位模块以及隔离传输模块。其中，电压钳位模块稳定内部节点VCLAMP(voltage clamp)电压，并将其作为隔离传输模块的电源电压。输入电流全部经过反压保护模块，因此当输入电流变化时反压保护模块的压降也会随之变化，无法保证整个电路的输入压降不变。电压钳位模块使用电流镜保持流过两路三极管的电流相等，用两个三极管的基极-发射极电压Vbe之差ΔVbe产生正温度系数电压，并与负温度系数电压Vbe叠加后产生零温度系数电压。该电压再加上一个MOSFET的栅源电压后产生VCLAMP。因此，VCLAMP同时包含三极管和MOSFET的电压分量，实际生产过程中可能形成较大的偏差。
发明内容
有鉴于此，本公开实施例提供一种具有光耦特性的模拟前端电路，当输入电流超过一定值后可以产生稳定的压降，并可以给内部的信号发送电路提供稳定的电源电压。由于采用CMOS电路来实现，因此相对于传统的光耦器件具有更高的可靠性与更长的使用寿命。
为了实现上述目的，本发明提供如下技术方案：
一种具有光耦特性的模拟前端电路，包括依次连接的反压保护模块、第一稳压模块、第二稳压模块和信号发射模块，
还包括连接所述第一稳压模块输出端和第二稳压模块输入端之间的电阻R0；
所述反压保护模块与阳极输入连接，用于在阴极电压高于阳极电压时保护内部电路，并将电流信号分别传输至所述第一稳压模块和所述第二稳压模块，
所述第一稳压模块用于输出稳定的电压Vclamp，并抽取从阳极输入的多余电流，
所述第二稳压模块用于输出稳定的电压Vref供所述信号发射模块使用，并抽取经过电阻R0的多余电流，
其中，所述电压Vclamp与所述电压Vref之间的压差，在所述电阻R0上产生的电流大于所述信号发射模块的电流。
进一步地，所述第一稳压模块和所述第二稳压模块均分别包括零温度系数电压生成电路、运算放大器和电流抽取电路，所述运算放大器保证了输入电压相等，使所述零温度系数电压生成电路产生零温度系数电压，所述运算放大器输出至所述电流抽取电路，所述电流抽取电路将阳极多余的输入电流抽取，使所述第一稳压模块和所述第二稳压模块分别输出稳定的电压Vclamp和稳定的电压Vref。
进一步地，所述第一稳压模块中的所述零温度系数电压生成电路包括：电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、三极管Q1和三极管Q2，所述三极管Q1和三极管Q2的基极与集电极接阴极，所述三极管Q1的发射极通过电阻R1连接到所述第一稳压模块的输出Vclamp，通过电阻R3连接到阴极，所述三极管Q2的发射极与电阻R5连接，电阻R5另一端通过电阻R2连接到所述第一稳压模块的输出Vclamp，通过电阻R4连接到阴极，所述电阻R1和电阻R2一端连接到所述第一稳压模块的输出Vclamp，另一端分别连接到运算放大器A1的输入端。
进一步地，所述三极管Q2的面积是所述三极管Q1面积的N倍，其中N为整数并大于1。
进一步地，所述第一稳压模块中的所述电流抽取电路包括NMOS管M1，所述NMOS管M1的栅极连接所述运算放大器A1的输出端，漏极连接所述反压保护模块，源极连接至阴极。
进一步地，所述第二稳压模块中的所述零温度系数电压生成电路包括：电阻R6、电阻R7、电阻R8、电阻R9、电阻R10、三极管Q3和三极管Q4，所述三极管Q3和三极管Q4的基极与集电极接阴极，所述三极管Q3的发射极通过电阻R6连接到所述第二稳压模块的输出Vref，通过电阻R8连接到阴极，所述三极管Q4的发射极与电阻R10连接，电阻R10另一端通过电阻R7连接到所述第二稳压模块的输出Vref，通过电阻R9连接到阴极，所述电阻R6和电阻R7一端连接到所述第二稳压模块的输出Vref，另一端分别连接到运算放大器A2的输入端。
进一步地，所述三极管Q4的面积是所述三极管Q3面积的N倍，其中N为整数并大于1。
进一步地，所述第二稳压模块中的所述电流抽取电路包括PMOS管M2，所述PMOS管M2的栅极连接所述运算放大器A2的输出端，源极连接所述第二稳压模块的输出Vref，漏极连接至阴极。
进一步地，所述反压保护模块包括PMOS管PM1和二极管D1，所述PMOS管PM1的栅极接阴极，漏极接阳极，源极接所述第一稳压模块的输出Vclmap，所述二极管D1的正极连接到阳极输入，负极连接到所述第一稳压模块中所述NMOS管M1的漏极。
进一步地，所述PMOS管PM1和所述二极管D1分别为高压PMOS管和高压二极管。
本发明的一种具有光耦特性的模拟前端电路，采用两个稳压模块，第二稳压模块保证了为信号发射模块供电的电压Vref的稳定，而第一稳压模块保证了Vclamp的稳定，进而保证了流过R0的电阻IR0的稳定，从而保证了PM1上的电流IPM1的稳定，所以PM1上的压降也稳定，又因为Vclamp稳定，因此阳极的电压也保持了稳定。本发明具有更稳定的输入电压，且使用CMOS工艺实现，相对于光耦具有更高的可靠性与稳定性。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1为本发明具有光耦特性的模拟前端电路的结构示意图；
图2为本发明具有光耦特性的模拟前端电路的电路图。
具体实施方式
下面结合附图对本公开实施例进行详细描述。
以下通过特定的具体实例说明本公开的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本公开的其他优点与功效。显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。本公开还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本公开的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。基于本公开中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本公开保护的范围。
要说明的是，下文描述在所附权利要求书的范围内的实施例的各种方面。应显而易见，本文中所描述的方面可体现于广泛多种形式中，且本文中所描述的任何特定结构及/或功能仅为说明性的。基于本公开，所属领域的技术人员应了解，本文中所描述的一个方面可与任何其它方面独立地实施，且可以各种方式组合这些方面中的两者或两者以上。举例来说，可使用本文中所阐述的任何数目个方面来实施设备及/或实践方法。另外，可使用除了本文中所阐述的方面中的一或多者之外的其它结构及/或功能性实施此设备及/或实践此方法。
还需要说明的是，以下实施例中所提供的图示仅以示意方式说明本公开的基本构想，图式中仅显示与本公开中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
另外，在以下描述中，提供具体细节是为了便于透彻理解实例。然而，所属领域的技术人员将理解，可在没有这些特定细节的情况下实践所述方面。
如图1所示，本公开实施例提供一种具有光耦特性的模拟前端电路，包括依次连接的反压保护模块1、第一稳压模块2、第二稳压模块3和信号发射模块4；还包括连接所述第一稳压模块2输出端和第二稳压模块3输入端之间的电阻R0；所述反压保护模块1与阳极输入连接，用于在阴极电压高于阳极电压时保护内部电路，并将电流信号分别传输至所述第一稳压模块2和所述第二稳压模块3，所述第一稳压模块2用于输出稳定的电压Vclamp，并抽取从阳极输入的多余电流，所述第二稳压模块3用于输出稳定的电压Vref供所述信号发射模块4使用，并抽取经过电阻R0的多余电流，其中，所述电压Vclamp与所述电压Vref之间的压差，在所述电阻R0上产生的电流大于所述信号发射模块的电流。
本公开实施例中，所述反压保护模块1与阳极输入连接，将电流信号分别传递给第一稳压模块2和第二稳压模块3；所述第一稳压模块2包含零温度系数电压生成电路、运算放大器A1和电流抽取电路，所述第一稳压模块2的输入是正温度系数部分的正温度系数电压与负温度系数部分的负温度系数电压叠加而成的零温度系数电压；所述第一稳压模块2的输出通过电阻R0连接到第二稳压模块3；所述第二稳压模块3包含零温度系数电压生成电路、运算放大器A1和电流抽取电路，所述第二稳压模块3的输入是正温度系数部分的正温度系数电压与负温度系数部分的负温度系数电压叠加而成的零温度系数电压；所述第二稳压模块3的输出连接到信号发射模块4。
本公开实施例中，先设置反压保护模块1，用于防止阴极电压高于阳极电压，以此模拟光耦的反向截止特性。所述第一稳压模块2在电流传输进阳极后开始工作，并将电压Vclamp钳位在所需的大小，同时第二稳压模块3开始工作，将电压Vref钳位在所需的大小，两者电压的压差在电阻R0上产生一定的电流，该电流需要高于信号发射模块4的电流以保证系统的正常工作。
接下来，如图2所示，所述第一稳压模块2中的负温度系数部分包括三极管Q1、三极管Q2、电阻R3、电阻R4和电阻R5，正温度系数部分包含电阻R1和电阻R2。所述三极管Q1和三极管Q2的基极与集电极接阴极，所述三极管Q1的发射极通过电阻R1连接到所述第一稳压模块的输出Vclamp，通过电阻R3连接到阴极，所述三极管Q2的发射极与电阻R5连接，电阻R5另一端通过电阻R2连接到所述第一稳压模块的输出Vclamp，通过电阻R4连接到阴极，所述电阻R1和电阻R2一端连接到所述第一稳压模块的输出Vclamp，另一端分别连接到运算放大器A1的输入端，并通过运算放大器A1保证电压相等。
运算放大器A1足够大的增益保证了输入电压的相等，三极管的基极-发射极电压Vbe具有负温度系数，从而所述三极管Q1和三极管Q2的基极-发射极电压Vbel和Vbel也都具有负温度系数。
由于运算放大器A1的输入电压相等，因此电阻R1与电阻R2上的电流相等，电阻R3与电阻R4上的电流相等，因此流经三极管Q1与三极管Q2的电流相等。
进一步地，所述三极管Q2的面积是三极管Q1面积的N倍，其中N为整数并大于1。因此三极管Q1和三极管Q2的基极-发射极电压Vbe的差值ΔVbe具有正温度系数，即电阻R5上的电压ΔVbe具有正温度系数，并可以写为ΔVbe＝VT·lnN，其中VT为正温度系数。
由于流经三极管Q1和三极管Q2的电流相等，因此流经三极管Q1的电流为VT·lnN/R5，而流经电阻R3的电流可以写为Vbel/R3，因此流经电阻R1上的电流为VT·lnN/R5-Vbel/R3，因此第一稳压模块2的输出电压Vclamp可以写为：
从而，通过调整第一至第五电阻R1、电阻R2、电阻R3、电阻R4、电阻R5，可以使得第一稳压模块2的输出电压Vclamp具有较低的温度系数，理想情况下可以调整为零温度系数。
所述第一稳压模块2还包含运算放大器A1和电流抽取电路，所述电流抽取电路包含N型MOSFET，所述运算放大器A1的输出连接NMOS管M1的栅极，NMOS管M1的源极与阴极连接，NMOS管M1的漏极与反压保护模块1相连，从阳极多余的输入电流通过NMOS管M1抽取，以保证后续电路电压的正常。
所述反压保护模块1包含高压P型场效应晶体管PM1和高压二极管D1，所述PM1栅极接阴极，源极接第一稳压模块2的输出Vclmap，所述高压二极管D1正极连接到阳极输入，负极连接到第一稳压模块2的NMOS管M1的漏极。
所述第一稳压模块2的输出Vclamp通过电阻R0连接到第二稳压模块3的输出Vref。
所述第二稳压模块3的结构与第一稳压模块2基本相同，包括零温度系数电压生成电路、运算放大器A2和电流抽取电路。具体如图2所示，所述零温度系数电压生成电路包括：电阻R6、电阻R7、电阻R8、电阻R9、电阻R10、三极管Q3和三极管Q4，所述三极管Q3和三极管Q4的基极与集电极接阴极，所述三极管Q3的发射极通过电阻R6连接到所述第二稳压模块的输出Vref，通过电阻R8连接到阴极，所述三极管Q4的发射极与电阻R10连接，电阻R10另一端通过电阻R7连接到所述第二稳压模块的输出Vref，通过电阻R9连接到阴极，所述电阻R6和电阻R7一端连接到所述第二稳压模块的输出Vref，另一端分别连接到运算放大器A2的输入端。
区别为电流抽取电路中包含的场效应晶体管为P型场效应晶体管，PMOS管M2的栅极连接到运算放大器A2的输出，漏极连接到阴极，源极连接到第二稳压模块3的输出Vref。Vref产生原理与第一稳压模块2中的Vclamp相同，近似为零温度系数电压。
所述第一稳压模块2的输出Vclamp与第二稳压模块3的输出Vref通过电阻R0相连，在R0上产生电流(Vclamp-Vref)/R0，该电流需要大于信号发射模块4的电流消耗。
所述第二稳压模块3的输出连接到所述信号发射模块4。最终，第二稳压模块3可以为信号发射模块4产生稳定的供电电压Vref，第一稳压模块2保证的Vclamp的稳定，也进一步保证了阳极电压的稳定。相对于传统的光耦技术，大幅度减少了温度系数的影响，并且信号传输的精度、延迟更低，系统的抗共模干扰能力更强，适用于需要高速、高可靠性的应用场景。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。
Claims (10)
1.一种具有光耦特性的模拟前端电路，其特征在于，包括依次连接的反压保护模块、第一稳压模块、第二稳压模块和信号发射模块，还包括连接所述第一稳压模块输出端和第二稳压模块输入端之间的电阻R0；
所述反压保护模块与阳极输入连接，用于在阴极电压高于阳极电压时保护内部电路，并将电流信号分别传输至所述第一稳压模块和所述第二稳压模块，
所述第一稳压模块用于输出稳定的电压Vclamp，并抽取从阳极输入的多余电流，
所述第二稳压模块用于输出稳定的电压Vref供所述信号发射模块使用，并抽取经过所述电阻R0的多余电流，
其中，所述电压Vclamp与所述电压Vref之间的压差，在所述电阻R0上产生的电流大于所述信号发射模块的电流。
2.根据权利要求1所述的具有光耦特性的模拟前端电路，其特征在于，所述第一稳压模块和所述第二稳压模块均分别包括零温度系数电压生成电路、运算放大器和电流抽取电路，所述运算放大器保证了输入电压相等，使所述零温度系数电压生成电路产生零温度系数电压，所述运算放大器输出至所述电流抽取电路，所述电流抽取电路将阳极多余的输入电流抽取，使所述第一稳压模块和所述第二稳压模块分别输出稳定的电压Vclamp和稳定的电压Vref。
3.根据权利要求2所述的具有光耦特性的模拟前端电路，其特征在于，所述第一稳压模块中的所述零温度系数电压生成电路包括：电阻R1、电阻R2、电阻R3、电阻R4、电阻R5、三极管Q1和三极管Q2，所述三极管Q1和三极管Q2的基极与集电极接阴极，所述三极管Q1的发射极通过电阻R1连接到所述第一稳压模块的输出Vclamp，通过电阻R3连接到阴极，所述三极管Q2的发射极与电阻R5连接，电阻R5另一端通过电阻R2连接到所述第一稳压模块的输出Vclamp，通过电阻R4连接到阴极，所述电阻R1和电阻R2一端连接到所述第一稳压模块的输出Vclamp，另一端分别连接到运算放大器A1的输入端。
4.根据权利要求3所述的具有光耦特性的模拟前端电路，其特征在于，所述三极管Q2的面积是所述三极管Q1面积的N倍，其中N为整数并大于1。
5.根据权利要求3或4所述的具有光耦特性的模拟前端电路，其特征在于，所述第一稳压模块中的所述电流抽取电路包括NMOS管M1，所述NMOS管M1的栅极连接所述运算放大器A1的输出端，漏极连接所述反压保护模块，源极连接至阴极。
6.根据权利要求2所述的具有光耦特性的模拟前端电路，其特征在于，所述第二稳压模块中的所述零温度系数电压生成电路包括：电阻R6、电阻R7、电阻R8、电阻R9、电阻R10、三极管Q3和三极管Q4，所述三极管Q3和三极管Q4的基极与集电极接阴极，所述三极管Q3的发射极通过电阻R6连接到所述第二稳压模块的输出Vref，通过电阻R8连接到阴极，所述三极管Q4的发射极与电阻R10连接，电阻R10另一端通过电阻R7连接到所述第二稳压模块的输出Vref，通过电阻R9连接到阴极，所述电阻R6和电阻R7一端连接到所述第二稳压模块的输出Vref，另一端分别连接到运算放大器A2的输入端。
7.根据权利要求6所述的具有光耦特性的模拟前端电路，其特征在于，所述三极管Q4的面积是所述三极管Q3面积的N倍，其中N为整数并大于1。
8.根据权利要求6或7所述的具有光耦特性的模拟前端电路，其特征在于，所述第二稳压模块中的所述电流抽取电路包括PMOS管M2，所述PMOS管M2的栅极连接所述运算放大器A2的输出端，源极连接所述第二稳压模块的输出Vref，漏极连接至阴极。
9.根据权利要求5所述的具有光耦特性的模拟前端电路，其特征在于，所述反压保护模块包括PMOS管PM1和二极管D1，所述PMOS管PM1的栅极接阴极，漏极接阳极，源极接所述第一稳压模块的输出Vclmap，所述二极管D1的正极连接到阳极输入，负极连接到所述第一稳压模块中所述NMOS管M1的漏极。
10.根据权利要求9所述的具有光耦特性的模拟前端电路，其特征在于，所述PMOS管PM1和所述二极管D1分别为高压PMOS管和高压二极管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111301593.1A CN114095011A (zh) | 2021-11-04 | 2021-11-04 | 一种具有光耦特性的模拟前端电路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111301593.1A CN114095011A (zh) | 2021-11-04 | 2021-11-04 | 一种具有光耦特性的模拟前端电路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114095011A true CN114095011A (zh) | 2022-02-25 |
Family
ID=80298900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111301593.1A Pending CN114095011A (zh) | 2021-11-04 | 2021-11-04 | 一种具有光耦特性的模拟前端电路 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114095011A (zh) |
-
2021
- 2021-11-04 CN CN202111301593.1A patent/CN114095011A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102270008B (zh) | 宽输入带曲率补偿的带隙基准电压源 | |
| CN109062317B (zh) | 恒流驱动电路及相应的光电烟雾报警电路 | |
| TW200536259A (en) | Bandgap reference circuit | |
| CN105022441A (zh) | 一种与温度无关的电流基准源 | |
| CN103324232B (zh) | 基准电压电路 | |
| CN202383552U (zh) | 一种改进的带隙基准电压源 | |
| CN105375985A (zh) | 光接收电路和光耦合装置 | |
| CN103389764A (zh) | 一种低压带隙电压基准电路及其实现方法 | |
| CN102385413A (zh) | 低压带隙基准电压产生电路 | |
| CN104516390A (zh) | 参考电压产生电路 | |
| US10141897B2 (en) | Source follower | |
| CN201097251Y (zh) | 带隙基准电压产生电路 | |
| CN203870501U (zh) | 一种与温度无关的集成电路电流基准源 | |
| CN113934250A (zh) | 一种具有低温度系数和高电源抑制比高低压转换电路 | |
| CN114095011A (zh) | 一种具有光耦特性的模拟前端电路 | |
| CN103941796B (zh) | 带隙基准电路 | |
| CN103926966B (zh) | 低压的带隙基准电路 | |
| CN202257343U (zh) | 低压带隙基准电压产生电路 | |
| CN102033566B (zh) | 双极npn型带隙基准电压电路 | |
| CN101739056B (zh) | 一种参考电流产生电路 | |
| CN212341759U (zh) | 模拟光耦的信号发送电路 | |
| JPS59225612A (ja) | 多機能バイポ−ラ集積回路のためのバイアス回路 | |
| CN115617115A (zh) | 基准电压产生电路、芯片及电子设备 | |
| JPS60500785A (ja) | 電圧基準回路 | |
| CN112882526A (zh) | 模拟光耦的信号发送电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: Room 201, Block C, Building 1, No. 599 Gaojing Road, Qingpu District, Shanghai, 201702 Applicant after: Shanghai chuantu Microelectronics Co.,Ltd. Address before: No.888, Huanhu West 2nd Road, Lingang New District, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai, 201306 Applicant before: Shanghai chuantu Microelectronics Co.,Ltd. |