CN1140918C - 半导体元件的阻挡层孔洞消除方法 - Google Patents
半导体元件的阻挡层孔洞消除方法 Download PDFInfo
- Publication number
- CN1140918C CN1140918C CNB011165804A CN01116580A CN1140918C CN 1140918 C CN1140918 C CN 1140918C CN B011165804 A CNB011165804 A CN B011165804A CN 01116580 A CN01116580 A CN 01116580A CN 1140918 C CN1140918 C CN 1140918C
- Authority
- CN
- China
- Prior art keywords
- barrier layer
- semiconductor element
- elimianting
- pore
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
一种半导体元件的阻挡层孔洞消除方法,其是在高密度等离子体化学气相沉积(HDPCVD)工艺中,先通入氩气并施加偏压使氩气形成高密度等离子体来对阻挡层(Barrier Layer)进行溅射(Sputter),以将一阻挡层中的孔洞(Void)打开,然后以高密度等离子体化学气相沉积法形成一介电层(Dielectric),据此,当一半导体元件上形成一阻挡层时,则可在介电层形成时,利用等离子体将阻挡层中的孔洞打开,进而消除阻挡层中的孔洞。
Description
技术领域
本发明涉及一种半导体元件的阻挡层孔洞消除方法,特别是涉及一种先使用氩气进行溅射来消除阻挡层孔洞,然后再进行高密度等离子体化学气相沉积以形成一介电层的方法。
背景技术
在逻辑元件的半导体制造技术中,一般在多晶硅栅极及硅化金属层形成后,会在元件上形成一阻挡层,接着,在阻挡层之上再形成一介电层。
一般而言,现有的阻挡层通常利用等离子体加强化学气相沉积(PECVD)法来形成,而介电层通常利用高密度等离子体加强化学气相沉积(HDPCVD)法来形成。
在现有的半导体制造技术中,利用氢化硅(SiH4)与一氧化二氮(N2O)或氢化硅、氨气(NH3)与氮气(N2)来进行PECVD,以形成以氧化硅(SixOy)或氮化硅(SixNy)为材料的阻挡层,以便获得一形成阻挡层的半导体元件。然而,如图1所示,在形成栅极11的半导体元件1中的栅极间的间隙12很小,所以当在形成栅极11的半导体元件1上形成阻挡层13时,会在阻挡层13中形成孔洞14(如图2所示)。接着,利用氢化硅与氧气(O2)或氢化硅、氧气与氢化磷(PH3)或氢化硅、氧气、氢化磷与含硼化合物来进行HDPCVD,以形成以无掺杂硅玻璃(Undoped Silicate Glass,USG)或磷硅玻璃(PhosphosilicateGlass,PSG)或硼磷硅玻璃(Borophosphosilicate Glass,BPSG)为材料的介电层15,以便在阻挡层13上形成一介电层15,如图3所示。但是当氢化硅与氧气或氢化硅、氧气与氢化磷或氢化硅、氧气、氢化磷与含硼化合物所形成的高密度等离子体溅射阻挡层13时,无法有效率地打开孔洞14,所以最后形成的半导体元件便容易因孔洞14的存在而可能导致可靠性(reliablility)降低。
在现有技术中,为了减少阻挡层13中的孔洞14,其在进行HDPCVD沉积介电层时,同时通入氢气,以形成氢气的高密度等离子体来溅射阻挡层13,进而打开孔洞14,但是,因为进行溅射作用时,同时进行着沉积作用,所以无法有效率地打开阻挡层13的孔洞14。
如上所述,当半导体元件容易因孔洞的存在导致不正常短路时,这些半导体元件便属于不良品,因而造成半导体元件制造的良率(yield)或可靠度降低,进而增加半导体元件制造的成本,所以如何打开阻挡层的孔洞以形成无孔洞的介电层已经是半导体工艺中一个重要的课题。
发明内容
针对上述问题,本发明的目的在于提供一种半导体元件的阻挡层孔洞消除方法,其能够有效率地消除阻挡层中的孔洞以避免半导体元件的不正常短路或可靠度降低。
如上所述,本发明的特征为在于一半导体元件形成一阻挡层(BarrierLayer)后,于利用高密度等离子体化学气相沉积(HDPCVD)法来形成一介电层(Dielectric)的过程中,先利用氩气进行溅射,进而将阻挡层中的孔洞消除。
为达到上述目的,本发明提供一种半导体元件的阻挡层孔洞消除方法,其在高密度等离子体化学气相沉积工艺中,先通入氩气并施加偏压使氩气形成高密度等离子体来对阻挡层进行溅射(Sputter),以将一阻挡层中的孔洞(Void)打开,然后以高密度等离子体化学气相沉积法形成一介电层,据此,当一半导体元件上形成一阻挡层时,则可于介电层形成时,利用等离子体将阻挡层中的孔洞打开,进而消除阻挡层中的孔洞。而且,在本发明中,其先利用氩气进行溅射作用,待孔洞被溅射作用打开后,才在阻挡层上进行沉积作用以形成介电层,所以能够有效率地打开孔洞。
优选地,阻挡层可为氮化硅(Si3N4)层或多硅基氧化物(Silicon Rich Oxide,SRO)层。
优选地,形成介电层的溅射/沉积比例(D/S Ratio)约为2.0至8.0。
由于依本发明的半导体元件的阻挡层孔洞消除方法先利用氩气所形成的高密度等离子体来溅射阻挡层,所以能够有效率地打开阻挡层中的孔洞,来避免半导体元件因孔洞所产生的不正常短路。
附图说明
以下结合附图来描述本发明的优选实施例。附图中:
图1至图3为示意图,显示现有技术中形成阻挡层与介电层的半导体元件的剖面图;以及
图4至图6为示意图,显示本发明优选实施例的半导体元件的阻挡层孔洞消除方法中半导体元件的剖面图。
附图标号说明:
1半导体元件
11栅极
12间隙
13阻挡层
14孔洞
15介电层
2半导体元件
21栅极
22间隙
23阻挡层
24孔洞
25介电层
具体实施方式
以下将参照相关图示说明本发明优选实施例的半导体元件的阻挡层孔洞消除方法,其中,相同的元件将以相同的参照符号加以说明。
请参照图4与图5所示,本发明优选实施例的半导体元件的阻挡层孔洞消除方法是在一半导体元件形成一阻挡层,本实施例中阻挡层可为氮化硅(Si3N4)层或多硅基氧化物(Silicon Rich Oxide,SRO)层,之后再利用高密度等离子体化学气相沉积法来形成一介电层的过程中,将阻挡层中的孔洞消除,其方法是先通入氩气并施加偏压使氩气形成高密度等离子体来对阻挡层进行溅射作用,以打开阻挡层中的孔洞,然后以高密度等离子体化学气相沉积法形成一介电层。
例如,在形成栅极21的半导体元件2上形成阻挡层23时,由于形成栅极21的半导体元件2中的间隙很小,所以会在阻挡层23中形成孔洞24,在本实施例中,其先通入氩气并施加偏压使氩气形成高密度等离子体来对阻挡层23进行溅射作用,所以能够有效率地打开孔洞24,其中氩气的流量为50sccm至400sccm,所施加的偏压为1000V至4000V,进行溅射作用的时间为1秒至3秒。上述的偏压是由高密度等离子体化学气相沉积设备中的无线电频率(RF)产生器所产生。另外,通入氩气进行溅射时,只进行溅射作用而没有沉积作用,以专注于孔洞24的消除,而不会受到沉积作用的干扰。
接着,如图6所示,进行介电层25的高密度等离子体化学气相沉积,其沉积作用的时间依介电层25的厚度做决定,在本实施例中,形成介电层25的溅射/沉积比例(D/S Ratio)约为2.0至8.0,介电层25可以为内介电层(Inter Layer Dielectric,ILD)或前金属介电层(Pre-Metal Dielectric,PMD)。所以能够确保在消除孔洞24之后,才进行介电层25的沉积。
综上所述,由于本发明的半导体元件的阻挡层孔洞消除方法是于高密度等离子体化学气相沉积工艺中,先通入氩气并施加偏压使氩气形成高密度等离子体来对阻挡层进行溅射,以将一阻挡层中的孔洞打开,然后以高密度等离子体化学气相沉积法形成一介电层,所以能够利用等离子体将阻挡层中的孔洞打开,进而消除阻挡层中的孔洞,来避免半导体元件因孔洞所产生的不正常短路。
以上所述的本发明优选实施例仅为举例性而非限制性,本领域的技术人员在不脱离本发明的精神与范畴下,所进行的等效变化与修饰均应包括本发明的保护范围之内。
Claims (9)
1.一种半导体元件的阻挡层孔洞消除方法至少包括步骤:
通入氩气并施加偏压使氩气形成高密度等离子体来对该阻挡层进行溅射,以打开该阻挡层中的孔洞;以及
以高密度等离子体化学气相沉积法形成一介电层。
2.如权利要求1所述的半导体元件的阻挡层孔洞消除方法,其中上述的偏压为1000V至4000V。
3.如权利要求1所述的半导体元件的阻挡层孔洞消除方法,其中上述的氩气的流量为50sccm至400sccm。
4.如权利要求1所述的半导体元件的阻挡层孔洞消除方法,其中上述的进行该溅射的溅射时间为1秒至3秒。
5.如权利要求1所述的半导体元件的阻挡层孔洞消除方法,其中上述以高密度等离子体化学气相沉积法形成该介电层的溅射/沉积比为2.0至8.0。
6.如权利要求1所述的半导体元件的阻挡层孔洞消除方法,其中上述的阻挡层为氮化硅(Si3N4)层。
7.如权利要求1所述的半导体元件的阻挡层孔洞消除方法,其中上述的阻挡层为多硅基氧化物(Silicon Rich Oxide,SRO)层。
8.如权利要求1所述的半导体元件的阻挡层孔洞消除方法,其中上述的介电层为内介电层(Inter Layer Dielectric,ILD)。
9.如权利要求1所述的半导体元件的阻挡层孔洞消除方法,其中上述的介电层为前金属介电层(Pre-Metal Dielectric,PMD)。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB011165804A CN1140918C (zh) | 2001-04-16 | 2001-04-16 | 半导体元件的阻挡层孔洞消除方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CNB011165804A CN1140918C (zh) | 2001-04-16 | 2001-04-16 | 半导体元件的阻挡层孔洞消除方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1380686A CN1380686A (zh) | 2002-11-20 |
CN1140918C true CN1140918C (zh) | 2004-03-03 |
Family
ID=4662529
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB011165804A Expired - Fee Related CN1140918C (zh) | 2001-04-16 | 2001-04-16 | 半导体元件的阻挡层孔洞消除方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN1140918C (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111916393A (zh) * | 2020-08-11 | 2020-11-10 | 广州粤芯半导体技术有限公司 | 半导体器件的制备方法 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN100339956C (zh) * | 2004-03-09 | 2007-09-26 | 联华电子股份有限公司 | 金属线间的沟填方法 |
CN101280424B (zh) * | 2007-04-06 | 2010-06-23 | 中芯国际集成电路制造(上海)有限公司 | 确定最佳高频偏压值的方法 |
CN112331612A (zh) * | 2020-11-09 | 2021-02-05 | 歌尔微电子有限公司 | 半导体芯片的制作方法 |
-
2001
- 2001-04-16 CN CNB011165804A patent/CN1140918C/zh not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111916393A (zh) * | 2020-08-11 | 2020-11-10 | 广州粤芯半导体技术有限公司 | 半导体器件的制备方法 |
CN111916393B (zh) * | 2020-08-11 | 2022-04-15 | 广州粤芯半导体技术有限公司 | 半导体器件的制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN1380686A (zh) | 2002-11-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN1249793C (zh) | 半导体元件的阻挡层的形成方法及装置 | |
US6087278A (en) | Method for fabricating semiconductor devices having an HDP-CVD oxide layer as a passivation layer | |
US7541288B2 (en) | Methods of forming integrated circuit structures using insulator deposition and insulator gap filling techniques | |
US6225228B1 (en) | Silicon oxide co-deposition/etching process | |
US5795820A (en) | Method for simplifying the manufacture of an interlayer dielectric stack | |
CN1140918C (zh) | 半导体元件的阻挡层孔洞消除方法 | |
US5578530A (en) | Manufacturing method of semiconductor device which includes forming a silicon nitride layer using a Si, N, and F containing compound | |
KR100514527B1 (ko) | 반도체 소자 및 그 제조방법 | |
US6764899B2 (en) | Method for fabricating semiconductor device | |
JPH08203894A (ja) | 半導体装置の製造方法 | |
CN1380687A (zh) | 伴随介电层形成阻挡层的半导体制造方法 | |
US6169040B1 (en) | Method of manufacturing semiconductor device | |
US6472336B1 (en) | Forming an encapsulating layer after deposition of a dielectric comprised of corrosive material | |
US7199041B2 (en) | Methods for fabricating an interlayer dielectric layer of a semiconductor device | |
KR100399903B1 (ko) | 반도체 소자 제조시의 층간 평탄화방법 | |
US20080157366A1 (en) | Semiconductor device and fabricating method thereof | |
US20060138667A1 (en) | Method for forming an intermetal dielectric layer in a semiconductor device using HDP-CVD, and a semiconductor device manufactured thereby | |
KR100529388B1 (ko) | 반도체 소자의 층간절연막 형성방법 | |
KR100430579B1 (ko) | 반도체 소자용 금속 배선의 후처리 방법 | |
KR100459686B1 (ko) | 반도체장치의콘택홀형성방법 | |
KR20050014231A (ko) | 반도체소자의 형성방법 | |
US20020000667A1 (en) | Method of manufacturing an insulation film in a semiconductor device | |
KR100756863B1 (ko) | 반도체 소자 제조방법 | |
KR100355867B1 (ko) | 반도체 소자의 제조 방법 | |
KR100392896B1 (ko) | 반도체 금속 배선 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
C19 | Lapse of patent right due to non-payment of the annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |