CN114078759A - 半导体装置、半导体装置的制造方法及衬底的再利用方法 - Google Patents

半导体装置、半导体装置的制造方法及衬底的再利用方法 Download PDF

Info

Publication number
CN114078759A
CN114078759A CN202110087368.6A CN202110087368A CN114078759A CN 114078759 A CN114078759 A CN 114078759A CN 202110087368 A CN202110087368 A CN 202110087368A CN 114078759 A CN114078759 A CN 114078759A
Authority
CN
China
Prior art keywords
semiconductor layer
substrate
layer
film
porous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110087368.6A
Other languages
English (en)
Inventor
林秀和
松尾美惠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Publication of CN114078759A publication Critical patent/CN114078759A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604—Chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76251—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques
    • H01L21/76259—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using bonding techniques with separation/delamination along a porous layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/20—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B41/23—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B41/27—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
    • H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
    • H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)
  • Weting (AREA)
  • Non-Volatile Memory (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Photovoltaic Devices (AREA)

Abstract

本发明涉及一种半导体装置、半导体装置的制造方法及衬底的再利用方法。根据一实施方式，半导体装置的制造方法包括：在第1衬底上形成第1半导体层，所述第1半导体层包含第1浓度的杂质原子；在所述第1半导体层上形成第2半导体层，所述第2半导体层包含比所述第1浓度高的第2浓度的杂质原子；以及形成多孔层，所述多孔层是所述第2半导体层的至少一部分经多孔化而成的。所述方法还包括：在所述多孔层上形成第1膜，所述第1膜包含第1元件；准备第2衬底，所述第2衬底上设置着包含第2元件的第2膜；以及将所述第1衬底和所述第2衬底以隔着所述第1膜及所述第2膜的方式贴合。所述方法还包括：以在所述第1衬底上残存所述多孔层的第1部分，在所述第2衬底上残存所述多孔层的第2部分的方式，分离所述第1衬底和所述第2衬底。

Description

半导体装置、半导体装置的制造方法及衬底的再利用方法
[相关申请的引用]
本申请案基于2020年08月19日提出申请的在先日本专利申请案第2020-138800号的优先权而主张优先权利益，通过引用将其全部内容并入本文中。
技术领域
本发明的实施方式涉及一种半导体装置、半导体装置的制造方法及衬底的再利用方法。
背景技术
一般认为，将衬底彼此以隔着这些衬底上的层的方式贴合之后，会将一衬底从另一衬底或该层上剥离，来使这些衬底彼此分离。在这种情况下，希望采用一种很好地分离这些衬底彼此的方法。
发明内容
一实施方式提供一种能够很好地分离相贴合的衬底彼此的半导体装置、半导体装置的制造方法及衬底的再利用方法。
根据一实施方式，半导体装置的制造方法包括：在第1衬底上形成第1半导体层，所述第1半导体层包含第1浓度的杂质原子；在所述第1半导体层上形成第2半导体层，所述第2半导体层包含比所述第1浓度高的第2浓度的杂质原子；以及形成多孔层，所述多孔层是所述第2半导体层的至少一部分经多孔化而成的。所述方法还包括：在所述多孔层上形成第1膜，所述第1膜包含第1元件；准备第2衬底，所述第2衬底上设置着包含第2元件的第2膜；以及将所述第1衬底和所述第2衬底以隔着所述第1膜及所述第2膜的方式贴合。所述方法还包括：以在所述第1衬底上残存所述多孔层的第1部分，在所述第2衬底上残存所述多孔层的第2部分的方式，分离所述第1衬底和所述第2衬底。
根据所述构成，可提供一种能够很好地分离相贴合的衬底彼此的半导体装置、半导体装置的制造方法及衬底的再利用方法。
附图说明
图1(a)～(c)是表示第1实施方式的半导体装置的制造方法的剖视图(1/4)。
图2(a)～(c)是表示第1实施方式的半导体装置的制造方法的剖视图(2/4)。
图3(a)～(c)是表示第1实施方式的半导体装置的制造方法的剖视图(3/4)。
图4(a)～(c)是表示第1实施方式的半导体装置的制造方法的剖视图(4/4)。
图5(a)～(c)是第1实施方式的比较例的半导体装置的制造方法的剖视图(1/2)。
图6(a)～(c)是第1实施方式的比较例的半导体装置的制造方法的剖视图(2/2)。
图7是用来说明第1实施方式的半导体装置的制造方法的曲线图。
图8是表示第2实施方式的半导体装置的结构的剖视图。
图9是表示第2实施方式的柱状部的结构的剖视图。
图10是表示第2实施方式的半导体装置的制造方法的剖视图。
具体实施方式
以下，参考附图，对本发明的实施方式进行说明。在图1～图10中，对相同构成标注相同符号，省略重复的说明。
(第1实施方式)图1～图4是表示第1实施方式的半导体装置的制造方法的剖视图。在本实施方式中，通过将下述的晶圆1和晶圆2贴合来制造半导体装置。
图1～图4示出了相互垂直的X方向、Y方向及Z方向。在该说明书中，将+Z方向视为上方向，将-Z方向视为下方向。另外，-Z方向可以与重力方向一致，也可以不与重力方向一致。
首先，准备晶圆1用衬底11(图1(a))。衬底11例如为硅衬底等半导体衬底。本实施方式的衬底11是包含B(硼)原子作为P型杂质原子的P型衬底，但也可以是包含其它P型杂质原子的P型衬底，还可以是包含N型杂质原子的N型衬底。衬底11是第1衬底的例子。
其次，在衬底11上依次形成半导体层12和半导体层13(图1(b))。半导体层12例如为包含半导体元素且掺杂着杂质原子的层。该半导体元素的例子是Si(硅元素)，该杂质原子的例子是B原子等P型杂质原子。半导体层12例如为掺杂着杂质原子的单晶硅层、多晶硅层或非晶硅层。半导体层13例如为包含半导体元素且掺杂着杂质原子的层。该半导体元素的例子是Si，该杂质原子的例子是B原子等P型杂质原子。半导体层13例如为掺杂着杂质原子的单晶硅层、多晶硅层或非晶硅层。半导体层12和半导体层13包含B原子这一同一种类(元素)的杂质原子，但也可以包含不同种类的杂质原子。半导体层12和半导体层13中的一方或者双方可以包含B原子以外的P型杂质原子，也可以包含N型杂质原子。半导体层12是第1半导体层的例子。半导体层13是第2半导体层的例子。
本实施方式的半导体层12和半导体层13具有不同的杂质浓度。具体来说，半导体层13内的杂质原子的浓度高于半导体层12内的杂质原子的浓度。半导体层12内的杂质原子的浓度例如为1.6×1016cm-3以下。半导体层13内的杂质原子的浓度例如为8.5×1018cm-3以上，优选为1.0×1019cm-3以上。半导体层12内的杂质原子的浓度是第1浓度的例子。半导体层13内的杂质原子的浓度是第2浓度的例子。
本实施方式的半导体层12和半导体层13由于不同的杂质浓度而具有不同的电阻率。具体来说，半导体层13的电阻率低于半导体层12的电阻率。半导体层12的电阻率例如为0.1Ω·cm以上。半导体层13的电阻率例如为0.01Ω·cm以下。半导体层12的电阻率是第1电阻率的例子。半导体层13的电阻率是第2电阻率的例子。
半导体层12的厚度例如为1～10μm。同样地，半导体层13的厚度例如为1～10μm。半导体层12的厚度和半导体层13的厚度可以相同，也可以不同。在本实施方式中，半导体层13的厚度厚于半导体层12的厚度。
另外，衬底11内的杂质原子的浓度可以高于半导体层12内的杂质原子的浓度，也可以低于半导体层12内的杂质原子的浓度。衬底11内的杂质原子的浓度例如为1.0×1016cm-3以下。此外，衬底11的电阻率可以比半导体层12的电阻率高，也可以比半导体层12的电阻率低。衬底11的电阻率例如为1.0Ω·cm以上。
其次，使半导体层13多孔化(多孔质化)(图1(c))。其结果为，半导体层13变化成作为多孔层(多孔质层)的多孔半导体层14。半导体层13的多孔化可以通过任何方法进行，例如通过赋予金属催化剂的湿式蚀刻法或阳极化成法进行。多孔半导体层14是第2半导体层的例子，且是多孔层的例子。
在本实施方式中，仅使半导体层13和半导体层12中的半导体层13多孔化，但也可以使半导体层13和半导体层12双方多孔化。在使半导体层13和半导体层12双方多孔化的情况下，可以仅使半导体层12的一部分多孔化，也可以使半导体层12的整体多孔化。此外，在本实施方式中，使半导体层13的整体多孔化，但也可以仅使半导体层13的一部分多孔化。
在使半导体层13多孔化时，例如对半导体层13加热。此时，在半导体层13是非晶硅层的情况下，通过非晶硅层变化成多晶硅层，多孔半导体层14也可以变成多晶硅层。这对于使半导体层12多孔化的情况来说也是一样的。
另外，本实施方式的半导体层13和半导体层12的电阻率越低，越容易实现多孔化。因此，根据本实施方式，通过将半导体层13的电阻率设定得比半导体层12的电阻率低，就能够选择性地仅使半导体层13和半导体层12中的半导体层13多孔化。
本实施方式的多孔半导体层14的杂质浓度、电阻率及厚度不太会因多孔化而产生变化，成为与半导体层13的杂质浓度、电阻率及厚度相近的值。因此，关于半导体层13的所述各种条件在多数情况下对于多孔半导体层14来说也成立。也就是说，多孔半导体层14内的杂质原子的浓度变得高于半导体层12内的杂质原子的浓度，多孔半导体层14内的杂质原子的浓度例如变为8.5×1018cm-3以上(优选为1.0×1019cm-3以上)。此外，多孔半导体层14的电阻率变得低于半导体层12的电阻率，多孔半导体层14的电阻率例如变为0.01Ω·cm以下。此外，多孔半导体层14的厚度例如为1～10μm。这对于使本实施方式的半导体层12多孔化的情况来说也是一样的。
其次，在多孔半导体层14上形成防扩散层15(图2(a))。本实施方式的防扩散层15形成为用来防止杂质原子从多孔半导体层14、半导体层12及衬底11向之后形成于防扩散层15上的层扩散。防扩散层15例如为氧化硅膜、氮化硅膜或氧化铝膜。防扩散层15的厚度例如为10～100nm。防扩散层是第3膜的例子。
其次，在防扩散层15上形成元件层16(图2(b))。元件层16是包含作为本实施方式的半导体装置的构成要素的元件的层。元件层16例如包含三维存储器的存储单元阵列作为这种元件。元件层16是第1膜的例子，所述元件是第1元件的例子。
其次，准备晶圆2用衬底17，在衬底17上形成元件层18(图2(c))。衬底17例如为硅衬底等半导体衬底。本实施方式的衬底17是包含B原子作为P型杂质原子的P型衬底，但也可以是包含其它P型杂质原子的P型衬底，还可以是包含N型杂质原子的N型衬底。元件层18是包含作为本实施方式的半导体装置的构成要素的元件的层。元件层18例如包含控制所述存储单元阵列的动作的控制电路作为这种元件。衬底17是第2衬底的例子。此外，元件层18是第2膜的例子，所述元件是第2元件的例子。
其次，将晶圆1和晶圆2贴合(图3(a))。具体来说，将衬底11和衬底17以隔着半导体层12、多孔半导体层14、防扩散层15、元件层16及元件层17的方式贴合。由此，以元件层16和元件层17相互接触的方式，将衬底11和衬底17贴合。另外，元件层16和元件层17也可以不以相互接触的方式对向而是介隔其它层对向。在图3(a)中，使晶圆1的上下朝向反转，将晶圆1贴合于晶圆2。
图3(a)表示包含晶圆1和晶圆2的积层结构。该积层结构通过之后的切割步骤而分割成多个芯片。各芯片例如为三维存储器。该积层结构及切割后的各芯片是半导体装置的例子。
其次，再次分离晶圆1和晶圆2(图3(b))。但是，本实施方式的晶圆1和晶圆2不是以元件层16和元件层18的界面为界被分离，而是以多孔半导体层14内的面为界被分离。图3(b)示出了作为多孔半导体层14的一部分的多孔半导体层14a以及作为多孔半导体层14的其余一部分的多孔半导体层14b。本实施方式的晶圆1和晶圆2以多孔半导体层14被分割成多孔半导体层14a和多孔半导体层14b的方式被分离。多孔半导体层14a是第1部分的例子，多孔半导体层14b是第2部分的例子。
在本实施方式中，在图3(a)的步骤中所贴合的衬底11和衬底17在图3(b)的步骤中被再次分离。此时，多孔半导体层14如上所述被分割成多孔半导体层14a和多孔半导体层14b。其结果为，在衬底11上残存半导体层12和多孔半导体层14a，在衬底17上残存元件层18、元件层16、防扩散层15及多孔半导体层14b。
换句话说，在图3(b)的步骤中，衬底11和半导体层12、多孔半导体层14a一起被从衬底17剥离。此时的剥离面是多孔半导体层14内的面，也就是多孔半导体层14a与多孔半导体层14b之间的面。
与多孔化前的半导体层13相比，多孔半导体层14的物理硬度降低。因此，根据本实施方式，在图3(b)的步骤中，能够容易地以多孔半导体层14内的面为界来分离晶圆1和晶圆2。该面可以位于多孔半导体层14内的任何部位。
其次，从晶圆2去除多孔半导体层14b(图3(c))。其后，晶圆2通过切割步骤分割成多个芯片。本实施方式的各芯片例如为包含元件层16内的存储单元阵列和元件层18内的控制电路的三维存储器。
图4(a)表示已与晶圆2分离的晶圆1。在本方法中，其次，从晶圆1去除多孔半导体层14a(图4(b))。多孔半导体层14a例如通过湿式蚀刻来去除。在该湿式蚀刻中所使用的药液例如为包含HF(氢氟酸)、HNO3(硝酸)及CH3COOH(乙酸)的混合水溶液。
在本实施方式中，因为半导体层13的电阻率设定为低于半导体层12的电阻率，所以多孔半导体层14a的电阻率变得比半导体层12的电阻率低。通过验证，半导体层12、多孔半导体层14a的蚀刻速率随着半导体层12、多孔半导体层14a的电阻率增加而减少。因此，根据本实施方式，通过使多孔半导体层14a的电阻率低于半导体层12的电阻率，能够使多孔半导体层14a的蚀刻速率变得高于半导体层12的蚀刻速率，能够在图4(b)的步骤中选择性地去除多孔半导体层14a。因此，在图4(b)的步骤中，能够使半导体层12残存并去除多孔半导体层14a。
其次，在残存于衬底11上的半导体层12上，形成与半导体层13相同的半导体层13'(图4(c))。其后，使用包含半导体层13'的晶圆1，再次实施图1(c)至图4(b)的步骤。由此，能够将晶圆1用衬底11再利用于半导体装置的制造。例如，通过使用1块衬底11和N块衬底17来重复实施本实施方式的方法，能够由N块衬底17的各块衬底制造多个芯片(三维存储器)(N为2以上的整数)。
图5和图6是表示第1实施方式的比较例的半导体装置的制造方法的剖视图。
图5(a)是与图3(a)对应的剖视图。在图5(a)中，将晶圆1和晶圆2贴合。请注意本比较例的晶圆1不包含半导体层12。
其次，再次分离晶圆1和晶圆2(图5(b))。本比较例的晶圆1和晶圆2也是以多孔半导体层14内的面为界而分离。因此，多孔半导体层14被分割成多孔半导体层14a和多孔半导体层14b。其结果为，在衬底11上残存多孔半导体层14a，在衬底17上残存元件层18、元件层16、防扩散层15及多孔半导体层14b。
其次，从晶圆2去除多孔半导体层14b(图5(c))。其后，晶圆2通过切割步骤分割成多个芯片。
图6(a)表示已与晶圆2分离的晶圆1。在本方法中，其次，从晶圆1去除多孔半导体层14a(图6(b))。多孔半导体层14a例如通过湿式蚀刻来去除。
此时，通过湿式蚀刻，衬底11的表面露出，因此衬底11的表面有可能受到由湿式蚀刻导致的损伤等某些不良影响。并且，在衬底11内的B原子的浓度高于多孔半导体层14a内的B原子的浓度的情况下，衬底11的电阻率变得低于多孔半导体层14a的电阻率，衬底11的蚀刻速率变得高于多孔半导体层14a的蚀刻速率。其结果为，衬底11有可能因湿式蚀刻而发生薄化。图6(b)表示衬底11的厚度因薄化而减少了厚度D的情况。
其次，在衬底11上形成与半导体层13相同的半导体层13'(图6(c))。其后，使用包含半导体层13'的晶圆1，再次实施图5(a)至图6(b)的步骤。在这种情况下，当衬底11的表面因湿式蚀刻而受损，或是衬底11发生薄化时，有可能对衬底11的再利用产生障碍。在本实施方式中，在衬底11上介隔半导体层12设置着多孔半导体层14a。由此，能够抑制由湿式蚀刻导致的衬底11的表面受损或衬底11发生薄化。因此，能够从衬底11去除多孔半导体层14a，以便容易地进行衬底11的再利用。
图7是用来说明第1实施方式的半导体装置的制造方法的曲线图。
在图7中，横轴表示半导体层12、多孔半导体层14a的电阻率，纵轴表示半导体层12、多孔半导体层14a的蚀刻速率。图7表示利用包含HF、HNO3及CH3COOH的混合水溶液对半导体层12、多孔半导体层14a进行蚀刻时的电阻率和蚀刻速率的关系。如图7所示，半导体层12、多孔半导体层14a的蚀刻速率随着半导体层12、多孔半导体层14a的电阻率增加而减少。因此，根据本实施方式，能够在图4(b)的步骤中选择性地去除多孔半导体层14a。
需要注意的是，根据图7可知，蚀刻速率在电阻率从0.01Ω·cm向0.1Ω·cm变化期间发生了较大变化。因此，根据本实施方式，通过将半导体层12的电阻率设定为0.1Ω·cm以上，将半导体层13的电阻率设定为0.01Ω·cm以下，能够在去除多孔半导体层14a时有效地抑制半导体层12的去除。
如上所述，在本实施方式中，在衬底11上介隔半导体层12形成半导体层13，使半导体层13多孔化。进而，在将衬底11和衬底17贴合后，分离衬底11和衬底17。因此，根据本实施方式，能够很好地分离被贴合的衬底11和衬底17。例如，能够容易地以多孔半导体层14内的面为界来分离衬底11和衬底17，或是以适合对衬底11进行再利用的形式从衬底11去除多孔半导体层14a。
(第2实施方式)图8是表示第2实施方式的半导体装置的结构的剖视图。图8表示通过第1实施方式的方法而制造的半导体装置的一例。图8的半导体装置是将来自晶圆1的阵列区域1'和来自晶圆2的电路区域2'贴合而成的三维存储器。
阵列区域1'具备元件层16。本实施方式的元件层16具备包含多个存储单元的存储单元阵列16a、存储单元阵列16a上的绝缘膜16b、以及存储单元阵列16a下的层间绝缘膜16c。绝缘膜16b例如为氧化硅膜或氮化硅膜。层间绝缘膜16c例如为氧化硅膜或包含氧化硅膜和其它绝缘膜的积层膜。
电路区域2'设置在阵列区域1'下。符号S表示阵列区域1'和电路区域2'的贴合面。电路区域2'具备元件层18以及元件层18下的衬底17。本实施方式的元件层18在层间绝缘膜16c与衬底17之间具备层间绝缘膜18a。层间绝缘膜18a例如为氧化硅膜或包含氧化硅膜和其它绝缘膜的积层膜。
阵列区域1'具备多条字线WL和源极线SL作为存储单元阵列16a内的多个电极层。图8示出了存储单元阵列16a的阶梯结构部21。各字线WL经由接触插塞22与字配线层23电连接。贯通多条字线WL的各柱状部CL经由介层插塞24与位线BL电连接，且与源极线SL电连接。源极线SL包含作为半导体层的第1层SL1和作为金属层的第2层SL2。
电路区域2'具备多个晶体管31。各晶体管31具备：栅极电极32，介隔栅极绝缘膜设置在衬底17上；以及未图示的源极扩散层及漏极扩散层，设置在衬底17内。此外，电路区域2'具备：多个接触插塞33，设置在这些晶体管31的栅极电极32、源极扩散层或漏极扩散层上；配线层34，设置在这些接触插塞33上，包含多条配线；以及配线层35，设置在配线层34上，包含多条配线。
电路区域2'还具备：配线层36，设置在配线层35上，包含多条配线；多个介层插塞37，设置在配线层36上；以及多个金属垫38，设置在这些介层插塞37上。金属垫38例如为Cu(铜)层或Al(铝)层。电路区域2'作为控制阵列区域1'的动作的控制电路(逻辑电路)发挥作用。该控制电路由晶体管31等构成，与金属垫38电连接。
阵列区域1'具备：多个金属垫41，设置在金属垫38上；以及多个介层插塞42，设置在金属垫41上。此外，阵列区域1'具备：配线层43，设置在这些介层插塞42上，包含多条配线；以及配线层44，设置在配线层43上，包含多条配线。金属垫41例如为Cu层或Al层。所述位线BL包含于配线层44。此外，所述控制电路经由金属垫41、38等与存储单元阵列11电连接，经由金属垫41、38等控制存储单元阵列11的动作。
阵列区域1'还具备：多个介层插塞45，设置在配线层44上；金属垫46，设置在这些介层插塞45上、绝缘膜16b上；以及钝化膜47，设置在金属垫46上、绝缘膜16b上。金属垫46例如为Cu层或Al层，作为图8的半导体装置的外部连接垫(接合垫)发挥作用。钝化膜47例如为氧化硅膜等绝缘膜，具有使金属垫46的上表面露出的开口部P。金属垫46能够通过接合线、焊球、金属凸块等经由该开口部P而连接于安装衬底或其它装置。
图9是表示第2实施方式的柱状部CL的结构的剖视图。
如图9所示，存储单元阵列16a具备在层间绝缘膜16c(图8)上交替积层的多条字线WL以及多层绝缘层51。字线WL例如为W(钨)层。绝缘层51例如为氧化硅膜。
柱状部CL依次包含阻挡绝缘膜52、电荷储存层53、隧道绝缘膜54、通道半导体层55及核心绝缘膜56。电荷储存层53例如为氮化硅膜，介隔阻挡绝缘膜52形成于字线WL及绝缘层51的侧面。电荷储存层53也可以为多晶硅层等半导体层。通道半导体层55例如为多晶硅层，介隔隧道绝缘膜54形成于电荷储存层53的侧面。阻挡绝缘膜52、隧道绝缘膜54及核心绝缘膜56例如为氧化硅膜或金属绝缘膜。
图10是表示第2实施方式的半导体装置的制造方法的剖视图。
图10示出了包含多个阵列区域1'的晶圆1和包含多个电路区域2'的晶圆2。晶圆1被称为阵列晶圆或存储器晶圆，晶圆2被称为电路晶圆或CMOS(Complementary MetalOxide Semiconductor，互补金氧半导体)晶圆。
需要注意的是，图10的晶圆1的朝向与图8的阵列区域1'的朝向相反。在本实施方式中，通过将晶圆1和晶圆2贴合来制造半导体装置。图10示出了为进行贴合而使朝向反转之前的晶圆1，图8示出了为进行贴合而使朝向反转后贴合及切割后的阵列区域1'。
在图10中，符号S1表示晶圆1的上表面，符号S2表示晶圆2的上表面。需要注意的是，晶圆1具备衬底11，所述衬底11介隔防扩散层15、多孔半导体层14及半导体层12而设置在绝缘膜16b下。
在本实施方式中，首先，如图10所示，在晶圆1的衬底11上形成半导体层12、多孔半导体层14、防扩散层15、绝缘膜16b、存储单元阵列16a、层间绝缘膜16b、阶梯结构部21、金属垫41等，在晶圆2的衬底17上形成层间绝缘膜18a、晶体管31、金属垫38等。例如，在衬底11上依次形成介层插塞45、配线层44、配线层43、介层插塞42及金属垫41。并且，在衬底17上依次形成接触插塞33、配线层34、配线层35、配线层36、介层插塞37及金属垫38。
其次，如图8所示，通过机械压力将晶圆1和晶圆2贴合。由此，层间绝缘膜16c和层间绝缘膜18a粘接。其次，将晶圆1及晶圆2以400℃进行退火。由此，金属垫41和金属垫38接合。
其后，以多孔半导体层14内的面为界，分离衬底11和衬底17后，将衬底17及衬底17上的各种层切断成多个芯片。像这样来制造图8的半导体装置。另外，金属垫46和钝化膜47例如在分离衬底11和衬底17且去除衬底17上的多孔半导体层14b、防扩散层15之后形成在绝缘膜16b上。
如上所述，根据本实施方式，利用第1实施方式的方法，能够制造包含来自晶圆1的阵列区域1'和来自晶圆2的电路区域2'的半导体装置。根据本实施方式，在制造这种半导体装置时，能够很好地分离相贴合的衬底11和衬底17。
以上对若干实施方式进行了说明，但这些实施方式仅作为例子而提出，并不意图限定发明的范围。本说明书中所说明的新颖的装置及方法能够通过其它各种方式实施。此外，对于本说明书中所说明的装置及方法的方式来说，在不脱离发明主旨的范围内，能够进行各种省略、置换、变更。随附的权利要求书及与之均等的范围意在包含发明的范围及主旨中所含的这种方式及变化例。

Claims (15)

1.一种半导体装置的制造方法，包括：在第1衬底上形成第1半导体层，所述第1半导体层包含第1浓度的杂质原子；在所述第1半导体层上形成第2半导体层，所述第2半导体层包含比所述第1浓度高的第2浓度的杂质原子；形成多孔层，所述多孔层是所述第2半导体层的至少一部分经多孔化而成的；在所述多孔层上形成第1膜，所述第1膜包含第1元件；准备第2衬底，所述第2衬底上设置着包含第2元件的第2膜；将所述第1衬底和所述第2衬底以隔着所述第1膜及所述第2膜的方式贴合；以及以在所述第1衬底上残存所述多孔层的第1部分，在所述第2衬底上残存所述多孔层的第2部分的方式，分离所述第1衬底和所述第2衬底。
2.根据权利要求1所述的半导体装置的制造方法，其中所述第1半导体层内的所述杂质原子的浓度为1.6×1016cm-3以下。
3.根据权利要求1或2所述的半导体装置的制造方法，其中所述第2半导体层内的所述杂质原子的浓度为8.5×1018cm-3以上。
4.根据权利要求1或2所述的半导体装置的制造方法，其中所述第1半导体层内的所述杂质原子和所述第2半导体层内的所述杂质原子是同一种类的杂质原子。
5.根据权利要求1或2所述的半导体装置的制造方法，其中所述第1半导体层具有第1电阻率，所述第2半导体层具有比所述第1电阻率低的第2电阻率。
6.根据权利要求5所述的半导体装置的制造方法，其中所述第1电阻率为0.1Ω·cm以上。
7.根据权利要求5所述的半导体装置的制造方法，其中所述第2电阻率为0.01Ω·cm以下。
8.根据权利要求1或2所述的半导体装置的制造方法，其还包括：从所述第1衬底去除所述第1部分，对所述第1衬底进行再利用。
9.根据权利要求8所述的半导体装置的制造方法，其中所述第1部分是通过湿式蚀刻从所述第1衬底去除的。
10.根据权利要求1或2所述的半导体装置的制造方法，其中所述第1膜包含存储单元阵列作为所述第1元件。
11.根据权利要求10所述的半导体装置的制造方法，其中所述第2膜包含控制所述存储单元阵列的控制电路作为所述第2元件。
12.根据权利要求1或2所述的半导体装置的制造方法，其中所述第1膜介隔第3膜形成在所述第2半导体层上，所述第3膜防止所述杂质原子从所述第1及第2半导体层向所述第1膜扩散。
13.根据权利要求1或2所述的半导体装置的制造方法，其以如下方式分离所述第1衬底和所述第2衬底，即，在所述第1衬底上残存所述第1半导体层和所述第1部分，在所述第2衬底上残存所述第2部分、所述第1膜及所述第2膜。
14.一种衬底的再利用方法，包括：在第1衬底上形成第1半导体层，所述第1半导体层包含第1浓度的杂质原子；在所述第1半导体层上形成第2半导体层，所述第2半导体层包含比所述第1浓度高的第2浓度的杂质原子；形成多孔层，所述多孔层是所述第2半导体层的至少一部分经多孔化而成的；将所述第1衬底和所述第2衬底以隔着所述第1半导体层及所述多孔层的方式贴合；以在所述第1衬底上残存所述多孔层的第1部分，在所述第2衬底上残存所述多孔层的第2部分的方式，分离所述第1衬底和所述第2衬底；以及从所述第1衬底去除所述第1部分，对所述第1衬底进行再利用。
15.一种半导体装置，具备：第1衬底；第1半导体层，设置在所述第1衬底下，包含第1浓度的杂质原子；作为多孔层的第2半导体层，设置在所述第1半导体层下，包含比所述第1浓度高的第2浓度的杂质原子；第1膜，设置在所述第2半导体层下，包含第1元件；第2膜，设置在所述第1膜下，包含第2元件；以及第2衬底，设置在所述第2膜下。
CN202110087368.6A 2020-08-19 2021-01-22 半导体装置、半导体装置的制造方法及衬底的再利用方法 Pending CN114078759A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020138800A JP2022034881A (ja) 2020-08-19 2020-08-19 半導体装置、半導体装置の製造方法、および基板の再利用方法
JP2020-138800 2020-08-19

Publications (1)

Publication Number Publication Date
CN114078759A true CN114078759A (zh) 2022-02-22

Family

ID=80271026

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110087368.6A Pending CN114078759A (zh) 2020-08-19 2021-01-22 半导体装置、半导体装置的制造方法及衬底的再利用方法

Country Status (4)

Country Link
US (2) US11652000B2 (zh)
JP (1) JP2022034881A (zh)
CN (1) CN114078759A (zh)
TW (2) TW202326810A (zh)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030087503A1 (en) * 1994-03-10 2003-05-08 Canon Kabushiki Kaisha Process for production of semiconductor substrate
JPH11195775A (ja) * 1997-12-26 1999-07-21 Sony Corp 半導体基板および薄膜半導体素子およびそれらの製造方法ならびに陽極化成装置
US6375738B1 (en) * 1999-03-26 2002-04-23 Canon Kabushiki Kaisha Process of producing semiconductor article
JP2003249631A (ja) 2002-02-25 2003-09-05 Sony Corp 半導体基板の製造方法および半導体基板ならびに半導体装置
JP4554180B2 (ja) 2003-09-17 2010-09-29 ソニー株式会社 薄膜半導体デバイスの製造方法
JP2007019323A (ja) 2005-07-08 2007-01-25 Shin Etsu Handotai Co Ltd ボンドウエーハの再生方法及びボンドウエーハ並びにｓｓｏｉウエーハの製造方法
JP4770706B2 (ja) 2006-11-13 2011-09-14 ソニー株式会社 薄膜半導体の製造方法
JP5678092B2 (ja) 2009-12-15 2015-02-25 ソイテック 基板を再利用する方法
JP5715351B2 (ja) * 2010-06-30 2015-05-07 キヤノン株式会社 半導体装置およびその製造方法、ならびに固体撮像装置

Also Published As

Publication number Publication date
US20220059408A1 (en) 2022-02-24
TWI795705B (zh) 2023-03-11
US20230245927A1 (en) 2023-08-03
US11652000B2 (en) 2023-05-16
TW202223977A (zh) 2022-06-16
JP2022034881A (ja) 2022-03-04
TW202326810A (zh) 2023-07-01

Similar Documents

Publication Publication Date Title
TWI725489B (zh) 半導體裝置及其製造方法
WO2020214218A1 (en) Bonded die assembly using a face-to-back oxide bonding and methods for making the same
US11594514B2 (en) Semiconductor device and method of manufacturing the same
TW202034514A (zh) 半導體裝置及其製造方法
CN215220707U (zh) 半导体装置
CN210805772U (zh) 半导体装置
CN112530900A (zh) 半导体装置及其制造方法
US11562976B2 (en) Semiconductor device and manufacturing method thereof
CN113437059A (zh) 半导体晶片及其制造方法
US11600585B2 (en) Semiconductor device with metal plugs and method for manufacturing the same
JP2020155485A (ja) 半導体装置およびその製造方法
US11862586B2 (en) Semiconductor device and method of manufacturing the same
TWI821869B (zh) 半導體裝置及其製造方法
TWI795705B (zh) 半導體裝置、半導體裝置之製造方法及基板之再利用方法
US11769747B2 (en) Semiconductor device and method of manufacturing the same
CN113410199A (zh) 半导体存储装置及其制造方法
JP2020150226A (ja) 半導体装置およびその製造方法
US20230082971A1 (en) Semiconductor device and method for manufacturing the same
CN112510011A (zh) 半导体装置及其制造方法
CN116798958A (zh) 半导体装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination