CN114071847A - 一种具有输出短路保护的高端开关电路、车灯及车辆 - Google Patents

Abstract

本发明涉及一种具有输出短路保护的高端开关电路，其输入端耦合连接至电源，其输出端耦合连接至负载，并包括：高端开关，包括多个端子，该多个端子包括输入端和输出端；高端，开关控制电路，耦合连接至高端开关的多个端子中的至少一个端子，并控制高端开关的通断；输出短接保护电路，耦合连接至高端开关控制电路；输出短接反馈电路，耦合连接至输出短接保护电路和输出端；和在输出端短接至地的情况下，输出短接反馈电路触发输出短接保护电路开始工作，进而使得高端开关控制电路控制高端开关关断。

Description

一种具有输出短路保护的高端开关电路、车灯及车辆

技术领域

本发明涉及电路保护技术领域，具体涉及一种具有输出短路保护的开关电路、车灯及车辆。

背景技术

高端开关用于在负载的供电端进行开关操作，其输入端连接至电源，输出端连接至负载，并且可以利用晶体管、MOS管等来实现。

高端开关在导通时的内阻或压降很小，在输出端短接至地的情况下，通过高端开关的电流将瞬间上升至较大值，如果没有及时关断高端开关，会导致高端开关甚至电源被烧毁，严重时会引起火灾。

发明内容

因此，本发明的目的在于提出一种具有输出短路保护的高端开关电路，其能够至少部分地解决上述提到的问题。

本发明的一个方面提供一种具有输出短路保护的高端开关电路，高端开关电路的输入端耦合连接至电源，高端开关电路的输出端耦合连接至负载，该高端开关电路包括：

高端开关，包括多个端子，该多个端子包括上述输入端和上述输出端；

高端开关控制电路，耦合连接至高端开关的多个端子中的至少一个端子，并控制高端开关的通断；

输出短接保护电路，耦合连接至高端开关控制电路；

输出短接反馈电路，耦合连接至输出短接保护电路和输出端；和

在输出端短接至地的情况下，输出短接反馈电路触发输出短接保护电路开始工作，进而使得高端开关控制电路控制高端开关关断。

根据本申请的实施例，在高端开关电路的输出端短接至地的情况下，从输出端短接至地到高端开关关断的时间非常短，高端开关仅仅有瞬间的大电流通过，因此，可以避免高端开关甚至电源被烧毁。

在一些实施例中，在输出端短接至地的情况下，输出短接保护电路使得高端开关控制电路断开，进而使得高端开关关断。

在一些实施例中，在输出端由短接至地变为不短接至地的情况下，输出短接保护电路使得高端开关控制电路保持断开状态，进而使得高端开关保持关断状态。

根据本申请的实施例，在输出端由短接至地变为不短接至地时，通过使得高端开关保持关断状态，可以进一步避免在输出端在短接至地和不短接至地的状态之间来回切换多次的情况下高端开关被烧毁。

在一些实施例中，在输出端短接至地的情况下，输出短接保护电路使得高端开关控制电路导通，进而使得高端开关关断。

在一些实施例中，在输出端由短接至地变为不短接至地的情况下，输出短接保护电路使得高端开关控制电路保持导通状态，进而使得高端开关保持关断状态。

根据本申请的实施例，在输出端由短接至地变为不短接至地时，通过使得高端开关保持关断状态，可以进一步避免在输出端在短接至地和不短接至地的状态之间来回切换多次的情况下高端开关被烧毁。

在一些实施例中，高端开关控制电路包括使能信号、第一电阻、第一MOS管以及第二电阻；

第一MOS管关断时，高端开关控制电路断开；

使能信号与输出短接保护电路一起控制第一MOS管的通断；和

使能信号耦合连接至第一电阻的一端，第一电阻的另一端耦合连接至第一MOS管的栅极，第一MOS管的源极接地，第一MOS管的漏极耦合连接至第二电阻的一端，第二电阻的另一端耦合连接至第一晶体管的基极。

在一些实施例中，输出短接保护电路包括第三电阻、第四电阻、电容、第二晶体管和第三晶体管，其中，

第三电阻的一端耦合连接至第一电阻、第一MOS管的栅极和第二晶体管的发射极，第三电阻的另一端耦合连接至第四电阻；

第四电阻的另一端耦合连接至电容、第二晶体管的集电极和第三晶体管的基极；

电容的另一端接地；

第二晶体管的基极耦合连接至第三晶体管的集电极；

第三晶体管的发射极接地。

在一些实施例中，输出短接保护电路包括第三电阻、电容和第三晶体管，其中，

第三电阻的一端耦合连接至第一电阻、第一MOS管的栅极和第三晶体管的集电极，第三电阻的另一端耦合连接至电容和第三晶体管的基极；

电容的另一端接地；

第三晶体管的发射极接地。

在一些实施例中，输出短接反馈电路包括第二MOS管，第二MOS管的漏极耦合连接至第三电阻和第四电阻，第二MOS管的栅极耦合连接至第一晶体管的集电极和负载，第二MOS管的源极接地。

在一些实施例中，输出短接反馈电路包括第二MOS管，第二MOS管的漏极耦合连接至第三电阻、电容和第三晶体管的基极，第二MOS管的栅极耦合连接至第一晶体管的集电极和负载，第二MOS管的源极接地。

本发明的另一个方面提供一种车灯，包括如上所述的任意一种高端开关电路。

本发明的另一个方面提供一种车辆，包括如上所述的任意一种车灯。

附图说明

下文将以明确易懂的方式通过对优选实施例的说明并结合附图来对本发明上述特性、技术特征、优点及其实现方式予以进一步说明，其中，

图1是根据本发明的一个实施例的具有输出短路保护的高端开关电路100的一种模块示意图；

图2是根据本发明的一个实施例的具有输出短路保护的高端开关电路100的一种结构示意图；

图3是根据本发明的另一个实施例的具有输出短路保护的高端开关电路100的一种结构示意图；

图4是根据本发明的另一个实施例的具有输出短路保护的高端开关电路100的一种结构示意图；

图5示出了图2～4中任意一种高端开关电路100的使能信号ENABLE的电压波形示意图，以及在输出端不短接至地和输出端短接至地的情况下输出端的电流波形示意图。

具体实施方式

在下文中示例性地说明了本发明的实施方式。如本领域的技术人员应该意识到的那样，在不背离本发明的构思的情况下，所说明的实施方式可以各种不同的方式进行修改。因此，附图和说明书本质上为示例性而非限制性的。在下文中，相同的附图标记通常表示功能相同或相似的元件。

图1是根据本发明的一个实施例的具有输出短路保护的高端开关电路100的一种模块示意图，如图所示，高端开关电路100的输入端可以耦合连接至电源200，输出端可以耦合连接至负载300，其中，输出端可以直接耦合连接至负载300(此时，称负载300为无源负载)，也可以通过其他电源耦合连接至负载300(此时，称负载300为有源负载)。在另一些实施例中，输出端还可以耦合连接至与负载300所在电路(包括负载300，或者包括负载300和上述其他电源)并联的其他电路元件。输出端短接至地的情况可以包括，但不限于，负载300所在电路短接至地，与负载300所在电路并联的其他电路元件短接至地，输出端直接短接至地或其他情形。

具体地，高端开关电路100可以包括高端开关110，高端开关110包括多个端子，该多个端子包括上述高端开关电路100的输入端和输出端；高端开关控制电路120，耦合连接至高端开关110的上述多个端子中的至少一个端子，并可以控制高端开关110的通断；输出短接保护电路130，耦合连接至高端开关控制电路120；输出短接反馈电路140，耦合连接至输出短接保护电路130和高端开关电路100的输出端；在高端开关电路100的输出端短接至地的情况下，输出短接反馈电路140可以触发输出短接保护电路130开始工作，进而使得所述高端开关控制电路120控制高端开关110关断。

在一种示例中，在高端开关电路100的输出端短接至地的情况下，输出短接保护电路130可以使得高端开关控制电路120断开，进而使得高端开关110关断。在一种示例中，在高端开关电路100的输出端由短接至地变为不短接至地的情况下，输出短接保护电路130可以使得高端开关控制电路120保持断开状态，进而使得高端开关110保持关断状态。

在另一种示例中，在高端开关电路100的输出端短接至地的情况下，输出短接保护电路130可以使得高端开关控制电路120导通，进而使得高端开关110关断。在另一种示例中，在高端开关电路100的输出端由短接至地变为不短接至地的情况下，输出短接保护电路130可以使得高端开关控制电路120保持导通状态，进而使得高端开关110保持关断状态。

根据本申请的实施例，在高端开关电路100的输出端短接至地的情况下，从输出端短接至地到高端开关110关断的时间非常短，高端开关110仅仅有瞬间的大电流通过，因此，可以避免高端开关110甚至电源200被烧毁。

另外，如果输出端从短接至地变为不短接至地时，高端开关110重新导通，那么在输出端在短接至地和不短接至地的状态之间来回切换多次的情况(例如，但不限于，造成输出端短接至地的短路连接点接触不良)下，高端开关110将会有多次的瞬间大电流通过，会有被烧毁的风险。因此，在本申请的实施例中，在输出端由短接至地变为不短接至地时，通过使得高端开关110保持关断状态，可以进一步避免高端开关110被烧毁。

以下通过两个实施例具体介绍具有输出短路保护的高端开关电路100的电路结构。

实施例1

图2是根据本发明的一个实施例的具有输出短路保护的高端开关电路100的一种结构示意图，在图2的示例中，高端开关110可以包括第一晶体管Q1，其中，第一晶体管Q1为PNP型晶体管，并且第一晶体管Q1的发射极可作为高端开关电路100的输入端，第一晶体管Q1的集电极可作为高端开关电路100的输出端，第一晶体管Q1的基极可耦合连接至高端开关控制电路120。

高端开关控制电路120可以包括使能信号ENABLE、第一电阻R2、第一MOS管Q2以及第二电阻R1，其中，使能信号ENABLE耦合连接至第一电阻R2的一端，第一电阻R2的另一端耦合连接至第一MOS管Q2的栅极，第一MOS管Q2的源极接地，第一MOS管Q2的漏极耦合连接至第二电阻R1的一端，第二电阻R1的另一端耦合连接至第一晶体管Q1的基极。

其中，在第一MOS管Q2导通时，也可以认为此时高端开关控制电路导通；在第一MOS管Q2关断时，也可以认为此时高端开关控制电路断开。另外，在图2的示例中，第一MOS管为NMOS管。

其中，使能信号ENABLE可以与输出短接保护电路130一起控制第一MOS管Q2的通断，进而控制第一晶体管Q1的通断，使能信号ENABLE的波形取决于对第一晶体管Q1的控制需求。

如图2所示，输出短接保护电路130包括第三电阻R3、第四电阻R5、电容C1、第二晶体管Q3和第三晶体管Q4，其中，第三电阻R3的一端耦合连接至第一电阻R2、第一MOS管Q2的栅极和第二晶体管Q3的发射极，第三电阻R3的另一端耦合连接第四电阻R5；第四电阻R5的另一端耦合连接至电容C1、第二晶体管Q3的集电极和第三晶体管Q4的基极；电容C1的另一端接地；第二晶体管Q3的基极耦合连接至第三晶体管Q4的集电极；第三晶体管Q4的发射极接地。

其中，第二晶体管Q3为PNP型晶体管，第三晶体管Q4为NPN型晶体管。

其中，在第二晶体管Q3和第三晶体管Q4导通时，也可以认为此时输出短接保护电路130工作，在第二晶体管Q3和第三晶体管Q4关断时，也可以认为此时输出短接保护电路130不工作。

输出短接反馈电路140包括第二MOS管Q5，其中，第二MOS管Q5为NMOS管，并且第二MOS管Q5的漏极耦合连接至第三电阻R3和第四电阻R5，第二MOS管Q5的栅极耦合连接至第一晶体管Q1的集电极和负载300，第二MOS管Q5的源极接地。

以下将具体介绍图2所示的高端开关电路100的工作原理。

在使能信号ENABLE为高电平并且高端开关电路100的输出端不短接至地的情况下，使能信号ENABLE通过第一电阻R2、第三电阻R3和第四电阻R5，对电容C1进行充电，第二晶体管Q3的集电极和第三晶体管Q4的基极的电位逐渐升高；在该电位使得第二晶体管Q3和第三晶体管Q4导通之前，对于第一MOS管Q2，栅源电压V_GS＞阈值电压V_GS(th)，第一MOS管Q2导通；对于第一晶体管Q1，第一MOS管Q2的导通使得其发射极电位U_e＝V_BAT＞基极电位U_b，其中，V_BAT为电源200的电压，第一晶体管Q1也导通，高端开关电路100的输出端的电压将接近于输入端的电压V_BAT；对于第二MOS管Q5，栅源电压V_GS≈V_BAT＞阈值电压V_GS(th)，第二MOS管Q5导通，使能信号ENABLE停止对电容C1充电，第二晶体管Q3的集电极和第三晶体管Q4的基极的电位不再升高，第二晶体管Q3和第三晶体管Q4将保持关断状态，即输出短接保护电路130不工作，这使得第一MOS管Q2和第一晶体管Q1将保持导通状态。

需要说明的是，在本发明的实施例中，使能信号ENABLE的高电平指的是使得第一MOS管Q2导通的电压，例如，大于第一MOS管Q2的阈值电压V_GS(th)的电压，例如，但不限于，5V。

在使能信号ENABLE为低电平的情况下，无论高端开关电路100的输出端是否短接至地，对于第一MOS管Q2，栅源电压V_GS＜阈值电压V_GS(th)，第一MOS管Q2关断，进而使得第一晶体管Q1也关断。

需要说明的是，在本发明的实施例中，使能信号ENABLE的低电平指的是使得第一MOS管Q2关断的电压，例如，小于第一MOS管Q2的阈值电压V_GS(th)的电压，例如，但不限于，0V。

在使能信号ENABLE为高电平(例如，但不限于5V)的情况下，如果高端开关电路100的输出端短接至地，那么对于第二MOS管Q5，栅源电压V_GS＝0＜阈值电压V_GS(th)，第二MOS管Q5关断，使能信号ENABLE持续对电容C1充电，第二晶体管Q3的集电极和第三晶体管Q4的基极的电位持续升高；对于第三晶体管Q4，当基极电位U_b＞发射极电位U_e时，第三晶体管Q4导通，对于第二晶体管Q3，当发射极电位U_e＞基极电位U_b时，第二晶体管Q3也导通，此时输出短接保护电路130开始工作；对于第一MOS管Q2，第二晶体管Q3和第三晶体管Q4的导通使得其栅极电位被拉低，栅源电压V_GS＜阈值电压V_GS(th)，第一MOS管Q2关断，这使得第一晶体管Q1也关断。

在输出短接保护电路130开始工作后，假设使能信号ENABLE继续保持高电平，并且高端开关电路100的输出端耦合连接至有源负载，那么，如果高端开关电路100的输出端由短接至地变为不短接至地，由于负载300为有源负载，高端开关电路100输出端的电位将升高而使得第二MOS管Q5导通，但由于第四电阻R5的存在，第三晶体管Q4的基极电位仍能使得第三晶体管Q4和第二晶体管Q3保持导通，进而使得第一MOS管Q2和第一晶体管Q1保持关断。在这种情况下，要想使得第一MOS管Q2和第一晶体管Q1导通，只能使得使能信号ENABLE由高电平转变为低电平，再由低电平转变为高电平。

在输出短接保护电路130开始工作后，假设使能信号ENABLE继续保持高电平，并且高端开关电路100的输出端耦合连接至无源负载，那么，如果高端开关电路100的输出端由短接至地变为不短接至地，高端开关电路100输出端的电位将不会升高，第二MOS管Q5保持关断，第三晶体管Q4和第二晶体管Q3保持导通，进而使得第一MOS管Q2和第一晶体管Q1保持关断。在这种情况下，要想使得第一MOS管Q2和第一晶体管Q1导通，也只能使得使能信号ENABLE由高电平转变为低电平，再由低电平转变为高电平。

图3为图2所示的高端开关电路100的变型实施例，在图3所示的高端开关电路100中，第一电阻R2的一端耦合连接至ENABLE使能信号和第三电阻R3，第一电阻R2的另一端耦合连接至第一MOS管Q2的栅极、第二晶体管Q3的发射极，其他部分以及工作原理与图2所示的高端开关电路100相同。在图3中，第一电阻R2不影响电容C1的充电时间。

实施例2

图4是根据本发明的另一个实施例的具有输出短路保护的高端开关电路100的一种结构示意图，图4所示的高端开关电路100与图2所示的高端开关电路100相比仅输出短接保护电路130不同，因此以下重点描述输出短接保护电路130，其他部分可以参照以上对图2的相关描述。

如图4所示，高端开关电路100的输出短接保护电路130包括第三电阻R3、电容C1以及第三晶体管Q4，其中，第三电阻R3的一端耦合连接至第一电阻R2、第一MOS管Q2的栅极和第三晶体管Q4的集电极，第三电阻R3的另一端耦合连接至第二MOS管Q5的漏极、电容C1和第三晶体管Q4的基极；电容C1的另一端接地；第三晶体管Q4的发射极接地。

其中，在第三晶体管Q4导通时，也可以认为此时输出短接保护电路130工作，在第三晶体管Q4关断时，也可以认为此时输出短接保护电路130不工作。

以下将具体介绍图4所示的高端开关电路100的工作原理。

在使能信号ENABLE为高电平(例如，但不限于5V)并且高端开关电路100的输出端不短接至地的情况下，使能信号ENABLE通过第一电阻R2和第三电阻R3，对电容C1进行充电，第三晶体管Q4的基极的电位逐渐升高；在该电位使得第三晶体管Q4导通之前，对于第一MOS管Q2，栅源电压V_GS＞阈值电压V_GS(th)，第一MOS管Q2导通；对于第一晶体管Q1，第一MOS管Q2的导通使得其发射极电位U_e＝V_BAT＞基极电位U_b，其中，V_BAT为电源200的电压，第一晶体管Q1也导通，高端开关电路100的输出端的电压将接近于输入端的电压V_BAT；对于第二MOS管Q5，栅源电压V_GS≈V_BAT＞阈值电压V_GS(th)，第二MOS管Q5导通，使能信号ENABLE停止对电容C1充电，第三晶体管Q4的基极的电位不再升高，第三晶体管Q4将保持关断状态，即输出短接保护电路130不工作，这使得第一MOS管Q2和第一晶体管Q1将保持导通状态。

在使能信号ENABLE为低电平(例如，但不限于0V)的情况下，无论高端开关电路100的输出端是否短接至地，对于第一MOS管Q2，栅源电压V_GS＜阈值电压V_GS(th)，第一MOS管Q2关断，进而使得第一晶体管Q1也关断。

在使能信号ENABLE为高电平(例如，但不限于5V)的情况下，如果高端开关电路100的输出端短接至地，那么对于第二MOS管Q5，栅源电压V_GS＝0＜阈值电压V_GS(th)，第二MOS管Q5关断，使能信号ENABLE持续对电容C1充电，第三晶体管Q4的基极的电位持续升高；对于第三晶体管Q4，当基极电位U_b＞发射极电位U_e时，第三晶体管Q4导通，此时输出短接保护电路130开始工作；对于第一MOS管Q2，第三晶体管Q4的导通使得其栅极电位被拉低，栅源电压V_GS＜阈值电压V_GS(th)，第一MOS管Q2关断，这使得第一晶体管Q1也关断。

在输出短接保护电路130开始工作后，假设使能信号ENABLE继续保持高电平，并且高端开关电路100的输出端耦合连接至无源负载，那么，如果高端开关电路100的输出端由短接至地变为不短接至地，高端开关电路100输出端的电位将不会升高，第二MOS管Q5保持关断，第三晶体管Q4保持导通，进而使得第一MOS管Q2和第一晶体管Q1保持关断。在这种情况下，要想使得第一MOS管Q2和第一晶体管Q1导通，只能使得使能信号ENABLE由高电平转变为低电平，再由低电平转变为高电平。

作为变型实施例，图4所示的高端开关电路100也可以具有如图3所示的高端开关控制电路120。在这种情况下，第一电阻R2不影响电容C1的充电时间。

由上述实施例1和2的高端开关电路100的工作原理可知，在高端开关电路100的输出端短接至地的情况下，仅在从第二MOS管Q5关断至第二晶体管Q3和第三晶体管Q4导通(或者第三晶体管Q4导通)的极短的时间段Δt内，有较大的电流通过第一晶体管Q1的发射极和集电极，因此，可以避免第一晶体管Q1，即高端开关110和电源200被烧毁。

另外，时间段Δt的长短与电容C1的充电参数相关，对于图2所示的实施例，与第一电阻R2的阻值、第三电阻R3的阻值、第四电阻R5的阻值以及电容C1的电容值相关；对于图3的实施例，与第三电阻R3的阻值、第四电阻R5的阻值以及电容C1的电容值相关；对于图4的实施例，与第一电阻R2的阻值、第三电阻R3的阻值以及电容C1的电容值相关。因此，可以通过设置这些参数值来调整时间段Δt的长短。

在一种示例中，可以均衡考虑输出短路保护电路130的抗干扰能力以及高端开关110的耐冲击能力，来设置这些参数值。其中，输出短路保护电路130的抗干扰能力指的是防止干扰误触发输出短路保护电路130开始工作的能力，在上述实施例1和2中，是防止干扰使得第二晶体管Q3和第三晶体管Q4(或者第三晶体管Q4)误导通的能力。上述干扰可以包括，但不限于，输入端、输出端、ENABLE使能信号的控制端引入的传导干扰，电路外部环境的电磁耦合干扰，高端开关110导通或关闭瞬间的电流突变对自身电路的干扰等等。上述干扰误触发输出短路保护电路130开始工作的示例可以包括，但不限于，第三晶体管Q4的基极电位被干扰拉高，第二MOS管Q5的栅极电位被干扰拉低，第一MOS管Q2的栅极电位被干扰拉低导致输出短时间关闭，第一晶体管Q1的基极电位被干扰拉高导致输出短时间关闭等等。

图5示出了图2～4中任意一种高端开关电路100的使能信号ENABLE的电压波形示意图，以及在输出端不短接至地和输出端短接至地的情况下，输出端的电流波形示意图，其中，″OUTPUT STATUS″表示高端开关电路100的输出端的状态，″NORMAL″表示输出端不短接至地，″SHORT CIRCUIT″表示输出端短接至地；″OUTPUT CURRENT″表示输出端的电流。

如图5所示，在使能信号ENABLE为高电平并且高端开关电路100的输出端由不短接至地变为短接至地的情况下，高端开关电路100的输出端有瞬间的大电流通过，待输出短路保护电路130被触发后，无电流通过。另外，输出短路保护电路130被触发后，如果高端开关电路100的输出端由短接至地转变为未短接至地，由于第二晶体管Q3和第三晶体管Q4(或者第三晶体管Q4)继续保持导通，高端开关110也会继续保持关断，除非使能信号ENABLE转变为低电平后再转变为高电平，高端开关110才会导通。

需要说明的是，高端开关110不限于上述实施例中的PNP型晶体管Q1，高端开关110也可以是NPN型晶体管，或者具有导通和关断状态的其他类型的元件，例如，MOS管、继电器等。另外，高端开关控制电路120的控制逻辑也不限于上述实施例，也可以是高端开关控制电路120导通时控制高端开关110关断，高端开关控制电路120关断时控制高端开关110导通。

对于上述实施例中的高端开关控制电路120，第二MOS管Q2也可以替换为PMOS管或者晶体管等。

对于上述实施例中的输出短路保护电路130，第二晶体管Q3也可以替换为NPN型晶体管或者MOS管，第三晶体管Q4也可以替换为PNP型晶体管或者MOS管，但是，第二晶体管Q3和第三晶体管Q4需为不同类型的晶体管，例如，第二晶体管Q3为PMOS管，第三晶体管Q4为NMOS管。输出短路反馈电路140也可以是PMOS管或者晶体管等。

虽然在进行如上替换时，电路的连接结构会发生变化，但是可以理解，这不会背离本总体公开构思的原则和精神。

在本发明的实施例中，通过设置输出短接反馈电路140，在高端开关电路100的输出端短接至地的情况下，触发输出短路保护电路130开始工作，进而使得高端开关110及时被断开，避免了高端开关110甚至电源200被烧毁。

进一步地，本发明完全采用硬件电路来实现，成本低，反应迅速，能够保证高端开关110及时被断开。

本发明还提供一种车灯，包括上述任意一种高端开关电路。在一种示例中，高端开关电路可以用于驱动车灯中的部件，例如，但不限于，LED、螺线管、驱动器等。在这种情况下，造成高端开关电路输出端短接至地的情形可以包括，但不限于，车辆在行驶过程中的振动，端子的焊盘被腐蚀或者其他情形。另外，在上述实施例中，ENABLE使能信号的波形可以取决于驾驶员对车灯的控制需求。

本发明还提供一种车辆，包括如上所述的车灯。

需要说明的是，本发明的高端开关电路不限于用于驱动车灯中的部件，根据需要，其可以用于驱动任意合适的负载。

本发明不限于上述结构，也可以采用其他的各种变体。虽然已经通过有限数量的实施方式描述了本发明，但是受益于本公开，本领域技术人员可以设计出不脱离在此公开的本发明的保护范围的其他实施方式。因此，本发明的保护范围应仅由所附权利要求限定。

Claims (13)

1.一种具有输出短路保护的高端开关电路(100)，所述高端开关电路(100)的输入端耦合连接至电源(200)，所述高端开关电路(100)的输出端耦合连接至负载(300)，其特征在于，所述高端开关电路(100)包括：

高端开关(110)，所述高端开关(110)包括多个端子，所述多个端子包括所述输入端和所述输出端；

高端开关控制电路(120)，耦合连接至所述高端开关(110)的所述多个端子中的至少一个端子，并控制所述高端开关(110)的通断；

输出短接保护电路(130)，耦合连接至所述高端开关控制电路(120)；

输出短接反馈电路(140)，耦合连接至所述输出短接保护电路(130)和所述输出端；和

在所述输出端短接至地的情况下，所述输出短接反馈电路(140)触发所述输出短接保护电路(130)开始工作，进而使得所述高端开关控制电路(120)控制所述高端开关(110)关断。

2.如权利要求1所述的高端开关电路(100)，其特征在于，在所述输出端短接至地的情况下，所述输出短接保护电路(130)使得所述高端开关控制电路(120)断开，进而使得所述高端开关(110)关断。

3.如权利要求2所述的高端开关电路(100)，其特征在于，在所述输出端由短接至地变为不短接至地的情况下，所述输出短接保护电路(130)使得所述高端开关控制电路(120)保持断开状态，进而使得所述高端开关(110)保持关断状态。

4.如权利要求1所述的高端开关电路(100)，其特征在于，在所述输出端短接至地的情况下，所述输出短接保护电路(130)使得所述高端开关控制电路(120)导通，进而使得所述高端开关(110)关断。

5.如权利要求4所述的高端开关电路(100)，其特征在于，在所述输出端由短接至地变为不短接至地的情况下，所述输出短接保护电路(130)使得所述高端开关控制电路(120)保持导通状态，进而使得所述高端开关(110)保持关断状态。

6.如权利要求2或3所述的高端开关电路(100)，其特征在于，所述高端开关(110)包括第一晶体管(Q1)，所述第一晶体管(Q1)的发射极作为所述输入端，所述第一晶体管(Q1)的集电极作为所述输出端，所述第一晶体管(Q1)的基极可耦合连接至所述高端开关控制电路(120)。

7.如权利要求6所述的高端开关电路(100)，其特征在于，所述高端开关控制电路(120)包括使能信号(ENABLE)、第一电阻(R2)、第一MOS管(Q2)以及第二电阻(R1)；

所述第一MOS管(Q2)关断时，所述高端开关控制电路(120)断开；

所述使能信号(ENABLE)与所述输出短接保护电路(130)一起控制所述第一MOS管(Q2)的通断；和

所述使能信号(ENABLE)耦合连接至所述第一电阻(R2)的一端，所述第一电阻(R2)的另一端耦合连接至所述第一MOS管(Q2)的栅极，所述第一MOS管(Q2)的源极接地，所述第一MOS管(Q2)的漏极耦合连接至所述第二电阻(R1)的一端，所述第二电阻(R1)的另一端耦合连接至所述第一晶体管(Q1)的基极。

8.如权利要求7所述的高端开关电路(100)，其特征在于，所述输出短接保护电路(130)包括第三电阻(R3)、第四电阻(R5)、电容(C1)、第二晶体管(Q3)和第三晶体管(Q4)，其中，

所述第三电阻(R3)的一端耦合连接至所述第一电阻(R2)、所述第一MOS管(Q2)的栅极和所述第二晶体管(Q3)的发射极，所述第三电阻(R3)的另一端耦合连接至所述第四电阻(R5)；

所述第四电阻(R5)的另一端耦合连接至所述电容(C1)、所述第二晶体管(Q3)的集电极和所述第三晶体管(Q4)的基极；

所述电容(C1)的另一端接地；

所述第二晶体管(Q3)的基极耦合连接至所述第三晶体管(Q4)的集电极；

所述第三晶体管(Q4)的发射极接地。

9.如权利要求7所述的高端开关电路(100)，其特征在于，所述输出短接保护电路(130)包括第三电阻(R3)、电容(C1)和第三晶体管(Q4)，其中，

所述第三电阻(R3)的一端耦合连接至所述第一电阻(R2)、所述第一MOS管(Q2)的栅极和所述第三晶体管(Q4)的集电极，所述第三电阻(R3)的另一端耦合连接至所述电容(C1)和所述第三晶体管(Q4)的基极；

所述电容(C1)的另一端接地；

所述第三晶体管(Q4)的发射极接地。

10.如权利要求8所述的高端开关电路(100)，其特征在于，所述输出短接反馈电路(140)包括第二MOS管(Q5)，所述第二MOS管(Q5)的漏极耦合连接至所述第三电阻(R3)和所述第四电阻(R5)，所述第二MOS管(Q5)的栅极耦合连接至所述第一晶体管(Q1)的集电极和所述负载(300)，所述第二MOS管(Q5)的源极接地。

11.如权利要求9所述的高端开关电路(100)，其特征在于，所述输出短接反馈电路(140)包括第二MOS管(Q5)，所述第二MOS管(Q5)的漏极耦合连接至所述第三电阻(R3)、所述电容(C1)和所述第三晶体管(Q4)的基极，所述第二MOS管(Q5)的栅极耦合连接至所述第一晶体管(Q1)的集电极和所述负载(300)，所述第二MOS管(Q5)的源极接地。

12.一种车灯，其特征在于，包括如权利要求1～11中任一项所述的高端开关电路(100)。

13.一种车辆，其特征在于，包括如权利要求12所述的车灯。

Images