CN114070666A - 一种总线通讯接口电路及增强总线通讯效果的通信方法 - Google Patents
一种总线通讯接口电路及增强总线通讯效果的通信方法 Download PDFInfo
- Publication number
- CN114070666A CN114070666A CN202111324766.1A CN202111324766A CN114070666A CN 114070666 A CN114070666 A CN 114070666A CN 202111324766 A CN202111324766 A CN 202111324766A CN 114070666 A CN114070666 A CN 114070666A
- Authority
- CN
- China
- Prior art keywords
- communication interface
- communication
- control signal
- bus
- pull
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 13
- 230000000694 effects Effects 0.000 title claims abstract description 11
- 230000002708 enhancing effect Effects 0.000 title claims abstract description 11
- 230000000630 rising effect Effects 0.000 claims description 13
- 230000002045 lasting effect Effects 0.000 claims description 3
- 230000005540 biological transmission Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 9
- 230000002093 peripheral effect Effects 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40006—Architecture of a communication node
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40006—Architecture of a communication node
- H04L12/40013—Details regarding a bus controller
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40006—Architecture of a communication node
- H04L12/40019—Details regarding a bus master
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Dc Digital Transmission (AREA)
Abstract
一种总线通讯接口电路及增强总线通讯效果的通信方法，该电路设置于通过总线交互数据的每一个外部设备中，包括连接在总线的上通讯接口A1和A2，以及与通讯接口A1相接的第一控制模块和与通讯接口A2相接的第二控制模块；第一和第二控制模块分别包括上拉辅助单元、NFET、控制单元和接收器；NFET的漏极接地，NFET的源极接通讯接口A1或A2；其中，控制单元输出第一脉冲控制信号gate_n至NFET的栅极，控制单元输出第二脉冲控制信号至上拉辅助单元，接收器的输入端连接在通讯接口A1或A2，上拉辅助单元的输出端接通讯接口A1或A2，接收器输出信号Rev，信号Rev为控制单元的输入接收级。因此，本发明能提高通讯成功率、数据传输准确率和总线的通讯速率。
Description
技术领域
本发明属于总线通讯技术领域，涉及一种总线通讯接口电路及增强总线通讯效果的通信方法。
背景技术
总线是系统各种设备部件之间传送信息的公共通信干线，它是由导线组成的传输线束。异步时钟总线含数据总线和时钟总线，分别用来传输数据和时钟信号。
请参阅图1，图1所示为现有技术中总线与外围设备的连接关系示意图。如图1所示，总线的两个通讯接口A1和A2需通过上拉电阻R1和电阻R2接电源VCC，并通过两个通讯接口A1和A2连接总线的外部设备U1、外部设备U2和外部设备U3。例如，I2C(Inter－Integrated Circuit)总线是用于连接微控制器及其外围设备的总线；SDA(串行数据线)和SCL(串行时钟线)都是双向I/O线，接口驱动为开漏输出，需通过上拉电阻接电源VCC。
外部设备U1、外部设备U2和外部设备U3有时候作为主机(主器件)，有时候作为从机(从器件)，主器件用于启动总线传送数据，并产生时钟以传送数据信息给其它的器件，此时任何被寻址的器件均被认为是从器件。在总线上主和从、发和收的关系不是恒定的，而取决于此时数据传送方向。如果主机要发送数据给从器件，则主机首先寻址从器件，然后主动发送数据至从器件，最后由主机终止数据传送。在这种情况下，主机中的控制器负责产生定时时钟和终止数据传送。
请参阅图2，图2所示为现有外部设备(例如图1中的U1、U2和U3)中通讯接口示意图。如图2所示，这些外部设备U1、外部设备U2和外部设备U3通过通讯接口A1和通讯接口A2连接总线，总线的通讯接口A1和通讯接口A2需通过上拉电阻R1和R2接电源VCC。
每个外部设备通常包含NFET、控制单元和接收器。其中，NFET的漏极接地，NFET的源极接通讯接口A，控制单元输出第一脉冲控制信号至NFET的栅极，接收器的输入端连接在通讯接口A1或通讯接口A2，信号Rev为接收器的输出信号，所述信号Rev为控制单元的输入接收级。
请参阅图3，图3所示为现有通讯接口电路的信号波形示意。如图3所示，当关闭端口NFET后，波形A有总线上的上拉电阻来实现高电平信号，而电阻和总线上的寄生电容，就会产生RC延时，所以波形A上升沿缓慢。然而，波形A信号上升沿缓慢，对于波形A上的接收级Rev就会接收到有单边延时的信号，当延时过大时有可能造成通讯错误。
也就是说，由于每个器件的总线接口都有一定的等效电容，当总线上扩展的设备达到一定数量时，总电容过大，RC延时过大，因而总线A上升沿缓慢导致接收信号延迟，就会造成了通讯错误。通讯速率越快，越容易造成通讯错误。
发明内容
为解决的上述技术问题，本发明提出一种总线通讯接口电路及增强总线通讯效果的通信方法，其技术方案如下：
一种总线通讯接口电路，设置于通过总线交互数据的每一个外部设备中其包括：
连接在所述总线的通讯接口A1和通讯接口A2，所述通讯接口A1和通讯接口A2分别通过上拉电阻R1和上拉电阻R2接电源VCC；
与所述通讯接口A1相接的第一控制模块和与通讯接口A2相接的第二控制模块，所述第一控制模块和第二控制模块分别包括上拉辅助单元、NFET、控制单元和接收器；所述NFET的漏极接地，所述NFET的源极接通讯接口A1或通讯接口A2；其中，所述控制单元输出第一脉冲控制信号gate_n至所述NFET的栅极，所述控制单元输出第二脉冲控制信号至所述上拉辅助单元，所述接收器的输入端连接在通讯接口A1或通讯接口A2，所述上拉辅助单元的输出端接所述通讯接口A1或通讯接口A2，所述接收器输出信号Rev，所述信号Rev为所述控制单元的输入接收级；
当所述第一脉冲控制信号gate_n从高电平变成低电平时，第二脉冲控制信号gate_p同时输出一个时间t的控制信号；此时，所述第一脉冲控制信号gate_n变低，关断所述的NFET，所述上拉电阻R1拉高通讯端口A1的电平或所述上拉电阻R2拉高通讯端口A2的电平；所述第二脉冲控制信号gate_p通过控制所述上拉辅助单元在t时间内输出高电平，增加所述通讯接口A1或所述通讯接口A2从低电平到高电平的上升沿速度。
进一步地，所述上拉辅助单元为PFET，所述PFET的栅极接第二脉冲控制信号gate_p，所述PFET的源极接电源VCC，所述PFET的漏极接通讯接口A1或通讯接口A2。
进一步地，所述的t时间为短暂脉冲信号，小于所述第一脉冲控制信号gate_n所持续低电平时间。
进一步地，所述N个外部设备之一为主机，其余N-1个外部设备中的一个或多个为从机。
为达到的上述目的，本发明还提出一种增强总线通讯效果的通信方法，用于通过总线交互数据的外部设备间的通讯，所述通讯通过主机和从机实现，用于发送数据的外部设备是所述主机，用于接收数据的外部设备是所述从机；所述主机和从机分别设置上述的总线通讯接口电路，所述主机和从机间的数据通讯包括：
步骤S1：所述主机中的第一控制模块和第二控制模块分别根据协议产生第一脉冲控制信号gate_n和第二脉冲控制信号gate_p，去控制所述通讯接口A1和通讯接口A2发送数据；其中，当所述第一脉冲控制信号gate_n从高电平变成低电平时，第二脉冲控制信号gate_p同时从高电平变成低电平，所述第二脉冲控制信号gate_p的低电平持续一个时间t后变成高电平；此时，所述第一脉冲控制信号gate_n变低，关断所述的NFET，所述上拉电阻R1拉高通讯端口A1的电平或所述上拉电阻R2拉高通讯端口A2的电平；所述第二脉冲控制信号gate_p通过控制所述上拉辅助单元在t时间内输出高电平，增加所述通讯接口A1或所述通讯接口A2从低电平到高电平的上升沿速度；其中，所述时间t小于第一脉冲控制信号gate_n所持续的低电平时间；
步骤S2：所述从机的第一控制模块和第二控制模块分别接收所述主机的第一控制模块和第二控制模块控制所述通讯接口A1和通讯接口A2发送的数据，并通过所述第一控制模块和第二控制模块的所述接收器分别接收，所述接收器输出信号Rev至各自相应的控制单元。
从上述技术方案可以得出，在本发明总线通讯接口电路及增强总线通讯效果的通信方法的实施例中，具有如下有益效果：
①、提高通讯成功率；
②、实现更多的总线上的设备数量，确保每个设备总线接口等效电容不变情况下，数据传输的准确率高；
③、提高了总线的通讯速率。
附图说明
图1所示为现有技术中总线与外围设备的连接关系示意图
图2所示为现有通讯接口的具体电路示意图
图3所示为现有技术中的通讯接口电路的信号波形示意
图4所示为本发明通讯接口电路一较佳实施例的示意图
图5所示为本发明通讯接口电路的信号波形示意
具体实施方式
下面结合附图4-5，对本发明的具体实施方式作进一步的详细说明。
请结合图1参阅图4，图4所示为本发明总线通讯接口电路一较佳实施例的示意图。如图1所示，在本发明的实施例中，总线上可以连接有多个外部设备(例如，外部设备U1、外部设备U2和外部设备U3)本发明的总线通讯接口电路可以设置于通过总线交互数据的每一个外部设备中。
该总线通讯接口电路包括连接在所述总线上的通讯接口A1和通讯接口A2，以及与所述通讯接口A1相接的第一控制模块和与通讯接口A2相接的第二控制模块。所述通讯接口A1和通讯接口A2通过上拉电阻R1和上拉电阻R2接电源VCC。较佳地，上拉电阻R1和上拉电阻R2的阻值可以相同。
通常的情况下，所述多个外部设备之一为主机，其余的外部设备中的一个或多个为从机，所述主机用于发送数据，所述从机用于接收数据，或者，所述从机用于接收数据，并将所述数据处理后再发送给主机。
其中，每一个所述外部设备包括与所述通讯接口A1相接的第一控制模块和与通讯接口A2相接的第二控制模块，图4中所示的可以是第一控制模块或者是第二控制模块。
所述第一控制模块和第二控制模块分别包括上拉辅助单元、NFET、控制单元和接收器；所述NFET的漏极接地，所述NFET的源极接通讯接口A1或通讯接口A2。
在本发明的较佳实施例中，所述控制单元输出第一脉冲控制信号gate_n至所述NFET的栅极，所述控制单元输出第二脉冲控制信号至所述上拉辅助单元，所述接收器的输入端连接在通讯接口A1或通讯接口A2，所述上拉辅助单元的输出端接所述通讯接口A1或通讯接口A2，所述接收器输出信号Rev，所述信号Rev为所述控制单元的输入接收级。
较佳地，所述上拉辅助单元可以为PFET，所述PFET的栅极接第二脉冲控制信号gate_p，所述PFET的源极接电源VCC，所述PFET的漏极接通讯接口A1或通讯接口A2。
需要说明的是，本发明的通讯接口电路，与传统通讯接口电路相似的是，总线信号主要由NFET和总线上的上拉电阻R1或R2实现电平值的高低；与传统通讯接口电路不相同的是，本发明通过增加一个上拉辅助单元(例如，增加一个PFET)，PFET只是辅助上拉电阻R1或R2快速实现高电平，从而到达增加上升沿速度的目的。
具体工作原理过程请参阅图5，图5所示为本发明通讯接口电路的信号波形示意图。如图5所示，当所述第一脉冲控制信号gate_n从高电平变成低电平时，第二脉冲控制信号gate_p同时从高电平变成低电平，所述第二脉冲控制信号gate_p的低电平持续一个时间t后变成高电平；此时，所述第一脉冲控制信号gate_n变低，关断所述的NFET，所述上拉电阻R1拉高通讯端口A1的电平或所述上拉电阻R2拉高通讯端口A2的电平；所述第二脉冲控制信号gate_p通过控制所述上拉辅助单元在t时间内输出高电平，增加所述通讯接口A1或所述通讯接口A2从低电平到高电平的上升沿速度。
与图3中所示的图形相比，图5所示的通讯接口A信号从低电平到高电平的上升沿几乎是垂直的。也就是说，本发明的总线通讯接口电路可以有效地解决现有接口电路实现总线A上升沿缓慢导致接收信号延迟，而造成的通信错误。
其中，所述时间t小于第一脉冲控制信号gate_n所持续的低电平时间。由于在很短的一段时间t驱动结束后，PFET就处于关闭状态，不影响总线通讯协议的执行。进一步地，所述的t时间为短暂脉冲信号，小于所述第一脉冲控制信号gate_n所持续低电平时间。
接下来，描述一下本发明提出的一种增强总线通讯效果的通信方法，该方法可以应用于一台主机同一台从机间的通信，也可以用于一台主机同多台从机间的通信，为简化起见，就以一台主机同一台从机间的通信为例进行说明，其它情况类似，不再赘述。
再请参阅图4，用于发送数据的主机和用于接收数据的从机分别包括上述的总线通讯接口电路。该增强总线通讯效果的通信方法，用于通过总线交互数据的外部设备间的通讯，所述主机和从机的数据通讯包括：
步骤S1：所述主机中的第一控制模块和第二控制模块分别根据协议产生第一脉冲控制信号gate_n和第二脉冲控制信号gate_p，去控制所述通讯接口A1和通讯接口A2发送数据；其中，当所述第一脉冲控制信号gate_n从高电平变成低电平时，第二脉冲控制信号gate_p同时从高电平变成低电平，所述第二脉冲控制信号gate_p的低电平持续一个时间t后变成高电平；此时，所述第一脉冲控制信号gate_n变低，关断所述的NFET，所述上拉电阻R1拉高通讯端口A1的电平或所述上拉电阻R2拉高通讯端口A2的电平；所述第二脉冲控制信号gate_p通过控制所述上拉辅助单元在t时间内输出高电平，增加所述通讯接口A1或所述通讯接口A2从低电平到高电平的上升沿速度；其中，所述时间t小于第一脉冲控制信号gate_n所持续的低电平时间。
也就是说，每次第一脉冲控制信号gate_n控制关闭NFET后，第二脉冲控制信号gate_p控制打开PFET，让总线A信号迅速上升后，第二脉冲控制信号gate_p马上再关闭PFET。即打开PFET的时间t很小，只是瞬间辅助总线上拉电阻，增加A信号上升沿的速度，不影响总线通讯协议。
步骤S2：所述从机的第一控制模块和第二控制模块分别接收所述主机的第一控制模块和第二控制模块控制所述通讯接口A1和通讯接口A2发送的数据，并通过所述第一控制模块和第二控制模块的所述接收器分别接收，所述接收器输出信号Rev至各自相应的控制单元。
综上所述，本发明的总线通讯接口电路及增强总线通讯效果的通信方法，可以提高通讯成功率，增加了总线上的接口电路可以实现更多的总线上的设备数量，且提高了总线的通讯速率。
以上所述的仅为本发明的优选实施例，所述实施例并非用以限制本发明的专利保护范围，因此凡是运用本发明的说明书及附图内容所作的等同结构变化，同理均应包含在本发明的保护范围内。
Claims (4)
1.一种总线通讯接口电路，设置于通过总线交互数据的每一个外部设备中，其特征在于，包括：
连接在所述总线上的通讯接口A1和通讯接口A2，所述通讯接口A1和通讯接口A2分别通过上拉电阻R1和上拉电阻R2接电源VCC；
与所述通讯接口A1相接的第一控制模块和与通讯接口A2相接的第二控制模块，所述第一控制模块和第二控制模块分别包括上拉辅助单元、NFET、控制单元和接收器；所述NFET的漏极接地，所述NFET的源极接通讯接口A1或通讯接口A2；其中，所述控制单元输出第一脉冲控制信号gate_n至所述NFET的栅极，所述控制单元输出第二脉冲控制信号至所述上拉辅助单元，所述接收器的输入端连接在通讯接口A1或通讯接口A2，所述上拉辅助单元的输出端接所述通讯接口A1或通讯接口A2，所述接收器输出信号Rev，所述信号Rev为所述控制单元的输入；
当所述第一脉冲控制信号gate_n从高电平变成低电平时，第二脉冲控制信号gate_p同时输出一个时间t的控制信号；此时，所述第一脉冲控制信号gate_n变低，关断所述的NFET，所述上拉电阻R1拉高通讯端口A1的电平或所述上拉电阻R2拉高通讯端口A2的电平；所述第二脉冲控制信号gate_p通过控制所述上拉辅助单元在t时间内输出高电平，增加所述通讯接口A1或所述通讯接口A2从低电平到高电平的上升沿速度。
2.根据权利要求1所述的总线通讯接口电路，其特征在于，所述上拉辅助单元为PFET，所述PFET的栅极接第二脉冲控制信号gate_p，所述PFET的源极接电源VCC，所述PFET的漏极接通讯接口A1或通讯接口A2。
3.根据权利要求2所述的总线通讯接口电路，其特征在于，所述的t时间为短暂脉冲信号，小于所述第一脉冲控制信号gate_n所持续低电平时间。
4.一种增强总线通讯效果的通信方法，用于通过总线交互数据的外部设备间的通讯，所述通讯通过主机和从机实现，用于发送数据的外部设备是所述主机，用于接收数据的外部设备是所述从机；所述主机和从机分别设置有权利要求1-3任意一个所述的总线通讯接口电路，所述主机和从机间的数据通讯包括：
步骤S1：所述主机中的第一控制模块和第二控制模块分别根据协议产生第一脉冲控制信号gate_n和第二脉冲控制信号gate_p，去控制所述通讯接口A1和通讯接口A2发送数据；其中，当所述第一脉冲控制信号gate_n从高电平变成低电平时，第二脉冲控制信号gate_p同时从高电平变成低电平，所述第二脉冲控制信号gate_p的低电平持续一个时间t后变成高电平；此时，所述第一脉冲控制信号gate_n变低，关断所述的NFET，所述上拉电阻R1拉高通讯端口A1的电平或所述上拉电阻R2拉高通讯端口A2的电平；所述第二脉冲控制信号gate_p通过控制所述上拉辅助单元在t时间内输出高电平，增加所述通讯接口A1或所述通讯接口A2从低电平到高电平的上升沿速度；其中，所述时间t小于第一脉冲控制信号gate_n所持续的低电平时间；
步骤S2：所述从机的第一控制模块和第二控制模块分别接收所述主机的第一控制模块和第二控制模块控制发送的数据，并通过所述第一控制模块和第二控制模块的所述接收器分别接收，所述接收器输出信号Rev至各自相应的控制单元。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111324766.1A CN114070666B (zh) | 2021-11-10 | 2021-11-10 | 一种总线通讯接口电路及增强总线通讯效果的通信方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111324766.1A CN114070666B (zh) | 2021-11-10 | 2021-11-10 | 一种总线通讯接口电路及增强总线通讯效果的通信方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114070666A true CN114070666A (zh) | 2022-02-18 |
| CN114070666B CN114070666B (zh) | 2022-12-20 |
Family
ID=80274561
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111324766.1A Active CN114070666B (zh) | 2021-11-10 | 2021-11-10 | 一种总线通讯接口电路及增强总线通讯效果的通信方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114070666B (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5115150A (en) * | 1990-11-19 | 1992-05-19 | Hewlett-Packard Co. | Low power CMOS bus receiver with small setup time |
| CN101196867A (zh) * | 2007-12-18 | 2008-06-11 | 南京异或科技有限公司 | 用于连接串口或通用串行总线架构接口装置 |
| CN103814366A (zh) * | 2011-09-23 | 2014-05-21 | 高通股份有限公司 | 用于减小交叉耦合效应的系统和方法 |
| CN204302718U (zh) * | 2014-12-09 | 2015-04-29 | 江苏南自通华电力自动化有限公司 | 一种增强型通讯控制接口模块 |
| CN110224951A (zh) * | 2018-03-01 | 2019-09-10 | 英飞凌科技股份有限公司 | 总线驱动器电路 |
-
2021
- 2021-11-10 CN CN202111324766.1A patent/CN114070666B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5115150A (en) * | 1990-11-19 | 1992-05-19 | Hewlett-Packard Co. | Low power CMOS bus receiver with small setup time |
| CN101196867A (zh) * | 2007-12-18 | 2008-06-11 | 南京异或科技有限公司 | 用于连接串口或通用串行总线架构接口装置 |
| CN103814366A (zh) * | 2011-09-23 | 2014-05-21 | 高通股份有限公司 | 用于减小交叉耦合效应的系统和方法 |
| CN204302718U (zh) * | 2014-12-09 | 2015-04-29 | 江苏南自通华电力自动化有限公司 | 一种增强型通讯控制接口模块 |
| CN110224951A (zh) * | 2018-03-01 | 2019-09-10 | 英飞凌科技股份有限公司 | 总线驱动器电路 |
Non-Patent Citations (1)
| Title |
|---|
| 杨晟等: "I~2C总线串行通信的原理及应用", 《矿山机械》 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN114070666B (zh) | 2022-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US12003346B2 (en) | System and method for dual-port communication and power delivery | |
| CN101770443B (zh) | 一种内部集成电路总线时序调节方法、相应装置及系统 | |
| CN103095855B (zh) | I2c通信接口装置 | |
| EP0287119B1 (en) | Serial data processor capable of transferring data at a high speed | |
| US11928066B2 (en) | I2C bridge device | |
| US7868660B2 (en) | Serial communications bus with active pullup | |
| US6693678B1 (en) | Data bus driver having first and second operating modes for coupling data to the bus at first and second rates | |
| US8667185B2 (en) | Method and device for communication between a master and a number of slaves according to a serial communication protocol, in particular of the open drain type | |
| US9197394B2 (en) | Clock for serial communication device | |
| CN105279130A (zh) | 一种对同地址的多个i2c器件进行操作的方法 | |
| US9859869B1 (en) | Output circuit using calibration circuit, and semiconductor device and system including the same | |
| US7269088B2 (en) | Identical chips with different operations in a system | |
| CN108920401B (zh) | 多主多从的i2c通信方法、系统及节点设备 | |
| CN114911743B (zh) | Spi从机设备、spi主机设备和相关的通信方法 | |
| JPS6239580B2 (zh) | ||
| WO2016078357A1 (zh) | 主机、主机管理从机的方法及系统 | |
| EP1071998B1 (en) | High speed data bus driver | |
| WO2007001755A1 (en) | Fast two wire interface and protocol for transferring data | |
| WO2023168965A1 (zh) | 实现总线通讯的电路、总线通讯系统及电源储能装置 | |
| CN114070666A (zh) | 一种总线通讯接口电路及增强总线通讯效果的通信方法 | |
| CN218446655U (zh) | 一种总线通讯接口电路 | |
| EP4542364A1 (en) | Method, apparatus, and system for sharing memory device | |
| CN216927402U (zh) | 自识别通讯校正装置及计算机设备 | |
| CN201378316Y (zh) | 通用输入/输出接口扩展电路和具有该电路的移动终端 | |
| CN116258113A (zh) | 一种多协议低速总线接口芯片架构 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: A Bus Communication Interface Circuit and a Communication Method to Enhance Bus Communication Effectiveness Effective date of registration: 20230621 Granted publication date: 20221220 Pledgee: New Area Branch of Shanghai pilot free trade zone of Bank of Communications Co.,Ltd. Pledgor: SHANGHAI SHININGIC ELECTRONIC TECHNOLOGY CO.,LTD. Registration number: Y2023980044756 |
|
| PC01 | Cancellation of the registration of the contract for pledge of patent right | ||
| PC01 | Cancellation of the registration of the contract for pledge of patent right |
Granted publication date: 20221220 Pledgee: New Area Branch of Shanghai pilot free trade zone of Bank of Communications Co.,Ltd. Pledgor: SHANGHAI SHININGIC ELECTRONIC TECHNOLOGY CO.,LTD. Registration number: Y2023980044756 |
|
| PE01 | Entry into force of the registration of the contract for pledge of patent right | ||
| PE01 | Entry into force of the registration of the contract for pledge of patent right |
Denomination of invention: A Bus Communication Interface Circuit and Communication Method for Enhancing Bus Communication Effectiveness Granted publication date: 20221220 Pledgee: New Area Branch of Shanghai pilot free trade zone of Bank of Communications Co.,Ltd. Pledgor: SHANGHAI SHININGIC ELECTRONIC TECHNOLOGY CO.,LTD. Registration number: Y2025980009869 |