CN114068687A - 栅间氧化层的形成方法及屏蔽栅沟槽型器件的形成方法 - Google Patents

栅间氧化层的形成方法及屏蔽栅沟槽型器件的形成方法 Download PDF

Info

Publication number
CN114068687A
CN114068687A CN202111422193.6A CN202111422193A CN114068687A CN 114068687 A CN114068687 A CN 114068687A CN 202111422193 A CN202111422193 A CN 202111422193A CN 114068687 A CN114068687 A CN 114068687A
Authority
CN
China
Prior art keywords
inter
oxide layer
gate oxide
gate
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111422193.6A
Other languages
English (en)
Inventor
陈莉芬
周颖
刘宇
谢朝军
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Grace Semiconductor Manufacturing Corp filed Critical Shanghai Huahong Grace Semiconductor Manufacturing Corp
Priority to CN202111422193.6A priority Critical patent/CN114068687A/zh
Publication of CN114068687A publication Critical patent/CN114068687A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供了一种栅间氧化层的形成方法，包括：提供一衬底，衬底上形成有图案化的掩模层，衬底中形成有若干沟槽；对所述图案化的掩模层执行回拉工艺，以扩大所述图案化的掩模层的开口的尺寸；形成屏蔽栅结构及栅间氧化层材料；对栅间氧化层材料执行干法蚀刻工艺且干法蚀刻的蚀刻深度占预设蚀刻深度的50％～90％；对栅间氧化层材料执行湿法蚀刻工艺至与预设蚀刻深度，形成栅间氧化层。本发明中，利用干法蚀刻对栅间氧化层材料的膜层质量相对不敏感使得蚀刻栅间氧化层材料的表面较为平坦，再湿法蚀刻栅间氧化层材料至预设蚀刻深度，利用湿法蚀刻的各向同性蚀刻去除位于沟槽侧壁的栅间氧化层材料，并蚀刻至预设蚀刻深度，从而形成表面平坦的栅间氧化层。

Description

栅间氧化层的形成方法及屏蔽栅沟槽型器件的形成方法
技术领域
本发明涉及半导体技术领域，特别涉及一种栅间氧化层的形成方法及屏蔽栅沟槽型器件的形成方法。
背景技术
具有屏蔽栅沟槽(Shield Gate Trench，SGT)的功率MOSFET器件能够同时实现低导通电阻(Rdson)和低反向恢复电容(Crss)，从而同时降低了系统的导通损耗和开关损耗，提高了系统使用效率。
屏蔽栅沟槽型器件的栅极结构包括屏蔽多晶硅(又称为源多晶硅或屏蔽栅)和多晶硅栅(又称为控制栅)，二者都形成于沟槽中，根据屏蔽多晶硅和多晶硅栅在沟槽中的设置不同通常分为上下结构和左右结构。上下结构中屏蔽多晶硅位于沟槽的底部，多晶硅栅位于沟槽的顶部，多晶硅栅和屏蔽多晶硅之间呈上下结构关系，栅间氧化层位于多晶硅栅和屏蔽多晶硅之间。
现有技术的上下结构的屏蔽栅沟槽型器件的形成方法中，如图1a及1b所示，形成栅间氧化层的方法通常包括：提供一衬底10’，衬底10’上形成有图案化的掩模层12’，在衬底10’中形成有若干间隔排列的沟槽11’，沟槽11’的底部填充有屏蔽栅结构20’，栅间氧化层材料31’覆盖屏蔽栅结构20’并填充沟槽11’；接着，湿法蚀刻预设深度的栅间氧化层材料31’，以剩余的栅间氧化层材料31’作为栅间氧化层32’。
其中，由于器件微缩导致沟槽11’深宽比超过3:1导致填充形成的栅间氧化层材料31’的膜层质量(致密度)相对较差，进而使得采用上述湿法蚀刻所形成的栅间氧化层32’的表面出现凹陷33’(凹凸不平)，即栅间氧化层32’的厚度存在较大差异，不利于屏蔽栅沟槽型器件的漏电流的降低。另外，较长时间的湿法蚀刻还使得尺寸变小的图案化的掩模层12’从衬底10’表面剥离的风险加大，不利于后续的工艺制程。
发明内容
本发明的目的在于提供一种栅间氧化层的形成方法及屏蔽栅沟槽型器件的形成方法，以解决屏蔽栅沟槽型器件的栅间氧化层的表面凹凸不平的问题。
本发明的另一目的在于同时防止图案化的掩模层在形成栅间氧化层的过程中剥离。
为解决上述技术问题，本发明提供一种栅间氧化层的形成方法，包括：提供一衬底，所述衬底上形成有图案化的掩模层，所述衬底中形成有若干沟槽，所述图案化的掩模层的开口暴露所述沟槽，且所述图案化的掩模层的边缘凸出所述沟槽的开口；对所述图案化的掩模层执行回拉工艺，以扩大所述图案化的掩模层的开口的尺寸；形成屏蔽栅结构及栅间氧化层材料，所述屏蔽栅结构填充所述沟槽的底部，所述栅间氧化层材料覆盖所述屏蔽栅结构并填充所述沟槽；对所述栅间氧化层材料执行干法蚀刻，且所述干法蚀刻的蚀刻深度占预设蚀刻深度的50％～90％；以及，对所述栅间氧化层材料执行湿法蚀刻，直至达到所述预设蚀刻深度，并以剩余的所述栅间氧化层材料作为栅间氧化层。
可选的，所述图案化的掩模层包括氧化硅层及形成于所述氧化硅层上的氮化硅层。
可选的，对所述图案化的掩模层执行回拉工艺后，所述图案化的掩模层的边缘超出所述沟槽的开口的尺寸小于10埃。
可选的，所述回拉工艺包括利用磷酸溶液蚀刻所述图案化的掩模层。
可选的，所述屏蔽栅结构包括位于所述沟槽底部的屏蔽栅及沿所述屏蔽栅的侧壁部分包围所述屏蔽栅的屏蔽介质层。
可选的，所述屏蔽栅结构包括位于所述沟槽底部的屏蔽栅及沿所述屏蔽栅的侧壁部分包围所述屏蔽栅的屏蔽介质层。
可选的，形成所述栅间氧化层材料的步骤包括：利用HDP-CVD工艺形成所述栅间氧化层材料，以填充所述沟槽至所述图案化的掩模层的上方；以所述图案化的掩模层为研磨停止层，对所述栅间氧化层材料执行化学机械研磨。
可选的，对所述栅间氧化层材料执行干法蚀刻，且所述干法蚀刻的蚀刻深度占预设蚀刻深度的70％～85％。
可选的，对所述栅间氧化层材料执行干法蚀刻过程中，所采用的刻蚀气体包括氯基气体或氟基气体。
可选的，对所述栅间氧化层材料执行湿法蚀刻过程中，所采用的蚀刻液体包括缓冲氢氟酸溶液。
基于本发明的另一方面，本申请实施例还提供一种屏蔽栅沟槽型器件的形成方法，包括：采用如上述的栅间氧化层的形成方法，在一衬底内的沟槽中形屏蔽栅结构以及位于所述屏蔽栅结构顶面上的栅间氧化层；在所述沟槽中形成栅极结构，所述栅极结构通过所述栅间氧化层与所述屏蔽栅结构隔离。
综上所述，本发明提供的栅间氧化层的形成方法及屏蔽栅沟槽型器件的形成方法具有如下有益效果：通过先干法蚀刻再湿法蚀刻的方式蚀刻栅间氧化层材料，利用干法蚀刻对栅间氧化层材料的形成质量不敏感的特性，通过以干法蚀刻占蚀刻深度的50％～90％，在一方面使得干法蚀刻后的栅间氧化层材料表面较为平坦，有利于最终形成表面平坦的栅间氧化层，从而解决了栅间氧化层的表面凹凸不平的问题，在另一方面，还可利用相对减少的湿法蚀刻占比，减少图案化的掩模层剥离的风险。而且，在形成沟槽后(在形成栅间氧化层材料前)对图案化的掩模层执行回拉工艺，以扩大图案化的掩模层的开口的尺寸，对图案化的掩模层的开口尺寸进行控制，以便于提高干法蚀刻栅间氧化层材料的蚀刻效果，并为后续工艺提供合适的工艺窗口。
附图说明
本领域的普通技术人员应当理解，提供的附图用于更好地理解本发明，而不对本发明的范围构成任何限定。
图1a及图1b为现有栅间氧化层形成过程的示意图；
图2为本申请实施例提供的栅间氧化层的形成方法的流程图；
图3a至图3f为本申请实施例提供的栅间氧化层的形成方法的相应步骤对应的结构示意图。
图1a及图1b中：
10’-衬底；11’-沟槽；12’-图案化的掩膜；
20’-屏蔽栅结构；21’-屏蔽栅；22’-屏蔽介质层；
31’-栅间氧化层材料；32’-栅间氧化层；33’-凹陷。
图3a至图3f中：
10-衬底；11-沟槽；12-图案化的掩膜；121-垫氧化层；122硬质掩膜层；
20-屏蔽栅结构；21-屏蔽栅；22-屏蔽介质层；
31-栅间氧化层材料；32a-栅间氧化层材料的侧壁；32b-栅间氧化层材料的底部；33-栅间氧化层；
H1-预设蚀刻深度；H2-干法蚀刻的蚀刻深度。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下结合附图和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式且未按比例绘制，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
如在本发明中所使用的，单数形式“一”、“一个”以及“该”包括复数对象，术语“或”通常是以包括“和/或”的含义而进行使用的，术语“若干”通常是以包括“至少一个”的含义而进行使用的，术语“至少两个”通常是以包括“两个或两个以上”的含义而进行使用的，此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括一个或者至少两个该特征，除非内容另外明确指出外。
图2为本申请实施例提供的栅间氧化层的形成方法的流程图。
如图2所示，本实施例提供的栅间氧化层的形成方法，包括：
S01：提供一衬底，所述衬底上形成有图案化的掩模层，所述衬底中形成有若干沟槽，所述图案化的掩模层的开口暴露所述沟槽，且所述图案化的掩模层的边缘凸出所述沟槽的开口；
S02：对所述图案化的掩模层执行回拉工艺，以扩大所述图案化的掩模层的开口的尺寸；
S03：形成屏蔽栅结构及栅间氧化层材料，所述屏蔽栅结构填充所述沟槽的底部，所述栅间氧化层材料覆盖所述屏蔽栅结构并填充所述沟槽；
S04：对所述栅间氧化层材料执行干法蚀刻，且所述干法蚀刻的蚀刻深度占预设蚀刻深度的50％～90％；
S05：对所述栅间氧化层材料执行湿法蚀刻，直至达到所述预设蚀刻深度，并以剩余的所述栅间氧化层材料作为栅间氧化层。
图3a至图3f为本实施提供的栅间氧化层的形成方法的相应步骤对应的结构示意图，接下来，将结合图3a至图3f对所述栅间氧化层的形成方法进行详细说明。
请参照图3a，执行步骤S01，提供一衬底10，衬底10上形成有图案化的掩模层12，衬底10中形成有若干沟槽11，图案化的掩模层12的开口暴露沟槽11，且图案化的掩模层12的边缘凸出沟槽11的开口。
衬底10可以是本领域公知的任意合适的衬底10材料，例如可以是以下所提到的材料中的至少一种：硅(Si)、锗(Ge)、锗硅(SiGe)、碳硅(SiC)、碳锗硅(SiGeC)、砷化铟(InAs)、砷化镓(GaAs)、磷化铟(InP)或者其它III/V化合物半导体，还包括这些半导体构成的多层结构等，或者为绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)，或者还可以为双面抛光硅片(Double Side PolishedWafers，DSP)，也可为氧化铝等的陶瓷基底、石英或玻璃基底等。示例性的，本实施例中半导体衬底10的材质例如为硅。衬底10表面可以形成有外延层(图中未示出)，本实施例中的沟槽11均形成于外延层上。
图案化的掩模层12用于蚀刻形成该沟槽11，并可作为沟槽11中后续其他结构的掩模层及停止层，图案化的掩模层12可包括氧化硅层121以及氮化硅层122，氧化硅层121覆盖衬底10的表面，氮化硅层122覆盖氧化硅层121。氧化硅层121作为氮化硅层122的应力缓冲层以及衬底10的保护层，当然，在其他具体实施例中氧化硅层121以及氮化硅层122也可以为其他任意具有类似功能的合适的膜层。
可利用图案化的掩模层12干法蚀刻衬底10以形成沟槽11，其工艺气体可例如包括氩气、含碳氟气体等。在干法蚀刻过程中同时包括物理蚀刻和化学蚀刻，基于干法蚀刻的特点，使得干法蚀刻所形成的沟槽11的侧壁被部分侧蚀，使得图案化的掩模层12的边缘凸出于沟槽11的开口例如10埃～15埃，即图案化的掩模层12的开口W1小于于沟槽11的开口W2。
请参照图3b，执行步骤S02，对图案化的掩模层12执行回拉工艺，以扩大图案化的掩模层12的开口的尺寸W1。
具体的，执行回拉工艺以蚀刻部分凸出沟槽11的开口的图案化的掩模层12，回拉工艺可例如为湿法蚀刻，使得图案化的掩模层12的开口尺寸W1扩大为W3(W3大于W1)但小于沟槽11的开口W2(W3小于W2)，并且图案化的掩模层12超出沟槽11的开口的尺寸小于10埃。
优选的，回拉工艺的湿法蚀刻可仅针对图案化的掩模层12中的氮化硅层122，利用包括磷酸的蚀刻液短时间(60秒以内)蚀刻衬底10，以去除部分氮化硅层122的同时减小对氧化硅层121的侧蚀。
需要说明的是，可根据工艺实际需求具体精细化控制图案化的掩模层12超出沟槽11的开口的尺寸，以便于抵消后续工艺过程中对图案化的掩模层12超出沟槽11开口部分的消耗，并使得在形成栅间氧化层后图案化的掩模层12的开口与沟槽11开口基本相同。应理解，若在形成栅间氧化层时，图案化的掩模层12的开口相对沟槽11开口较大，则图案化的掩模层12无法对衬底10形成有效保护，相反若图案化的掩模层12的开口相对沟槽11开口较小，则将导致在栅间氧化层上沉积栅极多晶硅时形成空隙。
请参照图3c，执行步骤S03，形成屏蔽栅结构20，该屏蔽栅结构20填充于沟槽11的底部。
具体的，屏蔽栅结构20包括位于沟槽11底部的屏蔽栅21及沿屏蔽栅21的侧壁部分包围屏蔽栅21的屏蔽介质层22，屏蔽介质层22覆盖沟槽11的底部，屏蔽栅21及屏蔽介质层22的顶部暴露于沟槽11中。屏蔽介质层22可包括一层或至少两层介质材料层，例如为热氧化工艺形成的氧化硅层及LPCVD工艺形成的氧化硅层，屏蔽栅21可包括任意合适的导电材料，例如为LPCVD工艺形成的多晶硅。
接着，请参照图3d，形成栅间氧化层材料31，该栅间氧化层材料31覆盖屏蔽栅结构20并填充沟槽11至图案化的掩模层12的上方，并以图形化的掩模层12为研磨停止层对栅间氧化层材料31执行化学机械研磨。
其中，栅间氧化层材料31的材质可为氧化硅，并可例如通过HDP-CVD工艺形成。
请参照图3e，执行步骤S04，对栅间氧化层材料31执行干法蚀刻，且干法蚀刻的蚀刻深度H2占预设蚀刻深度H1的50％～90％。
本实施例中干法蚀刻或湿法蚀刻的蚀刻深度均指其最大蚀刻深度，预设蚀刻深度H1可等于沟槽11的深度减去屏蔽栅结构20的厚度再减去待形成的栅间氧化层的厚度。相较于湿法蚀刻的化学蚀刻，干法蚀刻包括物理蚀刻及化学蚀刻，干法蚀刻对栅间氧化层材料31的膜层质量(致密度)相对不敏感，可对不同区域的膜层质量不均匀的栅间氧化层材料31具有相对均匀的蚀刻速率，使得干法蚀刻后的栅间氧化层材料31的底面32b相对更为平坦。
而且，通过前述回拉工艺对图案化的掩模层12超出沟槽11的开口的尺寸进行合适控制，使得在该干法蚀刻中图案化的掩模层12的开口尺寸与沟槽11的开口基本相当，从而既能对衬底10形成较佳的保护，又能完全暴露沟槽11。实际中，图案化的掩模层12也在干法蚀刻中略微被刻蚀，其顶部形貌变为圆弧形，其边缘的尺寸也有略微内缩。
优选的，干法蚀刻的蚀刻深度H2可占预设蚀刻深度H1的70％～85％，以保证在尽量多利用干法蚀刻的同时还能便于后续去除残留于沟槽11侧壁的栅间氧化层材料31。应理解，由于干法蚀刻的特点，干法蚀刻后栅间氧化层材料的侧面32a为倾斜状，即干法蚀刻后部分栅间氧化层材料31仍然残留于沟槽11的侧壁，且随着深度的增加而增多。
其中，干法蚀刻的蚀刻气体可包括氯基气体或氟基气体以及氧气。氯基气体，诸如氯化硼(BCl3)、氯化硅(SiCl4)、或四氯化碳(CCl4)；氟基气体，诸如四氟化碳(CF4)、氟化硫(SF6)、氟化氮(NF3)、或三氟甲烷(CHF3)。当然，在实际中，为提高蚀刻效果还可有气体工艺气体。
请参照图3f，执行步骤S05，对栅间氧化层材料31执行湿法蚀刻工艺至预设蚀刻深度H1，以剩余的栅间氧化层材料31为栅间氧化层33。
具体的，利用湿法蚀刻去除残留于沟槽11侧壁的栅间氧化层材料31并蚀刻至预设蚀刻深度H1，以形成预设厚度的栅间氧化层材料31，即栅间氧化层33。其中，湿法蚀刻的蚀刻液体包括缓冲氢氟酸溶液(BHF)。由于前述已利用干法蚀刻已去除大部分的栅间氧化层材料31，在该步骤中湿法蚀刻的蚀刻量相对较小，一方面可以减小膜层质量对湿法蚀刻后的表面形貌的影响，使得所形成的栅间氧化层33的表面较为平坦，另一方面，还可减少湿法蚀刻对位于氮化硅122及氧化硅层121影响，防止图案化的掩模层12从衬底10表面剥离。
可选的，本申请实施例还提供了一种屏蔽栅沟槽型器件的形成方法，该屏蔽栅沟槽型器件的形成方法中包括：在一衬底内的沟槽中形成屏蔽栅结构以及利用上述栅间氧化层的形成方法形成的栅间氧化层，栅间氧化层覆盖屏蔽栅结构并部分填充沟槽，接着，在沟槽中形成栅极结构，栅极结构通过栅间氧化层与屏蔽栅结构隔离。
当然，本实施例所举例的屏蔽栅沟槽型器件的形成方法还包括后续的其他工艺制程，例如源区的形成、体区的形成、漏区的形成以及互连结构的形成等，在本申请其他实施例中也还包括其他相应的工艺步骤，但上述步骤的形成采用本领域常用的方法形成，在此不再赘述。
综上所述，本发明提供的栅间氧化层的形成方法及屏蔽栅沟槽型器件的形成方法具有如下有益效果：通过先干法蚀刻再湿法蚀刻的方式蚀刻栅间氧化层材料，利用干法蚀刻对栅间氧化层材料的形成质量不敏感的特性，通过以干法蚀刻占蚀刻深度的50％～90％，在一方面使得干法蚀刻后的栅间氧化层材料表面较为平坦，有利于最终形成表面平坦的栅间氧化层，从而解决了栅间氧化层的表面凹凸不平的问题，在另一方面，还可利用相对减少的湿法蚀刻占比，减少图案化的掩模层剥离的风险。而且，在形成沟槽后(在形成栅间氧化层材料前)对图案化的掩模层执行回拉工艺，以扩大图案化的掩模层的开口的尺寸，对图案化的掩模层的开口尺寸进行控制，以便于提高干法蚀刻栅间氧化层材料的蚀刻效果，并为后续工艺提供合适的工艺窗口。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种栅间氧化层的形成方法，其特征在于，包括：
提供一衬底，所述衬底上形成有图案化的掩模层，所述衬底中形成有若干沟槽，所述图案化的掩模层的开口暴露所述沟槽，且所述图案化的掩模层的边缘凸出所述沟槽的开口；
对所述图案化的掩模层执行回拉工艺，以扩大所述图案化的掩模层的开口的尺寸；
形成屏蔽栅结构及栅间氧化层材料，所述屏蔽栅结构填充所述沟槽的底部，所述栅间氧化层材料覆盖所述屏蔽栅结构并填充所述沟槽；
对所述栅间氧化层材料执行干法蚀刻，且所述干法蚀刻的蚀刻深度占预设蚀刻深度的50％～90％；以及，
对所述栅间氧化层材料执行湿法蚀刻，直至达到所述预设蚀刻深度，并以剩余的所述栅间氧化层材料作为栅间氧化层。
2.根据权利要求1所述的栅间氧化层的形成方法，其特征在于，所述图案化的掩模层包括氧化硅层及形成于所述氧化硅层上的氮化硅层。
3.根据权利要求1所述的栅间氧化层的形成方法，其特征在于，对所述图案化的掩模层执行回拉工艺后，所述图案化的掩模层的边缘超出所述沟槽的开口的尺寸小于10埃。
4.根据权利要求3所述的栅间氧化层的形成方法，其特征在于，所述回拉工艺包括利用磷酸溶液蚀刻所述图案化的掩模层。
5.根据权利要求1所述的栅间氧化层的形成方法，其特征在于，所述屏蔽栅结构包括位于所述沟槽底部的屏蔽栅及沿所述屏蔽栅的侧壁部分包围所述屏蔽栅的屏蔽介质层。
6.根据权利要求1所述的栅间氧化层的形成方法，其特征在于，形成所述栅间氧化层材料的步骤包括：
利用HDP-CVD工艺形成所述栅间氧化层材料，以填充所述沟槽至所述图案化的掩模层的上方；
以所述图案化的掩模层为研磨停止层，对所述栅间氧化层材料执行化学机械研磨。
7.根据权利要求1所述的栅间氧化层的形成方法，其特征在于，对所述栅间氧化层材料执行干法蚀刻，且所述干法蚀刻的蚀刻深度占预设蚀刻深度的70％～85％。
8.根据权利要求7所述的栅间氧化层的形成方法，其特征在于，对所述栅间氧化层材料执行干法蚀刻过程中，所采用的刻蚀气体包括氯基气体或氟基气体。
9.根据权利要求8所述的栅间氧化层的形成方法，其特征在于，对所述栅间氧化层材料执行湿法蚀刻过程中，所采用的蚀刻液体包括缓冲氢氟酸溶液。
10.一种屏蔽栅沟槽型器件的形成方法，其特征在于，包括：
采用权利要求1至9中任一项所述的栅间氧化层的形成方法形成屏蔽栅结构以及位于所述屏蔽栅结构顶面上的栅间氧化层；以及，
在所述沟槽中形成栅极结构，所述栅极结构通过所述栅间氧化层与所述屏蔽栅结构隔离。
CN202111422193.6A 2021-11-26 2021-11-26 栅间氧化层的形成方法及屏蔽栅沟槽型器件的形成方法 Pending CN114068687A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111422193.6A CN114068687A (zh) 2021-11-26 2021-11-26 栅间氧化层的形成方法及屏蔽栅沟槽型器件的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111422193.6A CN114068687A (zh) 2021-11-26 2021-11-26 栅间氧化层的形成方法及屏蔽栅沟槽型器件的形成方法

Publications (1)

Publication Number Publication Date
CN114068687A true CN114068687A (zh) 2022-02-18

Family

ID=80276681

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111422193.6A Pending CN114068687A (zh) 2021-11-26 2021-11-26 栅间氧化层的形成方法及屏蔽栅沟槽型器件的形成方法

Country Status (1)

Country Link
CN (1) CN114068687A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117393501A (zh) * 2023-12-07 2024-01-12 合肥晶合集成电路股份有限公司 一种半导体结构及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6638813B1 (en) * 2002-01-29 2003-10-28 Taiwan Semiconductor Manufacturing Company Method of forming a composite spacer to eliminate polysilicon stringers between elements in a pseudo SRAM cell
CN104752363A (zh) * 2013-12-31 2015-07-01 中芯国际集成电路制造(上海)有限公司 快闪存储器的形成方法
CN109148560A (zh) * 2018-08-14 2019-01-04 上海华虹宏力半导体制造有限公司 沟槽型超级结的制造方法
CN111276394A (zh) * 2020-02-18 2020-06-12 捷捷微电(上海)科技有限公司 一种分离栅mosfet的制作方法
CN113130633A (zh) * 2019-12-30 2021-07-16 华润微电子（重庆）有限公司 沟槽型场效应晶体管结构及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6638813B1 (en) * 2002-01-29 2003-10-28 Taiwan Semiconductor Manufacturing Company Method of forming a composite spacer to eliminate polysilicon stringers between elements in a pseudo SRAM cell
CN104752363A (zh) * 2013-12-31 2015-07-01 中芯国际集成电路制造(上海)有限公司 快闪存储器的形成方法
CN109148560A (zh) * 2018-08-14 2019-01-04 上海华虹宏力半导体制造有限公司 沟槽型超级结的制造方法
CN113130633A (zh) * 2019-12-30 2021-07-16 华润微电子（重庆）有限公司 沟槽型场效应晶体管结构及其制备方法
CN111276394A (zh) * 2020-02-18 2020-06-12 捷捷微电(上海)科技有限公司 一种分离栅mosfet的制作方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117393501A (zh) * 2023-12-07 2024-01-12 合肥晶合集成电路股份有限公司 一种半导体结构及其制造方法
CN117393501B (zh) * 2023-12-07 2024-03-19 合肥晶合集成电路股份有限公司 一种半导体结构及其制造方法

Similar Documents

Publication Publication Date Title
US5885883A (en) Methods of forming trench-based isolation regions with reduced susceptibility to edge defects
US6747333B1 (en) Method and apparatus for STI using passivation material for trench bottom liner
CN110690285B (zh) 半导体结构及其形成方法
KR970067826A (ko) 트렌치 소자 분리
CN113013028A (zh) 栅间氧化层的形成方法和屏蔽栅沟槽型器件的形成方法
CN114068687A (zh) 栅间氧化层的形成方法及屏蔽栅沟槽型器件的形成方法
CN113192841B (zh) 半导体器件的制造方法
CN114068688B (zh) 栅间氧化层的形成方法及屏蔽栅沟槽型器件的形成方法
JP5288814B2 (ja) 半導体装置の製造方法
KR100470161B1 (ko) 트렌치를 이용한 반도체 소자분리막 제조 방법
CN112309977A (zh) 半导体结构及其形成方法
CN114899104B (zh) 屏蔽栅沟槽功率器件的制造方法
KR20030056602A (ko) 반도체 소자의 소자 분리막 형성 방법
KR20090074341A (ko) 반도체 소자의 제조방법
KR100308198B1 (ko) 에스오아이 반도체 소자 분리 방법
KR100249023B1 (ko) 반도체장치의 소자격리방법
KR100579851B1 (ko) 반도체 소자의 분리 방법
KR100474863B1 (ko) 반도체 소자의 소자 분리막 형성 방법
KR19980060506A (ko) 반도체 소자의 소자 분리막 형성방법
TWI591760B (zh) 半導體裝置及其形成方法
CN115881540A (zh) 半导体结构的形成方法
CN115881523A (zh) 沟槽式栅极及其制作方法
US20050158963A1 (en) Method of forming planarized shallow trench isolation
CN110299286A (zh) 外延鳍状结构的制作方法
CN114464523A (zh) 半导体器件及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination