CN114068542A - 一种半导体电容器结构及其制造方法、存储器、电子设备 - Google Patents
一种半导体电容器结构及其制造方法、存储器、电子设备 Download PDFInfo
- Publication number
- CN114068542A CN114068542A CN202010764630.1A CN202010764630A CN114068542A CN 114068542 A CN114068542 A CN 114068542A CN 202010764630 A CN202010764630 A CN 202010764630A CN 114068542 A CN114068542 A CN 114068542A
- Authority
- CN
- China
- Prior art keywords
- layer
- support
- lower electrode
- semiconductor
- capacitor structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 72
- 239000003990 capacitor Substances 0.000 title claims abstract description 62
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 238000005530 etching Methods 0.000 claims abstract description 20
- 238000000465 moulding Methods 0.000 claims abstract description 18
- 238000003466 welding Methods 0.000 claims abstract description 14
- 238000003475 lamination Methods 0.000 claims abstract description 8
- 238000000034 method Methods 0.000 claims description 23
- 229920002120 photoresistant polymer Polymers 0.000 claims description 12
- 230000008569 process Effects 0.000 claims description 12
- 238000004380 ashing Methods 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 86
- 238000010586 diagram Methods 0.000 description 10
- 239000000463 material Substances 0.000 description 8
- 238000003860 storage Methods 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- 229910003481 amorphous carbon Inorganic materials 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 229920003209 poly(hydridosilsesquioxane) Polymers 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 150000004760 silicates Chemical class 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Abstract
本公开提供了一种半导体电容器结构及其制造方法、存储器、电子设备。电容器结构包括半导体基底、下电极及上支撑件，半导体基底上有多个焊垫，下电极位于焊垫上。上支撑件设置于相邻的下电极之间，下电极的顶部自上支撑件的上方凸出。存储器包括本公开任一实施例的电容器结构，电子设备包括本公开任一实施例的存储器。该制造方法可包括：在半导体基底上形成焊垫和叠层，叠层包括下模制层、下支撑层、上模制层及上支撑层；刻蚀叠层后形成电容孔和露出各焊垫；形成下电极和支撑孔；以上支撑层为掩模刻蚀下支撑层，同时上支撑层也被刻蚀，使下电极的顶部自上支撑层的上方凸出。本公开能够在降低上支撑件厚度的同时有效提高半导体电容器的容量。
Description
技术领域
本公开涉及半导体电容器技术领域，更为具体来说，本公开为一种半导体电容器结构及其制造方法、存储器、电子设备。
背景技术
动态随机存取存储器(DRAM，Dynamic Random Access Memory)是一种计算机中常用的半导体存储器件，包含排列成矩阵结构的多个存储单元，每个存储单元可由一个晶体管和一个由晶体管操控的电容器组成。其中，电容器的容量是决定动态随机存取存储器特性的最重要的因素之一，所以在设计动态随机存取存储器时往往需将容量最大化。但是，随着半导体器件的小型化，动态随机存取存储器产品的截面尺寸越来越小，则电容器的截面面积也随之减少，存储节点的数量和尺寸往往也要减少，导致在要求的尺寸内提高电容器的容量变得非常困难。
发明内容
为解决现有技术在要求的尺寸内难以提高半导体器件电容器的容量的问题，本公开创新地提供了一种半导体电容器结构及其制造方法、存储器、电子设备，对半导体电容器结构及其制造方法等进行了进一步改进。
为实现上述技术目的，本公开提供了一种半导体电容器结构，该结构包括半导体基底、下电极及上支撑件。
半导体基底上形成有间隔分布的多个焊垫，下电极的底部位于焊垫上。上支撑件设置于相邻的下电极的侧壁之间；其中，下电极的顶部自上支撑件的上方凸出。
为实现上述技术目的，本公开还提供了一种动态随机存取存储器，该存储器包括本公开任一实施例的半导体电容器结构。
为实现上述技术目的，本公开还提供了一种电子设备，该电子设备可包括本公开任一实施例的动态随机存取存储器。
为实现上述技术目的，本公开还提供了一种半导体电容器结构的制造方法，包括如下步骤：提供半导体基底，在半导体基底上形成有间隔分布的多个焊垫；在半导体基底上方形成叠层，叠层包括自下而上设置的下模制层、下支撑层、上模制层及上支撑层；刻蚀该叠层，以形成电容孔，进而露出各焊垫；在各电容孔内分别形成下电极；在形成的下电极图案上方形成支撑孔；以上支撑层为掩模刻蚀下支撑层，同时上支撑层被刻蚀，以使下电极的顶部自上支撑层的上方凸出。
本公开的有益效果为：与现有技术相比，本公开能够在降低上支撑件厚度的同时，有效提高半导体电容器的容量。而且本公开还能够彻底去除硬掩模，从而解决现有半导体电容器加工工艺普遍存在的ACL残留问题。
在半导体器件尺寸要求范围内，现有技术往往追求垂直方向上的高度增加，本公开与其存在实质性不同，能够在高度相同的情况下保证电容器结构的稳定性和可靠性的基础上进一步提高电容器的容量。
附图说明
图1示出了根据将要形成的支撑件图形图案化光刻胶层的器件纵向截面结构示意图及虚线圆圈处放大示意图。
图2示出了基于支撑件掩模刻蚀叠层后的器件纵向截面结构示意图及虚线圆圈处放大示意图。
图3示出了利用BOE类溶液去掉下支撑层上方的剩余模制层后的器件纵向截面结构示意图及虚线圆圈处放大示意图。
图4示出了利用灰化工艺去除支撑件掩模后的器件纵向截面结构示意图及虚线圆圈处放大示意图。
图5示出了以上支撑层为掩模刻蚀下支撑层后的器件纵向截面结构示意图及虚线圆圈处放大示意图。
图6示出了本公开一些实施例提供的半导体电容器纵向截面结构示意图及虚线圆圈处放大示意图。
图中，
100、半导体基底。
200、焊垫。
300、下电极；301、本体；302、凸出部。
400、上支撑件。
500、下支撑件。
600、介质层。
700、上电极。
800、硬掩模层；
900、光刻胶层。
具体实施方式
以下，将参照附图来描述本公开的实施例。但是应该理解，这些描述只是示例性的，而并非要限制本公开的范围。此外，在以下说明中，省略了对公知结构和技术的描述，以避免不必要地混淆本公开的概念。
在附图中示出了根据本公开实施例的各种结构示意图。这些图并非是按比例绘制的，其中为了清楚表达的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
在本公开的上下文中，当将一层/元件称作位于另一层/元件“上”时，该层/元件可以直接位于该另一层/元件上，或者它们之间可以存在居中层/元件。另外，如果在一种朝向中一层/元件位于另一层/元件“上”，那么当调转朝向时，该层/元件可以位于该另一层/元件“下”。
本公开的一个或多个实施例能够提供一种半导体电容器结构的制造方法，该方法是能够增加半导体电容器的容量的支撑件工艺改进方案。该方法可以包括但不限于如下的步骤。
如图1所示，先提供半导体基底100，在半导体基底100上形成有间隔分布的多个焊垫200。在半导体基底100上方形成叠层，叠层包括自下而上设置的下模制层、下支撑层、上模制层及上支撑层。叠层中的各结构可以沿垂直方向上依次地设置，形成堆叠式结构。堆叠式结构中的某个或某些结构在电容器结构形成过程中可能会被去除掉。例如，本公开一些实施例先刻蚀叠层，以形成电容孔，进而露出各焊垫200。在各电容孔内分别形成下电极300，例如在电容孔内沉积下电极300材料的方式形成下电极300，然后在形成的下电极300图案上方形成支撑孔。其中，电容孔相互间隔、重复排列地设置，例如可重复排列成蜂窝状。本实施例中的上支撑层用于形成上支撑件400，下支撑层用于形成下支撑件500。另外，本公开一些实施例中的上模制层和下模制层例如均可以是可流动氧化物(FOX)、未掺杂二氧化硅玻璃(USG)、硼硅玻璃(BSG)、磷硅玻璃(PSG)、硼磷硅玻璃(BPSG)、等离子体增强的四乙基原硅酸盐(PE-TEOS)、氟化硅酸盐玻璃(FSG)、等离子体增强氧化物(PEOX)、高密度等离子体CVD(HDP-CVD)氧化物中的一种或多种。
如图1所示，在形成的下电极300图案上方形成支撑孔的步骤包括：在叠层上依次形成硬掩模层800和光刻胶层900，根据要形成的支撑件图形图案化光刻胶层900。图1中光刻胶层900上方的部分的结构可理解为光刻胶掩模，光刻胶掩模上可具有根据设计的要求而形成的图案，本实施例通过光刻的方式在光刻胶层900上形成光刻胶图案。如图2所示，本公开以经图案化后的光刻胶层900为掩模刻蚀硬掩模层800，从而形成支撑件掩模。然后基于支撑件掩模刻蚀上支撑层和上模制层，从而在形成的下电极300图案上方形成支撑孔，此时的支撑层能够形成用于固定电极的支撑件。本公开一些实施例中叠层的刻蚀方式为干法刻蚀。
如图3所示，利用灰化工艺去除支撑件掩模的步骤前，本公开一些实施例还包括如下步骤：向支撑孔内填充BOE类溶液，以利用BOE类溶液去掉下支撑层上方的剩余模制层。通过BOE类溶液去除下支撑件500与上支撑件400之间的模制层，有助于降低存储节点刻蚀时剖面劣化的可能性，还能够避免支撑件膜质表面可能弯曲的问题。本公开的BOE类溶液可理解为缓冲氧化物刻蚀(Buffered Oxide Etch)液，可由氢氟酸、水、氟化铵混合而成。
如图4所示，半导体电容器结构的制造方法还包括在进行刻蚀下支撑层的工艺前利用灰化(Ashing)工艺去除支撑件掩模的步骤。半导体电容器结构加工过程中采用的硬掩模往往是具有无定形碳或者其他具有碳元素的硬掩模，常规的加工工艺往往会产生ACL(Amorphous Carbon Layer，无定形碳层)残留，这些残留会对后续的半导体加工造成很大的影响、影响半导体器件的质量。但是本公开能够通过灰化处理方式彻底去除硬掩模，从而解决现有半导体电容器普遍存在的ACL(Amorphous Carbon Layer，无定形碳层)残留的问题。
如图5所示，通过刻蚀的方式加深所述支撑孔，以在接下来的工序中去除上支撑层和下支撑层之间的模制层。具体地，以上支撑层为掩模刻蚀下支撑层，在刻蚀下支撑层的同时上支撑层也被刻蚀，以使下电极300的顶部自上支撑层的上方凸出。在本公开的一些实施例中，以上支撑层为掩模刻蚀下支撑层的步骤中，为最大化地增加电容器容量，可以使上支撑层减少的厚度与下支撑层的厚度相同，可在停止刻蚀下支撑层时同步停止刻蚀上支撑层。基于上述的各技术手段，本公开的下电极300向上露出。上支撑层(即上支撑件400)被刻蚀掉的越多，则露出的下电极300越多。所以本公开增加了半导体电容器的有效面积，能够在降低上支撑层厚度的同时使本公开半导体电容器具有更高的容量，本公开可显著提升动态随机存取存储器的刷新性能。另外，本公开一些实施例下支撑层的刻蚀方式为干法刻蚀。
如图6所示，在以处于上方的上支撑层为掩模刻蚀下支撑层的步骤后，半导体电容器结构的制造方法还包括如下步骤：再向支撑孔内填充BOE类溶液，以利用BOE类溶液去掉下支撑层下方的剩余模制层。通过BOE类溶液去除下支撑件500与半导体基底100之间的模制层，有助于降低存储节点刻蚀时剖面劣化的可能性，而且能有效避免支撑件膜质表面可能弯曲的问题。
如图6所示，在剩余模制层全部被去掉后，本公开的一些实施例还可包括如下步骤：依次向电容孔内沉积介质层600和上电极700，介质层600沿着下电极300的底壁和内侧壁形成，上电极700沉积于介质层600围成的空间中，从而可形成包括下电极300、介质层600及上电极700的多个存储节点(Storagenode)。所以本公开能够形成如下提供的半导体电容器结构，具体说明如下。
本公开一个或多个实施例还能够提供一种半导体电容器结构，该结构包括但不限于半导体基底100、焊垫200、下电极300、介质层600、上电极700、上支撑件400及下支撑件500等。
如图6所示，在半导体基底100上形成有间隔分布的多个焊垫200，焊垫200可设置于半导体基底100上形成的氮化物层中。其中，焊垫200的材料可以是钨或钴或者掺杂半导体材料(例如，掺杂硅或掺杂锗)、导电金属氮化物(例如，钛氮化物或钽氮化物)、金属(例如，钨、钛或钽)和/或金属-半导体化合物(例如，钨硅化物、钴硅化物或钛硅化物)的至少一个。半导体基底100例如可以是体硅衬底、绝缘体上硅(SOI)衬底、锗衬底、绝缘体上锗(GOI)衬底、硅锗衬底、III-V族化合物半导体衬底或通过执行选择性外延生长(SEG)获得的外延薄膜衬底。半导体基底100上可具有有源区、层间介质层600、位线、位线节点接触部、字线、存储节点接触部、侧墙等半导体结构。
如图1-6所示，本公开的下电极300的底部位于焊垫200上。下电极300的材料可以是金属、导电金属氧化物或掺杂多晶硅中的一种或多种。
如图6所示，本公开的上支撑件400设置于相邻的下电极300的侧壁之间且处于半导体基底100的上方。其中，与传统的结构形式有着实质性不同，本公开的下电极300的顶部自上支撑件400的上方凸出。上支撑件400的材料可以是材质较坚硬的氮化物，以实现支撑电极结构的作用。
如图5、6所示，为了使本公开提供的半导体电容器改进后的结构更容易被理解以及便于位置、连接关系的描述，本公开一些实施例的下电极300包括一体加工而成的本体301和凸出部302。本体301的底部位于焊垫200上且顶部设置有凸出部302。本实施例中的凸出部302的水平位置高于上支撑件400，即位于上支撑件400的上方。本公开一些实施例中，在垂直方向上，凸出部302的厚度与下支撑件500的厚度可呈正比例，本实施例中凸出部302的厚度随着下支撑件500的厚度的增厚而增加。
下支撑件500也设置于相邻的下电极300的侧壁之间，且下支撑件500位于上支撑件400的下方。下支撑件500的材料可以是材质较坚硬的氮化物，以实现支撑电极结构的作用。
如图6所示，如上方法部分的描述，本公开一些实施例可通过沉积的方式形成下电极300、介质层600以及上电极700。介质层600贴附于下电极300的底壁和内侧壁上，上电极700沉积于介质层600围成的空间中，即上电极700、介质层600以及下电极300自内而外依次地设置。上电极700的材料可以包括金属、导电金属氧化物或掺杂多晶硅中的一种或多种。
本公开的一些实施例还能够提供一种动态随机存取存储器，且该动态随机存取存储器可包括本公开任一实施例提供的半导体电容器结构。半导体电容器结构可以是一种三维电容器结构，本公开能够在有限的横截面面积基础上增加电容器的容量，以达到在小尺寸半导体器件的设计要求下进一步提高半导体电容器的容量。
本公开的另一些实施例还能够提供一种电子设备，该电子设备可包括本公开任一实施例提供的动态随机存取存储器。电子设备可包括但不限于智能电话、计算机、平板电脑、可穿戴智能设备、人工智能设备、移动电源。
在以上的描述中，对于各层的构图、刻蚀等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。
以上对本公开的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本公开的范围。本公开的范围由所附权利要求及其等价物限定。不脱离本公开的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本公开的范围之内。
Claims (12)
1.一种半导体电容器结构，其特征在于，包括：
半导体基底，所述半导体基底上形成有间隔分布的多个焊垫；
下电极，所述下电极的底部位于所述焊垫上；
上支撑件，设置于相邻的所述下电极的侧壁之间；
其中，所述下电极的顶部自所述上支撑件的上方凸出。
2.根据权利要求1所述的半导体电容器结构，其特征在于，
所述下电极，包括一体加工而成的本体和凸出部；
所述本体的底部位于所述焊垫上且顶部设置有所述凸出部；
所述凸出部的水平位置高于所述上支撑件。
3.根据权利要求2所述的半导体电容器结构，其特征在于，还包括：
下支撑件，也设置于相邻的所述下电极的侧壁之间，且位于所述上支撑件的下方。
4.根据权利要求3所述的半导体电容器结构，其特征在于，
凸出部的厚度随着下支撑件的厚度的增厚而增加。
5.根据权利要求1所述的半导体电容器结构，其特征在于，还包括：
介质层，贴附于所述下电极的底壁和内侧壁上；
上电极，沉积于所述介质层围成的空间中。
6.一种动态随机存取存储器，其特征在于，包括权利要求1至5中任一权利要求所述的半导体电容器结构。
7.一种电子设备，其特征在于，包括权利要求6所述的动态随机存取存储器。
8.根据权利要求7所述的电子设备，其特征在于，包括智能电话、计算机、平板电脑、可穿戴智能设备、人工智能设备、移动电源。
9.一种半导体电容器结构的制造方法，其特征在于，包括：
提供半导体基底，在所述半导体基底上形成有间隔分布的多个焊垫；
在所述半导体基底上方形成叠层，所述叠层包括自下而上设置的下模制层、下支撑层、上模制层及上支撑层；
刻蚀所述叠层，以形成电容孔，进而露出各焊垫；
在所述各电容孔内分别形成下电极；
在形成的下电极图案上方形成支撑孔；
以所述上支撑层为掩模刻蚀下支撑层，同时所述上支撑层被刻蚀，以使所述下电极的顶部自所述上支撑层的上方凸出。
10.根据权利要求9所述的半导体电容器结构的制造方法，其特征在于，
在形成的下电极图案上方形成支撑孔的步骤包括：
在所述叠层上依次形成硬掩模层和光刻胶层；
根据要形成的支撑件图形图案化所述光刻胶层；
以经图案化后的光刻胶层为掩模刻蚀所述硬掩模层，从而形成支撑件掩模；
基于所述支撑件掩模刻蚀所述上支撑层和上模制层，从而在形成的下电极图案上方形成支撑孔；
所述制造方法还包括在进行刻蚀下支撑层的工艺前，利用灰化工艺去除所述支撑件掩膜的步骤。
11.根据权利要求10所述的半导体电容器结构的制造方法，其特征在于，利用灰化工艺去除所述支撑件掩模的步骤前，还包括：
向所述支撑孔内填充BOE类溶液，以利用所述BOE类溶液去掉下支撑层上方的剩余模制层。
12.根据权利要求11所述的半导体电容器结构的制造方法，其特征在于，在以所述上支撑层为掩模刻蚀下支撑层的步骤后，还包括：
再向所述支撑孔内填充所述BOE类溶液，以利用所述BOE类溶液去掉下支撑层下方的剩余模制层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010764630.1A CN114068542A (zh) | 2020-07-31 | 2020-07-31 | 一种半导体电容器结构及其制造方法、存储器、电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010764630.1A CN114068542A (zh) | 2020-07-31 | 2020-07-31 | 一种半导体电容器结构及其制造方法、存储器、电子设备 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114068542A true CN114068542A (zh) | 2022-02-18 |
Family
ID=80231365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010764630.1A Pending CN114068542A (zh) | 2020-07-31 | 2020-07-31 | 一种半导体电容器结构及其制造方法、存储器、电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114068542A (zh) |
-
2020
- 2020-07-31 CN CN202010764630.1A patent/CN114068542A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110634869B (zh) | 存储器阵列及其制造方法 | |
| US11069569B2 (en) | Semiconductor devices | |
| CN101937837B (zh) | 具有大纵横比圆柱形电容器的半导体器件及其制造方法 | |
| US8470668B2 (en) | Method for forming pillar type capacitor of semiconductor device | |
| US8691680B2 (en) | Method for fabricating memory device with buried digit lines and buried word lines | |
| TWI553885B (zh) | 電容器及其製作方法 | |
| TWI440140B (zh) | 記憶體電容結構與其製作方法 | |
| US9331140B2 (en) | Semiconductor devices having hybrid capacitors and methods for fabricating the same | |
| US20120217576A1 (en) | Semiconductor device and method for forming the same | |
| US7393742B2 (en) | Semiconductor device having a capacitor and a fabrication method thereof | |
| JP2009239284A (ja) | メモリ装置及びメモリ装置の製造方法 | |
| US20080017908A1 (en) | Semiconductor memory device and method of fabricating the same | |
| CN113707611B (zh) | 存储器的形成方法及存储器 | |
| KR101845977B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US20120025390A1 (en) | Semiconductor device and method for fabricating the same | |
| CN113675200B (zh) | 半导结构及半导体结构的制备方法 | |
| CN114068542A (zh) | 一种半导体电容器结构及其制造方法、存储器、电子设备 | |
| CN114068538A (zh) | 一种半导体电容器结构及其制造方法、存储器、电子设备 | |
| CN114068539A (zh) | 半导体电容器结构及其制造方法、存储器、电子设备 | |
| KR100950752B1 (ko) | 반도체 소자 및 그의 제조방법 | |
| CN113707659B (zh) | 半导体器件中孔、半导体器件的制备方法及半导体器件 | |
| CN217361583U (zh) | 半导体结构 | |
| CN114743973A (zh) | 一种半导体电容器结构及其制造方法、存储器、电子设备 | |
| KR20090072794A (ko) | 복층 실린더 구조의 캐패시터를 갖는 반도체 메모리소자 및그 제조방법 | |
| CN114678324A (zh) | 一种在半导体器件中形成接触孔的方法、电容器制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |