CN114050143A - 半导体封装装置及其制造方法 - Google Patents

半导体封装装置及其制造方法 Download PDF

Info

Publication number
CN114050143A
CN114050143A CN202111232770.5A CN202111232770A CN114050143A CN 114050143 A CN114050143 A CN 114050143A CN 202111232770 A CN202111232770 A CN 202111232770A CN 114050143 A CN114050143 A CN 114050143A
Authority
CN
China
Prior art keywords
conductive pad
layer
semiconductor package
package device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111232770.5A
Other languages
English (en)
Inventor
呂文隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN202111232770.5A priority Critical patent/CN114050143A/zh
Publication of CN114050143A publication Critical patent/CN114050143A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本公开涉及半导体封装装置及其制造方法。半导体封装装置包括：第一重布线层；第一结构，设置于所述第一重布线层下方，其中，所述第一结构具有开孔以暴露所述第一重布线层的部分；第一导电垫，设置于所述第一重布线层下表面；第二导电垫，设置于所述第一结构下表面；以及第一打线，电连接所述第一导电垫和所述第二导电垫。

Description

半导体封装装置及其制造方法
技术领域
本公开涉及半导体封装技术领域，具体涉及半导体封装装置及其制造方法。
背景技术
传统FOSUB(Fan-Out Substrate，扇出型基板)通常将重布线层(RedistributionLayer)通过粘合层贴附于基板上，重布线层和基板之间的电连接通过穿过粘合层的通孔而实现。在形成通孔的制程中，首先在重布线层表面朝向基板方向进行激光打孔，以形成穿过介电层的通孔，接着制作种子层，然后填充导电金属。
经可靠度测试后发现，种子层和介电层之间会有断裂及脱层现象发生，这会造成通孔电性失效。其原因可能在于：种子层和介电层之间的接合力不良；通孔的AR比(aspectratio，宽高比)使得通孔在达到基板附近时孔径很小，进而导致电镀问题；通孔制程复杂等。
发明内容
本公开提出了半导体封装装置及其制造方法。
第一方面，本公开提供了一种半导体封装装置，包括：第一重布线层；第一结构，设置于所述第一重布线层下方，其中，所述第一结构具有开孔以暴露所述第一重布线层的部分；第一导电垫，设置于所述第一重布线层下表面；第二导电垫，设置于所述第一结构下表面；以及第一打线，电连接所述第一导电垫和所述第二导电垫。
在一些可选的实施方式中，所述第一结构为基板。
在一些可选的实施方式中，所述基板中含有玻璃纤维。
在一些可选的实施方式中，所述第一结构为第二重布线层。
在一些可选的实施方式中，半导体封装装置还包括：粘合层，设置于所述第一重布线层和所述第一结构之间。
在一些可选的实施方式中，所述粘合层内缩于所述第一结构内。
在一些可选的实施方式中，半导体封装装置还包括：保护层，在所述第一结构下方包覆所述第一结构、所述开孔和所述第一打线。
在一些可选的实施方式中，半导体封装装置，还包括：第三导电垫，设置于所述保护层下表面，第二打线，电连接所述第一导电垫和所述第三导电垫；以及第三打线，电连接所述第二导电垫和所述第三导电垫。
在一些可选的实施方式中，半导体封装装置还包括：焊球，设置于所述第三导电垫下表面。
在一些可选的实施方式中，半导体封装装置还包括：第二结构，设置于所述第一重布线上方，其中，所述第二结构具有至少一个开孔以暴露所述第一重布线层的部分；第四导电垫，设置于所述第一重布线层上表面；第五导电垫，设置于所述第二结构上表面；以及第四打线，电连接所述第四导电垫和所述第五导电垫。
为了解决通孔的种子层和介电层之间发生断裂及脱层从而造成通孔电性失效等问题，本公开提供的半导体封装装置及其制造方法，利用打线电连接重布线层和保护层，并以保护层包覆打线，使得两个结构之间的电连接更加可靠，且不需要考虑打线的表面状况。而且，由于打线的直径较小，因此利用打线可以提供更高的I/O密度。另外。由于基板具有开孔，并在开孔中填充保护层材料，可以使得半导体封装装置整体的热膨胀系数(Coefficient of Thermal Expansion，CTE)上的差异更小，结构更加稳定。并且，半导体封装装置的制程更加简单，成本更低，良率更高。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本公开的其它特征、目的和优点将会变得更明显：
图1是根据本公开的半导体封装装置的第一实施例的纵向截面结构示意图；
图2是根据本公开的半导体封装装置的第二实施例的纵向截面结构示意图；
图3是根据本公开的半导体封装装置的第三实施例的纵向截面结构示意图；
图4是根据本公开的半导体封装装置的第四实施例的纵向截面结构示意图；
图5A、5B、5C、5D、5E、5F和5G是根据本公开的半导体封装装置的第二实施例在各个制造阶段的纵向截面结构示意图。
附图标记：
101：第一重布线层；102：第一基板；103：第一导电垫；104：第二导电垫；105：第一打线；106：第一粘合层；107：玻璃纤维；108：种子层；109：第一保护层；110：第三导电垫；111：第二打线；112：第三打线；113：焊球；114：第二重布线层；102’：第二基板；103’：第四导电垫；104’：第五导电垫；105’：第四打线；106’：第二粘合层；109’：第二保护层；110’：第六导电垫；201：载板；202：种子层。
具体实施方式
下面结合附图和实施例来说明本发明的具体实施方式，通过本说明书记载的内容本领域技术人员可以轻易了解本发明所解决的技术问题以及所产生的技术效果。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外，为了便于描述，附图中仅示出了与有关发明相关的部分。
需要说明的是，说明书附图中所绘示的结构、比例、大小等，仅用于配合说明书所记载的内容，以供本领域技术人员的了解与阅读，并非用以限定本发明可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本发明所能产生的功效及所能达成的目的下，均应仍落在本发明所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用以限定本发明可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本发明可实施的范畴。
还需要说明的是，本公开的实施例对应的纵向截面可以为对应前视图方向截面，横向截面可以为对应右视图方向截面，而水平截面可以为对应上视图方向截面。
另外，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本公开。
参考图1，图1是根据本公开的半导体封装装置的第一实施例的纵向截面结构示意图。如图1所示，该半导体封装装置包括第一重布线层101、第一粘合层106、第一基板102和第一打线105。第一重布线层101和第一基板102通过第一粘合层106粘合在一起。尽管图1所示的半导体封装装置具有第一粘合层106，但是在一些可选的实施方式中，也可以将第一基板102与第一重布线层101直接结合，而不需要第一粘合层106。另外，根据图1的截面图所示的方向，第一基板102位于第一重布线层101的下方。但是，本领域技术人员熟知的是，这个方向不是绝对的，并且可以翻转，使得第一基板102位于第一重布线层101的上方。
第一粘合层106和第一基板102具有开孔，以暴露第一重布线层101的部分。开孔的数量为至少一个，例如为一个、两个或更多个。第一重布线层101的下表面设置有第一导电垫103。第一基板102的下表面设置有第二导电垫104。要注意，在图1中，尽管附图标记103仅指示在部分第一导电垫处，但是第一重布线层101的下表面设置的导电垫均为第一导电垫103；尽管附图标记104仅指示在部分第二导电垫处，但是第一基板102的下表面设置的导电垫均为第二导电垫104。
第一导电垫103和第二导电垫104例如可以为铜(Cu)、金(Au)、银(Ag)、铝(Al)、镍(Ni)、钛(Ti)、钯(Pd)、焊料和/或石墨烯等。
第一基板102可以是各种类型的基板，本公开对此不做具体限定。
第一基板102可包括有机物和/或无机物，其中有机物例如可以是：聚酰胺纤维(Polyamide，PA)、聚酰亚胺(Polyimide，PI)、环氧树脂(Epoxy)、聚对苯撑苯并二噁唑(Poly-p-phenylene benzobisoxazole，PBO)纤维、FR-4环氧玻璃布层压板、PP(PrePreg，预浸材料或称为半固化树脂、半固化片)、ABF(Ajinomoto Build-up Film)等，而无机物例如可以是硅(Si)、玻璃(glass)、陶瓷(ceramic)、氧化硅、氮化硅、氧化钽等。
第一基板102还可以是例如印刷电路板，比如纸基铜箔层合物、复合铜箔层合物或聚合物浸渍的玻璃纤维基铜箔层合物等。
第一重布线层101可以是由导电材料和介电材料(Dielectric)组成的重布线层。需要说明的是，制程上可以采用当前已知或未来开发的重布线层形成技术，本公开对此不做具体限定，例如可采用包括但不限于光刻、电镀(plating)、化学镀(Electrolessplating)等形成重布线层。这里，介电材料可包括有机物和/或无机物，其中有机物例如可以是：聚酰胺纤维(Polyamide，PA)、聚酰亚胺(Polyimide，PI)、环氧树脂(Epoxy)、聚对苯撑苯并二噁唑(Poly-p-phenylene benzobisoxazole，PBO)纤维、FR-4环氧玻璃布层压板、PP(PrePreg，预浸材料或称为半固化树脂、半固化片)、ABF(Ajinomoto Build-up Film)等，而无机物例如可以是硅(Si)、玻璃、陶瓷、氧化硅、氮化硅、氧化钽等。导电材料可包括种子层和金属层。这里，种子层例如可以是钛(Ti)、钨(W)、镍(Ni)等，而金属层例如可以是金(Au)、银(Ag)、铝(Al)、镍(Ni)、钯(Pd)、铜(Cu)或其合金。
第一基板102和第一重布线层101均可以为单层或多层结构。
第一打线105例如可以为铜(Cu)、金(Au)、银(Ag)、铝(Al)、钯(Pd)、铂(Pt)及其合金等导电材料。
上述图1所示的半导体封装装置实施例中，第一基板102与第一重布线层101之间的电连接不是通过通孔实现的，而是通过利用导电的第一打线105电连接部分第一导电垫103和部分第二导电垫104而实现。由此，避免了通孔的电性失效问题。
在一些可选的实施方式中，如图1所示，粘合层106内缩于第一基板102内。即，粘合层106在所示的截面图中的水平长度短于第一基板102。这样，粘合层106在实现粘合第一重布线层101和第一基板102的目的的基础上，还可以实现，当用保护层填充第一粘合层106和第一基板102中的开孔后，粘合层的开孔位置处可以填充更多的保护层材料，从而可以使得半导体封装装置的整体强度更高，且使得半导体封装装置整体的热膨胀系数(CTE)上的差异更小，结构更加稳定。
在一些可选的实施方式中，如图1所示，第一基板102中可以含有玻璃纤维，以增强第一基板102的刚性，以避免翘曲的发生。
在一些可选的实施方式中，如图1所示，第一导电垫103与第一重布线层101之间以及第二导电垫104与第一基板102之间可以具有种子层108，以利于在制程上在重布线层和基板上形成导电垫。种子层108例如可以为钛(Ti)、钨(W)、镍(Ni)及其合金等。
进一步参考图2，图2是根据本公开的半导体封装装置的第二实施例的纵向截面结构示意图。在图1所示的半导体封装装置的基础上，图2所示的半导体封装装置还包括：第一保护层109、第三导电垫110、第二打线111、第三打线112、焊球113。
第一保护层109在第一基板102下方包覆第一基板102、第一粘合层106和第一基板102中的开孔以及第一打线105。第一保护层109例如可以为底部填充胶(Underfill)或者模封材料(Molding Compound)等。第一保护层109可以固定第一打线105、第二打线111和第三打线112，并且可以提供一个基本平的表面。
由于第一粘合层106和第一基板102中的开孔填充有第一保护层109，即部分基板被保护层代替，而在热膨胀时保护层带来的应力比基板小，且开孔使得基板的应力不连续，从而可以减少翘曲的发生。
第三导电垫110设置于第一保护层109的下表面。要注意，在图2中，尽管附图标记110仅指示在部分第三导电垫处，但是第一保护层109的下表面设置的导电垫均为第三导电垫110。
第二打线111、第三打线112的材料可与第一打线105相同。第三导电垫110的材料可与第一导电垫103和第二导电垫104相同。
第二打线111电连接部分第一导电垫103和部分第三导电垫110，由此实现第一重布线层101与设置于第三导电垫110处的器件之间的电连接。第三打线112电连接部分第二导电垫104和部分第三导电垫110，由此实现第一基板102与设置于第三导电垫110处的器件之间的电连接。
由此，通过利用打线可以将重布线层和基板的I/O接口引出到保护层的下表面。由于相对于凸块(micro bump)作为半导体封装装置的对外电连接件来说，打线的直径较小，因此利用打线可以在保护层的下表面提供更高的I/O密度。
作为示例，以上各部件在尺寸上可以如此设置：第一打线105、第二打线111和第三打线112的直径为10um～50um；第一重布线层101的厚度为3um～50um；第一粘合层106的厚度50um～200um；第一基板102的厚度为20um～200um；在第一基板102下的第一保护层109的厚度为10um～100um；第一粘合层106中的开孔的宽度为几百um到几mm之间；第一重布线层101上表面的线宽/线距(L/S)小于2um/2um；第一基板102下表面的线宽/线距(L/S)大于20um/20um；第一重布线层101下表面的线宽/线距(L/S)大于5um/5um。
焊球113设置于第三导电垫110下表面。可以通过焊球113实现半导体封装置与外界器件的电连接。
进一步参考图3，图3是根据本公开的半导体封装装置的第三实施例的纵向截面结构示意图。图3所示的半导体封装装置与图2所示的半导体封装装置大体相同，不同之处在于，图2所示的半导体封装装置中的第一基板102在图3所示的半导体封装装置中被第二重布线层114代替。也就是说，第一打线105不仅可以电连接第一基板102与第一重布线层101，在不同的实施例中，第一打线105还可以电连接第一重布线层101与第二重布线层114，以在二者间传递电信号。请注意，图1和图2所示的半导体封装装置中的第一基板102和图3所示的半导体封装装置中被第二重布线层114可以统称为第一结构。
进一步参考图4，图4是根据本公开的半导体封装装置的第四实施例的纵向截面结构示意图。图4所示的半导体封装装置与图2所示的半导体封装装置的不同之处在于，不仅在第一重布线层101下方设置有第一粘合层106、第一基板102和第一保护层109，在第一重布线层101上方同样设置有第二粘合层106’、第二基板102’和第二保护层109’。类似地，第二粘合层106’和第二基板102’具有至少一个开孔，以暴露第一重布线层101的部分，第一重布线层101上表面设置有第四导电垫103’，第二基板102’上表面设置有第五导电垫104’，第二保护层109’上表面设置有第六导电垫110’，第四打线105’电连接部分第四导电垫103’和部分第五导电垫104’。
本公开的上述各实施例提供的半导体封装装置可以实现的技术效果包括但不限于：通过利用打线电连接重布线层和保护层，并以保护层包覆打线，使得两个结构之间的电连接更加可靠，且不需要考虑打线的表面状况。而且，由于打线的直径较小，因此利用打线可以提供更高的I/O密度。另外。由于基板具有开孔，并在开孔中填充保护层材料，可以半导体封装装置整体的热膨胀系数(CTE)上的差异更小，结构更加稳定。并且，半导体封装装置的制程更加简单，成本更低，良率更高。
下面参考图5A-5G，图5A、5B、5C、5D、5E、5F和5G是根据本公开的半导体封装装置在各个制造阶段的纵向截面结构示意图，由此示意性示出了本公开的制造半导体封装装置的方法的流程。为了更好地理解本公开的各方面，已简化各图。
参考图5A，提供载板201，在载板201上依次形成种子层202和第一重布线层101，并且在第一重布线层101上形成第一导电垫103。
参考图5B，将预先制作好的具有开孔的第一基板102通过第一粘合层106粘合到第一重布线层101上，第一基板102上的开孔使得第一重布线层101的部分得以暴露，第一基板102上设置有第二导电垫104。
在一些可选的实施方式中，可以不使用第一粘合层106，而是将第一基板102与第一重布线层101直接结合。
参考图5C，形成第一打线105，以电连接第一导电垫103和第二导电垫104，由此实现第一基板102与第一重布线层101之间的电信号传递。
参考图5D，形成第一保护层109以包覆第一基板102、第一基板102和第一粘合层106的开孔以及第一打线105。
参考图5E，研磨第一保护层109以露出第一打线105并将第一打线105的一部分磨断。
参考图5F，在第一打线105的断开点处形成第三导电垫110。由此，被磨断的第一打线105的一部分电连接第一导电垫103和第三导电垫110，另一部分电连接第二导电垫104和第三导电垫110。未被磨断的第一打线105继续电连接第一导电垫103和第二导电垫104。
参考图5G，移除载板201和种子层202。
本实施例中提供的半导体封装装置的制造方法能够实现前文描述的半导体封装装置的相应技术效果，这里不再赘述。
尽管已参考本公开的特定实施例描述并说明本公开，但这些描述和说明并不限制本公开。所属领域的技术人员可清楚地理解，可进行各种改变，且可在实施例内替代等效元件而不脱离如由所附权利要求书限定的本公开的真实精神和范围。图示可能未必按比例绘制。归因于制造过程中的变量等等，本公开中的技术再现与实际实施之间可能存在区别。可存在未特定说明的本公开的其它实施例。应将说明书和图示视为说明性的，而非限制性的。可作出修改，以使特定情况、材料、物质组成、方法或过程适应于本公开的目标、精神以及范围。所有此些修改都落入在此所附权利要求书的范围内。虽然已参考按特定次序执行的特定操作描述本文中所公开的方法，但应理解，可在不脱离本公开的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非本文中特别指示，否则操作的次序和分组并不限制本公开。

Claims (10)

1.一种半导体封装装置，包括：
第一重布线层；
第一结构，设置于所述第一重布线层下方，其中，所述第一结构具有开孔以暴露所述第一重布线层的部分；
第一导电垫，设置于所述第一重布线层下表面；
第二导电垫，设置于所述第一结构下表面；以及
第一打线，电连接所述第一导电垫和所述第二导电垫。
2.根据权利要求1所述的半导体封装装置，其中，所述第一结构为基板。
3.根据权利要求2所述的半导体封装装置，其中，所述基板中含有玻璃纤维。
4.根据权利要求1所述的半导体封装装置，其中，所述第一结构为第二重布线层。
5.根据权利要求1所述的半导体封装装置，还包括：
粘合层，设置于所述第一重布线层和所述第一结构之间。
6.根据权利要求5所述的半导体封装装置，其中，所述粘合层内缩于所述第一结构内。
7.根据权利要求1所述的半导体封装装置，还包括：
保护层，在所述第一结构下方包覆所述第一结构、所述开孔和所述第一打线。
8.根据权利要求7所述的半导体封装装置，还包括：
第三导电垫，设置于所述保护层下表面，
第二打线，电连接所述第一导电垫和所述第三导电垫；以及
第三打线，电连接所述第二导电垫和所述第三导电垫。
9.根据权利要求1所述的半导体封装装置，还包括：
焊球，设置于所述第三导电垫下表面。
10.根据权利要求1所述的半导体封装装置，还包括：
第二结构，设置于所述第一重布线上方，其中，所述第二结构具有开孔以暴露所述第一重布线层的部分；
第四导电垫，设置于所述第一重布线层上表面；
第五导电垫，设置于所述第二结构上表面；以及
第四打线，电连接所述第四导电垫和所述第五导电垫。
CN202111232770.5A 2021-10-22 2021-10-22 半导体封装装置及其制造方法 Pending CN114050143A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111232770.5A CN114050143A (zh) 2021-10-22 2021-10-22 半导体封装装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111232770.5A CN114050143A (zh) 2021-10-22 2021-10-22 半导体封装装置及其制造方法

Publications (1)

Publication Number Publication Date
CN114050143A true CN114050143A (zh) 2022-02-15

Family

ID=80205919

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111232770.5A Pending CN114050143A (zh) 2021-10-22 2021-10-22 半导体封装装置及其制造方法

Country Status (1)

Country Link
CN (1) CN114050143A (zh)

Similar Documents

Publication Publication Date Title
US10177130B2 (en) Semiconductor assembly having anti-warping controller and vertical connecting element in stiffener
US7911805B2 (en) Multilayer wiring element having pin interface
US10515889B2 (en) Semiconductor package device and method of manufacturing the same
WO2010101163A1 (ja) 機能素子内蔵基板及びそれを用いた電子デバイス
EP2187439A1 (en) Interposer and interposer manufacturing method
US11232998B2 (en) Semiconductor device package and method of manufacturing the same
US20070120268A1 (en) Intermediate connection for flip chip in packages
US20210210420A1 (en) Semiconductor device package and method of manufacturing the same
CN114050143A (zh) 半导体封装装置及其制造方法
CN113823607A (zh) 半导体封装装置及其制造方法
US11062985B2 (en) Wiring structure having an intermediate layer between an upper conductive structure and conductive structure
CN113035830A (zh) 半导体结构及其制造方法
CN113725173A (zh) 半导体封装装置及其制造方法
CN113035827B (zh) 半导体封装装置及其制造方法
CN219917164U (zh) 半导体封装装置
US20090091036A1 (en) Wafer structure with a buffer layer
CN219917165U (zh) 半导体封装装置
US11282777B2 (en) Semiconductor package and method of manufacturing the same
CN114050131A (zh) 半导体封装装置
CN113594121A (zh) 扇入型半导体封装装置及其制造方法
CN218887167U (zh) 半导体封装装置
US11903145B2 (en) Wiring board and semiconductor module including the same
CN113990814A (zh) 半导体封装装置及其制造方法
CN113823572A (zh) 半导体封装装置及其制造方法
CN114050147A (zh) 半导体封装装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination