CN113990814A - 半导体封装装置及其制造方法 - Google Patents

半导体封装装置及其制造方法 Download PDF

Info

Publication number
CN113990814A
CN113990814A CN202111010497.1A CN202111010497A CN113990814A CN 113990814 A CN113990814 A CN 113990814A CN 202111010497 A CN202111010497 A CN 202111010497A CN 113990814 A CN113990814 A CN 113990814A
Authority
CN
China
Prior art keywords
chip module
chip
functional
semiconductor package
package device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111010497.1A
Other languages
English (en)
Inventor
王铭汉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN202111010497.1A priority Critical patent/CN113990814A/zh
Publication of CN113990814A publication Critical patent/CN113990814A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本公开提供了半导体封装装置及其制造方法，通过取消现有技术中一个焊盘上的焊垫，即只形成焊盘不形成焊垫，并通过利用上层结构的焊垫直接对接下层焊盘的正面或者侧面，下层结构的焊垫直接对接上层焊盘的正面或者侧面，即上下两个焊垫的位置采用交错式设计，进而留出更多的空间以实现扩大相邻两电连接件之间的空间，避免桥接。

Description

半导体封装装置及其制造方法
技术领域
本公开涉及半导体封装技术领域，具体涉及半导体封装装置及其制造方法。
背景技术
FOCoS(Fan Out Chip on Substrate，扇出型基板上芯片)封装产品中，不同材料的热膨胀系数(coefficient of thermal expansion，CTE)存在差异，其中散热片(Heatsink)、重布线层(RDL，Redistribution Layer)和基板(Substrate)的CTE大于其他各材料，因此在热循环测试过程中会产生外拉应力。而由于FOCoS中存在多个功能芯片，不同功能芯片之间的缝隙(Die gap)处会填充底部填充剂(Underfill)，由于底部填充剂的刚性较低，在热循环测试过程中无法直接承受上述CTE差异所导致的外拉应力，因此容易在底部填充剂与功能芯片之间产生脱层(delamination)或断裂(crack)。另外，当经历多次热循环测试过程后，因多次外拉应利力而可能使得上述所产生的脱层或断裂扩大，进而可能破坏重布线层的线路。
发明内容
本公开提出了半导体封装装置及其制造方法。
第一方面，本公开提供了一种半导体封装装置，包括：
衬底，具有第一表面；
重布线层，设置于所述第一表面；
芯片模组，设置于所述重布线层上，所述芯片模组包括第一功能芯片和至少两个第二功能芯片，所述至少两个第二功能芯片通过所述重布线层电性连接所述第一功能芯片；
固定件，设置于所述重布线层上所述芯片模组的外侧壁，且所述第一功能芯片和所述第二功能芯片之间的缝隙处对应设置有所述固定件。
在一些可选的实施方式中，所述半导体封装装置还包括：
散热件，设置于所述第一表面且跨越所述芯片模组和所述固定件。
在一些可选的实施方式中，所述芯片模组的第一外侧壁从所述第一功能芯片和第二功能芯片之间的缝隙沿第一方向到所述第一外侧壁的第一中心线之间设置有所述固定件，所述第一外侧壁为所述芯片模组的外侧壁中所述第一功能芯片和第二功能芯片之间的缝隙所延伸至的侧壁，所述第一方向从所述第二功能芯片到所述第一功能芯片，所述第一中心线为所述第一外侧壁与所述芯片模组上表面连接线的中点和所述第一外侧壁与所述芯片模组下表面连接线的中点之间的连线。
在一些可选的实施方式中，所述芯片模组的第一外侧壁完整设置有所述固定件。
在一些可选的实施方式中，所述芯片模组的第二外侧壁设置有所述固定件，其中，所述芯片模组的第二外侧壁为所述芯片模组的外侧壁中只对应所述第二功能芯片的侧壁。
在一些可选的实施方式中，所述芯片模组的第三外侧壁设置有所述固定件，其中，所述芯片模组的第三外侧壁为所述芯片模组的外侧壁中只对应所述第一功能芯片的侧壁。
在一些可选的实施方式中，所述固定件通过粘合层粘合至所述重布线层。
在一些可选的实施方式中，所述固定件通过焊料凸块固定至所述重布线层。
在一些可选的实施方式中，所述半导体封装装置还包括：
第一底部填充胶，设置于所述芯片模组和所述重布线层之间，且所述第一底部填充胶延伸至所述芯片模组的外侧壁；
第二底部填充胶，设置于所述芯片模组和所述固定件之间，且所述第二底部填充胶延伸至所述固定件的外侧壁；
在一些可选的实施方式中，所述半导体封装装置还包括：
第三底部填充胶，设置于所述芯片模组和所述重布线层之间、所述芯片模组和所述固定件之间、以及所述固定件和所述重布线层之间，且所述第三底部填充胶延伸至所述芯片模组的外侧壁以及所述固定件的外侧壁。
第二方面，本公开提供了一种制造半导体封装装置的方法，包括：
提供衬底，所述衬底具有第一表面；
在所述第一表面形成重布线层；
在所述重布线层上设置芯片模组和固定件，其中，所述芯片模组包括第一功能芯片和至少两个第二功能芯片，所述至少两个第二功能芯片通过所述重布线层电性连接所述第一功能芯片，所述固定件设置于所述重布线层上所述芯片模组的外侧壁，且所述第一功能芯片和所述第二功能芯片之间的缝隙处对应设置有所述固定件；
在所述第一表面设置散热件，其中，所述散热件设置于所述第一表面且跨越所述芯片模组和所述固定件。
在一些可选的实施方式中，所述在所述重布线层上设置芯片模组和固定件，包括：
在所述重布线层上设置芯片模组，其中，所述芯片模组包括第一功能芯片和至少两个第二功能芯片，所述至少两个第二功能芯片通过所述重布线层电性连接所述第一功能芯片；
在所述芯片模组和所述重布线层之间设置第一底部填充胶；
在所述重布线层上设置固定件，所述固定件设置于所述重布线层上所述芯片模组的外侧壁，且所述第一功能芯片和所述第二功能芯片之间的缝隙处对应设置有所述固定件；
在所述芯片模组和所述固定件之间设置第二底部填充胶。
在一些可选的实施方式中，在所述重布线层上设置芯片模组和固定件之后，所述方法还包括：
在所述芯片模组和所述重布线层之间、所述芯片模组和所述固定件之间、以及所述固定件和所述重布线层之间设置第三底部填充胶。
为了解决现有FOCoS中因CTE差异可能在热循环测试过程中导致底部填充剂脱层或断裂，进而可能导致重布线层被破坏的问题，本公开提供的半导体封装装置和方法，通过在重布线层上方设置包括多个功能芯片的芯片模组，并且在芯片模组的外侧壁对应于功能芯片之间的缝隙处设置固定件，以实现通过固定件对功能芯片和重布线层进行固定，以防止在热循环测试过程中，因CTE差异而导致底部填充剂脱层或断裂，进而导致重布线层线路被破坏。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本公开的其它特征、目的和优点将会变得更明显：
图1A、1B、1C、1D分别是根据本公开的半导体封装装置1a、1b、1c、1d的一个实施例的纵向截面结构示意图；
图1E、1F、1G、1H、1I是根据本公开的图1A和图1B所示的半导体封装装置1a和1b中芯片模组和固定件部分的水平截面结构示意图；
图1J、1K、1L、1M、1N是根据本公开的图1C和图1D所示的半导体封装装置1c和1d中芯片模组和固定件部分的水平截面结构示意图；
图2A、2B、2C、2D、2E、2F和2G分别是根据本公开的半导体封装装置1a在各个阶段制造的半导体封装装置2a、2b、2c、2d、2e、2f和2g的纵向截面结构示意图。
符号说明：
101-衬底；101a-第一表面；101b-第二表面；102-重布线层；103-芯片模组；1031-第一功能芯片；1032-第二功能芯片；1033-第一外侧壁；1034-第二外侧壁；1035-第三外侧壁；104-固定件；105-第一功能芯片和第二功能芯片之间的缝隙；106-散热件；107-粘合层；108-焊料凸块；109-第一底部填充胶；110-第二底部填充胶；111-第三底部填充胶；112-热界面材料胶。
具体实施方式
下面结合附图和实施例对说明本公开的具体实施方式，通过本说明书记载的内容本领域技术人员可以轻易了解本公开所解决的技术问题以及所产生的技术效果。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外，为了便于描述，附图中仅示出了与有关发明相关的部分。
需要说明的是，说明书附图中所绘示的结构、比例、大小等，仅用于配合说明书所记载的内容，以供本领域技术人员的了解与阅读，并非用以限定本公开可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本公开所能产生的功效及所能达成的目的下，均应仍落在本公开所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用以限定本公开可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本公开可实施的范畴。
还需要说明的是，本公开的实施例对应的纵向截面可以为对应前视图方向截面，横向截面可以为对应右视图方向截面，而水平截面可以为对应上视图方向截面。
另外，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本公开。
参考图1A，其中，图1A示出了根据本公开的半导体封装装置的一个实施例1a的纵向截面结构示意图。
如图1A所示，半导体封装装置1a包括：衬底、重布线层、芯片模组和固定件。其中：
衬底101具有第一表面101a。
这里，衬底101可以是各种类型的衬底，本公开对此不做具体限定。
衬底101可包括有机物和/或无机物，其中有机物例如可以是：聚酰胺纤维(Polyamide，PA)、聚酰亚胺(Polyimide，PI)、环氧树脂(Epoxy)、聚对苯撑苯并二噁唑(Poly-p-phenylene benzobisoxazole，PBO)纤维、FR-4环氧玻璃布层压板、PP(PrePreg，预浸材料或称为半固化树脂、半固化片)、ABF(Ajinomoto Build-up Film)等，而无机物例如可以是硅(Si)，玻璃(glass)，陶瓷(ceramic)，氧化硅，氮化硅，氧化钽等。
衬底101还可以是例如印刷电路板，比如纸基铜箔层合物、复合铜箔层合物或聚合物浸渍的玻璃纤维基铜箔层合物等。
衬底101还可包括互连结构(Interconnection)，比如导电迹线(Conductivetrace)、导电导孔(Conductive Via)等。这里，导电导孔可以是通孔、埋孔或盲孔，且通孔、埋孔或盲孔中可以填充例如金属或金属合金的导电材料，这里，金属例如可以是金(Au)、银(Ag)、铝(Al)、镍(Ni)、钯(Pd)、铜(Cu)或其合金。
重布线层102设置于第一表面101a。这里，重布线层102可以是由导电材料和介电材料(Dielectric)组成的重布线层。需要说明的是，制程上可以采用当前已知或未来开发的重布线层形成技术，本公开对此不做具体限定，例如可采用包括但不限于光刻、电镀(plating)，化学镀(Electroless plating)等形成重布线层。这里，介电材料可包括有机物和/或无机物，其中有机物例如可以是：聚酰胺纤维(Polyamide，PA)、聚酰亚胺(Polyimide，PI)、环氧树脂(Epoxy)、聚对苯撑苯并二噁唑(Poly-p-phenylene benzobisoxazole，PBO)纤维、FR-4环氧玻璃布层压板、PP(PrePreg，预浸材料或称为半固化树脂、半固化片)、ABF(Ajinomoto Build-up Film)等，而无机物例如可以是硅(Si),玻璃(glass)，陶瓷(ceramic)，氧化硅，氮化硅，氧化钽等。导电材料可包括种子层和金属层。这里，种子层例如可以是钛(Ti)，钨(W)，镍(Ni)等，而金属层例如可以是金(Au)、银(Ag)、铝(Al)、镍(Ni)、钯(Pd)、铜(Cu)或其合金。
芯片模组103设置于重布线层102上。芯片模组103可以包括第一功能芯片1031和至少两个第二功能芯片1032。至少两个第二功能芯片1032中每个第二功能芯片1032均可通过重布线层102电性连接第一功能芯片1031。
第一功能芯片1031和第二功能芯片1032可以是各种类型的芯片。例如，可以包括逻辑芯片、存储芯片、微机电系统(MEMS，Micro-Electro-Mechanical System)芯片、射频芯片等。可选地，第一功能芯片1031可以是逻辑芯片，而第二功能芯片1032可以是存储芯片。
固定件104可设置于重布线层102上，且位于芯片模组103的外侧壁。第一功能芯片1031和第二功能芯片1032之间的缝隙处对应设置有固定件104。具体可参考图1E，图1E根据本公开的图1A所示的半导体封装装置1a中芯片模组103和固定件104部分的水平截面结构示意图。从图1E中可以看出，第一功能芯片1031和第二功能芯片1032之间的缝隙处对应设置了固定件104。
这里，固定件104可以是各种具有固定形状的元件。例如，固定件104可以是无具体功能的虚设芯片(Dummy die)或者与衬底101材质相同或相异的介电材质形成的。
在半导体封装装置2a中，通过在芯片模组103的外侧壁设置固定件104，且在芯片模组103的第一功能芯片1031和第二功能芯片1032之间的缝隙处对应设置有固定件104，可以实现通过固定件对芯片模组和重布线层进行固定，可以防止在热循环测试过程中，因CTE差异而导致底部填充剂脱层或断裂，进而也可防止重布线层线路被破坏。
在一些可选的实施方式中，如图1A所示，半导体封装装置1a还可以包括散热件106。散热件106设置于第一表面101a且跨越芯片模组103和固定件104。进而，通过设置散热件106可以将芯片模组103工作过程中的热量向外传导，实现良好散热效果。散热件106例如可以是各种散热性能较好的金属材料。例如，可以是金属铁、铝、铜等。可选地，散热件106可以是通过热界面材料胶112粘合至芯片模组103的上表面，以实现将芯片模组103的热量向外传导。
在一些可选的实施方式中，如图1F所示，半导体封装装置1a中芯片模组103的第一外侧壁1033从第一功能芯片1031和第二功能芯片1032之间的缝隙沿第一方向(图1F中虚线箭头所示方向)到第一外侧壁1033的第一中心线(图1F中)之间可设置有固定件104。
这里，第一外侧壁1033为芯片模组103的外侧壁中第一功能芯片1031和第二功能芯片1032之间的缝隙所延伸至的侧壁。
第一方向(图1F中虚线箭头所示方向)从第二功能芯片1032到第一功能芯片1031。
第一中心线(在第一外侧壁1033，图1F无法示出)为第一外侧壁1033与芯片模组103上表面的连接线的中点1036和第一外侧壁1033与芯片模组103下表面的连接线的中点(在中点1036的下方，图1F中无法示出)之间的连线。
相对于图1E所示的固定件104设置，图1F所示的固定件104的设置覆盖面积更多，且从第二功能芯片1032之间的缝隙沿第一方向(图1F中虚线箭头所示方向)延伸到了到第一外侧壁1033的第一中心线，可以进一步增强将芯片模组103固定到重布线层102，防止芯片模组103中第一功能芯片1031和第二功能芯片1032分别与重布线层102之间在后续热循环测试中发生脱层，提高产品良率。
在一些可选的实施方式中，如图1G所示，半导体封装装置1a中芯片模组103的第一外侧壁1033完整设置有固定件104。相对于图1F所示的固定件104设置，图1G所示的固定件104的设置覆盖面积更多，进一步增强将芯片模组103固定到重布线层102，防止芯片模组103中第一功能芯片1031和第二功能芯片1032分别与重布线层102之间在后续热循环测试中发生脱层，提高产品良率。
在一些可选的实施方式中，如图1H所示，半导体封装装置1a中芯片模组103的第二外侧壁1034可以设置有固定件104。芯片模组103的第二外侧壁1034为芯片模组103的外侧壁中只对应第二功能芯片1032的侧壁。相对于图1G所示的固定件104设置，图1H所示的固定件104的设置覆盖面积更多，进一步增强将芯片模组103固定到重布线层102，防止芯片模组103中第一功能芯片1031和第二功能芯片1032分别与重布线层102之间在后续热循环测试中发生脱层，提高产品良率。
在一些可选的实施方式中，如图1I所示，芯片模组103的第三外侧壁1035设置有固定件104。芯片模组103的第三外侧壁1035为芯片模组103的外侧壁中只对应第一功能芯片1031的侧壁。相对于图1G所示的固定件104设置，图1H所示的固定件104的设置覆盖面积更多，进一步增强将芯片模组103固定到重布线层102，防止芯片模组103中第一功能芯片1031和第二功能芯片1032分别与重布线层102之间在后续热循环测试中发生脱层，提高产品良率。
在一些可选的实施方式中，如图1A所示，固定件104可以通过粘合层107粘合至重布线层102。
在一些可选的实施方式中，如图1A所示，半导体封装装置2a还包括第一底部填充胶109和第二底部填充胶110，其中：
第一底部填充胶109设置于芯片模组103和重布线层102之间，且第一底部填充胶109延伸至芯片模组103的外侧壁。
第二底部填充胶110设置于芯片模组103和固定件104之间，且第二底部填充胶110延伸至固定件104的外侧壁。
通过设置第一底部填充胶109和第二底部填充胶110，可以对芯片模组103和固定件104的底部进行保护，提高产品可靠度。
下面参考图2B，图2B是根据本公开的半导体封装装置的一个实施例2b的纵向截面结构示意图。图2B所示的半导体封装装置2b类似于图2A中所示的半导体封装装置2a，不同之处在于：固定件104通过焊料凸块108固定至重布线层102，而芯片模组103中第一功能芯片1031和第二功能芯片1032也可以是通过焊料凸块108键合至重布线层102，进而当固定件104和芯片模组103的高度相同时，固定件104可以和芯片模组103基本相似，可以更大程度上增强固定件104将芯片模组103固定到重布线层102的程度，防止芯片模组103中第一功能芯片1031和第二功能芯片1032分别与重布线层102之间在后续热循环测试中发生脱层，提高产品良率。
下面参考图2C和图2D，图2C和图2D是根据本公开的半导体封装装置的一个实施例2c和2d的纵向截面结构示意图。图2C和图2D所示的半导体封装装置2c和2d分别类似于图2A和图2B中所示的半导体封装装置2a和2b，不同之处在于：半导体封装装置2c和2d中不包括第一底部填充胶109和第二底部填充胶110，而包括第三底部填充胶111。而半导体封装装置2c和2d的区别在于，半导体封装装置2c中固定件104是通过粘合层107固定到重布线层102的，而半导体封装装置2d中固定件104是通过焊料凸块108到重布线层102的。
这里，第三底部填充胶111设置于芯片模组103和重布线层102之间、芯片模组103和固定件104之间、以及固定件104和重布线层102之间，且第三底部填充胶111延伸至芯片模组103的外侧壁以及固定件104的外侧壁。即，通过设置第三底部填充胶111实现对芯片模组103和固定件104的底部进行保护，提高产品可靠度。
下面参考图1J、1K、1L、1M和1N，图1J、1K、1L、1M和1N是根据本公开的图1C和图1D所示的半导体封装装置1c和1d中芯片模组和固定件部分的水平截面结构示意图。
类似于图1E、1F、1G、1H、1I所示的图1A和图1B所示的半导体封装装置1a和1b中芯片模组和固定件部分的水平截面结构示意图，图1J中第一功能芯片1031和第二功能芯片1032之间的缝隙处对应设置有固定件104。
图1K中，芯片模组103的第一外侧壁1033从第一功能芯片1031和第二功能芯片1032之间的缝隙沿第一方向(图1F中虚线箭头所示方向)到第一外侧壁1033的第一中心线(图1F中)之间可设置有固定件104。
图1L中，芯片模组103的第一外侧壁1033完整设置有固定件104。
图1M中，芯片模组103的第二外侧壁1034设置有固定件104。
图1N中，芯片模组103的第三外侧壁1035设置有固定件104。
图1J、1K、1L、1M和1N中所示的芯片模组103和固定件104部分的水平截面结构示意图的具体说明和所产生的技术效果，可参考上文关于图1E、1F、1G、1H、1I中的相关记载，再次不在赘述。
下面参考图2A-图2G，图2A-2G是根据本公开的一个实施例半导体封装装置1a在各个阶段制造的半导体封装装置2a-2g的纵向截面结构示意图。为了更好地理解本公开的各方面，已简化各图。
参考图2A，提供衬底101。
这里，衬底101具有第一表面101a。
参考图2B，在第一表面101a形成重布线层102。
制程上例如可采用包括但不限于光刻、电镀(plating)，化学镀(Electrolessplating)等形成重布线层102。
参考图2C，在重布线层102上设置芯片模组103。
这里，芯片模组103包括第一功能芯片1031和至少两个第二功能芯片1032。至少两个第二功能芯片1032通过重布线层102电性连接第一功能芯片1031。
制程上例如可以采用倒装芯片键合(FCB，Flip Chip Bonding)、热压键合(TCB，Thermal Compression Bonding)等方式将芯片模组103设置到重布线层102上。
参考图2D，在芯片模组103和重布线层102之间设置第一底部填充胶109。
参考图2E，在重布线层102上设置固定件104，固定件104设置于重布线层102上芯片模组103的外侧壁，且第一功能芯片1031和第二功能芯片1032之间的缝隙处对应设置有固定件104。
制程上例如可以采用倒装芯片键合(FCB，Flip Chip Bonding)、热压键合(TCB，Thermal Compression Bonding)等方式将芯片模组103设置到重布线层102上。或者，也可以采用粘合层将固定件104固定至重布线层102。
参考图2F，在芯片模组103和固定件104之间设置第二底部填充胶110。
参考图2G，在第一表面101a设置散热件106。
散热件106设置于第一表面101a且跨越芯片模组103和固定件104。例如，可以利用热界面材料胶112将散热件106分别粘合到芯片模组103和衬底101的第一表面101a。
本实施例中提供的半导体封装装置的制造方法能够实现前文描述的半导体封装装置的相应技术效果，这里不再赘述。
尽管已参考本公开的特定实施例描述并说明本公开，但这些描述和说明并不限制本公开。所属领域的技术人员可清楚地理解，可进行各种改变，且可在实施例内替代等效元件而不脱离如由所附权利要求书限定的本公开的真实精神和范围。图示可能未必按比例绘制。归因于制造过程中的变量等等，本公开中的技术再现与实际实施之间可能存在区别。可存在未特定说明的本公开的其它实施例。应将说明书和图示视为说明性的，而非限制性的。可作出修改，以使特定情况、材料、物质组成、方法或过程适应于本公开的目标、精神以及范围。所有此些修改都落入在此所附权利要求书的范围内。虽然已参考按特定次序执行的特定操作描述本文中所公开的方法，但应理解，可在不脱离本公开的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非本文中特别指示，否则操作的次序和分组并不限制本公开。

Claims (10)

1.一种半导体封装装置，包括：
衬底，具有第一表面；
重布线层，设置于所述第一表面；
芯片模组，设置于所述重布线层上，所述芯片模组包括第一功能芯片和至少两个第二功能芯片，所述至少两个第二功能芯片通过所述重布线层电性连接所述第一功能芯片；
固定件，设置于所述重布线层上所述芯片模组的外侧壁，且所述第一功能芯片和所述第二功能芯片之间的缝隙处对应设置有所述固定件。
2.根据权利要求1所述的半导体封装装置，其中，所述半导体封装装置还包括：
散热件，设置于所述第一表面且跨越所述芯片模组和所述固定件。
3.根据权利要求2所述的半导体封装装置，其中，所述芯片模组的第一外侧壁从所述第一功能芯片和第二功能芯片之间的缝隙沿第一方向到所述第一外侧壁的第一中心线之间设置有所述固定件，所述第一外侧壁为所述芯片模组的外侧壁中所述第一功能芯片和第二功能芯片之间的缝隙所延伸至的侧壁，所述第一方向从所述第二功能芯片到所述第一功能芯片，所述第一中心线为所述第一外侧壁与所述芯片模组上表面连接线的中点和所述第一外侧壁与所述芯片模组下表面连接线的中点之间的连线。
4.根据权利要求3所述的半导体封装装置，其中，所述芯片模组的第一外侧壁完整设置有所述固定件。
5.根据权利要求4所述的半导体封装装置，其中，所述芯片模组的第二外侧壁设置有所述固定件，其中，所述芯片模组的第二外侧壁为所述芯片模组的外侧壁中只对应所述第二功能芯片的侧壁。
6.根据权利要求5所述的半导体封装装置，其中，所述芯片模组的第三外侧壁设置有所述固定件，其中，所述芯片模组的第三外侧壁为所述芯片模组的外侧壁中只对应所述第一功能芯片的侧壁。
7.根据权利要求2所述的半导体封装装置，其中，所述固定件通过粘合层粘合至所述重布线层。
8.根据权利要求2所述的半导体封装装置，其中，所述固定件通过焊料凸块固定至所述重布线层。
9.根据权利要求1-8中任一所述的半导体封装装置，其中，所述半导体封装装置还包括：
第一底部填充胶，设置于所述芯片模组和所述重布线层之间，且所述第一底部填充胶延伸至所述芯片模组的外侧壁；
第二底部填充胶，设置于所述芯片模组和所述固定件之间，且所述第二底部填充胶延伸至所述固定件的外侧壁。
10.根据权利要求1-8中任一所述的半导体封装装置，其中，所述半导体封装装置还包括：
第三底部填充胶，设置于所述芯片模组和所述重布线层之间、所述芯片模组和所述固定件之间、以及所述固定件和所述重布线层之间，且所述第三底部填充胶延伸至所述芯片模组的外侧壁以及所述固定件的外侧壁。
CN202111010497.1A 2021-08-31 2021-08-31 半导体封装装置及其制造方法 Pending CN113990814A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111010497.1A CN113990814A (zh) 2021-08-31 2021-08-31 半导体封装装置及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111010497.1A CN113990814A (zh) 2021-08-31 2021-08-31 半导体封装装置及其制造方法

Publications (1)

Publication Number Publication Date
CN113990814A true CN113990814A (zh) 2022-01-28

Family

ID=79735234

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111010497.1A Pending CN113990814A (zh) 2021-08-31 2021-08-31 半导体封装装置及其制造方法

Country Status (1)

Country Link
CN (1) CN113990814A (zh)

Similar Documents

Publication Publication Date Title
US10847414B2 (en) Embedded 3D interposer structure
US11302616B2 (en) Integrated interposer solutions for 2D and 3D IC packaging
EP3275017B1 (en) Ic package having bridge module for die-to-die interconnection and manufacturing method
KR101690549B1 (ko) 내장 칩 패키지
US7186586B2 (en) Integrated circuits and packaging substrates with cavities, and attachment methods including insertion of protruding contact pads into cavities
US20090014852A1 (en) Flip-Chip Packaging with Stud Bumps
WO2009095486A2 (en) Semiconductor package
CN113990814A (zh) 半导体封装装置及其制造方法
CN113823607A (zh) 半导体封装装置及其制造方法
CN113035827B (zh) 半导体封装装置及其制造方法
CN112435996A (zh) 半导体封装装置及其制造方法
CN219917164U (zh) 半导体封装装置
CN113725171A (zh) 半导体封装装置及其制造方法
CN114050143A (zh) 半导体封装装置及其制造方法
CN115706058A (zh) 半导体封装装置及其制造方法
CN115700917A (zh) 半导体封装装置及其制造方法
CN114050131A (zh) 半导体封装装置
CN113725192A (zh) 半导体封装装置
CN113823602A (zh) 半导体封装装置及其制造方法
CN115706018A (zh) 半导体封装装置
CN113013138A (zh) 半导体封装装置及其制造方法
CN113013136A (zh) 半导体封装装置及其制造方法
CN113506778A (zh) 半导体封装装置及其制造方法
JP2011243678A (ja) インターポーザおよびインターポーザの製造方法
KR20240117932A (ko) 반도체 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination